CN114217661A - 一种超低功耗电压基准电路及电子设备 - Google Patents

Abstract

本发明公开了一种超低功耗电压基准电路及电子设备，电路包括低功耗时钟模块、低功耗电压基准模块和采样保持模块，低功耗时钟模块与所述的低功耗电压基准模块电性连接，低功耗时钟模块用于向低功耗电压基准模块输出使能控制信号，控制低功耗电压基准模块的运行状态，输出零温度系数电压；低功耗时钟模块与采样保持模块电性连接，低功耗时钟模块用于通过向采样保持模块发送时钟信号，使采样保持模块对零温度系数电压进行采样并输出基准电压，该电压等于零温度系数电压；低功耗时钟模块用于根据时钟信号控制采样保持模块的运行状态，使其输出的基准电压处于保持状态。本发明的基准电路功耗较低，具有较好的市场前景。

Description

一种超低功耗电压基准电路及电子设备

技术领域

本发明涉及微电子技术领域，尤其涉及一种超低功耗电压基准电路及电子设备。

背景技术

智能穿戴设备的快速兴起，要求相关电子产品的待机功耗越来越低，因此，一个极低功耗的电压基准电路，对整个产品来讲，是非常关键和必要的。

现有技术中，一种电压基准电路如图1所示，包括第一电力电子开关模块和第二电力电子开关模块，第一电力电子开关模块和第二电力电子开关模块串联，第一电力电子开关模块和第二电力电子开关模块中均串设有全控型电力电子开关，第一电力电子开关模块的高压侧连接电源VDD，第二电力电子开关模块的低压侧连接地端GND，第二电力电子开关模块的高压侧输出参考电压Vref。

该电压基准电路的工作原理是，当电源VDD上电后，流过第一电力电子开关模块中的电流具有正温度系数特性，流过第二电力电子开关模块中的电流具有负温度系数特性，正负温度系数相互抵消，输出具有零温度系数的基准电压Vref。由于该基准电路一直处于工作状态，导致静态功耗为几百nA，功耗过大。

发明内容

基于此，有必要针对上述技术问题，提供一种超低功耗电压基准电路及电子设备，以解决现有技术中基准电路一直工作导致功耗较大的问题。

基于上述目的，一种超低功耗电压基准电路，包括：

低功耗时钟模块、低功耗电压基准模块和采样保持模块，其中，所述的低功耗时钟模块与所述的低功耗电压基准模块电性连接，所述的低功耗时钟模块用于向低功耗电压基准模块输出使能控制信号，控制低功耗电压基准模块的运行状态，使低功耗电压基准模块的运行状态由非工作状态变为工作状态，输出零温度系数电压；

所述的低功耗时钟模块与采样保持模块电性连接，所述的低功耗时钟模块用于在控制低功耗电压基准模块的运行状态为工作状态期间，通过向采样保持模块发送时钟信号，使采样保持模块的运行状态由非工作状态变为工作状态，对所述的零温度系数电压进行采样，并输出基准电压，使基准电压等于所述零温度系数电压；

所述的低功耗时钟模块用于根据所述的时钟信号，控制采样保持模块的运行状态由工作状态变为非工作状态，使采样保持模块输出的所述基准电压处于保持状态，不再跟随所述零温度系数电压。

可选的，所述低功耗时钟模块用于在向低功耗电压基准模块发送所述使能控制信号后，延时设定的触发时间t，t>0，再向所述采样保持模块发送所述时钟信号。

可选的，所述低功耗时钟模块包括锯齿波发生电路、比较电路、触发器、分频模块和组合逻辑模块，所述锯齿波发生电路的输出端连接所述比较电路的输入端，用于向所述比较电路输出能够控制该比较电路的锯齿波信号；

所述比较单元的输出端与所述触发器的输入端连接，该触发器用于根据所述比较单元的输出信号进行输出翻转控制，所述触发器的输出端与所述分频模块的输入端连接，该分频模块用于产生N个不同时钟周期的时钟信号，N≥2，所述分频模块的输出端连接所述组合逻辑模块的输入端，该组合逻辑模块用于对N个不同时钟周期的时钟信号进行组合，输出所述使能控制信号和时钟信号。

可选的，所述的锯齿波发生电路包括控制支路和电能存储支路，所述控制支路上串设有第一反相器和第二反相器，所述第二反相器的输入端与所述第一反相器的输出端连接，所述第二反相器的输出端连接所述电能存储支路，所述第二反相器的供电正极端连接电源，所述第二反相器的供电负极端通过设置第一电流源连接地端。

可选的，所述第二反相器包括第一开关管和第二开关管，第一开关管为P型MOS管，第二开关管为N型MOS管，第一开关管和第二开关管的控制端相连，用于作为所述第二反相器的输入端，所述第一开关管的阳极连接电源，所述第一开关管的阴极连接所述第二开关管的阳极，引出输出端，作为所述第二反相器的输出端，所述第二开关管的阴极通过所述第一电流源接地。

可选的，所述比较电路包括第三开关管，缓冲器和第二电流源，所述第三开关管的控制端连接锯齿波电路的输出端，所述第三开关管的阳极连接电源，所述第三开关管的阴极通过第二电流源连接地，并且，所述第三开关管的阴极连接所述缓冲器的输入端，所述缓冲器的输出端用于分别连接所述第一反相器和所述触发器。

可选的，所述的缓冲器BUF包括第三反相器和第四反相器，第三反相器和第四反相器串联。

可选的，所述低功耗电压基准模块包括第一电力电子开关模块和第二电力电子开关模块，所述第一电力电子开关模块和所述第二电力电子开关模块串联，所述第一电力电子开关模块的高压侧通过设置的控制模块连接电源，所述第二电力电子开关模块的低压侧连接地端，所述第二电力电子开关模块的高压侧用于输出所述的零温度系数电压，所述第二电力电子开关模块并联有储能模块；

所述控制模块包括第一全控型电力电子开关和第三反相器，所述第一全控型电力电子开关的阳极连接电源，所述第一全控型电力电子开关的阴极连接所述第一电力电子开关模块的高压侧，所述第一全控型电力电子开关的控制端连接所述第三反相器的输出端，所述第三反相器的输入端用于连接所述组合逻辑模块的输出端，用于接收组合逻辑模块发出的使能控制信号，实现对所述低功耗电压基准模块的通断控制。

优选的，所述采样保持模块包括第二全控型电力电子开关，所述第二全控型电力电子开关的阳极分别连接所述第二电力电子开关模块的高压侧和第一接地电容，且所述第二全控型电力电子开关的阳极用于输入所述的零温度系数电压；所述第二全控型电力电子开关的阴极连接有第二接地电容，且第二全控型电力电子开关的阴极用于输出所述基准电压；所述第二全控型电力电子开关的控制端连接所述组合逻辑模块的输出端，用于接收所述组合逻辑模块发出的时钟信号，实现对所述采样保持模块的通断控制。

基于上述目的，一种电子设备的技术方案，包括如权利要求所述的超低功耗电压基准电路。

上述技术方案具有以下有益效果：

本发明的电压基准电路及电子设备，利用低功耗时钟模块发出的时钟信号和使能控制信号，保证采样保持模块对低功耗电压基准模块输出的零温度系数电压进行分时采样，在低功耗电压基准模块和采样保持模块处于非工作状态时，使输出的基准电压为保持状态，进而使低功耗电压基准模块进行间歇性工作，大幅降低了低功耗电压基准模块的静态功耗，具有较好的市场前景。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本现有技术中提供的电压基准电路图；

图2是本发明实施例中提供的超低功耗电压基准电路图；

图3是本发明实施例中提供的使能控制信号EN_BG、时钟信号CLK_S、零温度系数电压VREF0、基准电压VREF的波形图；

图4-1是本发明实施例中提供的低功耗时钟模块电路图；

图4-2是本发明实施例中提供的锯齿波电路和比较电路图；

图4-3是本发明实施例中提供的第二反相器电路图；

图5是本发明实施例中提供的低功耗电压基准模块电路图；

图6是本发明实施例中提供的采样保持模块电路图；

符号说明如下：

10、低功耗时钟模块；11、低功耗电压基准模块；12、采样保持模块；101、锯齿波发生电路；102、比较电路；103、触发器；104、分频模块；105、组合逻辑模块；110、控制模块；111、第一电力电子开关模块；112、第二电力电子开关模块；113、储能模块。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在一实施例中，提出一种超低功耗电压基准电路，如图2所示，该基准电路包括低功耗时钟模块10、低功耗电压基准模块11和采样保持模块12，其中，低功耗时钟模块10与低功耗电压基准模块11电性连接，所述的低功耗时钟模块10用于向低功耗电压基准模块11输出使能控制信号EN_BG，控制低功耗电压基准模块11的运行状态，使低功耗电压基准模块11的运行状态由非工作状态变为工作状态，输出零温度系数电压VREF0。

所述的低功耗时钟模块10与采样保持模块12电性连接，所述的低功耗时钟模块10用于向采样保持模块12发送时钟信号CLK_S，控制采样保持模块12的运行状态，使采样保持模块12的运行状态由非工作状态变为工作状态，对所述的零温度系数电压VREF0进行采样，并输出基准电压VREF，使基准电压VREF等于所述零温度系数电压VREF0。

可理解的，低功耗电压基准模块11的运行状态包括两种，分别为非工作状态和工作状态，并且，通过低功耗时钟模块10发出的使能控制信号EN_BG来实现，对于低功耗电压基准模块11的运行状态的切换。如图3所示的使能控制信号EN_BG的波形，当使能控制信号EN_BG由低电平变为高电平时，使低功耗电压基准模块11的运行状态由非工作状态变为工作状态，当使能控制信号EN_BG由高电平变为低电平时，运行状态由工作状态变为非工作状态。

同理，采样保持模块12的运行状态也包括两种，分别为非工作状态和工作状态，并且，通过低功耗时钟模块10发出的时钟信号CLK_S来实现，对于采样保持模块12的运行状态的切换控制。如图3所示的时钟信号CLK_S的波形，当时钟信号CLK_S由低电平变为高电平时，使采样保持模块12的运行状态由非工作状态变为工作状态，当时钟信号CLK_S由高电平变为低电平时，运行状态由工作状态变为非工作状态。

可理解的，为了使在采样保持模块12的运行状态为工作状态时，低功耗电压基准模块11的运行状态也处于工作状态，需要保证低功耗时钟模块10产生的时钟信号CLK_S在使能控制信号EN_BG之后发出，只有在低功耗电压基准模块11和采样保持模块12的运行状态均处于工作状态时，才能使采样保持模块12进行准确的采样，使采样保持模块12输出的基准电压VREF实时跟随低功耗电压基准模块11的零温度系数电压VREF0。

在一实施例中，为了保证采样保持模块12输出稳定的基准电压VREF，需要在低功耗电压基准模块11输出稳定的零温度系数电压VREF0后，控制时钟信号CLK_S由低电平变为高电平，即低功耗时钟模块10输出有效的时钟信号CLK_S(高电平为有效的时钟信号，低电平为无效的时钟信号)。为了达到此目的，设置一个触发时间t，t>0，所述低功耗时钟模块10用于在输出有效的使能控制信号EN_BG后延时所述的触发时间t，输出有效的时钟信号CLK_S。

可理解的，为了使低功耗电压基准模块11的运行状态和采样保持模块12的运行状态保持一致，达到降低功耗的目的，需要使低功耗时钟模块10产生的使能控制信号EN_BG在时钟信号CLK_S变为低电平后立即跟随变为低电平，设低电平为无效信号，高电平为有效信号，因此，使能控制信号EN_BG在有效信号期间，低功耗电压基准模块11为工作状态，输出零温度系数电压VREF0，当使能控制信号EN_BG在无效信号期间，低功耗电压基准模块11切换为非工作状态。

该零温度系数电压VREF0的波形如图3所示，在控制信号EN_BG为有效信号期间，低功耗电压基准模块11一直输出高电平的零温度系数电压VREF0，在控制信号EN_BG为无效信号期间，零温度系数电压VREF0则一直处于低电平。

上述的基准电压VREF的波形如图3所示，该基准电压VREF的波形只有在时钟信号CLK_S为有效信号期间，采样保持模块12输出的基准电压VREF才跟随零温度系数电压VREF0，当时钟信号CLK_S为无效信号期间，采样保持模块12输出的基准电压VREF处于保持状态，不再跟随零温度系数电压VREF0。

上述的超低功耗电压基准电路的工作过程如下：

低功耗时钟模块10为一直工作的模块，其平均静态电流为10nA左右；低功耗时钟模块10用于按照设定的周期，输出使能控制信号EN_BG和时钟信号CLK_S两个信号，这两个信号的具体波形如图3所示。

当使能控制信号EN_BG为高电平时，使能低功耗电压基准模块11，低功耗电压基准模块11经过建立时间(触发时间大于或等于该建立时间)之后，会稳定输出零温度系数电压VREF0，此时时钟信号CLK_S信号变为高电平，对零温度系数电压VREF0进行采样。

采样时间结束后，时钟信号CLK_S变为低电平，采样结束。在采样期间，基准电压VREF保持与零温度系数电压VREF0相等；在采样结束后，时钟信号CLK_S为低电平(即为无效信号)，基准电压VREF保持不变，不受零温度系数电压VREF0变化影响。而后，使能控制信号EN_BG变为低电平，低功耗电压基准模块11失能，切换为非工作状态。

为了最大限度的降低功耗，本发明利用低功耗时钟模块10发出的时钟信号CLK_S，保证采样保持模块12对零温度系数电压VREF0进行分时采样，使低功耗电压基准模块11进行间歇性工作，大幅降低了低功耗电压基准模块11的静态功耗，其平均静态功耗一般为12nA到20nA之间。

在一实施例中，低功耗时钟模块的一种构成如图4-1所示，该低功耗时钟模块包括锯齿波发生电路101、比较电路102、触发器103、分频模块104和组合逻辑模块105，其中，锯齿波发生电路101的输出端连接比较电路102的输入端，向比较电路102输出用于控制该比较电路的锯齿波信号。

所述的比较单元102的输出端与触发器103的输入端连接，触发器103用于根据比较单元102的输出信号进行输出翻转控制，触发器103的输出端与分频模块104的输入端连接，该分频模块用于产生N个不同时钟周期的时钟信号，N≥2，分频模块104的输出端连接组合逻辑模块105的输入端，该组合逻辑模块用于对N个不同时钟周期的时钟信号进行组合，输出如图3所示的使能控制信号EN_BG和时钟信号CLK_S信号。

在一实施例中，一种具体的锯齿波发生电路和比较电路分别如图4-2所示，其中，该锯齿波发生电路包括控制支路和电能存储支路，其中，控制支路上串设有第一反相器INV1和第二反相器INV2，第二反相器INV2的输入端与第一反相器INV1的输出端连接，第二反相器INV2的输出端连接电能存储支路，并且，第二反相器INV2的供电正极端连接电源VDD，第二反相器INV2的供电负极端通过设置第一电流源I1连接地GND。

上述锯齿波发生电路的工作原理如下：

当第一反相器INV1的输入端接收的是高电平信号，第一反相器INV1的输出端输出低电平信号，第二反相器INV1的输入端接收低电平信号，使电源VDD对电能存储支路上的电容C0充电，第二反相器INV1的输出端立即输出高电平信号；比较电路102的输入端接收该高电平信号，比较电路102的输出端输出低电平信号。

当第一反相器INV1的输入端接收的是比较电路102输出的低电平信号，第一反相器INV1的输出端输出高电平信号，第二反相器INV1的输入端接收高电平信号，使电能存储支路上的电容C0对地放电，由于第一电流源I1的作用，电容C0对地缓慢放电，第二反相器INV1的输出端的输出信号电压缓慢降低，经历一定时间，当第二反相器INV1的输出信号变为低电平时，比较单元输出高电平信号。

图4-2中的比较电路102包括开关管Q9(可选的，如P型MOS管)，缓冲器BUF和第二电流源I2，P型开关管Q9的控制端连接锯齿波电路101的输出端，开关管Q9的阳极(如P型MOS管的源极)连接电源VDD，开关管Q9的阴极通过第二电流源I2连接地GND，并且开关管Q9的阴极连接缓冲器BUF的输入端，缓冲器BUF的输出端用于分别连接第一反相器INV1和触发器103。

可选的，缓冲器BUF包括第三反相器和第四反相器，第三反相器和第四反相器串联。

上述的比较电路102的工作原理如下：

假设第二反相器INV2的输入为高电平，那么电流源I1对电容C0进行放电，C0上的电压会下降，也就是开关管Q9的控制端(如P型MOS管的栅极)电压会下降，那么，P型MOS管的栅源电压V_gs9会增大。那么，流过P型MOS管的电流为：

式中，I_d9为P型MOS管的电流，u_p是PMOS的载流子迁移率，C_ox为单位面积的栅氧化层电容，w是P型MOS管的宽度，l是长度，V_gs9是栅源电压，V_th是P型MOS管的阈值电压。

由公式可知，P型MOS管的电流I_d9与其栅源电压Vgs9的平方成正比关系，由于电容C0对第一电流源I1缓慢放电，使P型MOS管的栅极电压缓慢下降，P型MOS管的源极电压始终不变，从而使P型MOS管的栅源电压不断增大，进而是流过P型MOS管Q9的电流I_d9不断增大，当流过P型MOS管Q9的电流与第二电流源I2的电流相等时，即为比较单元102的翻转点。

当C0上的电压下降到比较单元102的翻转阈值时，比较单元输出高电平，第二反相器INV2的输入变化为低电平，电容C0由放电状态变化为充电状态。

可理解的，从电容C0放电开始，到放电状态结束，时间记为T1。从电容C0充电开始，到充电状态结束，时间记为T2。由于充电时，INV2的上拉能力很强，所以T2远小于T1，可忽略不计。时钟的周期可以表示为：

其中，T_osc为时钟周期，C是电容C0的容值，U为比较单元的翻转阈值，I1是第一电流源的电流值。通过合理设置电容C0的容值，可以使时钟周期小于或等于2ms时，第一电流源的电流大小为5nA左右，整个低功耗时钟模块的电流为10nA左右。

在图4-2中采用的第二反相器INV2的一种具体电路如图4-3所示，包括第一开关管Q1和第二开关管Q2，第一开关管Q1为P型MOS管，第二开关管Q2为N型MOS管，第一开关管Q1和第二开关管Q2的控制端相连，作为反相器的输入端IN，第一开关管Q1的阳极连接电源VDD，第一开关管Q1的阴极连接第二开关管Q2的阳极，并引出输出端OUT，作为第二反相器INV2的输出端，第二开关管Q2的阴极通过第一电流源I1接地。

该反相器的工作原理为：当反相器的输入端IN接收的信号是低电平，由于第一开关管Q1为P型MOS管，第一开关管Q1的控制端为低电平，使第一开关管Q1导通，反相器输出高电平信号。

当反相器的输入端IN接收的信号是高电平，由于第二开关管Q2为N型MOS管，第二开关管Q2的控制端为高电平，使第二开关管Q2导通，加上电流源I1的作用，使反相器缓慢输出低电平信号。

可选的，第一反相器也可以采用图4-3所示的结构来实现，作为由两个反相器串联构成的缓冲器BUF来说，缓冲器BUF中的反相器也可以采用图4-3所示的结构来实现。

可选的，可以采用T触发器进行输出翻转控制，也可以用其他类型的触发器进行输出翻转控制，例如用D触发器构成T触发器。

可选的，分频模块104对触发器103输出的信号进行六分频，使分频模块104输出六个分频信号CLK1～CLK6，设时钟周期为2ms，利用分频模块，可以产生4ms，8ms，16ms,32ms，64ms,128ms等等不同的时钟周期。不同的时钟周期，通过逻辑组合模块105，可以产生时钟信号CLK_S和使能控制信号EN_BG。

可选的，一种低功耗电压基准模块11的具体电路如图5所示，包括第一电力电子开关模块111和第二电力电子开关模块112，第一电力电子开关模块111和第二电力电子开关模块112串联，第一电力电子开关模块111中串设有全控型电力电子开关M1、M2、M3(具体为耗尽型MOS管)，第二电力电子开关模块112中串设有全控型电力电子开关M4、M5(具体为增强型MOS管)，第一电力电子开关模块111的高压侧通过控制模块110连接电源VDD，第二电力电子开关模块112的低压侧连接地端GND，第二电力电子开关模块112的高压侧输出零温度系数电压VREF0，且第二电力电子开关模块112并联有储能模块113，该储能模块113包括储能电容。

并且，所述的控制模块110包括全控型电力电子开关M6和第三反相器INV3，全控型电力电子开关M6的阳极连接电源VDD，全控型电力电子开关M6的阴极连接第一电力电子开关模块111的高压侧，第一电力电子开关模块111的控制端连接第三反相器INV3的输出端，第三反相器INV3的输入端用于连接所述的组合逻辑模块105的输出端，以接收组合逻辑模块105发出的使能控制信号EN_BG，实现对低功耗电压基准模块11的通断控制。

在一实施例中，一种具体采样保持模块12的结构如图6所示，包括全控型电力电子开关M7(具体为N型MOS管)，全控型电力电子开关M7的阳极分别连接第二电力电子开关模块112的高压侧和第一接地电容C1，用于输入零温度系数电压VREF0；全控型电力电子开关M7的阴极连接第二接地电容C2，且全控型电力电子开关M7的阴极用于输出基准电压VREF；全控型电力电子开关M7的控制端连接所述的组合逻辑模块105的输出端，以接收组合逻辑模块105发出的时钟信号CLK_S，实现对采样保持模块的通断控制。

上述采样保持模块的工作原理为：当全控型电力电子开关M7的控制端接收的时钟信号CLK_S为高电平时，为采样阶段，全控型电力电子开关M7导通，使输出的基准电压VREF与零温度系数电压VREF0相等。当全控型电力电子开关M7的控制端接收的时钟信号CLK_S为低电平时，为保持阶段，全控型电力电子开关M7关断，基准电压VREF为全控型电力电子开关M7导通时采样到的零温度系数电压VREF0电压，因此，当全控型电力电子开关M7关断时，输出的基准电压VREF电压保持不变，具体波形参考图3所示。

可选的，设置采样保持模块12的采样保持周期范围为250ms～500ms，例如为250ms或者500ms。这样，采样保持模块12不消耗电流，低功耗电压基准模块11的平均静态功耗为2nA到3nA，整个超低功耗电压基准电路的平均静态电流为13nA左右。

在一实施例中，还提供一种包括上述超低功耗电压基准电路的电子设备，该电子设备可以为智能穿戴设备，如智能手表、智能手环等。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种超低功耗电压基准电路，其特征在于，包括：

低功耗时钟模块、低功耗电压基准模块和采样保持模块，其中，所述的低功耗时钟模块与所述的低功耗电压基准模块电性连接，所述的低功耗时钟模块用于向低功耗电压基准模块输出使能控制信号，控制低功耗电压基准模块的运行状态，使低功耗电压基准模块的运行状态由非工作状态变为工作状态，输出零温度系数电压；

所述的低功耗时钟模块与采样保持模块电性连接，所述的低功耗时钟模块用于在控制低功耗电压基准模块的运行状态为工作状态期间，通过向采样保持模块发送时钟信号，使采样保持模块的运行状态由非工作状态变为工作状态，对所述的零温度系数电压进行采样，并输出基准电压，使基准电压等于所述零温度系数电压；

所述的低功耗时钟模块还用于根据所述的时钟信号，控制采样保持模块的运行状态由工作状态变为非工作状态，使采样保持模块输出的所述基准电压处于保持状态，不再跟随所述零温度系数电压。

2.如权利要求1所述的超低功耗电压基准电路，其特征在于，所述低功耗时钟模块用于在向低功耗电压基准模块发送所述使能控制信号后，延时设定的触发时间t，t>0，再向所述采样保持模块发送所述时钟信号。

3.如权利要求1所述的超低功耗电压基准电路，其特征在于，所述低功耗时钟模块包括锯齿波发生电路、比较电路、触发器、分频模块和组合逻辑模块，所述锯齿波发生电路的输出端连接所述比较电路的输入端，用于向所述比较电路输出能够控制该比较电路的锯齿波信号；

所述比较单元的输出端与所述触发器的输入端连接，该触发器用于根据所述比较单元的输出信号进行输出翻转控制，所述触发器的输出端与所述分频模块的输入端连接，该分频模块用于产生N个不同时钟周期的时钟信号，N≥2，所述分频模块的输出端连接所述组合逻辑模块的输入端，该组合逻辑模块用于对N个不同时钟周期的时钟信号进行组合，输出所述使能控制信号和时钟信号。

4.如权利要求3所述的超低功耗电压基准电路，其特征在于，所述的锯齿波发生电路包括控制支路和电能存储支路，所述控制支路上串设有第一反相器和第二反相器，所述第二反相器的输入端与所述第一反相器的输出端连接，所述第二反相器的输出端连接所述电能存储支路，所述第二反相器的供电正极端连接电源，所述第二反相器的供电负极端通过设置第一电流源连接地端。

5.如权利要求4所述的超低功耗电压基准电路，其特征在于，所述第二反相器包括第一开关管和第二开关管，第一开关管为P型MOS管，第二开关管为N型MOS管，第一开关管和第二开关管的控制端相连，用于作为所述第二反相器的输入端，所述第一开关管的阳极连接电源，所述第一开关管的阴极连接所述第二开关管的阳极，引出输出端，作为所述第二反相器的输出端，所述第二开关管的阴极通过所述第一电流源接地。

6.如权利要求3所述的超低功耗电压基准电路，其特征在于，所述比较电路包括第三开关管，缓冲器和第二电流源，所述第三开关管的控制端连接锯齿波电路的输出端，所述第三开关管的阳极连接电源，所述第三开关管的阴极通过第二电流源连接地，并且，所述第三开关管的阴极连接所述缓冲器的输入端，所述缓冲器的输出端用于分别连接所述第一反相器和所述触发器。

7.如权利要求6所述的超低功耗电压基准电路，其特征在于，所述的缓冲器BUF包括第三反相器和第四反相器，第三反相器和第四反相器串联。

8.如权利要求1所述的超低功耗电压基准电路，其特征在于，所述低功耗电压基准模块包括第一电力电子开关模块和第二电力电子开关模块，所述第一电力电子开关模块和所述第二电力电子开关模块串联，所述第一电力电子开关模块的高压侧通过设置的控制模块连接电源，所述第二电力电子开关模块的低压侧连接地端，所述第二电力电子开关模块的高压侧用于输出所述的零温度系数电压，所述第二电力电子开关模块并联有储能模块；

所述控制模块包括第一全控型电力电子开关和第三反相器，所述第一全控型电力电子开关的阳极连接电源，所述第一全控型电力电子开关的阴极连接所述第一电力电子开关模块的高压侧，所述第一全控型电力电子开关的控制端连接所述第三反相器的输出端，所述第三反相器的输入端用于连接所述组合逻辑模块的输出端，用于接收组合逻辑模块发出的使能控制信号，实现对所述低功耗电压基准模块的通断控制。

9.如权利要求1所述的超低功耗电压基准电路，其特征在于，所述采样保持模块包括第二全控型电力电子开关，所述第二全控型电力电子开关的阳极分别连接所述第二电力电子开关模块的高压侧和第一接地电容，且所述第二全控型电力电子开关的阳极用于输入所述的零温度系数电压；所述第二全控型电力电子开关的阴极连接有第二接地电容，且第二全控型电力电子开关的阴极用于输出所述基准电压；所述第二全控型电力电子开关的控制端连接所述组合逻辑模块的输出端，用于接收所述组合逻辑模块发出的时钟信号，实现对所述采样保持模块的通断控制。

10.一种电子设备，其特征在于，包括如权利要求1-9任一项所述的超低功耗电压基准电路。

Images