CN114203688A - 一种柔性集成电路及其加工方法 - Google Patents

一种柔性集成电路及其加工方法 Download PDF

Info

Publication number
CN114203688A
CN114203688A CN202111285245.XA CN202111285245A CN114203688A CN 114203688 A CN114203688 A CN 114203688A CN 202111285245 A CN202111285245 A CN 202111285245A CN 114203688 A CN114203688 A CN 114203688A
Authority
CN
China
Prior art keywords
flexible
integrated circuit
circuit
insulating material
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111285245.XA
Other languages
English (en)
Inventor
王玮
张美璇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute Of Collaborative Innovation
Original Assignee
Beijing Institute Of Collaborative Innovation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute Of Collaborative Innovation filed Critical Beijing Institute Of Collaborative Innovation
Priority to CN202111285245.XA priority Critical patent/CN114203688A/zh
Publication of CN114203688A publication Critical patent/CN114203688A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种柔性集成电路及其加工方法。柔性集成电路包括柔性电路板和粘接在所述柔性电路板上的柔性集成电路；所述柔性集成电路包括间隔排布的多个电路模块，多个电路模块之间隔离区域填充有柔性绝缘材料，并且每个所述电路模块均直接粘接在所述柔性电路板上；还包括将所述多个电路模块电互连的第一导电引线，以及将所述柔性集成电路与所述柔性电路板电连接的第二导电引线。本发明无需对硅晶圆等半导体材料减薄到50μm以下，也与现有CMOS集成电路工艺兼容，并且可获得高性能、高可靠性、功能复杂、集成度高、可规模化制造的硅基柔性集成电路。

Description

一种柔性集成电路及其加工方法
技术领域
本发明涉及柔性电子设备领域，特别涉及一种柔性集成电路及其加工方法。
背景技术
柔性电子技术正逐渐改变着人们制造和使用电子产品的方式。许多智能化应用场景(如需要适应人体组织弯曲表面的可穿戴/可植入系统、健康医疗、智慧城市和物联网等)都在推动着柔性电子技术的发展。由于电子产品对通信和计算速度提出了更高更快的要求，因此开发与现有CMOS集成电路芯片性能相当的高性能柔性电子系统对于柔性电子器件的发展至关重要。
将硅基集成电路应用于高性能柔性电子系统中面临的首要挑战是硅晶圆固有的刚性。为了使其获得柔性，需要通过一系列加工技术将晶圆减薄至厚度小于50μm。减薄后的硅晶圆在具有可弯曲性的同时能在特定的弯曲状态下具有稳定的电学响应。然而，通过减小器件厚度实现柔性化的方式存在结构易碎难操作、可靠性差和良品率低等问题，影响器件性能和规模化应用。
为此，提出本发明。
发明内容
本发明的主要目的在于提供一种柔性集成电路及其加工方法，其无需对硅晶圆等半导体材料减薄到50μm以下，也与现有CMOS集成电路工艺兼容，并且可获得高性能、高可靠性、功能复杂、集成度高、可规模化制造的硅基柔性集成电路。
为了实现以上目的，本发明提供了以下技术方案。
本发明的第一方面提供了一种柔性集成电路，其包括柔性电路板和粘接在所述柔性电路板上的柔性集成电路；
所述柔性集成电路包括间隔排布的多个电路模块，多个电路模块之间隔离区域填充有柔性绝缘材料，并且每个所述电路模块均直接粘接在所述柔性电路板上；
还包括将所述多个电路模块电互连的第一导电引线，以及将所述柔性集成电路与所述柔性电路板电连接的第二导电引线。
本发明还对该柔性集成电路的结构、材料做了进一步改进，以改善电学性能、可靠性，或者提高集成度等等，具体如下。
进一步地，所述柔性绝缘材料为柔性树脂。
进一步地，所述柔性绝缘材料为聚酰亚胺。
进一步地，所述第一导电引线埋入于所述填充的柔性绝缘材料中。
进一步地，所述第一导电引线和所述第一导电引线各自独立地选自钛或铜。
进一步地，所述电路模块为硅基材料。
本发明的第二方面提供了一种柔性集成电路的加工方法，其包括：
提供半导体衬底；
在所述半导体衬底的上表面制作出多个埋入式的电路模块；
刻蚀去除所述电路模块之间隔离的所述半导体材料，形成空白区域；
在所述空白区域内填充柔性绝缘材料；
制作将所述多个电路模块电互连的第一导电引线，以及与外界引线连接的接口；
对所述半导体衬的下表面进行刻蚀和/或减薄，直至所述柔性绝缘材料暴露，得到柔性集成电路；
提供柔性电路板；
将所述柔性电路板与所述柔性集成电路粘接；
制作所述柔性集成电路与所述柔性电路板电连接的第二导电引线，所述第二导电引线通过所述接口。
本发明还对加工方法的工序以及每步的手段类型等做了进一步改进，以实现规模化制造，或者简化流程，或者改善电学性能、可靠性，或者提高集成度等等，具体如下。
进一步地，所述填充柔性绝缘材料时，柔性绝缘材料还覆盖了所述电路模块，同时在制作第一导电引线之前还包括：
去除覆盖电路模块的部分绝缘材料，以便于制作第一导电引线。
进一步地，在制作第一导电引线之后和制作所述接口之前还包括：
在所述第一引线上方覆盖柔性绝缘材料，再从柔性绝缘材料中刻蚀出所述接口。
进一步地，所述半导体衬底为硅衬底。
进一步地，利用CMOS工艺制作所述电路模块，
和/或，
利用HSE刻蚀法去除所述电路模块之间隔离的所述半导体材料。
进一步地，所述柔性绝缘材料为柔性树脂，优选为聚酰亚胺。
进一步地，填充柔性绝缘材料的方法为：先旋涂后固化。
进一步地，在将所述柔性绝缘材料暴露出之后和所述粘接之前还包括：
在柔性集成电路的背面形成柔性绝缘材料层，该柔性绝缘材料层与所述柔性电路板粘接。
与现有技术相比，本发明达到了以下技术效果：
(1)无需对晶圆等半导体材料减薄到50μm以下即可实现良好的柔性：通过对集成电路进行模块化分割设计，预置硅基等半导体隔离区域，在隔离区域填充柔性高聚物，使硅基等半导体柔性电路模块之间形成柔性连接，并在柔性绝缘材料(例如高聚物等)表面进行电学互连布线，与柔性电路板进行封装后，即实现硅基集成电路的柔性化。
(2)还保证了结构的鲁棒性和可操作性。
(3)兼具CMOS集成电路优越的电学性能，且与传统的MEMS和IC工艺兼容，可实现高性能柔性集成电路的规模化制造。
(4)定制化的电路模块设计可以使其满足多曲率复杂表面的柔性贴合需求。
(5)优选使用的聚合物聚酰亚胺丰富的种类和特性也将保证所制备的柔性集成电路在可穿戴/可植入系统、健康医疗、智慧城市和物联网等领域的大规模应用。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
图1为本发明提供的柔性集成电路的结构示意图；
图2至6为本发明提供的柔性集成电路加工方法中各步骤得到的结构示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
本发明提出无需对硅晶圆等半导体材料减薄到50μm以下的柔性集成电路及其加工方法，攻克了现有柔性集成电路面临的难题，具体如下。
如图1所示的柔性集成电路，其包括重要的两层功能主体结构，即柔性电路板2和粘接在所述柔性电路板上的柔性集成电路1。所用的粘接剂可以是任意固化后具有足够强度的有机无机材料，例如典型的环氧树脂、酚醛树脂、脲醛树脂、聚胺酯等热固性树脂和聚乙烯醇缩醛、过氯乙烯树脂等热塑性树脂，与氯丁橡胶，丁腈橡胶等合成橡胶或柔性树脂。
其中，所述柔性集成电路1包括间隔排布的多个电路模块101，多个电路模块101之间隔离区域填充有柔性绝缘材料102，并且每个所述电路模101块均直接粘接在所述柔性电路板2上。柔性绝缘材料102是集成电路具备柔性的关键材料，可以选择柔性较佳，且稳定性、防潮性等性能良好的材料，例如聚酰亚胺、各类热塑性弹性体等，优选聚酰亚胺。电路模块的基材可以是本领域常见的半导体，例如硅、锗、锗硅、砷化镓等，其中硅基电路模块最常见。每个所述电路模块101均直接粘接在所述柔性电路板2上，这样可以保证柔性电路板2和柔性集成电路1中的聚酰亚胺等绝缘材料直接粘接，提高柔性度。
还包括将所述多个电路模块101电互连的第一导电引线103，以及将所述柔性集成电路1与所述柔性电路板1电连接的第二导电引线201。第一导电引线103和第二导电引线201的线路设计根据器件的功能等确定，二者选用的材料可以是任意的导电材料，例如典型的金属，包括但不限于钛、铝、铜等。
通常为了保证不同引线之间的绝缘，所述第一导电引线103埋入于所述填充的柔性绝缘材料中，以提高器件的可靠性。
本发明还提供了上述柔性集成电路的加工方法，该方法兼具CMOS集成电路优越的电学性能，且与传统的MEMS和IC工艺兼容，可实现高性能柔性集成电路的规模化制造，具体如下。
第一步，提供半导体衬底。如上文所述，该半导体可以是硅、锗、锗硅、砷化镓等材料，以硅衬底为例。
第二步，如图2所示，在硅衬底104的上表面制作出多个埋入式的硅基集成电路模块101；制作工艺可以借鉴CMOS工艺。硅基集成电路模块101之间被硅材料隔离开。
第三步，去除硅基集成电路模块101之间隔离的硅材料，使硅基集成电路模块之间出现空白区域102a，如图3所示。去除的手段是任意的，包括但不限于干刻、等离子刻蚀、湿法腐蚀等，优选HSE刻蚀法。刻蚀的深度通常根据电路模块的高度而定，例如典型的60μm。
第四步，用柔性绝缘材料填充空白区域102a，形成柔性填充区102b，如图4所示。以聚酰亚胺为例，包括的工序有：旋涂聚酰亚胺，进行预固化和完全固化后得到平整表面。为了保证绝缘性以及可操作性型，通常旋涂的聚酰亚胺较厚，例如固化后的硅基集成电路模块101表面的聚酰亚胺厚度达到5μm。
第五步，制作金属引线和金属引线与外界的引线接口：硅衬底104正面进行光刻和氧等离子体刻蚀聚酰亚胺(即图中的102b)5μm，暴露出硅基集成电路模块101与引线的互连通孔，对硅衬底光刻并溅射Ti/Cu等金属层(金属层可以是单层或多层堆叠)，由剥离工艺制备互连引线(即图中的第一引线103)，电化学沉积Cu等金属6μm并去除光刻胶后获得所述金属引线既定的电互连功能，再对硅晶圆旋涂聚酰亚胺，进行固化后对硅晶圆正面进行光刻和氧等离子体刻蚀聚酰亚胺，形成金属引线与外界的引线接口105，如图5所示，柔性绝缘材料102覆盖第一引线103且将多个电路模块101隔离开。
第六步，柔性硅基集成电路减薄：硅衬底104背面进行CMP减薄，使硅衬底104背面减薄至由聚酰亚胺填充的柔性绝缘材料102从背面露出，形成柔性硅基集成电路1，如图6所示。或者将CMP减薄替换为刻蚀等其他手段。
在这一步之后还可以在柔性硅基集成电路1的背面涂覆一层聚酰亚胺进行保护(图中未示出)，然后进行下一步。
第七步，柔性硅基集成电路与柔性电路板互连封装：将柔性硅基集成电路1分割下来，与柔性电路板2利用粘接剂固定后，通过光刻和金属图形化使柔性硅基集成电路上的引脚与柔性电路板2互连(即图中的第二引线201)完成柔性封装，如图1所示。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (14)

1.一种柔性集成电路，其特征在于，包括柔性电路板和粘接在所述柔性电路板上的柔性集成电路；
所述柔性集成电路包括间隔排布的多个电路模块，多个电路模块之间隔离区域填充有柔性绝缘材料，并且每个所述电路模块均直接粘接在所述柔性电路板上；
还包括将所述多个电路模块电互连的第一导电引线，以及将所述柔性集成电路与所述柔性电路板电连接的第二导电引线。
2.根据权利要求1所述的柔性集成电路，其特征在于，所述柔性绝缘材料为柔性树脂。
3.根据权利要求2所述的柔性集成电路，其特征在于，所述柔性绝缘材料为聚酰亚胺。
4.根据权利要求1所述的柔性集成电路，其特征在于，所述第一导电引线埋入于所述填充的柔性绝缘材料中。
5.根据权利要求1所述的柔性集成电路，其特征在于，所述第一导电引线和所述第一导电引线各自独立地选自钛或铜。
6.根据权利要求1-5任一项所述的柔性集成电路，其特征在于，所述电路模块为硅基材料。
7.一种柔性集成电路的加工方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底的上表面制作出多个埋入式的电路模块；
刻蚀去除所述电路模块之间隔离的所述半导体材料，形成空白区域；
在所述空白区域内填充柔性绝缘材料；
制作将所述多个电路模块电互连的第一导电引线，以及与外界引线连接的接口；
对所述半导体衬的下表面进行刻蚀和/或减薄，直至所述柔性绝缘材料暴露，得到柔性集成电路；
提供柔性电路板；
将所述柔性电路板与所述柔性集成电路粘接；
制作所述柔性集成电路与所述柔性电路板电连接的第二导电引线，所述第二导电引线通过所述接口。
8.根据权利要求7所述的加工方法，其特征在于，所述填充柔性绝缘材料时，柔性绝缘材料还覆盖了所述电路模块，同时在制作第一导电引线之前还包括：
去除覆盖电路模块的部分绝缘材料，以便于制作第一导电引线。
9.根据权利要求8所述的加工方法，其特征在于，在制作第一导电引线之后和制作所述接口之前还包括：
在所述第一引线上方覆盖柔性绝缘材料，再从柔性绝缘材料中刻蚀出所述接口。
10.根据权利要求7所述的加工方法，其特征在于，所述半导体衬底为硅衬底。
11.根据权利要求7所述的加工方法，其特征在于，利用CMOS工艺制作所述电路模块，
和/或，
利用HSE刻蚀法去除所述电路模块之间隔离的所述半导体材料。
12.根据权利要求7-11任一项所述的加工方法，其特征在于，所述柔性绝缘材料为柔性树脂，优选为聚酰亚胺。
13.根据权利要求12所述的加工方法，其特征在于，填充柔性绝缘材料的方法为：先旋涂后固化。
14.根据权利要求7-11任一项所述的加工方法，其特征在于，在将所述柔性绝缘材料暴露出之后和所述粘接之前还包括：
在柔性集成电路的背面形成柔性绝缘材料层，该柔性绝缘材料层与所述柔性电路板粘接。
CN202111285245.XA 2021-11-01 2021-11-01 一种柔性集成电路及其加工方法 Pending CN114203688A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111285245.XA CN114203688A (zh) 2021-11-01 2021-11-01 一种柔性集成电路及其加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111285245.XA CN114203688A (zh) 2021-11-01 2021-11-01 一种柔性集成电路及其加工方法

Publications (1)

Publication Number Publication Date
CN114203688A true CN114203688A (zh) 2022-03-18

Family

ID=80646628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111285245.XA Pending CN114203688A (zh) 2021-11-01 2021-11-01 一种柔性集成电路及其加工方法

Country Status (1)

Country Link
CN (1) CN114203688A (zh)

Similar Documents

Publication Publication Date Title
EP2965353B1 (en) A substrate-less interposer
CN111377393B (zh) Mems封装结构及其制作方法
US6673698B1 (en) Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US7183176B2 (en) Method of forming through-wafer interconnects for vertical wafer level packaging
US11296033B2 (en) Fan-out multi-device hybrid integrated flexible micro system and fabrication method thereof
CN111377395B (zh) Mems封装结构及其制作方法
CN106169466A (zh) 半导体封装组件及其制造方法
CN103383923A (zh) 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装(ewlb)
US11943864B2 (en) Stretchable/conformable electronic and optoelectronic circuits, methods, and applications
CN110137157B (zh) 半导体封装结构及其制备方法
CN107425031B (zh) 背照式cmos传感器的封装结构及封装方法
CN107481992A (zh) 指纹识别芯片的封装结构及封装方法
CN114188226A (zh) 扇出型封装结构及封装方法
CN114188227A (zh) 扇出型封装结构及封装方法
CN114203688A (zh) 一种柔性集成电路及其加工方法
CN115274553A (zh) 晶圆级芯片封装方法及芯片封装结构
CN209929301U (zh) 半导体封装结构
CN210224005U (zh) 一种扇出型天线封装结构
CN210182380U (zh) 半导体封装结构
CN209843707U (zh) 扇出型指纹识别芯片的封装结构
CN209804638U (zh) 扇出型天线封装结构
CN114188225A (zh) 扇出型封装结构及封装方法
CN107611152B (zh) 背照式cmos传感器的封装方法
CN106783634B (zh) 一种扇出封装器件及其封装方法
CN211428156U (zh) 一种降低三维异构物理连接的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination