CN114203682A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114203682A
CN114203682A CN202110650906.8A CN202110650906A CN114203682A CN 114203682 A CN114203682 A CN 114203682A CN 202110650906 A CN202110650906 A CN 202110650906A CN 114203682 A CN114203682 A CN 114203682A
Authority
CN
China
Prior art keywords
metal layer
region
electrically connected
electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110650906.8A
Other languages
English (en)
Inventor
平川达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN114203682A publication Critical patent/CN114203682A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30101—Resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

实施方式的半导体装置具备：绝缘基板、第一主端子、第二主端子、输出端子、与第一主端子连接的第一金属层、与第二主端子连接的第二金属层、位于第一金属层与第二金属层之间且与输出端子连接的第三金属层、设置于第一金属层之上的第一半导体芯片及第二半导体芯片、设置于第三金属层之上的第三半导体芯片及第四半导体芯片、及第二金属层之上的导电性部件。并且，第二金属层包含狭缝。导电性部件设置于第二金属层的端部与狭缝之间。

Description

半导体装置
相关申请
本申请享受以日本专利申请2020-157060号(申请日：2020年9月18日)为基础申请的优先权。本申请通过参考此基础申请包括基础申请的全部内容。
技术领域
实施方式主要涉及半导体装置。
背景技术
在功率半导体模块中，例如，在金属基底之上，将绝缘基板夹在中间而安装功率半导体芯片。功率半导体芯片例如是金属氧化物场效应晶体管(MOSFET)。在功率半导体模块中，为了实现低功耗化，期望降低开关时间，降低开关损耗。另外，在功率半导体模块中，期望降低电流路径的电阻，降低稳态损耗。
发明内容
实施方式提供一种能够降低开关损耗及稳态损耗的半导体装置。
实施方式的半导体装置具备：绝缘基板，具有一端和与所述一端相反侧的另一端；第一主端子，设置于所述一端侧；第二主端子，设置于所述一端侧；输出端子，设置于所述另一端侧；第一金属层，设置于所述绝缘基板之上，具有第一区域，在所述第一区域与所述第一主端子电连接；第二金属层，设置于所述绝缘基板之上，具有第二区域、第三区域和第四区域，在所述第二区域与所述第二主端子电连接；第三金属层，设置于所述绝缘基板之上，位于所述第一金属层与所述第二金属层之间，具有第五区域、第六区域和第七区域，在所述第七区域与所述输出端子电连接；第一半导体芯片，包含第一上部电极、第一下部电极和第一栅极电极，设置于所述第一金属层之上，所述第一上部电极与所述第五区域电连接，所述第一下部电极与所述第一金属层电连接；第二半导体芯片，包含第二上部电极、第二下部电极和第二栅极电极，设置于所述第一金属层之上，所述第二上部电极与所述第六区域电连接，所述第二下部电极与所述第一金属层电连接，与所述第一半导体芯片相比距所述第一区域的距离远；第三半导体芯片，包含第三上部电极、第三下部电极和第三栅极电极，设置于所述第三金属层之上，所述第三上部电极与所述第三区域电连接，所述第三下部电极与所述第三金属层电连接；第四半导体芯片，包含第四上部电极、第四下部电极和第四栅极电极，设置于所述第三金属层之上，所述第四上部电极与所述第四区域电连接，所述第四下部电极与所述第三金属层电连接，与所述第三半导体芯片相比距所述第五区域的距离远；以及导电性部件，至少所述第二主端子侧的第一部分和所述输出端子侧的第二部分与所述第二金属层电连接，所述第二金属层具有与所述第三金属层相对置一侧的第一端部和与所述第一端部相反侧的第二端部，所述第二金属层包括位于所述第三区域与所述第二端部之间的狭缝，所述导电性部件设置于所述狭缝与所述第一端部之间、以及所述狭缝与所述第二端部之间的至少任一个位置。
附图说明
图1是第一实施方式的半导体装置的示意俯视图。
图2是第一实施方式的半导体装置的示意剖视图。
图3是第一实施方式的半导体装置的示意剖视图。
图4是第一实施方式的半导体装置的等效电路图。
图5A、图5B是第一实施方式的半导体装置的导电性部件的示意图。
图6是比较例的半导体装置的示意俯视图。
图7是第二实施方式的半导体装置的示意俯视图。
图8A、图8B是第二实施方式的半导体装置的导电性部件的示意图。
图9是第三实施方式的半导体装置的示意俯视图。
图10A、图10B是第三实施方式的半导体装置的导电性部件的示意图。
图11是第四实施方式的半导体装置的示意俯视图。
图12是第五实施方式的半导体装置的示意俯视图。
图13A、图13B是第五实施方式的半导体装置的导电性部件的示意图。
图14是第六实施方式的半导体装置的示意俯视图。
图15A、图15B是第六实施方式的半导体装置的导电性部件的示意图。
图16是第七实施方式的半导体装置的示意俯视图。
图17A、图17B是第七实施方式的半导体装置的导电性部件的示意图。
图18是第八实施方式的半导体装置的示意俯视图。
具体实施方式
在本说明书中，对相同或类似的部件标注相同的附图标记，有时省略重复的说明。
在本说明书中，为了表示部件等的位置关系，有时将图的上方向记述为“上”，将图的下方向记述为“下”。在本说明书中，“上”、“下”的概念未必是表示与重力的方向的关系的用语。
(第一实施方式)
第一实施方式的半导体装置具备：绝缘基板，具有一端和与所述一端相反侧的另一端；第一主端子，设置于一端侧；第二主端子，设置于一端侧；输出端子，设置于另一端侧；第一金属层，设置于绝缘基板之上，具有第一区域，在第一区域与第一主端子电连接；第二金属层，设置于绝缘基板之上，具有第二区域、第三区域和第四区域，在第二区域与第二主端子电连接；第三金属层，设置于绝缘基板之上，位于第一金属层与第二金属层之间，具有第五区域、第六区域和第七区域，在第七区域与输出端子电连接；第一半导体芯片，包含第一上部电极、第一下部电极和第一栅极电极，设置于第一金属层之上，第一上部电极与第五区域电连接，第一下部电极与第一金属层电连接；第二半导体芯片，包含第二上部电极、第二下部电极和第二栅极电极，设置于第一金属层之上，第二上部电极与第六区域电连接，第二下部电极与第一金属层电连接，与第一半导体芯片相比距第一区域的距离远；第三半导体芯片，包含第三上部电极、第三下部电极和第三栅极电极，设置于第三金属层之上，第三上部电极与第三区域电连接，第三下部电极与第三金属层电连接；第四半导体芯片，包含第四上部电极、第四下部电极和第四栅极电极，设置于第三金属层之上，第四上部电极与第四区域电连接，第四下部电极与第三金属层电连接，与第三半导体芯片相比距第五区域的距离远；以及导电性部件，至少第二主端子侧的第一部分和输出端子侧的第二部分与第二金属层电连接，第二金属层具有与第三金属层相对置一侧的第一端部和与第一端部相反侧的第二端部，第二金属层包括位于第三区域与第二端部之间的狭缝，导电性部件设置于狭缝与第一端部之间、以及狭缝与第二端部之间的至少任一个位置。
图1是第一实施方式的半导体装置的示意俯视图。图2是第一实施方式的半导体装置的示意剖视图。图2是图1的AA’截面。图3是第一实施方式的半导体装置的示意剖视图。图3是图1的BB’截面。图4是第一实施方式的半导体装置的等效电路图。
第一实施方式的半导体装置是功率半导体模块100。如图4所示，第一实施方式的功率半导体模块100是能够用1个模块构成半桥电路的、所谓的“2in1”类型的模块。功率半导体模块100是3个半桥单元并联连接而成。例如，通过使用3个第一实施方式的功率半导体模块，能够构成3相逆变器电路。
如图4所示，功率半导体模块100包括正端子P(第一主端子)、负端子N(第二主端子)、交流输出端子AC(输出端子)、高压侧(high side)MOSFET11、高压侧MOSFET12、高压侧MOSFET13、低压侧(low side)MOSFET21、低压侧MOSFET22、低压侧MOSFET23。各个MOSFET除了内置有pn结二极管以外，还内置有肖特基势垒二极管(SBD)。SBD例如具有流通回流电流的功能。另外，各个MOSFET内置有栅极电阻。
高压侧MOSFET11、高压侧MOSFET12以及高压侧MOSFET13并联连接。低压侧MOSFET21、低压侧MOSFET22以及低压侧MOSFET23并联连接。高压侧MOSFET11与低压侧MOSFET21、高压侧MOSFET12与低压侧MOSFET22、以及高压侧MOSFET13与低压侧MOSFET23分别串联连接。
第一实施方式的功率半导体模块100如图1、图2及图3所示，具备正端子P(第一主端子)、负端子N(第二主端子)、交流输出端子AC(输出端子)、高压侧MOSFET11(第一半导体芯片)、高压侧MOSFET12(第二半导体芯片)、高压侧MOSFET13、低压侧MOSFET21(第三半导体芯片)、低压侧MOSFET22(第四半导体芯片)、低压侧MOSFET23、树脂壳体24、盖26、金属基底28、绝缘基板30、第一金属层31、第二金属层32、第三金属层33、第一栅极金属层36、第二栅极金属层37、背面金属层40、第一栅极端子41、第二栅极端子42、接合线44、密封树脂50、电阻降低用接合线60(导电性部件)。
高压侧MOSFET11(第一半导体芯片)包含源极电极11a(第一上部电极)、漏极电极11b(第一下部电极)、栅极电极11c(第一栅极电极)、栅极电阻11x(第一栅极电阻)、肖特基势垒二极管11y(第一肖特基势垒二极管)。高压侧MOSFET12(第二半导体芯片)包含源极电极12a(第二上部电极)、漏极电极12b(第二下部电极)、栅极电极12c(第二栅极电极)、栅极电阻12x(第二栅极电阻)、肖特基势垒二极管12y(第二肖特基势垒二极管)。高压侧MOSFET13包含源极电极13a、漏极电极13b、栅极电极13c、栅极电阻13x、肖特基势垒二极管13y。
低压侧MOSFET21(第三半导体芯片)包含源极电极21a(第三上部电极)、漏极电极21b(第三下部电极)、栅极电极21c(第三栅极电极)、栅极电阻21x(第三栅极电阻)、肖特基势垒二极管21y(第三肖特基势垒二极管)。低压侧MOSFET22(第四半导体芯片)包含源极电极22a(第四上部电极)、漏极电极22b(第四下部电极)、栅极电极22c(第四栅极电极)、栅极电阻22x(第四栅极电阻)、肖特基势垒二极管22y(第四肖特基势垒二极管)。低压侧MOSFET23包括源极电极23a、漏极电极23b、栅极电极23c、栅极电阻23x(第一栅极电阻)、肖特基势垒二极管23y(第一肖特基势垒二极管)。
第一金属层31包含第一区域31a。第二金属层32包含第二区域32a、第三区域32b、第四区域32c、狭缝32x、第一端部E1、第二端部E2。第三金属层33包含第五区域33a、第六区域33b、第七区域33c。
图1是从功率半导体模块100除去盖26及密封树脂50后的状态的俯视图。
金属基底28例如是铜。例如，在将功率半导体模块100安装于产品时，在金属基底28的背面连接未图示的散热板。
绝缘基板30设置于金属基底28之上。绝缘基板30设置于金属基底28与高压侧MOSFET11之间、金属基底28与高压侧MOSFET12之间、金属基底28与高压侧MOSFET13之间、金属基底28与低压侧MOSFET21之间、金属基底28与低压侧MOSFET22之间、金属基底28与低压侧MOSFET23之间。
绝缘基板30具有将金属基底28与高压侧MOSFET11、金属基底28与高压侧MOSFET12、金属基底28与高压侧MOSFET13、金属基底28与低压侧MOSFET21、金属基底28与低压侧MOSFET22、金属基底28与低压侧MOSFET23电分离的功能。
绝缘基板30例如是陶瓷。绝缘基板30例如是氧化铝、氮化铝或氮化硅。
在绝缘基板30的表面设置有第一金属层31、第二金属层32、第三金属层33、第一栅极金属层36以及第二栅极金属层37。第一金属层31、第二金属层32、第三金属层33、第一栅极金属层36以及第二栅极金属层37例如是铜。
在绝缘基板30的背面设置有背面金属层40。背面金属层40例如是铜。背面金属层40例如使用未图示的焊料层或银纳米粒子层与金属基底28接合。
树脂壳体24设置于金属基底28以及绝缘基板30的周围。树脂壳体24的一部分设置于金属基底28之上。树脂壳体24具有保护高压侧MOSFET11、高压侧MOSFET12、高压侧MOSFET13、低压侧MOSFET21、低压侧MOSFET22、低压侧MOSFET23以及绝缘基板30的功能。
在树脂壳体24之上设置盖26。盖26具有保护高压侧MOSFET11、高压侧MOSFET12、高压侧MOSFET13、低压侧MOSFET21、低压侧MOSFET22、低压侧MOSFET23以及绝缘基板30的功能。
高压侧MOSFET11设置于第一金属层31之上。高压侧MOSFET11包含源极电极11a、漏极电极11b、栅极电极11c、栅极电阻11x、肖特基势垒二极管11y。源极电极11a是第一上部电极的一例。漏极电极11b是第一下部电极的一例。栅极电极11c是第一栅极电极的一例。栅极电阻11x是第一栅极电阻的一例。肖特基势垒二极管11y是第一肖特基势垒二极管的一例。
源极电极11a与第三金属层33的第五区域33a电连接。源极电极11a和第五区域33a例如使用接合线44电连接。漏极电极11b与第一金属层31电连接。漏极电极11b例如使用未图示的焊料层或银纳米粒子层与第一金属层31电连接。
高压侧MOSFET12设置于第一金属层31之上。从第一区域31a到高压侧MOSFET12为止的距离比从第一区域31a到高压侧MOSFET11为止的距离更远。
高压侧MOSFET12包含源极电极12a、漏极电极12b、栅极电极12c、栅极电阻12x、肖特基势垒二极管12y。源极电极12a是第二上部电极的一例。漏极电极12b是第二下部电极的一例。栅极电极12c是第二栅极电极的一例。栅极电阻12x是第二栅极电阻的一例。肖特基势垒二极管12y是第二肖特基势垒二极管的一例。
源极电极12a与第三金属层33的第六区域33b电连接。源极电极12a和第六区域33b例如使用接合线44电连接。漏极电极12b与第一金属层31电连接。漏极电极12b例如使用未图示的焊料层或银纳米粒子层与第一金属层31电连接。
高压侧MOSFET13设置于第一金属层31之上。从第一区域31a到高压侧MOSFET13为止的距离比从第一区域31a到高压侧MOSFET12为止的距离更远。
高压侧MOSFET13包含源极电极13a、漏极电极13b、栅极电极13c、栅极电阻13x、肖特基势垒二极管13y。
源极电极13a与第三金属层33电连接。源极电极13a和第三金属层33例如使用接合线44电连接。漏极电极13b与第一金属层31电连接。漏极电极13b例如使用未图示的焊料层或银纳米粒子层与第一金属层31电连接。
低压侧MOSFET21设置于第三金属层33之上。低压侧MOSFET21包含源极电极21a、漏极电极21b、栅极电极21c、栅极电阻21x、肖特基势垒二极管21y。源极电极21a是第三上部电极的一例。漏极电极21b是第三下部电极的一例。栅极电极21c是第三栅极电极的一例。栅极电阻21x是第三栅极电阻的一例。肖特基势垒二极管21y是第三肖特基势垒二极管的一例。
源极电极21a与第二金属层32的第三区域32b电连接。源极电极21a和第三区域32b例如使用接合线44电连接。漏极电极21b与第三金属层33电连接。漏极电极21b例如使用未图示的焊料层或银纳米粒子层与第三金属层33电连接。
低压侧MOSFET22设置于第三金属层33之上。从第五区域33a到低压侧MOSFET22为止的距离比从第五区域33a到低压侧MOSFET21为止的距离更远。
低压侧MOSFET22包含源极电极22a、漏极电极22b、栅极电极22c、栅极电阻22x、肖特基势垒二极管22y。源极电极22a是第四上部电极的一例。漏极电极22b是第四下部电极的一例。栅极电极22c是第四栅极电极的一例。栅极电阻22x是第四栅极电阻的一例。肖特基势垒二极管22y是第四肖特基势垒二极管的一例。
源极电极22a与第二金属层32的第四区域32c电连接。源极电极22a和第四区域32c例如使用接合线44电连接。漏极电极22b与第三金属层33电连接。漏极电极22b例如使用未图示的焊料层或银纳米粒子层与第三金属层33电连接。
低压侧MOSFET23设置于第三金属层33之上。从第五区域33a到低压侧MOSFET23为止的距离比从第五区域33a到低压侧MOSFET22为止的距离更远。
低压侧MOSFET23包含源极电极23a、漏极电极23b、栅极电极23c、栅极电阻23x、肖特基势垒二极管23y。
源极电极23a与第二金属层32电连接。源极电极22a和第二金属层32例如使用接合线44电连接。漏极电极23b与第三金属层33电连接。漏极电极23b例如使用未图示的焊料层或银纳米粒子层与第三金属层33电连接。
高压侧MOSFET11、高压侧MOSFET12、高压侧MOSFET13、低压侧MOSFET21、低压侧MOSFET22以及低压侧MOSFET23例如使用碳化硅(SiC)形成。高压侧MOSFET11、高压侧MOSFET12、高压侧MOSFET13、低压侧MOSFET21、低压侧MOSFET22以及低压侧MOSFET23包含碳化硅。高压侧MOSFET11、高压侧MOSFET12、高压侧MOSFET13、低压侧MOSFET21、低压侧MOSFET22以及低压侧MOSFET23包含未图示的碳化硅层。
密封树脂50填充于树脂壳体24之中。密封树脂50被树脂壳体24包围。密封树脂50覆盖高压侧MOSFET11、高压侧MOSFET12、高压侧MOSFET13、低压侧MOSFET21、低压侧MOSFET22、低压侧MOSFET23以及绝缘基板30。
密封树脂50具有保护高压侧MOSFET11、高压侧MOSFET12、高压侧MOSFET13、低压侧MOSFET21、低压侧MOSFET22、低压侧MOSFET23以及绝缘基板30的功能。此外，具有将高压侧MOSFET11、高压侧MOSFET12、高压侧MOSFET13、低压侧MOSFET21、低压侧MOSFET22、低压侧MOSFET23以及绝缘基板30绝缘的功能。
密封树脂50包含树脂。密封树脂50例如是硅凝胶。密封树脂50也可以应用例如环氧树脂、聚酰亚胺树脂等其他树脂。
正端子P设置于绝缘基板30的一端侧。例如，在图1中，正端子P设置于绝缘基板30的右侧。正端子P具有布线连接孔。
正端子P与第一金属层31电连接。正端子P与第一金属层31的第一区域31a电连接。正端子P例如使用接合线44与第一区域31a电连接。
从外部对正端子P施加例如正电压。
正端子P用金属形成。正端子P例如是铜。
负端子N设置于绝缘基板30的一端侧。负端子N和正端子P设置于绝缘基板30的同一侧。例如，在图1中，负端子N设置于绝缘基板30的右侧。负端子N具有布线连接孔。
负端子N与第二金属层32电连接。负端子N与第二金属层32的第二区域32a电连接。负端子N例如使用接合线44与第二区域32a电连接。
从外部对负端子N施加例如负电压。
负端子N用金属形成。负端子N例如是铜。
交流输出端子AC设置于绝缘基板30的另一端侧。交流输出端子AC以中间隔着绝缘基板30的方式设置于正端子P和负端子N的相反侧。在图1中，交流输出端子AC设置于绝缘基板30的左侧。交流输出端子AC具有布线连接孔。在图1中，例示了交流输出端子AC有2个的情况。
交流输出端子AC与第三金属层33电连接。交流输出端子AC与第三金属层33的第七区域33c电连接。交流输出端子AC例如使用接合线44与第七区域33c电连接。
交流输出端子AC输出半桥电路的输出电流。
第一栅极端子41与高压侧MOSFET11的栅极电极11c电连接。第一栅极端子41例如使用第一栅极金属层36和接合线44而与栅极电极11c电连接。在第一栅极端子41与栅极电极11c之间未设置栅极电阻部件。第一栅极端子41与栅极电极11c之间的电阻例如为5Ω以下。
第一栅极端子41与高压侧MOSFET12的栅极电极12c电连接。第一栅极端子41例如使用第一栅极金属层36和接合线44而与栅极电极12c电连接。在第一栅极端子41与栅极电极12c之间未设置栅极电阻部件。第一栅极端子41与栅极电极12c之间的电阻例如为5Ω以下。
第一栅极端子41与高压侧MOSFET13的栅极电极13c电连接。第一栅极端子41例如使用第一栅极金属层36和接合线44而与栅极电极13c电连接。在第一栅极端子41与栅极电极13c之间未设置栅极电阻部件。第一栅极端子41与栅极电极13c之间的电阻例如为5Ω以下。
第二栅极端子42与低压侧MOSFET21的栅极电极21c电连接。第二栅极端子42例如使用第二栅极金属层37以及接合线44而与栅极电极21c电连接。在第二栅极端子42与栅极电极21c之间未设置栅极电阻部件。第二栅极端子42与栅极电极21c之间的电阻例如为5Ω以下。
第二栅极端子42与低压侧MOSFET22的栅极电极22c电连接。第二栅极端子42例如使用第二栅极金属层37以及接合线44而与栅极电极22c电连接。在第二栅极端子42与栅极电极22c之间未设置栅极电阻部件。第二栅极端子42与栅极电极22c之间的电阻例如为5Ω以下。
第二栅极端子42与低压侧MOSFET23的栅极电极23c电连接。第二栅极端子42例如使用第二栅极金属层37以及接合线44而与栅极电极23c电连接。在第二栅极端子42与栅极电极23c之间未设置栅极电阻部件。第二栅极端子42与栅极电极23c之间的电阻例如为5Ω以下。
第一金属层31设置于绝缘基板30之上。第一金属层31包含第一区域31a。第一金属层31在第一区域31a与正端子P电连接。
第二金属层32设置于绝缘基板30之上。第二金属层32包含第二区域32a、第三区域32b以及第四区域32c。第二金属层32在第二区域32a与负端子N电连接。第二金属层32在第三区域32b与低压侧MOSFET21的源极电极21a电连接。第二金属层32在第四区域32c与低压侧MOSFET22的源极电极22a电连接。
第二金属层32包含第一端部E1及第二端部E2。第一端部E1是与第三金属层33相对置一侧的端部。第二端部E2是将第二金属层32夹在中间而与第一端部E1相反侧的端部。
第二金属层32包含狭缝32x。狭缝32x位于第三区域32b与第二端部E2之间。狭缝32x例如在从低压侧MOSFET21朝向低压侧MOSFET22的第1方向上延伸。
例如，第一端部E1与狭缝32x之间的第一距离(图1中的d1)比狭缝32x与第二端部E2之间的第二距离(图1中的d2)小。例如，第一距离d1为第二距离d2的80％以下。
狭缝32x具有增加低压侧MOSFET21的布线的寄生电感的功能。
狭缝32x的第1方向的长度(图1中的L1)例如大于低压侧MOSFET21的第1方向的长度(图1中的L2)。例如，狭缝32x的长度L1为低压侧MOSFET21的长度L2的120％以上且400％以下。
第三金属层33设置于绝缘基板30之上。第三金属层33包含第五区域33a、第六区域33b及第七区域33c。第三金属层33在第五区域33a与高电位侧MOSFET11的源极电极11a电连接。第三金属层33在第六区域33b与高压侧MOSFET12的源极电极12a电连接。第三金属层33在第七区域33c与交流输出端子AC电连接。
电阻降低用接合线60(导电性部件)设置于狭缝32x与第二端部E2之间。电阻降低用接合线60沿第1方向延伸。电阻降低用接合线60例如在第二金属层32之上设置有8根。
图5A、图5B是第一实施方式的半导体装置的导电性部件的示意图。图5A是俯视图，图5B是剖视图。图5A、图5B表示多个电阻降低用接合线60中的1根。
电阻降低用接合线60具有第一部分60a和第二部分60b。第一部分60a位于负端子N侧，第二部分60b位于交流输出端子AC侧。第一部分60a以及第二部分60b与第二金属层32电连接。
电阻降低用接合线60具有降低第二金属层32的电阻的功能。
电阻降低用接合线60例如是金属。电阻降低用接合线60例如包含铜或铝。电阻降低用接合线60例如是与第二金属层32相同的材料。
接着，对第一实施方式的功率半导体模块100的作用及效果进行说明。
在功率半导体模块中，为了实现低功耗化，期望降低开关时间，降低开关损耗。在功率半导体芯片包含进行单极动作的MOSFET的情况下，例如与包含进行双极动作的Insulated Gate Bipolar Transistor(IGBT)的情况相比，能够缩短开关时间。
图6是比较例的半导体装置的示意俯视图。图6是与图1对应的图。
比较例的半导体装置是功率半导体模块900。比较例的功率半导体模块900与第一实施方式的功率半导体模块100不同之处在于，第二金属层32不包含狭缝32x。另外，比较例的功率半导体模块900与第一实施方式的功率半导体模块100不同之处在于，在第二金属层32之上不具备电阻降低用接合线60。
另外，比较例的功率半导体模块900与第一实施方式的功率半导体模块100不同之处在于，在绝缘基板30之上具备栅极电阻部件。即，功率半导体模块900具备第一栅极电阻51、第二栅极电阻52、第三栅极电阻53、第四栅极电阻61、第五栅极电阻62以及第六栅极电阻63。第一栅极电阻51、第二栅极电阻52、第三栅极电阻53、第四栅极电阻61、第五栅极电阻62以及第六栅极电阻63例如分别为5Ω以上。
第一栅极电阻51电连接于第一栅极端子41与高压侧MOSFET11之间。第二栅极电阻52电连接于第一栅极端子41与高压侧MOSFET12之间。第三栅极电阻53电连接于第一栅极端子41与高压侧MOSFET13之间。
第四栅极电阻61电连接于第二栅极端子42与低压侧MOSFET21之间。第五栅极电阻62电连接于第二栅极端子42与低压侧MOSFET22之间。第六栅极电阻63电连接于第二栅极端子42与低压侧MOSFET23之间。
第一栅极电阻51、第二栅极电阻52、第三栅极电阻53、第四栅极电阻61、第五栅极电阻62以及第六栅极电阻63具有抑制对各MOSFET的栅极电极施加的冲击电流并抑制功率半导体模块900的输出的阻尼振荡(ringing)的功能。
功率半导体模块900与功率半导体模块100同样，高压侧MOSFET11、高压侧MOSFET12以及高压侧MOSFET13并联连接34。另外，功率半导体模块900与功率半导体模块100同样，低压侧MOSFET21、低压侧MOSFET22以及低压侧MOSFET23并联连接。
例如，在功率半导体模块900中，从负端子N到MOSFET的布线长度按照低压侧MOSFET21、低压侧MOSFET22、低压侧MOSFET23的顺序变长。因此，MOSFET的布线的寄生电感按照低压侧MOSFET21、低压侧MOSFET22、低压侧MOSFET23的顺序变大。
若并列配置的MOSFET的寄生电感不同，则在功率半导体模块900的开关时，在各个MOSFET的栅极电极与源极电极之间的电压(以后，为栅极电压)产生的浪涌电压产生偏差。另外，若并列配置的MOSFET的寄生电感不同，则在功率半导体模块900的开关时，例如在各个MOSFET所内置的SBD中流动的浪涌电流产生偏差。
例如，在将高压侧的MOSFET开启时，在断开状态的低压侧的MOSFET的栅极电压中产生的浪涌电压产生偏差。例如，若对栅极电极施加正的浪涌电压，则有可能产生在功率半导体模块900中产生误触发而流过贯通电流这一问题。若流过贯通电流，则例如功率半导体模块900可能因发热而破坏。
另外，例如，若对栅极电极施加负的浪涌电压，则有可能产生MOSFET的栅极绝缘膜破坏这一问题。若MOSFET的栅极绝缘膜破坏，则功率半导体模块900破坏。
例如，在功率半导体模块900中，正的浪涌电压容易施加于距负端子N近的低压侧MOSFET21。另外，例如，容易对距负端子N远的低压侧MOSFET23施加负的浪涌电压。
另外，例如，在将高端侧的MOSFET关断时，在截止状态的低压侧的MOSFET的SBD中流过的浪涌电流的大小产生偏差。当流过SBD的浪涌电流变大时，在MOSFET的pn结二极管流过的电流有可能变大。在MOSFET使用碳化硅形成的情况下，若在双极动作的pn结二极管中流过电流，则可能产生伴随层叠缺陷的生长的MOSFET的导通电阻的增加。由于MOSFET的导通电阻增加，由此功率半导体模块900的可靠性有可能降低。
例如，在功率半导体模块900中，在距负端子N近的低压侧MOSFET21的内置SBD中流过的浪涌电流容易变得比在低压侧MOSFET22的SBD中流过的浪涌电流、在低压侧MOSFET23的SBD中流过的浪涌电流大。
如以上所述，在功率半导体模块900中，由于并联配置的MOSFET的布线的寄生电感的偏差，容易发生功率半导体模块900的开关时的破坏、可靠性的降低。例如，通过降低功率半导体模块900的开关速度，从而浪涌电压、浪涌电流减少，因此能够解决上述问题。但是，若降低开关速度，则功率半导体模块900的开关损失增加。
第一实施方式的功率半导体模块100中，第二金属层32包含狭缝32x。通过设置狭缝32x，距负端子N最近的低压侧MOSFET21与负端子N之间的有效布线长度与比较例的功率半导体模块900相比变长。因此，低压侧MOSFET21与负端子N之间的布线的寄生电感与比较例的功率半导体模块900相比变大。因此，并联配置的MOSFET的布线的寄生电感的偏差降低，功率半导体模块100的开关时的破坏、可靠性的降低得以降低。因此，功率半导体模块100的开关损耗降低。
从使并列配置的MOSFET的寄生电感的偏差减少的观点出发，优选第一端部E1与狭缝32x之间的第一距离(图1中的d1)比狭缝32x与第二端部E2之间的第二距离(图1中的d2)小。第一距离d1优选为第二距离d2的80％以下，更优选为60％以下。
从使并列配置的MOSFET的寄生电感的偏差减少的观点出发，优选狭缝32x的第1方向的长度(图1中的L1)大于低压侧MOSFET21的第1方向的长度(图1中的L2)。狭缝32x的长度L1优选为低压侧MOSFET21的长度L2的120％以上，更优选为150％以上。
另外，第一实施方式的功率半导体模块100不具备栅极电阻部件。通过不具备栅极电阻部件，用于在绝缘基板30之上设置栅极电阻部件的空间变得不需要。因此，例如，能够使第一金属层31、第二金属层32或第三金属层33的第2方向的宽度与比较例的功率半导体模块900相比较宽。因此，能够降低功率半导体模块100的寄生电感，降低功率半导体模块100的开关损耗。
另外，第一实施方式的功率半导体模块100，各MOSFET将栅极电阻内置于芯片内，从而抑制施加于各MOSFET的冲击电流，抑制功率半导体模块100的输出的阻尼振荡。
功率半导体模块100不具备栅极电阻部件。因此，第一栅极端子41与各高压侧MOSFET的栅极电极之间的电阻例如为5Ω以下。另外，第二栅极端子42与各低压侧MOSFET的栅极电极之间的电阻例如为5Ω以下。
进而，第一实施方式的功率半导体模块100在第二金属层32之上设置有电阻降低用接合线60。电阻降低用接合线60设置于狭缝32x与第二端部E2之间。
第一实施方式的功率半导体模块100，在假设没有电阻降低用接合线60的情况下，通过在第二金属层32设置狭缝32x，从而第二金属层32的电阻与比较例的功率半导体模块900相比变高。因此，例如，从交流输出端子AC朝向负端子N的电流路径的电阻增大，功率半导体模块100的稳态损耗有可能增加。
第一实施方式的功率半导体模块100通过具备电阻降低用接合线60，从而狭缝32x与第二端部E2之间的部分的第二金属层32的电阻降低。因此，能够降低稳态损耗。
以上，根据第一实施方式，通过使并列配置的功率半导体芯片的寄生电感的偏差降低，从而能够降低功率半导体模块的开关损耗。进而，通过降低电流路径的电阻，从而能够降低功率半导体模块的稳态损耗。
(第二实施方式)
第二实施方式的半导体装置在导电性部件为桥形状部件这一点上与第一实施方式的半导体装置不同。以下，对于与第一实施方式的半导体装置重复的内容，有时省略一部分记述。
图7是第二实施方式的半导体装置的示意俯视图。图7是与第一实施方式的图1对应的图。
第二实施方式的半导体装置是功率半导体模块200。第二实施方式的功率半导体模块200是能够用1个模块构成半桥电路的、所谓的“2in1”类型的模块。功率半导体模块200并联连接有3个半桥单元而成。
功率半导体模块200具备桥形状部件80(导电性部件)。
桥形状部件80设置于缝隙32x与第二端部E2之间。桥形状部件80沿第1方向延伸。桥形状部件80在第二金属层32之上，例如在第1方向上排列设置有2个。
图8A、图8B是第二实施方式的半导体装置的导电性部件的示意图。图8A是俯视图，图8B是剖视图。图8A、图8B表示多个桥形状部件80中的1个。
桥形状部件80具有第一部分80a及第二部分80b。第一部分80a位于负端子N侧，第二部分80b位于交流输出端子AC侧。
第一部分80a及第二部分80b与第二金属层32电连接。第一部分80a及第二部分80b例如通过未图示的焊料层与第二金属层32连接。第一部分80a及第二部分80b例如通过超声波连接而与第二金属层32连接。
桥形状部件80具有降低第二金属层32的电阻的功能。
桥形状部件80例如是金属。桥形状部件80例如包含铜或铝。桥形状部件80例如是与第二金属层32相同的材料。
以上，根据第二实施方式，与第一实施方式同样，通过使并列配置的功率半导体芯片的寄生电感的偏差降低，从而能够降低功率半导体模块的开关损耗。进而，与第一实施方式同样地，通过降低电流路径的电阻，从而能够降低功率半导体模块的稳态损耗。
(第三实施方式)
第三实施方式的半导体装置与第一实施方式的半导体装置不同之处在于，导电性部件是板状部件。以下，对于与第一实施方式的半导体装置重复的内容，有时省略一部分记述。
图9是第三实施方式的半导体装置的示意俯视图。图9是与第一实施方式的图1对应的图。
第三实施方式的半导体装置是功率半导体模块300。第三实施方式的功率半导体模块300是能够用1个模块构成半桥电路的、所谓的“2in1”类型的模块。功率半导体模块300并联连接有3个半桥单元而成。
功率半导体模块300具备板状部件90(导电性部件)。
板状部件90设置于狭缝32x与第二端部E2之间。板状部件90在第1方向上延伸。板状部件90在第二金属层32之上例如沿第1方向排列设置有2个。
图10A、图10B是第三实施方式的半导体装置的导电性部件的示意图。图10A是俯视图，图10B是剖视图。图10A、图10B表示多个板状部件90中的1个。
板状部件90具有第一部分90a及第二部分90b。第一部分90a位于负端子N侧，第二部分90b位于交流输出端子AC侧。
包含第一部分90a及第二部分90b的板状部件90的下表面整体与第二金属层32电连接。板状部件90例如通过未图示的焊料层与第二金属层32连接。板状部件90例如通过超声波连接与第二金属层32连接。
板状部件90具有使第二金属层32的电阻降低的功能。
板状部件90例如是金属。板状部件90例如包含铜或铝。板状部件90例如是与第二金属层32相同的材料。
以上，根据第三实施方式，与第一实施方式同样地，通过使并列配置的功率半导体芯片的寄生电感的偏差降低，从而能够降低功率半导体模块的开关损耗。进而，与第一实施方式同样地，通过降低电流路径的电阻，从而能够降低功率半导体模块的稳态损耗。
(第四实施方式)
第四实施方式的半导体装置与第一实施方式的半导体装置的不同之处在于，在狭缝与第一端部之间也设置有导电性部件。以下，对于与第一实施方式的半导体装置重复的内容，有时省略一部分记述。
图11是第四实施方式的半导体装置的示意俯视图。图11是与第一实施方式的图1对应的图。
第四实施方式的半导体装置是功率半导体模块400。第四实施方式的功率半导体模块400是能够用1个模块构成半桥电路的、所谓的“2in1”类型的模块。功率半导体模块400并联连接有3个半桥单元而成。
功率半导体模块400具备电阻降低用接合线60(导电性部件)。
电阻降低用接合线60设置于狭缝32x与第二端部E2之间。电阻降低用接合线60沿第1方向延伸。电阻降低用接合线60在狭缝32x与第二端部E2之间的第二金属层32之上设置有例如8根。
电阻降低用接合线60也设置于狭缝32x与第一端部E1之间。电阻降低用接合线60沿第1方向延伸。电阻降低用接合线60例如在狭缝32x与第一端部E1之间的第二金属层32之上设置有例如1根。
第四实施方式的功率半导体模块400，通过具备电阻降低用接合线60，从而狭缝32x与第二端部E2之间的部分以及狭缝32x与第一端部E1之间的部分的第二金属层32的电阻降低。因此，与第一实施方式相比，能够进一步降低稳态损耗。
另外，也可以采用仅在狭缝32x与第一端部E1之间的部分设置电阻降低用接合线60的结构。
以上，根据第四实施方式，与第一实施方式同样，通过使并列配置的功率半导体芯片的寄生电感的偏差降低，从而能够降低功率半导体模块的开关损耗。进而，通过降低电流路径的电阻，从而能够降低功率半导体模块的稳态损耗。
(第五实施方式)
第五实施方式的半导体装置具备：绝缘基板，具有一端和与上述一端相反侧的另一端；第一主端子，设置于一端侧；第二主端子，设置于一端侧；输出端子，设置于另一端侧；第一金属层，设置于绝缘基板之上，具有第一区域，在第一区域与第一主端子电连接；第二金属层，设置于绝缘基板之上，具有第二区域、第三区域以及第四区域，在第二区域与第二主端子电连接；第三金属层，设置于绝缘基板之上，位于第一金属层与第二金属层之间，具有第五区域、第六区域以及第七区域，在第七区域与输出端子电连接；第一半导体芯片，包含第一上部电极、第一下部电极以及第一栅极电极，设置于第一金属层之上，第一上部电极与第五区域电连接，第一下部电极与第一金属层电连接；第二半导体芯片，包含第二上部电极、第二下部电极以及第二栅极电极，设置于第一金属层之上，第二上部电极与第六区域电连接，第二下部电极与第一金属层电连接，与第一半导体芯片相比距第一区域的距离远；第三半导体芯片，包含第三上部电极、第三下部电极以及第三栅极电极，设置于第三金属层之上，第三上部电极与第三区域电连接，第三下部电极与第三金属层电连接；第四半导体芯片，包含第四上部电极、第四下部电极以及第四栅极电极，设置于第三金属层之上，第四上部电极与第四区域电连接，第四下部电极与第三金属层电连接，与第三半导体芯片相比距第五区域的距离远；以及导电性部件，至少第二主端子侧的第一部分以及输出端子侧的第二部分与第三金属层电连接，第三金属层具有与第一金属层对置的一侧的第一端部和与第一端部相反侧的第二端部，并包含位于第五区域与第二端部之间的狭缝，导电性部件设置于狭缝与第一端部之间以及狭缝与第二端部之间的至少任一个位置。
第五实施方式的半导体装置与第一实施方式不同之处在于，并非在第二金属层，而是在第三金属层设置有狭缝。以下，对于与第一实施方式重复的内容，有时省略一部分记述。
图12是第五实施方式的半导体装置的示意俯视图。图12是与第一实施方式的图1对应的图。
第五实施方式的半导体装置是功率半导体模块500。第五实施方式的功率半导体模块500是能够用1个模块构成半桥电路的、所谓的“2in1”类型的模块。功率半导体模块500并联连接有3个半桥单元而成。
第五实施方式的功率半导体模块500具备正端子P(第一主端子)、负端子N(第二主端子)、交流输出端子AC(输出端子)、高压侧MOSFET11(第一半导体芯片)、高压侧MOSFET12(第二半导体芯片)、高压侧MOSFET13、低压侧MOSFET21(第三半导体芯片)、低压侧MOSFET22(第四半导体芯片)、低压侧MOSFET23、树脂壳体24、盖26、金属基底28、绝缘基板30、第一金属层31、第二金属层32、第三金属层33、第一栅极金属层36、第二栅极金属层37、背面金属层40、第一栅极端子41、第二栅极端子42、接合线44、密封树脂50、电阻降低用接合线60(导电性部件)。
第三金属层33设置于绝缘基板30之上。第三金属层33包含第五区域33a、第六区域33b及第七区域33c。第三金属层33在第五区域33a与高电位侧MOSFET11的源极电极11a电连接。第三金属层33在第六区域33b与高压侧MOSFET12的源极电极12a电连接。第三金属层33在第七区域33c与交流输出端子AC电连接。
第三金属层33包括第一端部E1和第二端部E2。第一端部E1是与第一金属层31相对置一侧的端部。第二端部E2是将第三金属层33夹在中间而与第一端部E1相反侧的端部。第二端部E2是与第二金属层32相对置一侧的端部。
第三金属层33包含狭缝33x。狭缝33x位于第五区域33a与第二端部E2之间。狭缝33x例如在从低压侧MOSFET21朝向低压侧MOSFET22的第1方向上延伸。
例如，第一端部E1与狭缝33x之间的第三距离(图12中的d3)比狭缝33x与第二端部E2之间的第四距离(图12中的d4)小。例如，第三距离d3为第四距离d4的80％以下。
狭缝33x具有使高压侧MOSFET11的布线的寄生电感增加的功能。
狭缝33x的第1方向的长度(图12中的L3)例如大于高压侧MOSFET11的第1方向的长度(图12中的L4)。例如，狭缝33x的长度L3为高压侧MOSFET11的长度L4的120％以上且400％以下。
电阻降低用接合线60(导电性部件)设置于狭缝33x与第二端部E2之间。电阻降低用接合线60沿第1方向延伸。电阻降低用接合线60例如在第三金属层33之上设置有1根。
图13A、图13B是第五实施方式的半导体装置的导电性部件的示意图。图13A是俯视图，图13B是剖视图。图13A、图13B表示电阻降低用接合线60。
电阻降低用接合线60具有第一部分60a和第二部分60b。第一部分60a位于负端子N侧，第二部分60b位于交流输出端子AC侧。第一部分60a以及第二部分60b与第三金属层33电连接。
电阻降低用接合线60具有降低第三金属层33的电阻的功能。
电阻降低用接合线60例如是金属。电阻降低用接合线60例如包含铜或铝。电阻降低用接合线60例如是与第三金属层33相同的材料。
第五实施方式的功率半导体模块500通过设置狭缝33x，从而并列配置的MOSFET的布线的寄生电感的偏差降低。因此，功率半导体模块500的开关时的破坏、可靠性的降低得到抑制。因此，功率半导体模块500的开关损耗降低。
从使并列配置的MOSFET的寄生电感的偏差减少的观点出发，优选第一端部E1与狭缝33x之间的第三距离(图12中的d3)比狭缝33x与第二端部E2之间的第四距离(图12中的d4)小。第三距离d3优选为第四距离d4的80％以下，更优选为60％以下。
从使并列配置的MOSFET的寄生电感的偏差减少的观点出发，优选狭缝33x的第1方向的长度(图12中的L3)大于高压侧MOSFET11的第1方向的长度(图12中的L4)。狭缝33x的长度L3优选为高压侧MOSFET11的长度L4的120％以上，更优选为150％以上。
进而，第五实施方式的功率半导体模块500在第三金属层33之上设置有电阻降低用接合线60。电阻降低用接合线60设置于狭缝33x与第二端部E2之间。
第五实施方式的功率半导体模块500在假设没有电阻降低用接合线60的情况下，通过在第三金属层33设置狭缝33x，从而与不设置狭缝33x的情况相比，第三金属层33的电阻变高。因此，例如，从正端子P朝向交流输出端子AC的电流路径的电阻增大，功率半导体模块500的稳态损耗可能增加。
第五实施方式的功率半导体模块500通过具备电阻降低用接合线60，从而狭缝33x与第二端部E2之间的部分的第三金属层33的电阻降低。因此，能够降低稳态损耗。
以上，根据第五实施方式，通过使并列配置的功率半导体芯片的寄生电感的偏差降低，从而能够降低功率半导体模块的开关损耗。进而，通过降低电流路径的电阻，从而能够降低功率半导体模块的稳态损耗。
(第六实施方式)
第六实施方式的半导体装置在导电性部件为桥形状部件这一点上与第五实施方式的半导体装置不同。以下，对于与第五实施方式的半导体装置重复的内容，有时省略一部分记述。
图14是第六实施方式的半导体装置的示意俯视图。图14是与第五实施方式的图12对应的图。
第六实施方式的半导体装置是功率半导体模块600。第六实施方式的功率半导体模块600是能够以1个模块构成半桥电路的、所谓的“2in1”类型的模块。功率半导体模块600并联连接有3个半桥单元而成。
功率半导体模块600具备桥形状部件80(导电性部件)。
桥形状部件80设置于缝隙32x与第二端部E2之间。桥形状部件80沿第1方向延伸。桥形状部件80在第三金属层33之上设置有1个。
图15A、图15B是第六实施方式的半导体装置的导电性部件的示意图。图15A是俯视图，图15B是剖视图。图15A、图15B表示桥形状部件80。
桥形状部件80具有第一部分80a及第二部分80b。第一部分80a位于负端子N侧，第二部分80b位于交流输出端子AC侧。
第一部分80a及第二部分80b与第三金属层33电连接。第一部分80a及第二部分80b例如通过未图示的焊料层而与第三金属层33连接。第一部分80a及第二部分80b例如通过超声波连接而与第三金属层33连接。
桥形状部件80具有降低第三金属层33的电阻的功能。
桥形状部件80例如是金属。桥形状部件80例如包含铜或铝。桥形状部件80例如是与第三金属层33相同的材料。
以上，根据第六实施方式，与第五实施方式同样，通过使并列配置的功率半导体芯片的寄生电感的偏差降低，从而能够降低功率半导体模块的开关损耗。进而，与第五实施方式同样地，通过降低电流路径的电阻，从而能够降低功率半导体模块的稳态损耗。
(第七实施方式)
第七实施方式的半导体装置与第五实施方式的半导体装置不同之处在于，导电性部件是板状部件。以下，对于与第五实施方式的半导体装置重复的内容，有时省略一部分记述。
图16是第七实施方式的半导体装置的示意俯视图。图16是与第五实施方式的图12对应的图。
第七实施方式的半导体装置是功率半导体模块700。第七实施方式的功率半导体模块700是能够用1个模块构成半桥电路的、所谓的“2in1”类型的模块。功率半导体模块700并联连接有3个半桥单元而成。
功率半导体模块700具备板状部件90(导电性部件)。
板状部件90设置于狭缝33x与第二端部E2之间。板状部件90在第1方向上延伸。板状部件90例如在第三金属层33之上沿第1方向设置有1个。
图17A、图17B是第七实施方式的半导体装置的导电性部件的示意图。图17A是俯视图，图17B是剖视图。图17A、图17B表示板状部件90。
板状部件90具有第一部分90a及第二部分90b。第一部分90a位于负端子N侧，第二部分90b位于交流输出端子AC侧。
包含第一部分90a及第二部分90b的板状部件90的下表面整体与第三金属层33电连接。板状部件90例如通过未图示的焊料层而与第三金属层33连接。板状部件90例如通过超声波连接而与第三金属层33连接。
板状部件90具有降低第三金属层33的电阻的功能。
板状部件90例如是金属。板状部件90例如包含铜或铝。板状部件90例如是与第三金属层33相同的材料。
以上，根据第七实施方式，与第五实施方式同样，通过使并列配置的功率半导体芯片的寄生电感的偏差降低，从而能够降低功率半导体模块的开关损耗。进而，与第五实施方式同样地，通过降低电流路径的电阻，从而能够降低功率半导体模块的稳态损耗。
(第八实施方式)
第八实施方式的半导体装置与第五实施方式的半导体装置的不同之处在于，在狭缝与第一端部之间也设置有导电性部件。以下，对于与第五实施方式的半导体装置重复的内容，有时省略一部分记述。
图18是第八实施方式的半导体装置的示意俯视图。图18是与第五实施方式的图12对应的图。
第八实施方式的半导体装置是功率半导体模块800。第八实施方式的功率半导体模块800是能够用1个模块构成半桥电路的、所谓的“2in1”类型的模块。功率半导体模块800并联连接有3个半桥单元而成。
功率半导体模块800具备电阻降低用接合线60(导电性部件)。
电阻降低用接合线60设置于狭缝33x与第二端部E2之间。电阻降低用接合线60沿第1方向延伸。电阻降低用接合线60例如在狭缝33x与第二端部E2之间的第三金属层33之上设置有例如1根。
电阻降低用接合线60也设置于狭缝33x与第一端部E1之间。电阻降低用接合线60沿第1方向延伸。电阻降低用接合线60例如在狭缝33x与第一端部E1之间的第三金属层33之上设置有例如1根。
第八实施方式的功率半导体模块800通过具备电阻降低用接合线60，从而狭缝33x与第二端部E2之间的部分以及狭缝33x与第一端部E1之间的部分的第三金属层33的电阻降低。因此，与第五实施方式相比，能够进一步降低稳态损耗。
另外，也可以采用仅在狭缝33x与第一端部E1之间的部分设置电阻降低用接合线60的结构。
以上，根据第八实施方式，与第五实施方式同样，通过使并列配置的功率半导体芯片的寄生电感的偏差降低，从而能够降低功率半导体模块的开关损耗。进而，通过降低电流路径的电阻，从而能够降低功率半导体模块的稳态损耗。
在第一至第八实施方式中，以在第二金属层32以及第三金属层33中的任一方设置狭缝的情况为例进行了说明，但也可以在第二金属层32以及第三金属层33这两者上设置狭缝。在该情况下，也可以在第二金属层32以及第三金属层33这两者上设置导电性部件。
在第一至第八实施方式中，以使用MOSFET作为半导体芯片的情况为例进行了说明，但功率半导体芯片并不限定于MOSFET。例如，作为功率半导体芯片，也能够应用IGBT等其他晶体管。另外，作为功率半导体芯片，例如也能够应用不内置SBD的MOSFET。
在第一至第八实施方式中，以使用MOSFET作为半导体芯片的情况为例进行了说明，但功率半导体芯片并不限定于MOSFET。例如，作为功率半导体芯片，也能够应用IGBT等其他晶体管。另外，作为功率半导体芯片，例如也能够应用不内置SBD的MOSFET。
在第一至第八实施方式中，以并列配置的功率半导体芯片的数量为3个的情况为例进行了说明，但功率半导体芯片可以是2个，也可以是4个以上。
在第一至第八实施方式中，以功率半导体模块是“2in1”类型的模块的情况为例进行了说明，但功率半导体模块例如也可以是“4in1”类型或“6in1”类型等其他电路结构。
在第一至第八实施方式中，以功率半导体芯片使用碳化硅(SiC)形成的情况为例进行了说明，但功率半导体芯片例如也可以是使用硅或氮化镓等其他半导体而形成的功率半导体芯片。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其等同的范围内。

Claims (10)

1.一种半导体装置，具备：
绝缘基板，具有一端和与所述一端相反侧的另一端；
第一主端子，设置于所述一端侧；
第二主端子，设置于所述一端侧；
输出端子，设置于所述另一端侧；
第一金属层，设置于所述绝缘基板之上，具有第一区域，在所述第一区域与所述第一主端子电连接；
第二金属层，设置于所述绝缘基板之上，具有第二区域、第三区域和第四区域，在所述第二区域与所述第二主端子电连接；
第三金属层，设置于所述绝缘基板之上，位于所述第一金属层与所述第二金属层之间，具有第五区域、第六区域和第七区域，在所述第七区域与所述输出端子电连接；
第一半导体芯片，包含第一上部电极、第一下部电极和第一栅极电极，设置于所述第一金属层之上，所述第一上部电极与所述第五区域电连接，所述第一下部电极与所述第一金属层电连接；
第二半导体芯片，包含第二上部电极、第二下部电极和第二栅极电极，设置于所述第一金属层之上，所述第二上部电极与所述第六区域电连接，所述第二下部电极与所述第一金属层电连接，且与所述第一半导体芯片相比距所述第一区域的距离远；
第三半导体芯片，包含第三上部电极、第三下部电极和第三栅极电极，设置于所述第三金属层之上，所述第三上部电极与所述第三区域电连接，所述第三下部电极与所述第三金属层电连接；
第四半导体芯片，包含第四上部电极、第四下部电极和第四栅极电极，设置于所述第三金属层之上，所述第四上部电极与所述第四区域电连接，所述第四下部电极与所述第三金属层电连接，且与所述第三半导体芯片相比距所述第五区域的距离远；以及
导电性部件，至少所述第二主端子侧的第一部分和所述输出端子侧的第二部分与所述第二金属层电连接，
所述第二金属层具有与所述第三金属层相对置一侧的第一端部和与所述第一端部相反侧的第二端部，所述第二金属层包括位于所述第三区域与所述第二端部之间的狭缝，
所述导电性部件设置于所述狭缝与所述第一端部之间、以及所述狭缝与所述第二端部之间的至少任一个位置。
2.根据权利要求1所述的半导体装置，其中，
所述导电性部件是接合线。
3.根据权利要求1所述的半导体装置，其中，
所述导电性部件是板状部件。
4.根据权利要求1所述的半导体装置，其中，
所述导电性部件和所述第二金属层为同一材料。
5.根据权利要求1所述的半导体装置，其中，
所述第一端部与所述狭缝之间的第一距离小于所述狭缝与所述第二端部之间的第二距离。
6.一种半导体装置，具备：
绝缘基板，具有一端和与所述一端相反侧的另一端；
第一主端子，设置于所述一端侧；
第二主端子，设置于所述一端侧；
输出端子，设置于所述另一端侧；
第一金属层，设置于所述绝缘基板之上，具有第一区域，在所述第一区域与所述第一主端子电连接；
第二金属层，设置于所述绝缘基板之上，具有第二区域、第三区域和第四区域，在所述第二区域与所述第二主端子电连接；
第三金属层，设置于所述绝缘基板之上，位于所述第一金属层与所述第二金属层之间，具有第五区域、第六区域和第七区域，在所述第七区域与所述输出端子电连接；
第一半导体芯片，包含第一上部电极、第一下部电极和第一栅极电极，设置于所述第一金属层之上，所述第一上部电极与所述第五区域电连接，所述第一下部电极与所述第一金属层电连接；
第二半导体芯片，包含第二上部电极、第二下部电极和第二栅极电极，设置于所述第一金属层之上，所述第二上部电极与所述第六区域电连接，所述第二下部电极与所述第一金属层电连接，且与所述第一半导体芯片相比距所述第一区域的距离远；
第三半导体芯片，包含第三上部电极、第三下部电极和第三栅极电极，设置于所述第三金属层之上，所述第三上部电极与所述第三区域电连接，所述第三下部电极与所述第三金属层电连接；
第四半导体芯片，包含第四上部电极、第四下部电极和第四栅极电极，设置于所述第三金属层之上，所述第四上部电极与所述第四区域电连接，所述第四下部电极与所述第三金属层电连接，且与所述第三半导体芯片相比距所述第五区域的距离远；以及
导电性部件，至少所述第二主端子侧的第一部分和所述输出端子侧的第二部分与所述第三金属层电连接，
所述第三金属层具有与所述第一金属层相对置侧的第一端部和与所述第一端部相反侧的第二端部，所述第三金属层包括位于所述第五区域与所述第二端部之间的狭缝，
所述导电性部件设置于所述狭缝与所述第一端部之间、以及所述狭缝与所述第二端部之间的至少任一个位置。
7.根据权利要求6所述的半导体装置，其中，
所述导电性部件是接合线。
8.根据权利要求6所述的半导体装置，其中，
所述导电性部件是板状部件。
9.根据权利要求6所述的半导体装置，其中，
所述导电性部件和所述第三金属层为同一材料。
10.根据权利要求6所述的半导体装置，其中，
所述第一端部与所述狭缝之间的第一距离小于所述狭缝与所述第三端部之间的第四距离。
CN202110650906.8A 2020-09-18 2021-06-11 半导体装置 Pending CN114203682A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020157060A JP7305603B2 (ja) 2020-09-18 2020-09-18 半導体装置
JP2020-157060 2020-09-18

Publications (1)

Publication Number Publication Date
CN114203682A true CN114203682A (zh) 2022-03-18

Family

ID=80645778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110650906.8A Pending CN114203682A (zh) 2020-09-18 2021-06-11 半导体装置

Country Status (3)

Country Link
US (1) US11705438B2 (zh)
JP (1) JP7305603B2 (zh)
CN (1) CN114203682A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023044583A (ja) * 2021-09-17 2023-03-30 株式会社東芝 半導体装置
CN116913910B (zh) * 2022-11-25 2024-03-22 苏州悉智科技有限公司 叠层布线的功率模块封装结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5177174B2 (ja) 2010-05-24 2013-04-03 三菱電機株式会社 半導体装置
CN102859671A (zh) 2010-12-03 2013-01-02 富士电机株式会社 半导体器件以及半导体器件的制造方法
JP2013157394A (ja) 2012-01-27 2013-08-15 Ihi Corp 半導体パワーモジュール
EP2858110B1 (en) * 2012-06-01 2020-04-08 Panasonic Intellectual Property Management Co., Ltd. Power semiconductor device
JP2015053410A (ja) 2013-09-09 2015-03-19 株式会社東芝 半導体モジュール
EP3166144B1 (en) * 2014-07-03 2019-08-07 Nissan Motor Co., Ltd Half-bridge power semiconductor module and manufacturing method therefor
US11398769B2 (en) 2018-02-23 2022-07-26 Rohm Co., Ltd. Semiconductor device comprising switching elements and capacitors
DE102019112935B4 (de) * 2019-05-16 2021-04-29 Danfoss Silicon Power Gmbh Halbleitermodul
JP2021177519A (ja) * 2020-05-08 2021-11-11 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US11705438B2 (en) 2023-07-18
JP2022050887A (ja) 2022-03-31
US20220093572A1 (en) 2022-03-24
JP7305603B2 (ja) 2023-07-10

Similar Documents

Publication Publication Date Title
US11605613B2 (en) Semiconductor device
US10483216B2 (en) Power module and fabrication method for the same
KR101998424B1 (ko) 반도체 모듈
CN103782380B (zh) 半导体模块
US9196572B2 (en) Power semiconductor module
US10861833B2 (en) Semiconductor device
US10468387B2 (en) Semiconductor device having plate-shaped metal terminals facing one another
US11923266B2 (en) Semiconductor module circuit structure
CN114203682A (zh) 半导体装置
EP3886154A1 (en) Semiconductor device
JP2024008998A (ja) 電子回路、半導体モジュール及び半導体装置
US10957673B2 (en) Semiconductor device
JP4246040B2 (ja) 半導体装置の実装体
EP4152384A1 (en) Semiconductor device
JP2003017697A (ja) 半導体装置
CN110299340B (zh) 半导体装置
US20230230940A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination