CN114203670A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114203670A
CN114203670A CN202010980689.4A CN202010980689A CN114203670A CN 114203670 A CN114203670 A CN 114203670A CN 202010980689 A CN202010980689 A CN 202010980689A CN 114203670 A CN114203670 A CN 114203670A
Authority
CN
China
Prior art keywords
dielectric layer
gate
forming
protection structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010980689.4A
Other languages
English (en)
Inventor
郑二虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010980689.4A priority Critical patent/CN114203670A/zh
Publication of CN114203670A publication Critical patent/CN114203670A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，其中，方法包括：提供基底；在所述基底上形成若干栅极结构以及第一介质层，所述第一介质层还位于所述栅极结构的侧壁面，且所述栅极结构表面低于所述第一介质层表面；在所述栅极结构表面形成栅极保护结构，所述栅极保护结构还位于所述第一介质层内，且所述栅极保护结构表面的边缘高于表面的中心。从而，提高半导体结构的性能和可靠性。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。
背景技术
随着集成电路制造技术的快速发展，促使集成电路中的半导体器件的尺寸不断地缩小，使整个集成电路的运作速度将因此而能有效地提升。随着元件的尺寸要求越来越小，相应形成的导电结构的尺寸越来越小。
然而，在形成互连结构的过程中，半导体结构的性能和可靠性仍然有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，提高半导体结构的性能和可靠性。
为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：基底；位于所述基底上的若干栅极结构；位于所述基底上的第一介质层，所述第一介质层还位于所述栅极结构的侧壁面，且所述栅极结构表面低于所述第一介质层表面；位于所述栅极结构表面的栅极保护结构，所述栅极保护结构还位于所述第一介质层内，且所述栅极保护结构表面的边缘高于表面的中心。
可选的，所述栅极保护结构表面的边缘与中心之间的最大高度差的范围为20埃～200埃。
可选的，所述栅极保护结构的表面为弧面。
可选的，所述栅极保护结构内具有凹槽，所述凹槽的深度小于所述栅极保护结构沿基底表面方向上的厚度，且所述凹槽顶部的宽度大于底部的宽度。
可选的，所述凹槽的侧壁面与基底法线方向之间的夹角范围为3度至70度。
可选的，还包括：位于所述栅极保护结构和第一介质层表面的互连掩膜层，所述互连掩膜层内具有若干互连掩膜开口，所述互连掩膜开口暴露出部分第一介质层表面、以及与第一介质层邻接的部分栅极保护结构表面。
可选的，还包括：位于所述栅极保护结构和所述互连掩膜层、以及所述第一介质层和所述互连掩膜层之间的第二介质层。
相应的，本发明的技术方案还提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成若干栅极结构以及第一介质层，所述第一介质层还位于所述栅极结构的侧壁面，且所述栅极结构表面低于所述第一介质层表面；在所述栅极结构表面形成栅极保护结构，所述栅极保护结构还位于所述第一介质层内，且所述栅极保护结构表面的边缘高于表面的中心。
可选的，还包括：在所述栅极保护结构和第一介质层表面形成互连掩膜层，所述互连掩膜层内具有若干互连掩膜开口，所述互连掩膜开口暴露出部分第一介质层表面、以及与第一介质层邻接的栅极保护结构边缘的表面。
可选的，还包括：以所述互连掩膜层刻蚀所述第一介质层，形成互连开口；在所述互连开口内形成互连结构。
可选的，刻蚀所述第一介质层，形成互连开口的工艺参数包括：压力范围为4毫托～100毫托；偏置功率范围为1000瓦～3000瓦；源功率范围为800瓦～2000瓦；采用的气体包括C4F6、C5F8以及碳氢氟气体。
可选的，还包括：在形成所述互连掩膜层之前，在所述栅极保护结构和第一介质层表面形成第二介质层；在以所述互连掩膜层刻蚀所述第一介质层之前，以所述互连掩膜层刻蚀所述第二介质层。
可选的，形成所述栅极结构的方法：在所述基底上形成初始栅极结构，所述初始栅极结构的表面与第一介质层的表面齐平的；刻蚀所述初始栅极结构，形成表面低于第一介质层表面的栅极结构。
可选的，形成所述栅极保护结构的方法包括：在所述栅极结构顶面以及所述第一介质层表面形成栅极保护结构材料层，所述栅极保护结构材料层填充满所述栅极开口且表面高于所述第一介质层表面。
可选的，形成所述栅极保护结构的方法还包括：刻蚀所述栅极保护结构材料层，直至暴露出所述第一介质层表面，并形成表面的边缘高于表面的中心的所述栅极保护结构。
可选的，刻蚀所述栅极保护结构材料层的工艺包括等离子体刻蚀工艺。
可选的，所述等离子体刻蚀工艺的工艺参数包括：采用的气体包括碳氢氟气体，所述采用的气体还包括氢气、氧气、氮气、氩气、二氧化硫和氧硫化碳中的一种或者多种。
可选的，形成所述栅极保护结构的方法还包括：平坦化所述栅极保护结构材料层，直至暴露出所述第一介质层表面，并形成表面的边缘高于表面的中心的所述栅极保护结构。
可选的，所述平坦化栅极保护结构材料层的工艺中，对所述栅极保护结构材料层和所述第一介质层的选择比大于5:1。
可选的，所述栅极保护结构的材料包括氮化硅、碳化硅、氮氧化硅、碳氮硼化硅、碳氧化硅、硅、金属和金属化合物中的一种或多种。
可选的，所述基底包括衬底、以及位于衬底上相互分立的若干鳍部结构，所述栅极结构横跨若干所述鳍部结构。
可选的，还包括：在形成所述第一介质层之前，在所述衬底表面形成覆盖所述鳍部结构部分侧壁面的第三介质层，所述第一介质层位于所述第三介质层表面。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，一方面，由于栅极保护结构表面的边缘高于表面的中心，即，栅极保护结构边缘的厚度大于中心的厚度，因此，在形成互连开口的刻蚀过程中，栅极保护结构边缘具有更多能够损耗的材料，从而，栅极保护结构暴露的边缘不易被刻蚀穿，使得栅极结构暴露的风险减少，进而，减少了栅极结构与其他互连结构或半导体器件之间短路的风险。另一方面，通过形成边缘高于中心的栅极保护结构，能够在不增加栅极保护结构整体厚度的情况下，调节后续形成互连开口的刻蚀过程中，栅极保护结构边缘暴露的表面积大小，从而，使得形成互连开口后，栅极保护结构表面更为连续和平滑，有利于在互连开口内互连结构材料的填充，提高了互连结构的性能，提高了半导体结构的性能。
附图说明
图1至图3是一种半导体结构的形成方法各步骤的结构示意图；
图4至图11是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图；
图12是本发明另一实施例中半导体结构的形成方法各步骤中一步骤的结构示意图；
图13是本发明又一实施例中半导体结构的形成方法各步骤中一步骤的结构示意图。
具体实施方式
如背景技术所述，在形成互连结构的过程中，半导体结构的性能和可靠性仍然有待改善。
以下结合附图进行详细说明，半导体结构的性能和可靠性仍然有待改善的原因。图1至图3是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供基底100，所述基底100包括衬底(未图示)、以及位于衬底上相互分立的若干鳍部结构(未图示)；在所述基底100表面形成第一介质层(未图示)，所述第一介质层覆盖所述鳍部结构的部分侧壁面。
请继续参考图1，在所述第一介质层表面形成第二介质层110，所述第二介质层110包括第一区I、以及位于第一区I上的第二区II，所述第二介质层110内具有若干横跨所述鳍部结构的栅极开口(未图示)，所述栅极开口暴露出所述鳍部结构的表面和部分侧壁面；在所述第一区I的栅极开口内形成栅极结构120，所述栅极结构120的侧壁面具有栅极侧墙(未图示)；在形成所述栅极结构120后，在所述第二区II的栅极开口内形成栅极保护结构130。
请参考图2，在所述栅极保护结构130和第二介质层110表面形成第三介质层140；在所述第三介质层140表面形成互连掩膜层150，所述互连掩膜层150内具有若干互连掩膜开口151，所述互连掩膜开口151的宽度D2大于互连开口111的宽度D1；以所述互连掩膜层150为掩膜，刻蚀所述第三介质层140和第二介质层110，直至暴露出所述基底100表面，形成互连开口111。
请参考图3，在所述互连开口111内形成互连结构160。
在上述实施例中，为了在形成小尺寸的互连开口111的同时降低工艺难度，一方面，通过使互连掩膜开口151的宽度D2大于互连开口111宽度D1，增加互连掩膜层150的工艺窗口大小，降低工艺难度，另一方面，在以互连掩膜层150为掩膜，刻蚀第三介质层140和第二介质层110的同时，暴露出栅极保护结构130边缘，从而，通过栅极保护结构130，在形成互连开口111的刻蚀过程中，实现互连开口111图形的自对准(self-aligned contact，SAC)。
然而，由于暴露了栅极保护结构130的边缘，因此，栅极保护结构130边缘容易被损耗，从而，形成互连开口111时，容易暴露出栅极结构120，导致互连结构160与栅极结构120之间短路，使半导体结构的可靠性较差。
在另一种半导体结构的形成方法中，通过增加栅极保护结构整体的厚度，降低了互连结构与栅极结构之间短路的风险。然而，刻蚀第三介质层和第二介质层的过程中，暴露出的栅极保护结构的表面积无法调整，因此，当栅极保护结构的厚度较大，暴露出的栅极保护结构的表面积过大，从而，在后续形成互连开口111的刻蚀过程中，容易在栅极保护结构130暴露的表面上形成过多的刻蚀副产物，导致刻蚀损耗的栅极保护结构130与所述刻蚀副产物之间无法形成良好的动态平衡，使得对栅极保护结构130暴露的表面刻蚀损耗停止，最终在栅极保护结构暴露的边缘形成不规则、不连续的表面，例如形成梯形轮廓(Ladder-type Profile)的表面。导致在栅极开口内填充互连结构的材料时，栅极保护结构表面容易积聚互连结构的材料，造成填充互连结构的材料的过程中，互连开口顶部闭合等风险，使半导体结构的性能较差。
为解决所述技术问题，本发明实施例提供了一种半导体结构的形成方法，通过在所述栅极结构表面形成栅极保护结构，并且，所述栅极保护结构表面的边缘高于表面的中心，提高了半导体结构的性能和可靠性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图11是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图4，提供基底。
在本实施例中，所述基底包括衬底200、以及位于衬底200上相互分立的若干鳍部结构201。
在其他实施例中，所述基底为平面基底。
所述衬底200的材料包括半导体材料。
在本实施例中，所述衬底200的材料为硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)等。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP等。
接着，在所述基底上形成若干栅极结构以及第一介质层，所述第一介质层还位于所述栅极结构的侧壁面，且所述栅极结构表面低于所述第一介质层表面。具体形成所述栅极结构和第一介质层的过程请参考图5至图6。
请参考图5，在所述基底上形成第一介质层210。
在本实施例中，所述第一介质层210内具有若干横跨所述鳍部结构201的栅极开口(未图示)。
具体而言，形成所述第一介质层210的方法包括：在所述基底上形成若干横跨所述鳍部结构201的伪栅结构(未图示)、以及位于所述伪栅结构侧壁面的栅侧墙211；在形成伪栅结构后，在所述基底表面形成覆盖伪栅结构侧壁面的第一介质材料层(未图示)；平坦化所述第一介质材料层，直至暴露出伪栅结构顶部表面，形成所述第一介质层210；在形成所述第一介质层210后，去除所述伪栅结构，形成所述栅极开口。
所述第一介质层210为后续形成栅极结构提供支撑。
所述栅极开口为后续形成栅极结构提供空间。
在本实施例中，所述第一介质层210的材料包括氧化硅。
在本实施例中，所述栅侧墙211的材料包括低k介质材料(k小于3.9)。
在本实施例中，所述伪栅结构的形成方法包括：在所述基底上形成覆盖所述鳍部结构201表面的伪栅材料膜(未图示)；图形化所述伪栅材料膜，直至暴露出基底表面，在所述基底上形成横跨所述鳍部结构201的伪栅结构，所述伪栅结构顶部表面高于所述鳍部结构201顶部表面。
在本实施例中，所述半导体结构的形成方法还包括：在形成所述伪栅结构之前，在所述衬底200表面形成基底介质层(未图示)，所述基底介质层还位于鳍部结构201的部分侧壁面；形成所述伪栅结构和栅侧墙211之后，形成所述第一介质层210之前，在所述伪栅结构两侧的鳍部结构201内形成源漏掺杂层(未图示)。
在本实施例中，所述源漏掺杂层的形成方法包括：在所述伪栅结构两侧的鳍部结构201内形成源漏开口(未图示)；采用外延工艺在所述源漏开口内形成源漏掺杂层。
请继续参考图5，在所述基底上形成初始栅极结构220，所述初始栅极结构220的表面与第一介质层的表面齐平。
在本实施例中，所述初始栅极结构220还位于所述栅极开口内。
具体而言，形成所述初始栅极结构220的方法包括：在所述栅极开口内、以及第一介质层210表面形成栅极结构材料层(未图示)；平坦化所述栅极结构材料层，直至暴露出所述第一介质层210表面。
在本实施例中，所述栅极结构材料层包括：位于所述第一介质层210表面、以及栅极开口侧壁和底部表面的栅介质材料层(未图示)；位于所述栅介质材料层表面的功函数材料层(未图示)；位于所述功函数材料层表面的栅电极材料层(未图示)，所述栅电极材料层填充满所述栅极开口。
在本实施例中，形成所述栅介质材料层的工艺包括氧化工艺或沉积工艺等，所述沉积工艺例如是化学气相沉积工艺(CVD)、物理气相沉积工艺(PVD)或原子层沉积工艺(ALD)等。
在本实施例中，形成所述功函数材料层的工艺包括沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
在本实施例中，形成所述栅电极材料层的工艺包括金属电镀工艺或沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
在本实施例中，平坦化所述栅极结构材料层的工艺包括回刻蚀工艺或者化学机械研磨工艺(CMP)等。
请参考图6，刻蚀所述初始栅极结构220，形成栅极结构221，所述栅极结构221的表面低于第一介质层210的表面，并且，所述栅极结构221横跨若干所述鳍部结构201。
所述第一介质层210还位于所述栅极结构221的侧壁面。
在本实施例中，刻蚀所述初始栅极结构220的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
在本实施例中，所述栅极结构221包括：位于所述栅极开口部分侧壁面和底面的栅介质层(未图示)、位于所述栅介质层表面的功函数层(未图示)、以及位于所述功函数层表面的栅电极层(未图示)。
所述栅介质层的材料包括高介电常数材料(介电常数大于3.9)。所述高介电常数材料包括：二氧化铪、氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝等。
所述栅电极层的材料包括金属材料，例如：钨、铜、钨、铝、钛、氮化钛、钽中的一种或者几种组合。
所述功函数层的材料包括氮化钛、氮化钽或钛铝。
接着，在所述栅极结构221表面形成栅极保护结构，所述栅极保护结构还位于所述第一介质层210内，且所述栅极保护结构表面的边缘高于表面的中心。具体形成所述栅极保护结构的过程请参考图7至图8。
请参考图7，在所述栅极结构221顶面以及所述第一介质层210表面形成栅极保护结构材料层230，所述栅极保护结构材料层230填充满所述栅极开口，并且，所述栅极保护结构材料层230表面高于所述第一介质层210表面。
在本实施例中，形成所述栅极保护结构材料层230的工艺包括：沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺等。
在其他实施例中，形成所述栅极保护结构材料层的工艺还包括：金属电镀工艺、外延工艺、旋涂工艺或氧化工艺等。
请参考图8，刻蚀所述栅极保护结构材料层230，直至暴露出所述第一介质层210表面，并形成表面的边缘(如区域A所示)高于表面的中心的所述栅极保护结构231。
通过在栅极结构221顶面形成栅极保护结构，能够在后续形成互连开口的刻蚀过程中，减少栅极结构221受到的刻蚀损伤，同时，在形成小尺寸的互连开口时，通过暴露栅极保护结构231的边缘，能够使栅极保护结构231作为互连自对准工艺的自对准掩膜，增大用于传递互连开口图形的互连掩膜层的工艺窗口，降低形成互连掩膜层的工艺难度。
由于栅极保护结构231表面的边缘高于表面的中心，即，栅极保护结构边缘的厚度大于中心的厚度，因此，在后续形成互连开口的刻蚀过程中，栅极保护结构231边缘具有更多能够损耗的材料，从而，栅极保护结构231暴露的边缘不易被刻蚀穿，使得栅极结构221暴露的风险减少，进而，减少了栅极结构221与其他互连结构或半导体器件之间短路的风险。
同时，通过形成边缘高于中心的栅极保护结构231，能够在不增加栅极保护结构231整体厚度的情况下，调节后续形成互连开口的刻蚀过程中，栅极保护结构231边缘暴露的表面积大小，从而，使得形成互连开口后，栅极保护结构231表面更为连续和平滑，有利于在互连开口内互连结构材料的填充，提高了互连结构的性能，提高了半导体结构的性能。具体而言，通过调整所述暴露的表面积大小，能够使所述暴露的表面积大小与形成互连开口的刻蚀工艺的参数配合，调整栅极保护结构231暴露的表面上形成的刻蚀副产物量，从而，在形成互连开口的刻蚀过程中，刻蚀损耗栅极保护结构231边缘顶部的等离子体轰击与栅极保护结构231暴露的表面上形成的刻蚀副产物之间，能够形成良好的动态平衡，使得使得形成互连开口后，栅极保护结构231表面更为连续和平滑。
在本实施例中，所述栅极保护结构231表面的边缘与中心之间的最大高度差H1的范围为20埃～200埃。
栅极保护结构231表面的边缘与中心之间的最大高度差H1过大，后续形成互连开口的刻蚀过程中，不易将栅极保护结构231边缘处增加的材料损耗完，导致减小了互连开口宽度，增加填充互连结构的材料的工艺难度，并且，形成的互连结构内容易出现空洞等缺陷；栅极保护结构231表面的边缘与中心之间的最大高度差H1过小，则减少了栅极保护结构231边缘在后续形成互连开口的刻蚀过程中，对所述刻蚀工艺的阻挡能力，导致栅极保护结构231暴露的边缘容易被刻蚀穿，不利于减少栅极结构221暴露的风险。因此，选择合适的最大高度差H1，即选择所述栅极保护结构231表面的边缘与中心之间的最大高度差H1的范围为20埃～200埃。时，能够在降低填充互连结构的材料的工艺难度的同时，确保减少栅极结构221暴露的风险，提高半导体结构的性能和可靠性。
具体而言，在本实施例中，所述栅极保护结构231内具有凹槽232，所述凹槽232的深度(最大高度差H1)小于所述栅极保护结构231沿基底表面方向上的厚度D1，且所述凹槽232顶部的宽度大于底部的宽度。
由于所述凹槽232顶部的宽度大于底部的宽度，即，所述凹槽232的侧壁面倾斜，因此，在后续形成互连开口的刻蚀过程中，进一步增加了栅极保护结构231边缘暴露的表面积，从而，进一步增加了栅极保护结构231边缘暴露的表面上刻蚀副产物分布的均匀性，进而，形成互连开口后，栅极保护结构231表面更为连续和平滑，能够更为有利于在互连开口内互连结构材料的填充，以更好的提高互连结构的性能、提高半导体结构的性能。
在本实施例中，所述凹槽232的侧壁面与基底法线方向之间的夹角范围为3度至70度。
所述夹角过小，则凹槽232的侧壁面过于垂直，所述夹角过大，则凹槽232的侧壁面过于平缓，并且，不仅栅极保护结构231边缘增加了材料，在栅极保护结构231中心区域也增加了材料，因此，所述夹角过大或过小，均容易使栅极保护结构231暴露的表面积小，不利于提高栅极保护结构231边缘暴露的表面上刻蚀副产物分布的均匀性。因此，当所述述凹槽232的侧壁面与基底法线方向之间的夹角在合适的范围，即所述夹角范围为3度至70度时，能够进一步增加栅极保护结构231边缘暴露的表面上刻蚀副产物分布的均匀性，以更好的提高互连结构的性能、提高半导体结构的性能。
在另一实施例中，栅极保护结构330(如图12所示)的表面为弧面。
在本实施例中，所述栅极保护结构231的材料为氮化硅。
在其他实施例中，所述栅极保护结构的材料包括碳化硅、氮氧化硅、碳氮硼化硅、碳氧化硅、硅、金属和金属化合物中的一种或多种，或者，氮化硅与碳化硅、氮氧化硅、碳氮硼化硅、碳氧化硅、硅、金属和金属化合物中至少一者的组合。
在本实施例中，刻蚀所述栅极保护结构材料层的工艺包括等离子体刻蚀工艺。
具体而言，由于栅极结构221顶面和栅极开口侧壁面围成凹槽(未图示)，因此，在刻蚀栅极结构221顶面的栅极开口内的栅极保护结构材料层时，刻蚀剂容易在凹槽中间的栅极保护结构材料层富集，并且，在凹槽边缘的栅极保护结构材料层230表面容易形成更多的刻蚀副产物，使得凹槽中间的栅极保护结构材料层230的刻蚀速率更快，从而，能够形成表面的边缘(如区域A所示)高于表面的中心的栅极保护结构231。并且，通过调节刻蚀剂的分布，能够加强或削弱栅极保护结构231中间的凹陷程度，即，控制最大高度差H1。
具体而言，在本实施例中，所述等离子体刻蚀工艺的工艺参数包括：压强范围为4毫托～100毫托；源功率范围为800瓦～2000瓦；气体总流量范围为500标准毫升/分钟～2000标准毫升/分钟。
在本实施例中，所述等离子体刻蚀工艺采用的气体包括碳氢氟气体和氧气。
当碳氢氟气体和氧气作为刻蚀剂刻蚀氮化硅时，能够形成丰富的含碳氟的刻蚀副产物、或者丰富的含碳氢氟的刻蚀副产物。因此，在刻蚀栅极保护结构材料层230时，通过采用并调节碳氢氟气体和氧气的分布，能够在靠近所述凹槽边缘的栅极保护结构231的边缘表面形成丰富的刻蚀副产物，以实现对最大高度差H1的调节。
在其他实施例中，根据栅极保护结构的材料以及对最大高度差H1的需要，所述等离子体刻蚀工艺所采用的气体还包括氢气、氮气、氩气、二氧化硫和氧硫化碳中的一种或者多种。
在本实施例中，所述碳氢氟气体为CH3F。
在其他实施例中，根据栅极保护结构的材料以及对最大高度差H1的需要，所述碳氢氟气体CXHYFZ中，X大于2Z，Z等于1或2，Y等于0、1和2中的一者。
在其他实施例中，形成所述栅极保护结构的方法还包括：平坦化所述栅极保护结构材料层，直至暴露出所述第一介质层表面，并形成表面的边缘高于表面的中心的所述栅极保护结构。所述平坦化栅极保护结构材料层的工艺中，对所述栅极保护结构材料层和所述第一介质层的选择比大于5:1。因此，通过较大的所述选择比，能够实现形成表面的边缘高于表面的中心的所述栅极保护结构。
请参考图9，在所述栅极保护结构231和第一介质层210表面形成第二介质层240。
由于形成了所述第二介质层240，提高了半导体结构表面的平整度，有利于后续形成互连掩膜层时，增加形成互连掩膜层的工艺窗口大小，并提高互连掩膜层的图形精度。
在本实施例中，所述第二介质层240的材料包括氧化硅。
在本实施例中，形成所述第二介质层240的工艺包括氧化工艺、旋涂工艺或沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺等。
请继续参考图9，在第二介质层240表面形成互连掩膜层250，所述互连掩膜层250内具有若干互连掩膜开口251，所述互连掩膜开口251暴露出部分第一介质层210表面上、以及与第一介质层210邻接的栅极保护结构231边缘的表面上的第二介质层240表面。
在本实施例中，所述互连掩膜层250为硬掩膜层。
形成所述互连掩膜层250的方法包括：在所述第二介质层240表面形成互连掩膜材料层(未图示)；图形化所述互连掩膜材料层，直至暴露出所述第二介质层240表面，形成所述互连掩膜层250。
在又一实施例中，不形成第二介质层。半导体结构的形成方法包括：在所述栅极保护结构231和第一介质层210表面形成互连掩膜层350(如图13所示)，所述互连掩膜层350内具有若干互连掩膜开口351(如图13所示)，所述互连掩膜开口351暴露出部分第一介质层210表面、以及与第一介质层210邻接的栅极保护结构231边缘的表面。
请参考图10，以所述互连掩膜层250刻蚀所述第二介质层240，直至暴露出第一介质层210表面；在刻蚀所述第二介质层240后，以所述互连掩膜层250刻蚀所述第一介质层210，形成互连开口260。
具体而言，在本实施例中，刻蚀所述第一介质层210的同时，损耗暴露的栅极保护结构231的边缘，因此，在形成互连开口260后，区域A处的栅极保护结构231厚度减小，即，增加了互连开口260顶部的宽度大小，从而，有利于在后续填充互连结构的材料时，减小填充互连结构的材料的工艺难度，并且，减少互连结构内具有空洞等缺陷的风险。
在本实施例中，刻蚀所述第一介质层210，形成互连开口260的工艺参数包括：压力范围为4毫托～100毫托；偏置功率范围为1000瓦～3000瓦；源功率范围为800瓦～2000瓦；采用的气体包括C4F6、C5F8以及碳氢氟气体。
从而，通过调整所述工艺参数，在形成互连开口260的同时，能够有利于使所述栅极保护结构231的表面平滑、连续，从而，在后续填充互连结构的材料时，能够更好的减小填充互连结构的材料的工艺难度。
在本实施例中，在形成所述互连开口260后，去除所述互连掩膜层250。
请参考图11，在形成所述互连开口260后，在所述互连开口260内形成互连结构261。
在本实施例中，形成所述互连结构261的方法包括：在所述互连开口260内、所述第二介质层240表面形成互连结构材料层(未图示)；平坦化所述互连结构材料层，直至暴露出所述第二介质层240表面。
相应的，本发明一实施例还提供一种上述方法所形成的半导体结构，请继续参考图9，包括：基底；位于所述基底上的若干栅极结构221；位于所述基底上的第一介质层210，所述第一介质层210还位于所述栅极结构221的侧壁面，且所述栅极结构221表面低于所述第一介质层210表面；位于所述栅极结构221表面的栅极保护结构231，所述栅极保护结构231还位于所述第一介质层210内，且所述栅极保护结构231表面的边缘(如图8中的区域A所示)高于表面的中心。
在本实施例中，所述基底包括衬底200、以及位于衬底200上相互分立的若干鳍部结构201。
在其他实施例中，所述基底为平面基底。
所述衬底200的材料包括半导体材料。
在本实施例中，所述衬底200的材料为硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)等。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP等。
在本实施例中，所述第一介质层210内具有若干横跨所述鳍部结构201的栅极开口(未图示)。
在本实施例中，所述半导体结构还包括位于栅极开口侧壁面与栅极结构221之间的栅侧墙211。
在本实施例中，所述第一介质层210的材料包括氧化硅。
在本实施例中，所述栅侧墙211的材料包括低k介质材料(k小于3.9)。
在本实施例中，所述半导体结构还包括：位于所述衬底200与第一介质层210之间的基底介质层(未图示)，所述基底介质层还位于鳍部结构201的部分侧壁面；位于栅极结构221两侧的鳍部结构201内的源漏掺杂层(未图示)。
在本实施例中，所述栅极结构221包括：位于所述栅极开口部分侧壁面和底面的栅介质层(未图示)、位于所述栅介质层表面的功函数层(未图示)、以及位于所述功函数层表面的栅电极层(未图示)。
所述栅介质层的材料包括高介电常数材料(介电常数大于3.9)。所述高介电常数材料包括：二氧化铪、氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝等。
所述栅电极层的材料包括金属材料，例如：钨、铜、钨、铝、钛、氮化钛、钽中的一种或者几种组合。
所述功函数层的材料包括氮化钛、氮化钽或钛铝。
在本实施例中，所述栅极保护结构231表面的边缘与中心之间的最大高度差H1的范围为20埃～200埃。
具体而言，在本实施例中，所述栅极保护结构231内具有凹槽232(如图8所示)，所述凹槽232的深度(最大高度差H1)小于所述栅极保护结构231沿基底表面方向上的厚度D1，且所述凹槽232顶部的宽度大于底部的宽度。
在本实施例中，所述凹槽232的侧壁面与基底法线方向之间的夹角范围为3度至70度。
在另一实施例中，栅极保护结构330(如图12所示)的表面为弧面。
在本实施例中，所述栅极保护结构231的材料为氮化硅。
在其他实施例中，所述栅极保护结构的材料包括碳化硅、氮氧化硅、碳氮硼化硅、碳氧化硅、硅、金属和金属化合物中的一种或多种，或者，氮化硅与碳化硅、氮氧化硅、碳氮硼化硅、碳氧化硅、硅、金属和金属化合物中至少一者的组合。
在本实施例中，所述半导体结构还包括：位于所述栅极保护结构231和第一介质层210表面的第二介质层240。
在本实施例中，所述第二介质层240的材料包括氧化硅。
在本实施例中，形成所述第二介质层240的工艺包括氧化工艺、旋涂工艺或沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺等。
在本实施例中，所述半导体结构还包括：位于第二介质层240表面的互连掩膜层250，所述互连掩膜层250内具有若干互连掩膜开口251，所述互连掩膜开口251暴露出部分第一介质层210表面上、以及与第一介质层210邻接的栅极保护结构231边缘的表面上的第二介质层240表面。
在本实施例中，所述互连掩膜层250为硬掩膜层。
在本实施例中，所述互连掩膜层250用于形成互连开口260(如图10所示)，所述互连开口260为形成互连结构261(如图11所示)提供空间。
在又一实施例中，不形成第二介质层(如图13所示)。所述半导体结构还包括：位于所述栅极保护结构231和第一介质层210表面的互连掩膜层350，所述互连掩膜层350内具有若干互连掩膜开口351，所述互连掩膜开口351暴露出部分第一介质层210表面、以及与第一介质层210邻接的栅极保护结构231边缘的表面。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (22)

1.一种半导体结构，其特征在于，包括：
基底；
位于所述基底上的若干栅极结构；
位于所述基底上的第一介质层，所述第一介质层还位于所述栅极结构的侧壁面，且所述栅极结构表面低于所述第一介质层表面；
位于所述栅极结构表面的栅极保护结构，所述栅极保护结构还位于所述第一介质层内，且所述栅极保护结构表面的边缘高于表面的中心。
2.如权利要求1所述的半导体结构，其特征在于，所述栅极保护结构表面的边缘与中心之间的最大高度差的范围为20埃～200埃。
3.如权利要求1所述的半导体结构，其特征在于，所述栅极保护结构的表面为弧面。
4.如权利要求1所述的半导体结构，其特征在于，所述栅极保护结构内具有凹槽，所述凹槽的深度小于所述栅极保护结构沿基底表面方向上的厚度，且所述凹槽顶部的宽度大于底部的宽度。
5.如权利要求4所述的半导体结构，其特征在于，所述凹槽的侧壁面与基底法线方向之间的夹角范围为3度至70度。
6.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述栅极保护结构和第一介质层表面的互连掩膜层，所述互连掩膜层内具有若干互连掩膜开口，所述互连掩膜开口暴露出部分第一介质层表面、以及与第一介质层邻接的部分栅极保护结构表面。
7.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述栅极保护结构和所述互连掩膜层、以及所述第一介质层和所述互连掩膜层之间的第二介质层。
8.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成若干栅极结构以及第一介质层，所述第一介质层还位于所述栅极结构的侧壁面，且所述栅极结构表面低于所述第一介质层表面；在所述栅极结构表面形成栅极保护结构，所述栅极保护结构还位于所述第一介质层内，且所述栅极保护结构表面的边缘高于表面的中心。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，还包括：在所述栅极保护结构和第一介质层表面形成互连掩膜层，所述互连掩膜层内具有若干互连掩膜开口，所述互连掩膜开口暴露出部分第一介质层表面、以及与第一介质层邻接的栅极保护结构边缘的表面。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，还包括：以所述互连掩膜层刻蚀所述第一介质层，形成互连开口；在所述互连开口内形成互连结构。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，刻蚀所述第一介质层，形成互连开口的工艺参数包括：压力范围为4毫托～100毫托；偏置功率范围为1000瓦～3000瓦；源功率范围为800瓦～2000瓦；采用的气体包括C4F6、C5F8以及碳氢氟气体。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，还包括：在形成所述互连掩膜层之前，在所述栅极保护结构和第一介质层表面形成第二介质层；在以所述互连掩膜层刻蚀所述第一介质层之前，以所述互连掩膜层刻蚀所述第二介质层。
13.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述栅极结构的方法：在所述基底上形成初始栅极结构，所述初始栅极结构的表面与第一介质层的表面齐平的；刻蚀所述初始栅极结构，形成表面低于第一介质层表面的栅极结构。
14.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述栅极保护结构的方法包括：在所述栅极结构顶面以及所述第一介质层表面形成栅极保护结构材料层，所述栅极保护结构材料层填充满所述栅极开口且表面高于所述第一介质层表面。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，形成所述栅极保护结构的方法还包括：刻蚀所述栅极保护结构材料层，直至暴露出所述第一介质层表面，并形成表面的边缘高于表面的中心的所述栅极保护结构。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，刻蚀所述栅极保护结构材料层的工艺包括等离子体刻蚀工艺。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述等离子体刻蚀工艺的工艺参数包括：采用的气体包括碳氢氟气体，所述采用的气体还包括氢气、氧气、氮气、氩气、二氧化硫和氧硫化碳中的一种或者多种。
18.如权利要求14所述的半导体结构的形成方法，其特征在于，形成所述栅极保护结构的方法还包括：平坦化所述栅极保护结构材料层，直至暴露出所述第一介质层表面，并形成表面的边缘高于表面的中心的所述栅极保护结构。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，所述平坦化栅极保护结构材料层的工艺中，对所述栅极保护结构材料层和所述第一介质层的选择比大于5:1。
20.如权利要求8所述的半导体结构的形成方法，其特征在于，所述栅极保护结构的材料包括氮化硅、碳化硅、氮氧化硅、碳氮硼化硅、碳氧化硅、硅、金属和金属化合物中的一种或多种。
21.如权利要求8所述的半导体结构的形成方法，其特征在于，所述基底包括衬底、以及位于衬底上相互分立的若干鳍部结构，所述栅极结构横跨若干所述鳍部结构。
22.如权利要求21所述的半导体结构的形成方法，其特征在于，还包括：在形成所述第一介质层之前，在所述衬底表面形成覆盖所述鳍部结构部分侧壁面的第三介质层，所述第一介质层位于所述第三介质层表面。
CN202010980689.4A 2020-09-17 2020-09-17 半导体结构及其形成方法 Pending CN114203670A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010980689.4A CN114203670A (zh) 2020-09-17 2020-09-17 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010980689.4A CN114203670A (zh) 2020-09-17 2020-09-17 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114203670A true CN114203670A (zh) 2022-03-18

Family

ID=80644790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010980689.4A Pending CN114203670A (zh) 2020-09-17 2020-09-17 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114203670A (zh)

Similar Documents

Publication Publication Date Title
US11139295B2 (en) Fin field effect transistor (FinFET) device and method
TWI713089B (zh) 積體電路結構的形成方法
US20230361197A1 (en) Dummy Gate Cutting Process and Resulting Gate Structures
KR102412763B1 (ko) 비등각적 캐핑 층 및 그 형성 방법
TWI752436B (zh) 半導體結構的形成方法
CN107785315B (zh) 半导体结构的形成方法
US20230197515A1 (en) Via in semiconductor device structure
KR102334898B1 (ko) 금속 게이트 커팅 공정에서의 잔류물 제거
CN107039272B (zh) 鳍式晶体管的形成方法
CN106952816B (zh) 鳍式晶体管的形成方法
TWI762265B (zh) 半導體裝置與其製造方法
CN114203670A (zh) 半导体结构及其形成方法
US7179735B2 (en) Method of manufacturing semiconductor device
CN107170685B (zh) 鳍式晶体管的形成方法
KR100366617B1 (ko) 자기 정렬 콘택홀 제조 방법
US20040031994A1 (en) Semiconductor device with gate space of positive slope and fabrication method thereof
KR100763102B1 (ko) 반도체 소자의 제조 방법
KR100399064B1 (ko) 반도체 소자 제조방법
CN114429990A (zh) 半导体结构及其形成方法
TWI755002B (zh) 半導體結構及其形成方法
CN114171517A (zh) 半导体结构及其形成方法
KR102467278B1 (ko) 게이트들로부터 스파이크들을 제거하는 공정들
CN114068691B (zh) 半导体结构的形成方法
CN114649415A (zh) 半导体结构及其形成方法
CN111696864B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination