CN114203243A - 存储器系统及电源电路 - Google Patents

存储器系统及电源电路 Download PDF

Info

Publication number
CN114203243A
CN114203243A CN202110219423.2A CN202110219423A CN114203243A CN 114203243 A CN114203243 A CN 114203243A CN 202110219423 A CN202110219423 A CN 202110219423A CN 114203243 A CN114203243 A CN 114203243A
Authority
CN
China
Prior art keywords
voltage
terminal
power supply
capacitor
supply circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110219423.2A
Other languages
English (en)
Inventor
鎌田大辉
熊谷建吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN114203243A publication Critical patent/CN114203243A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/061—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for DC powered loads

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)

Abstract

实施方式提供一种能够防止PLP功能的误动作的存储器系统及电源电路。根据实施方式，存储器系统具备第1端子、非易失性存储器、具有第2端子的电容器、及电源电路。电源电路是使用施加到第1端子的第1电压产生至少1个第2电压，将至少1个第2电压供给至非易失性存储器，使用第1电压产生第3电压，并将第3电压施加到第2端子，由此，向电容器充入电能。电源电路构成为如下，即，相应于第1端子的电压成为第1阈值电压以下，不使电容器的充电停止而将基于电容器的能量的第4电压供给至第1端子，且相应于第2端子的电压成为第2阈值电压以下，使电容器的充电停止，将基于电容器的能量的第5电压供给至第1端子。

Description

存储器系统及电源电路
[相关申请]
本申请享有以日本专利申请2020-157520号(申请日：2020年9月18日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种存储器系统及电源电路。
背景技术
具备非易失性存储器的存储器系统已得到广泛普及。作为这种存储器系统的一例，已知有具备闪速存储器的固态驱动器(Solid State Drive：SSD)。
某种SSD具备掉电保护(Power Loss Protection：PLP)功能，使得在意外的电源切断时数据不会消失。PLP功能是在因停电等而导致电源电压降低时，利用作为备用电源的电容器的电能(以下，简称为能量)将数据写入到闪速存储器，防止写入中途的数据消失。
有时在SSD中产生峰值电流。有时因该峰值电流而导致电源电压降低，从而PLP功能作动。在该情况下，电源本身正常，PLP功能本来为不作动的状况。在这种状况下PLP功能作动被称为PLP功能的误动作。如果PLP功能进行误动作，那么在SSD内进行本来不需要的处理。
发明内容
本发明提供一种能够防止PLP功能的误动作的存储器系统及电源电路。
根据实施方式，存储器系统具备第1端子、非易失性存储器、具有第2端子的电容器、及电源电路。电源电路是使用施加到第1端子的第1电压产生至少1个第2电压，将至少1个第2电压供给至非易失性存储器，使用第1电压产生第3电压，并将第3电压施加到第2端子，由此，向电容器充入电能。电源电路构成为如下，即，相应于第1端子的电压成为第1阈值电压以下，不使电容器的充电停止而将基于电容器的能量的第4电压供给至第1端子，且相应于第2端子的电压成为第2阈值电压以下，使电容器的充电停止，将基于电容器的能量的第5电压供给至第1端子。
附图说明
图1是表示包含实施方式的存储器系统的信息处理系统的构成的一例的框图。
图2是表示实施方式的电源电路的构成的一例的电路图。
图3是表示实施方式的电源电路的动作的一例的流程图。
图4(a)～(e)是表示实施方式的电源电路的动作的一例的时序图。
具体实施方式
以下，参照附图对实施方式进行说明。以下说明例示用来使实施方式的技术思想具体化的装置或方法，实施方式的技术思想并不限定于以下说明的构成要素的结构、形状、配置、材质等。业者可以容易地想到的变化当然包含在揭示的范围内。为了使说明更明确，也有在附图中将各要素的大小、厚度、平面尺寸或形状等相对于实际的实施形态变更而示意性地表示的情况。也有在多个附图中包含相互的尺寸的关系或比率不同的要素的情况。也有在多个附图中对相对应的要素附加相同参照数字并省略重复说明的情况。有对若干个要素附加多种名称的情况，但这些名称的例子仅为例示，并不否定对这些要素附加其它名称。另外，关于未附加多种名称的要素，也不否定附加其它名称。此外，在以下说明中，“连接”不仅指直接连接，也指经由其它要素而连接的情况。
以下，参照附图对本实施方式详细地进行说明。
(系统构成)
图1是表示包含实施方式的存储器系统的信息处理系统的构成的一例的框图。存储器系统是构成为将数据写入到非易失性存储器并且从非易失性存储器读出数据的半导体存储设备。存储器系统的一例是SSD。非易失性存储器的例子是NAND(Not AND，与非)型闪速存储器、NOR(NOT OR，或非)型闪速存储器、MRAM(Magneto-resistive Random AccessMemory，磁阻随机存取存储器)、PRAM(Phase change Random Access Memory，相变化随机存取存储器)、ReRAM(Resistive Random Access Memory，阻变随机存取存储器)及FeRAM(Ferroelectric Random Access Memory，铁电随机存取存储器)。在本申请中，非易失性存储器的一例是NAND型闪速存储器(以下，简称为闪速存储器)。
信息处理系统10包含主机设备(以下，简称为主机)12与SSD14。主机12是对SSD14进行存取的信息处理装置。主机12可以是服务器(存储服务器)。主机12也可以是个人计算机。SSD14可以是组装在数据中心等服务器的适合商业使用的SSD。SSD14也可以是组装在个人计算机的适合个人使用的SSD。
SSD14可以用作主机12的主存储器。SSD14也可以内置在主机12。SSD14也可以设置在主机12的外部，经由线缆或网络连接于主机12。
SSD14具备闪速存储器16、控制器18、DRAM(Dynamic Random Access Memory，动态随机存取存储器)20及电源电路22等。
控制器18作为构成为控制闪速存储器16的存储器控制器发挥功能。控制器18可以由SoC(system on a chip，片上系统)之类的电路构成。
控制器18根据来自主机12的指令，将数据写入到闪速存储器16或从闪速存储器16读出数据。进而，控制器18根据来自主机12的指令与来自电源电路22的各种信息，产生控制电源电路22产生的电压的值的控制信号。控制器18将所产生的控制信号发送到电源电路22。由此，控制器18控制对SSD14的各设备(例如闪速存储器16、控制器18、DRAM20)施加的多个电压的产生。
DRAM20是易失性存储器的一例。DRAM20例如是DDR3L(Double Data Rate 3Lowvoltage，第三代低电压版双倍数据速率)标准的DRAM(Dynamic Random Access Memory，动态随机存取存储器)。作为易失性存储器，也可以使用SRAM(Static Random AccessMemory，静态随机存取存储器)代替DRAM20。DRAM20也可以设置在控制器18的内部。也可以在DRAM20中设置写入缓冲器、读取缓冲器、查找表(LUT)的高速缓冲区域及系统管理信息的存储区域。
写入缓冲器是用来将从主机12供给并且要写入到闪速存储器16的数据在写入结束之前的期间暂时存储的缓冲区。也就是说，写入缓冲器存储写入中途的数据。由于DRAM20为易失性存储器，所以该写入中途的数据在SSD14的电源切断时会丢失。
读取缓冲器是用来将从闪速存储器16读出的数据暂时存储的缓冲区。
LUT的高速缓冲区域是高速缓冲LUT的区域。LUT是主机12指定的逻辑地址与闪速存储器16的物理地址之间的对应表。LUT也称为地址转换表或逻辑地址/物理地址转换表。
系统管理信息是在SSD14的动作中使用的各种信息或各种表格。
闪速存储器16也可以包含多个闪速存储器芯片(也称为闪速存储器裸片)。闪速存储器16也可以包含存储单元阵列，所述存储单元阵列包含呈矩阵状配置的多个存储单元。闪速存储器16可以是二维结构，也可以是三维结构。
闪速存储器16包含的存储单元阵列包含多个块。各块包含多个页。块作为数据擦除动作的最小单位发挥功能。各页包含连接于同一字线的多个存储单元。页作为数据写入动作及数据读出动作的单位发挥功能。写入缓冲器或读取缓冲器包含1页的数据的存储容量。在数据写入的情况下，将从写入缓冲器读出的1页的写入单位的数据写入到闪速存储器16。在数据读出的情况下，将从闪速存储器16读出的1页的读出单位的数据写入到读取缓冲器。此外，也可以代替页而将字线作为数据写入动作或数据读出动作的单位。在该情况下，1字线的数据是写入单位的数据或读出单位的数据。
电源电路22利用连接于SSD14的外部装置(例如主机12)的电源。对电源电路22经由没有图示的连接器施加从主机12的电源输出的第1电压。电源电路22(更详细来说，电源电路22内的LDO(Low-Dropout，低压差)稳压器56与DC(Direct Current，直流)/DC变换器58)使用第1电压产生SSD14的各设备所需的多个第2电压，并将多个第2电压施加到SSD14的各设备。为了实现PLP功能，电源电路22具备电容器(也称为PLP电容器)作为备用电源。详情将参照图2进行说明。
控制器18具备CPU(Central Processing Unit，中央处理器)32、主机接口(主机I/F)34、NAND接口(NAND I/F)36、DRAM接口(DRAM I/F)38等。
CPU32、主机I/F34、NAND I/F36、DRAM I/F38连接于总线线路42。CPU32执行存储在闪速存储器16的固件，实现各种功能。
主机12电连接于主机I/F34。闪速存储器16电连接于NAND I/F36。DRAM20电连接于DRAM I/F38。
主机I/F34依据SCSI(Small Computer System Interface，小型计算机系统接口)、SAS(Serial Attached SCSI，串行连接SCSI)、ATA(AT Attachment(AdvancedTechnology Attachment，高级技术附件))、SATA(Serial ATA，串行ATA)、PCIe(PCIExpress(Peripheral Component Interconnect Express，外围组件互连高速))(注册商标)、Ethernet(以太网)(注册商标)、光纤通道、NVMe(NVM Express(Non-Volatile MemoryExpress，非易失性存储器高速))(注册商标)、USB(Universal Serial Bus，通用串行总线)(注册商标)、UART(Universal Asynchronous Receiver/Transmitter，通用异步收/发器)(注册商标)等标准。
NAND I/F36依据Toggle DDR(Double Data Rate，双倍数据速率)、ONFI(OpenNAND Flash Interface，开放式NAND闪速存储器接口)等标准。NAND I/F36控制闪速存储器16。NAND I/F36也可以经由多个通道分别连接于闪速存储器16内的多个闪速存储器芯片。
(电源电路22的构成例)
图2是表示电源电路22的构成的一例的电路图。电源电路22也可以由单一或多个集成电路(integrated circuit：IC)构成。集成电路也称为PMIC(电源管理IC)。为了便于说明，记载电压的数值，但这些数值是一例，可以任意地变更。另外，所产生的第2电压的数量也是一例，它也可以任意地变更。主机12输出的第1电压例如为DC5 V(或DC3.3V)。在以下说明中，省略DC的表述。主机12不限于输出单一的第1电压，也可以输出多个第1电压。
如果从主机12输出的第1电压(5V)施加到电源电路22的输入端子51，那么与输入电压对应的电流通过串联经由保险丝52、负载开关54及MOSFET(metal-oxide-semiconductor field-effect transistor，金属氧化物半导体场效应晶体管)(称为MOS晶体管)82供给至LDO(Low Dropout)稳压器56与DC/DC变换器58。
保险丝52包括金属保险丝。保险丝52当固定电流以上的过电流流过时产生熔断。当保险丝52产生熔断时，除非更换保险丝52，否则输入电流不流至负载开关54。此外，保险丝52不限于金属保险丝，也可以使用当检测出过电流时成为断开状态的电子保险丝。
负载开关54是通过控制逻辑60切换接通状态/断开状态的开关。在初始状态下，控制逻辑60使负载开关54为接通状态。在接通状态的情况下，负载开关54输出从输入电压减去压差电压所得的电压。为了便于说明，此处，压差电压设为0V，在接通状态的情况下，负载开关54的输出电压为5V。控制逻辑60当第2监视端子74的电压成为第2阈值电压以下时(说明将在下文叙述)，使负载开关54为断开状态。在断开状态的情况下，负载开关54的输出电压为0V。负载开关54的输出端子72是用来监视从主机12供给的第1电压的端子。以下，输出端子72也称为第1监视端子72。第1监视端子72连接于控制逻辑60。
控制逻辑60的电源经由与输入端子51不同的端子(没有图示)而供给。因此，控制逻辑60在没有对输入端子51施加第1电压的情况下也进行动作。主机12也可以经由没有图示的与输入端子51不同的端子而对控制逻辑60供给电压。
MOS晶体管82的栅极端子连接于控制逻辑60。在图2中，MOS晶体管82表示为n通道型晶体管，但也可以使用p通道型晶体管。
控制逻辑60根据负载开关54的输出端子即第1监视端子72或第2监视端子74的电压的变化，使MOS晶体管82的接通状态(导通状态)/断开状态(非导通状态)变化。
控制逻辑60将第1监视端子72的电压与启动阈值电压进行比较。启动阈值电压设定为主机12施加到输入端子51的电压(5V)。
控制逻辑60在第1监视端子72的电压未达启动阈值电压的情况下，使MOS晶体管82为断开状态(非导通状态)。在该情况下，不对LDO稳压器56与DC/DC变换器58的输入端子73施加电压，因此，LDO稳压器56与DC/DC变换器58不产生多个第2电压，而SSD14不进行动作。
控制逻辑60在第1监视端子72的电压已达到启动阈值电压的情况下，使MOS晶体管82为接通状态(导通状态)。在该情况下，对LDO稳压器56与DC/DC变换器58的输入端子73施加5V，因此，LDO稳压器56与DC/DC变换器58产生多个第2电压。SSD14使用所述多个第2电压进行动作。
LDO稳压器56是输出需要小电流的SSD14的设备用电压的电路。DC/DC变换器58是输出需要大电流的SSD14的设备的电压的电路。LDO稳压器56与DC/DC变换器58可以由个别的IC构成，也可以由单一的IC构成。
LDO稳压器56使输入端子73的电压(5V)降低，产生多个第2电压、例如3.3V与2.5V该2个第2电压。此外，在从主机12对输入端子51供给3.3V的电压而并非5V的情况下，也可以将3.3V的输入电压直接作为3.3V的第2电压从LDO稳压器56输出。3.3V与2.5V的电压供给至控制器18。
DC/DC变换器58使输入端子73的电压(5V)降低，产生多个电压、例如2.8V、1.8V、1.35V、1V该4个第2电压。例如2.8V、1.8V的电压供给至闪速存储器16，1.35V的电压供给至DRAM20，1V的电压供给至控制器18。
LDO稳压器56与DC/DC变换器58也可以分别产生单一的第2电压。电源电路22无须具备LDO稳压器56与DC/DC变换器58两者，也可以仅具备任一者。在该情况下，电源电路22也可以产生单一的第2电压。
LDO稳压器56与DC/DC变换器58分别包含一个或多个切换元件。LDO稳压器56与DC/DC变换器58的切换元件的接通状态/断开状态由控制逻辑60控制。控制逻辑60根据输入端子73的电压，对LDO稳压器56与DC/DC变换器58的各切换元件的接通状态的期间与断开状态的期间的比(占空比)进行调整，变更电压的降压率。由此，即使从主机12输出的电压值略微变动，LDO稳压器56与DC/DC变换器58也可以始终产生指定电压值的多个第2电压。
主机12当从用户接受电源切断的指示时，在实际切断电源之前，将电源切断的预告通知发送到SSD14。控制器18响应该预告通知，将DRAM20中存储的写入中途的数据写入到闪速存储器16。写入完成时，控制器18将写入完成报告发送到主机12。主机12等待该完成报告而进行电源切断。因此，写入中途的数据不会消失。
但是，在因停电等而导致主机12的电源意外切断的情况下，主机12无法将电源切断的预告通知发送到SSD14。在该情况下，控制器18接收不到预告通知，因此，无法完成写入中途的数据向闪速存储器16的写入。
为了应对该意外的电源切断，电源电路22包含PLP电容器80作为备用电源。电源电路22为了检测电源的切断而将下述的第2监视端子74的电压与第2阈值电压进行比较。电源电路22通过检测出第2监视端子74的电压成为第2阈值电压以下而检测出电源的切断时，利用PLP电容器80的能量，对SSD14的各设备供给电压。由此，执行将写入中途的数据写入到闪速存储器16的PLP功能。
PLP电容器80的电容设定为略高于能够充入实现PLP功能所需的电能的目标电容。其原因在于，如果预先使PLP电容器80的电容具有裕度，那么即使因经年劣化而导致电容器的电容略微减少，也可以继续实现PLP功能，从而可以将SSD14的故障率抑制为较低。例如，为了使得即使电容减少，只要其减少量在初始电容的30％以内，也可以实现PLP功能，PLP电容器80的初始电容预先设为目标电容的约1.43倍即可。作为PLP电容器80，例如可以利用电双层电容器、导电性高分子铝电解电容器、导电性高分子钽固体电解电容器。
LDO稳压器56与DC/DC变换器58的输入端子73是串联地经由线圈84、MOS晶体管92而连接于基准电压(接地电压)端子88。输入端子73也串联地经由线圈84、二极管86、PLP电容器80而连接于基准电压(接地电压)端子89。二极管86的阳极端子连接于线圈84。二极管86的阴极端子连接于PLP电容器80的阳极端子74。PLP电容器80的阴极端子连接于基准电压端子89。
MOS晶体管92的栅极端子连接于控制逻辑60。MOS晶体管92的接通状态/断开状态由控制逻辑60控制。通过MOS晶体管92的状态反复地转变成接通状态与断开状态，而线圈84与二极管86将输入端子73的电压(5V)升压到第3电压、例如28V。也就是说，MOS晶体管92、线圈84及二极管86构成升压DC/DC变换器。此外，升压DC/DC变换器也可以与DC/DC变换器58一体地构成。升压DC/DC变换器的输出电压可变。此处，输出电压的最大值设为28V。
由此，PLP电容器80在从主机12对电源电路22施加5V电压的期间，充入与升压DC/DC变换器的升压电压(28V)对应的电能。
PLP电容器80是施加的充电电压越高，越容易产生短路。因此，对能够施加到PLP电容器80的充电电压规定有上限。此处，能够施加到PLP电容器80的最大容许电压为28V。
PLP电容器80的阳极端子(或二极管86的阴极端子)74也连接于控制逻辑60。PLP电容器80的阳极端子74可以监视PLP电容器80的充电电压。阳极端子74也称为第2监视端子74。
第2监视端子74连接于降压DC/DC变换器90的输入端子。降压DC/DC变换器90将输入电压以与输入电压对应的可变的降压率降压，例如始终输出5.3V。降压DC/DC变换器90的输出端子是串联地经由线圈94与二极管96而连接于LDO稳压器56与DC/DC变换器58的输入端子73。
二极管96的阳极端子连接于线圈94。二极管96的阴极端子连接于输入端子73。线圈94与二极管96的连接点(或二极管96的阳极端子)经由电容器98而连接于基准电压(接地电压)端子99。
二极管96的阈值电压例如为0.4V。因此，当LDO稳压器56与DC/DC变换器58的输入端子73(或二极管96的阴极端子)的电压为5V时，由于二极管96的阳极端子为5.3V，所以二极管96为断开状态。
控制逻辑60按照指定的通信标准，将表示电源电路22的各种状态的信息发送到控制器18。控制逻辑60与控制器18之间的通信标准例如也可以是串行通信标准。串行通信标准的一例是I2C(Inter-Integrated Circuit，内部集成电路)方式。I2C接口(I2C I/F)64连接于控制逻辑60。I2C I/F64根据来自控制逻辑60的控制信号与控制器18进行通信。控制逻辑60根据来自控制器18的控制信号，对负载开关54、LDO稳压器56及DC/DC变换器58供给控制信号。
(电源电路22的动作例)
图3是表示电源电路22的动作的一例的流程图。图4是表示电源电路22的动作的一例的时序图。参照图3、图4，对基于电源电路22的峰值电流对策及电源切断时的PLP功能相关的动作的一例进行说明。
当经由没有图示的端子对控制逻辑60供给电压时，控制逻辑60开始动作。控制逻辑60开始动作时，监视第1监视端子72的电压、第2监视端子74的电压及LDO稳压器56与DC/DC变换器58的输入端子73的电压，并且使负载开关54为接通状态。
设为动作开始时，没有对电源电路22的输入端子51从主机12施加5V电压。因此，如图4的(a)与(d)分别所示，第1监视端子72的电压与第2监视端子74的电压均为0V。虽然没有图示，但LDO稳压器56与DC/DC变换器58的输入端子73的电压也为0V。
另外，动作开始时，控制逻辑60如图4的(b)与(c)分别所示，使MOS晶体管82、MOS晶体管92为断开状态。虽然没有图示，但控制逻辑60使LDO稳压器56与DC/DC变换器58的切换动作也为停止状态。
由此，LDO稳压器56与DC/DC变换器58不产生多个第2电压，而SSD14为动作停止状态。
由于第2监视端子74的电压为0V，所以降压DC/DC变换器90的输出电压为0V。LDO稳压器56与DC/DC变换器58的输入端子73和降压DC/DC变换器90的输出端子的电位差(0V)小于二极管96的阈值电压(0.4V)，因此，如图4的(e)所示，二极管96为断开状态。
控制逻辑60判定第1监视端子72的电压是否为启动阈值电压或其以上(图3的步骤S102)。启动阈值电压设定为主机12施加到输入端子51的第1电压、例如5V。在步骤S102的判定结果为否的情况下，重复执行步骤S102的判定处理。
从主机12将5V的第1电压施加到输入端子51，输入端子51的电压经由保险丝52、负载开关54施加到第1监视端子72。如图4的(a)所示，第1监视端子72的电压成为5V时，图3的步骤S102的判定结果成为是。
在步骤S102的判定处理为是的情况下，控制逻辑60如图4的(b)所示，使MOS晶体管82为接通状态，将施加到第1监视端子72的来自主机12的第1电压(5V)供给至LDO稳压器56与DC/DC变换器58的输入端子73(图3的步骤S104)。控制逻辑60进而对LDO稳压器56与DC/DC变换器58的切换元件的接通期间与断开期间的比根据想要产生的电压及输入端子73的电压进行调整，产生指定的多个第2电压(图3的步骤S104)。结果，LDO稳压器56与DC/DC变换器58将多个第2电压供给至闪速存储器16、控制器18及DRAM20。
控制逻辑60如图4的(c)所示，使MOS晶体管92的状态周期性地变为接通状态与断开状态，将施加到第1监视端子72的来自主机12的第1电压(5V)升压到第3电压，以第3电压向PLP电容器80充入电能(图3的步骤S106)。第3电压根据MOS晶体管92的接通期间与断开期间的比而变化，因此，控制逻辑60以第3电压成为28V的方式调整MOS晶体管92的接通期间与断开期间的比。
此外，步骤S104的处理与步骤S106的处理既可以相反的顺序执行，也可以在同一步骤中同时执行两处理。
通过步骤S104的处理，LDO稳压器56与DC/DC变换器58将来自主机12的5V降压而产生SSD14的各设备的动作所需的第2电压，并对各设备供给第2电压。在该期间，包括线圈84、二极管86及MOS晶体管92的升压DC/DC变换器将来自主机12的5V升压到第3电压，向PLP电容器80充入电能。充入的电能是(1/2)CV2。C是PLP电容器80的电容，V是第3电压(28V)。
存在如下情况，即，在SSD14中，进行向闪速存储器16的写入等特定动作时，SSD14的消耗电流瞬间变大。此时的消耗电流称为峰值电流。主机12的电源的电流容量具有裕度地设计，使得能够应对作为电源的负载的SSD14的峰值电流，但无法应对超过设想的过大的峰值电流。如果产生峰值电流，那么有时主机12会关机。
例如，设为在主机12连接有5台SSD14。各SSD14的消耗电力设为12W。主机12对各SSD14供给12V、1A的电力。主机12能够供给的电力设为100W。由于100W大于60W(＝12W×5)，所以只要各SSD14消耗12W的电力，那么主机12可以稳定地将12V的额定电压供给至各SSD14。但是，设为在各SSD14产生2A的峰值电流。如果主机12的输出电压仍然为额定的12V，那么5台SSD14的总消耗电力120W(＝2A×12V×5)超过主机12能够供给的电力100W。因此，如果产生峰值电流，那么主机12使供给至各SSD14的电力降低到例如20W。因此，各SSD14所需的24W的电力会不足。实施方式的PLP电容器80利用充电能量，补充各SSD14的不足部分的电力(4W＝24W－20W)。
另外，在数据中心，多个SSD14有时共通连接于1台服务器。处理类似的工作量的多个SSD14在同一时间产生峰值电流的可能性较大。
像这样，即使主机12的电源本身无异常，有时也会因峰值电流而导致从主机12供给的电压降低。
以往的电源电路22当第1监视端子72的电压成为某阈值电压(例如4.8V)以下时，使MOS晶体管82、MOS晶体管92为断开状态，停止对PLP电容器80充电。由此，将PLP电容器80的能量放电，与该放电能量对应的电压供给至LDO稳压器56与DC/DC变换器58的输入端子73。在被供给基于放电能量的电压的期间，LDO稳压器56与DC/DC变换器58产生SSD14的驱动所需的电压(第2电压)。通过该PLP功能，SSD14可以将写入中途的数据写入到闪速存储器16。然而，该情况下的PLP功能为误动作。如果增大从主机12供给的电压与该某阈值电压的差，那么可以防止PLP功能的误动作，但有难以将该差设计得较大的情况。例如关于某种SSD14，从主机12供给的电压与供给至SSD14的各设备的第2电压的差较小。在该情况下，该某阈值电压必须设计成接近从主机12供给的电压的电压。
根据实施方式，当产生峰值电流时，利用PLP电容器80的放电能量对从主机12供给的电压的降低进行补偿。具体来说，将降压DC/DC变换器90的输出电压(5.3V)作为补偿电压供给至LDO稳压器56与DC/DC变换器58的输入端子73。
通过步骤S104的处理，电源电路22产生第2电压的期间，如图4的(a)所示，第1监视端子72的电压为5V，因此，二极管96的阴极端子也为5V。如图4(d)所示，第2监视端子74的电压为28V，降压DC/DC变换器90的输出电压即二极管96的阳极端子的电压为5.3V。二极管96的阳极·阴极间电压为低于二极管96的阈值电压(0.4V)的0.3V，二极管96为断开状态。因此，电流不从降压DC/DC变换器90的输出流至二极管96，从而PLP电容器80的能量不被消耗。
当产生SSD14的峰值电流时，从主机12施加到输入端子51的电压降低。也就是说，如图4(a)所示，第1监视端子72的电压降低。如果第1监视端子72的电压降低到第1阈值电压(例如4.9V)以下，那么二极管96的阴极端子的电压也降低到4.9V以下。降压DC/DC变换器90的输出电压即二极管96的阳极端子的电压为5.3V。因此，二极管96的阳极·阴极间电压成为0.4V以上，如图4(e)所示，二极管96成为接通状态。因此，利用PLP电容器80的能量的电流从降压DC/DC变换器90的输出经由二极管96流至LDO稳压器56与DC/DC变换器58的输入端子73。因此，与PLP电容器80的放电能量对应的补偿电压施加到输入端子73。由此，如图4(a)所示，第1电源监视端子72的电压恢复成5V。结果，可以防止因产生峰值电流所引起的PLP功能的误动作。
如果第1监视端子72的电压恢复成5V，那么二极管96的阳极·阴极间电压成为0.3V，成为二极管96的阈值电压以下。因此，二极管96成为断开状态。利用PLP电容器80的能量的电流不流至二极管96，而PLP电容器80的能量不被消耗。
接下来，对PLP功能进行说明。如上所述，以往的电源电路将第1监视端子72的电压与某阈值电压进行比较，使PLP功能作动。但是，根据实施方式，在第1监视端子72的电压降低的情况下，与PLP电容器80的放电能量对应的电压供给至LDO稳压器56与DC/DC变换器58的输入端子73。结果，第1监视端子72的电压恢复成原来的电压，而不会低于该某阈值电压。因此，第1监视端子72的电压不能用于PLP功能的作动开始的判定。
进而，在主机12的电源切断时，第1监视端子72的电压降低，因此，降压DC/DC变换器90的输出电压作为补偿电压供给至输入端子73。因此，PLP电容器80的放电能量因补偿电压而被全部消耗，从而失去用于PLP功能的能量。
在实施方式中，将施加到PLP电容器80的阳极端子的PLP电容器80的充电电压、即第2监视端子74监视的PLP电容器80的充电电压作为PLP功能的作动开始条件。在电源电路22将第2电压供给至闪速存储器16、控制器18及DRAM20的期间，控制逻辑60判定第2监视端子74的电压是否在第2阈值电压以下(图3的步骤S108)。第2阈值电压例如设定为25V。
在第2监视端子74的电压不在第2阈值电压以下的情况下，重复执行步骤S108的判定处理。
在因停电等而导致主机12的电源意外切断的情况下，不从主机12供给电源，如图4(a)所示，第1监视端子72的电压降低。当第1监视端子72的电压降低到第1阈值电压以下时，如图4(e)所示，二极管96成为接通状态。因此，PLP电容器80开始放电，与放电能量对应的电压施加到输入端子73，如图4(a)所示，第1监视端子72的电压恢复成5V。
如果从PLP电容器80进一步放电，那么如图4(d)所示，第2监视端子74的电压降低。当第2监视端子74的电压降低到第2阈值电压(25V)以下时，控制逻辑60使MOS晶体管82为断开状态。由此，不再对第1监视端子72供给与PLP电容器80的放电能量对应的电压，因此，如图4(a)所示，第1监视端子72的电压降低到0V。另外，当第2监视端子74的电压降低到第2阈值电压以下时，控制逻辑60使MOS晶体管92为断开状态。由此，停止对PLP电容器80充电。
由于第1监视端子72的电压为0V，所以二极管96仍然为接通状态，与PLP电容器80的放电能量对应的电压继续供给至LDO稳压器56与DC/DC变换器58。
如果从PLP电容器80更进一步放电，而第2监视端子74的电压降低到0V，那么如图4(e)所示，二极管96成为断开状态。
另一方面，控制逻辑60在第2监视端子74的电压降低到第2阈值电压(例如25V)以下时，将表示电源切断的通知经由I2C I/F64发送到控制器18。
控制器18接收到该通知时，在DRAM20存储有写入中途的数据的情况下，将写入中途的数据写入到闪速存储器16。电源电路22在该写入的期间，利用PLP电容器80的放电能量，对闪速存储器16、控制器18及DRAM20供给第2电压。
由此，即使主机12的电源被意外切断，控制器18也可以将DRAM20中存储的写入中途的数据写入到闪速存储器16。
像以上所说明的那样，根据实施方式，在SSD14中产生峰值电流的情况下，使利用PLP电容器80的能量的电流流至LDO稳压器56与DC/DC变换器58，因此，可以防止PLP功能的误动作。另一方面，由于监视PLP电容器80的充电电压而判断PLP功能的作动开始，所以可以适当地使PLP功能作动。
对本发明的若干实施方式进行了说明，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些新颖的实施方式能以其它多种方式实施，可以在不脱离发明主旨的范围内进行各种省略、置换、变更。例如，PLP电容器80以及MOS晶体管82也可以不备置在电源电路22的内部，而在电源电路22外，和电源电路22独立地备置。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。
[符号的说明]
12 主机
14 SSD
16 闪速存储器
18 控制器
22 电源电路
60 控制逻辑
56 LDO稳压器
58、90 降压DC/DC变换器
80 PLP电容器
82、92 MOS晶体管
96 二极管。

Claims (11)

1.一种存储器系统，其特征在于具备：
第1端子；
非易失性存储器；
电容器，具有第2端子；以及
电源电路，包括第3端子，且构成为：
基于施加到所述第3端子的电压对所述第1端子施加第1电压，使用所述第1电压生成至少1个第2电压，将所述至少1个第2电压供给到所述非易失性存储器，
使用所述第1电压生成第3电压，并将所述第3电压施加在所述第2端子，由此，对所述电容器进行能量的充电，
在第3端子的电压是第1阈值电压以下且所述第2端子的电压成為高于第2阈值电压的情况，继续所述电容器的充电，并且将基于所述电容器的能量的第4电压供给到所述第1端子，
在所述第2端子的电压成为所述第2阈值电压以下的情况，停止所述电容器的充电，将基于所述电容器的能量的第5电压供给到所述第1端子；
所述第3电压高于所述第1电压，且
所述第2阈值电压高于所述第1阈值电压。
2.根据权利要求1所述的存储器系统，其特征在于：所述第2端子是所述电容器的阳极侧的端子。
3.根据权利要求1所述的存储器系统，其特征在于：所述电源电路包含：
第1转换器，将所述第2端子的电压降压；以及
二极管，电连接于所述第1转换器的输出端子以及所述第1端子；且
所述二极管包括：电连接于所述输出端子的阳极、及电连接于所述第1端子的阴极。
4.根据权利要求3所述的存储器系统，其特征在于：
所述电源电路是在所述第1端子的电压与所述第1转换器的输出端子的电压的差成为第3阈值以上的情况，使电流从所述阳极流到所述阴极。
5.根据权利要求3所述的存储器系统，其特征在于：
所述电源电路包括将所述第1电压升压到所述第3电压的第2转换器，且
所述第2端子连接于所述第2转换器的输出端子。
6.根据权利要求5所述的存储器系统，其特征在于：
在所述第2端子的电压成为所述第2阈值电压以下的情况下，
所述电源电路使所述第2转换器的升压动作停止。
7.根据权利要求1所述的存储器系统，其特征在于还具备：
易失性存储器；以及
控制器，控制对所述非易失性存储器的数据的写入；且
构成为：
所述控制器将对所述非易失性存储器的写入对象的数据写入到所述易失性存储器，
所述电源电路是在所述第2端子的电压成为所述第2阈值电压以下的情况，对所述控制器发送通知信号，且
所述控制器回应所述通知信号，对所述非易失性存储器写入已写入到所述易失性存储器的数据。
8.根据权利要求1所述的存储器系统，其特征在于还包括：
MOS晶体管，电连接于所述第3端子以及所述第1端子；
且所述电源电路构成为：
通过使所述MOS晶体管接通，对所述第1端子施加所述第1电压，
在所述第3端子的电压是所述第1阈值电压以上的情况，使所述MOS晶体管接通，且
在所述第2端子的电压成为第2阈值电压以下的情况，通过使所述MOS晶体管断开，停止对所述第1端子施加所述第1电压，使所述电容器的充电停止。
9.一种电源电路，其特征在于是存储器系统的电源电路，所述存储器系统包括
第1端子、非易失性存储器及具有第2端子的电容器，且所述电源电路构成为：
对所述第1端子施加第1电压，使用所述第1电压生成至少1个第2电压，将所述至少1个第2电压供给到所述非易失性存储器，
使用所述第1电压生成第3电压，并将所述第3电压施加到所述第2端子，由此，对所述电容器进行能量充电，
在第3端子的电压在第1阈值电压以下且所述第2端子的电压高于第2阈值电压的情况，继续所述电容器的充电，并且将基于所述电容器的能量的第4电压供给至所述第1端子，
在所述第2端子的电压成为所述第2阈值电压以下的情况，停止所述电容器的充电，将基于所述电容器的能量的第5电压供给至所述第1端子，
所述第3电压高于所述第1电压，且
所述第2阈值电压高于所述第1阈值电压。
10.根据权利要求9所述的电源电路，其特征在于还包括：
第1转换器，将所述第2端子的电压降压；以及
二极管，电连接于所述第1转换器的输出端子以及所述第1端子；且
所述二极管包括：电连接于所述输出端子的阳极、及电连接于所述第1端子的阴极。
11.根据权利要求10所述的电源电路，其特征在于：
包括将所述第1电压升压到所述第3电压的第2转换器，
所述第2端子连接于所述第2转换器的输出端子，且
在所述第2端子的电压成为所述第2阈值电压以下的情况下，使所述第2转换器的升压动作停止。
CN202110219423.2A 2020-09-18 2021-02-26 存储器系统及电源电路 Pending CN114203243A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020157520A JP2022051181A (ja) 2020-09-18 2020-09-18 メモリシステム及び電源回路
JP2020-157520 2020-09-18

Publications (1)

Publication Number Publication Date
CN114203243A true CN114203243A (zh) 2022-03-18

Family

ID=80645736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110219423.2A Pending CN114203243A (zh) 2020-09-18 2021-02-26 存储器系统及电源电路

Country Status (4)

Country Link
US (1) US11495290B2 (zh)
JP (1) JP2022051181A (zh)
CN (1) CN114203243A (zh)
TW (1) TWI793536B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI808531B (zh) * 2021-11-10 2023-07-11 群聯電子股份有限公司 切換式供電模組與記憶體儲存裝置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100215760B1 (ko) * 1995-06-30 1999-08-16 윤종용 과전류에대하여안정한반도체메모리장치의리던던시디코더회로
KR100673901B1 (ko) * 2005-01-28 2007-01-25 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치
JP6384306B2 (ja) * 2014-12-16 2018-09-05 Tdk株式会社 電源回路及びこれを備えるフラッシュメモリシステム並びに電源回路の制御方法
CN106602865B (zh) * 2016-12-26 2019-10-25 中国电子科技集团公司第十一研究所 一种储能电容充电电路及脉冲激光电源
US10692581B2 (en) * 2017-01-18 2020-06-23 Microchip Technology Incorporated Circuits for bleeding supply voltage from a device in a power down state
TWI629687B (zh) 2017-05-22 2018-07-11 宜鼎國際股份有限公司 具備異常電源保護的快閃記憶體裝置
US20190324859A1 (en) 2018-04-20 2019-10-24 Cnex Labs, Inc. Method and Apparatus for Restoring Data after Power Failure for An Open-Channel Solid State Drive
US11175713B2 (en) 2018-07-27 2021-11-16 Intel Corporation Fault tolerance for power loss imminent circuitry failure
TWI670601B (zh) * 2018-07-30 2019-09-01 慧榮科技股份有限公司 斷電保護方法及系統
CN110333828B (zh) * 2019-07-12 2023-07-07 四川虹美智能科技有限公司 Eeprom数据存储方法、控制器以及系统

Also Published As

Publication number Publication date
US20220093173A1 (en) 2022-03-24
TWI793536B (zh) 2023-02-21
JP2022051181A (ja) 2022-03-31
TW202213108A (zh) 2022-04-01
US11495290B2 (en) 2022-11-08

Similar Documents

Publication Publication Date Title
US8479032B2 (en) Systems, methods and devices for regulation or isolation of backup power in memory devices
US9235245B2 (en) Startup performance and power isolation
US8724422B1 (en) System and method for charging back-up charge storage element for data storage device using spindle phase switching elements
TWI754871B (zh) 記憶體系統及電源電路
US9483096B2 (en) Host interface of a memory device supplied with regulated or non-regulated power based on operating mode of the memory device
KR20170028096A (ko) 보조 전원 검사 방법 및 이를 적용한 전자 장치
US9984762B1 (en) Cascaded E-fuse switch circuits to control data backup in a storage device
US10802562B2 (en) Memory system and control method of memory system
US20200301495A1 (en) Electronic device and information recording method of electronic device
US11404906B1 (en) Power failure protection system for solid state drives
US11495290B2 (en) Memory system and power supply circuit with power loss protection capability
US11257548B2 (en) Memory system
US10656692B2 (en) Memory system
CN116129951A (zh) 一种ssd的电源控制装置、ssd及服务器
CN115602206A (zh) 存储系统、控制方法和电源控制电路
JP2021082100A (ja) フラッシュメモリシステム
US11804272B2 (en) Memory system and storage system
CN113985996B (zh) 切换式供电模块与存储器存储装置
TWI834118B (zh) 記憶體系統及記憶體系統的控制方法
KR102627594B1 (ko) 복수의 입력 전압에 기초하여 전압을 출력하는 전자 회로
US20230091384A1 (en) Memory system and control method of memory system
WO2023106146A1 (ja) 充電システム、バックアップ電源システム、及び移動体
CN114649006A (zh) 存储系统以及控制方法
JP2023104630A (ja) 電源遮断保護回路、電源遮断保護コントローラ、データ記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination