CN114175167A - 具有电路定位机构的设备 - Google Patents

具有电路定位机构的设备 Download PDF

Info

Publication number
CN114175167A
CN114175167A CN202080053906.3A CN202080053906A CN114175167A CN 114175167 A CN114175167 A CN 114175167A CN 202080053906 A CN202080053906 A CN 202080053906A CN 114175167 A CN114175167 A CN 114175167A
Authority
CN
China
Prior art keywords
layer
circuit
location identifier
memory
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080053906.3A
Other languages
English (en)
Inventor
I·拉维
C·王
W·B·巴特勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114175167A publication Critical patent/CN114175167A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种设备包含：衬底；电路组件，其安置在所述衬底上；以及位置标识符层，其在所述电路之上，其中所述位置标识符层包含用于表示所述设备内的所述电路组件的物理位置的一或多个区段标签。

Description

具有电路定位机构的设备
技术领域
所公开的实施例涉及设备，且尤其是涉及具有电路定位机构的电子设备。
背景技术
电子设备(例如基于硅的装置)经常会经历可在制造期间、在测试期间和/或在部署之后形成的电路缺陷。举例来说，经常被提供为计算机或其它电子装置中的内部半导体集成电路和/或外部可移除式装置的存储器装置可包含有缺陷的存储电路(例如存储器胞元(memory cell))。虽然可存在不同类型的存储器，例如易失性和非易失性存储器，但可不管类型如何都会出现有缺陷的存储电路。举例来说，包含随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和/或同步动态随机存取存储器(SDRAM)的易失性存储器可包含有缺陷的存储器晶体管。此外，例如快闪存储器(例如NAND和NOR)、相变存储器(PCM)、电阻性随机存取存储器(RRAM)和/或磁性随机存取存储器(MRAM)的非易失性存储器可包含有缺陷的浮动栅极晶体管和/或其它电路单元。因为此类电路缺陷可不利地影响其它无缺陷的电路，所以通常在设备的部署之前定位和补救/移除电路缺陷。
图1A是常规硅装置100(“装置100”)的示意性横截面图。装置100包含硅衬底102和电路组件层106，电路组件层106包含电子电路组件(例如晶体管)。装置100进一步包含连接到电子电路组件并向/从电子电路组件路由电信号的一或多个金属层(例如底部金属层104和/或顶部金属层106)。装置100还包含安置在电路组件层106和金属层之间的一或多个绝缘层110(例如氧化物材料)。因此，绝缘层110提供电路组件和金属层之间的限制连接，且以其它方式将电路的其它部分与金属层电绝缘。装置100可包含钝化层112，钝化层112在硅衬底102上方形成顶表面且保护金属层和/或电路组件层106中的一或多者免受外部环境影响/使所述一或多者与外部环境隔绝。
为了示出常规设计，图1B是硅装置(例如装置100)的一部分的示意性俯视图，图1C是常规顶部金属层(例如顶部金属层106)的俯视图，图1D是包含有缺陷的电路的硅装置的一部分的俯视图，图1E是示出包含有缺陷的电路的硅装置的示例性显示，且图1B是包含表面缺陷的硅装置的一部分的俯视图。共同参看图1A到1F，装置100可包含一或多个有缺陷的电路120，例如非预期的短路、出故障的晶体管等等。然而，定位有缺陷的电路120通常是基于其它电路连接件，这些电路连接件可为重复的和/或数量众多的。作为说明性示例，当装置100是存储器装置时，归因于众多个别胞元的重复布置，存储电路(例如存储器阵列)中的有缺陷的电路120可能难以定位。可通过沿着一个方向计数第一组标记122(例如字线标记/连接件)并沿着正交方向计数第二组标记124(例如位线标记/连接件)来定位有缺陷的电路120。如所陈述，归因于存储器胞元的极大数目和电路连接件的重复性质，此类计数是困难的且常常是错误的。
顶部金属层106可进一步使定位有缺陷的电路120的努力复杂化。顶部金属层106可包含重复图案，例如网状图案或蜿蜒图案，如图1C到1D中所示出，它们进一步引入了增加在定位有缺陷的电路120方面的困难的重复图案。顶部金属层106可在视觉检验期间和/或在使用处理工具(例如显微镜、激光/x射线/紫外光相机等等)查看装置100时是可查看的。举例来说，顶部金属层106可在电路查看器显示器150(例如发射显微镜图像)中被看到。归因于如图1E中所展示的顶部金属层106的同时呈现的重复图案，识别/参考电路查看器显示器150上显示的潜在故障位置152(例如热点)可能是困难的。类似地，重复图案使得难以定位/参考可在顶部金属层106中/上方/下方的表面缺陷132，如图1F中所展示。
附图说明
图1A是硅装置的示意图。
图1B是硅装置的一部分的示意性俯视图。
图1C是常规顶部金属层的俯视图。
图1D是包含有缺陷的电路的硅装置的一部分的俯视图。
图1E是示出包含有缺陷的电路的硅装置的一部分的示例性显示。
图1F是包含表面缺陷的硅装置的一部分的俯视图。
图2A是根据本技术的实施例而配置的设备的框图。
图2B是根据本技术的实施例而配置的集成电路装置的示意图。
图3A是根据本技术的实施例的设备的一部分的示意性俯视图。
图3B是根据本技术的实施例的图3A中所展示的片段3B的详细视图。
图3C是根据本技术的实施例的图3B中所展示的片段3C的详细视图。
图4是示出根据本技术的实施例的设备的一部分的表面特性的俯视图。
图5是示出根据本技术的实施例的设备的一部分的显示。
图6是示出制造根据本技术的实施例的设备的示例性方法的流程图。
图7是包含根据本技术的实施例的设备的系统的示意图。
具体实施方式
如下文更详细地所描述，本文中所公开的技术涉及电子设备、具有电子设备的系统，以及用于在其中定位电路的相关方法。所述设备包含提供用于定位所述设备内的电路组件的参考的位置标识符层。在一些实施例中，位置标识符层可为包含重复图案的金属层，例如包含边界(例如金属部分)和狭槽(例如由边界包围的区域/空间)的金属网状物。位置标识符层可包含用于标记和识别设备内的物理位置的区段标签，例如符号、字母和/或数字。换句话说，区段标签可为可充当识别对应区域/区的标记的易辨认的写入物或图案。在一些实施例中，可通过根据预定图案而用填充物(例如虚设填充物和/或氧化物材料)填充选择狭槽来形成区段标签。剩余狭槽可保持未填充或其可填充有不同填充物材料(例如不同氧化物材料)。
出于说明性目的，将在包含一或多个二维(2D)存储器阵列的快闪存储器装置的上下文中描述所述设备。然而，应理解，本文中所公开的技术可在其它上下文/实施例中实施，例如针对非存储器装置(例如处理器或逻辑装置)和/或其它存储器装置(例如易失性存储器装置和/或磁性存储器装置)。
图2A是具有根据本技术的实施例而配置的设备(例如存储器装置200)的系统201的框图。如所展示，存储器装置200包含主存储器202(例如NAND快闪存储器、NOR快闪存储器、硫族化物PCM等等)和控制器206，控制器206将主存储器202可操作地耦合到主机装置208(例如上游中央处理单元(CPU))。主存储器202包含多个存储器区或存储器单元220，其各自包含多个存储器胞元222。存储器单元220可为个别存储器裸片、单个存储器裸片中的存储器平面、与硅穿孔(TSV)竖直地连接的存储器裸片堆叠，或其类似者。举例来说，在一个实施例中，存储器单元220中的每一者可由半导体裸片形成且与其它存储器单元裸片一起布置在单个装置封装(未展示)中。在其它实施例中，多个存储器单元220可共同位于单个裸片上和/或横越多个装置封装而分布。存储器胞元222可包含例如经配置以持久地或半持久地存储数据的浮动栅极、电荷阱、相变存储元件、铁电存储元件、磁阻存储元件和/或其它合适存储元件。主存储器202和/或个别存储器单元220还可包含其它电路组件(未展示)，例如多路复用器、解码器、缓冲器、读取/写入驱动器、地址寄存器、寄存器中的数据输出/数据等等，其用于对存储器胞元222进行存取和/或编程(例如写入)，以及其它功能性，例如用于处理信息和/或与控制器206通信。
存储器胞元222可被布置成行224(例如各自对应于字线)和列226(例如各自对应于位线)。每一字线可包含一或多个存储器页，这取决于所述字线的存储器胞元222经配置以存储的数据状态的数目。举例来说，其中每一存储器胞元222经配置以存储两个数据状态中的一者的存储器胞元222的单个字线(例如经配置以各自存储一个位的SLC存储器胞元)可包含单个存储器页。替代地，其中每一存储器胞元222经配置以存储四个数据状态中的一者的存储器胞元222的单个字线(例如经配置以各自存储两个位的MLC存储器胞元)可包含两个存储器页。此外，存储器页可交错，使得其中每一存储器胞元222经配置以存储两个数据状态中的一者的包括存储器胞元222的字线(例如SLC存储器胞元)可跨越两个存储器页，呈“偶奇位线架构”，其中单个字线的奇数列226中的所有存储器胞元222被分组为第一存储器页，且同一字线的偶数列226中的所有存储器胞元222被分组为第二存储器页。当在其中每一存储器胞元222经配置以存储较大数目个数据状态的存储器胞元222的字线(例如经配置为MLC、TLC、QLC等等的存储器胞元)中利用偶奇位线架构时，每字线的存储器页数目可甚至更高(例如4、6、8等等)。
每一列226可包含连接到共同源极的串联耦合的存储器胞元222的串。每一串的存储器胞元222可串联连接在源极选择晶体管(例如场效应晶体管)和漏极选择晶体管(例如场效应晶体管)之间。源极选择晶体管通常可耦合到源极选择线，且漏极选择晶体管通常可耦合到漏极选择线。
在其它实施例中，存储器胞元222相比于所示出实施例中所展示的那些可以不同类型的层次和/或群组进行布置。另外，尽管出于说明目的而在所示出实施例中被展示为具有特定数目个存储器胞元、行、列、块和存储器单元，但存储器胞元、行、列、块和存储器单元的数目可变化，且在其它实施例中，可在比例上大于或小于所示出示例中所展示的数目。举例来说，在一些实施例中，存储器装置200可包含仅一个存储器单元220。替代地，存储器装置200可包含2个、3个、4个、8个、20个或更多个(例如26个、32个、64个或更多个)存储器单元220。尽管存储器单元220在图2中被展示为各自包含两个存储器块228，但在其它实施例中，每一存储器单元220可包含1个、3个、4个、8个或更多个(例如26个、32个、64个、200个、228个、256个或更多个存储器块)。在一些实施例中，每一存储器块228可包含例如215个存储器页，且块内的每一存储器页可包含例如212个存储器胞元222(例如“4k”页)。
控制器206可为微控制器、专用逻辑电路系统(例如现场可编程门阵列(FPGA)、专用集成电路(ASIC)等等)或其它合适处理器。控制器206可包含经配置以执行存储在存储器中的指令的处理器230。在所示出示例中，控制器206的存储器包含嵌入式存储器232，嵌入式存储器232经配置以执行用于控制存储器装置200的操作的各种过程、逻辑流程和例程，包含管理主存储器202并处置存储器装置200和主机装置208之间的通信。在一些实施例中，嵌入式存储器232可包含存储例如存储器指针、所提取数据等等的存储器寄存器。嵌入式存储器232可包含用于存储存储器寄存器的易失性和/或非易失性存储器(例如DRAM、SRAM、NAND、NOR、PCM)，且还可包含只读存储器(ROM)(例如用于存储微码)。尽管在图2中所阐述的示例中，存储器装置200已被示出为包含控制器206，但在本技术的另一实施例中，存储器装置可不包含控制器，且可代替地依赖于外部控制(例如由外部主机提供，或由与存储器装置分离的处理器或控制器提供)。
在操作中，控制器206可对主存储器202的各种存储器区进行直接写入或以其它方式编程(例如擦除)，例如通过写入到存储器页和/或存储器块228的群组。在基于NAND的存储器中，写入操作常常包含以特定数据值(例如具有逻辑0或逻辑1的值的数据位串)对选定存储器页中的存储器胞元222进行编程。擦除操作类似于写入操作，只是擦除操作将整个存储器块228或多个存储器块228重置为相同数据状态(例如逻辑1)除外。
控制器206经由主机装置接口210与主机装置208通信。在一些实施例中，主机装置208和控制器206可经由串行接口通信，所述串行接口是例如串行附接SCSI(SAS)、串行AT附接(SATA)接口、外围组件互连高速(PCIe)或其它合适接口(例如并行接口)。主机装置208可将各种请求(呈例如数据包或数据包流的形式)发送到控制器206。请求可包含用于写入、擦除、返回信息和/或用于执行特定操作(例如TRIM操作)的命令。请求还可包含指示条件改变(例如功率损耗事件)的中断或另一命令，其可触发功率损耗算法的实施方案。
主机装置208可为能够利用存储器进行信息的临时或持久存储的若干电子装置中的任一者，或其组件。举例来说，主机装置208可为计算装置，例如桌上型或便携式计算机、服务器、手持式装置(例如移动电话、平板计算机、数字读取器、数字媒体播放器)或其某一组件(例如中央处理单元、协处理器、专用存储器控制器等等)。主机装置208可为联网装置(例如交换机、路由器等等)，或数字图像、音频和/或视频的记录器，车辆，电器，玩具，或若干其它产品中的任一者。在一个实施例中，主机装置208可直接连接到存储器装置200，但在其它实施例中，主机装置208可间接连接到存储器装置200(例如经由网络连接或经由中介装置)。
系统201和/或设备的各种部分可使用集成电路装置进行实施。图2B是根据本技术的实施例而配置的集成电路装置250(“装置250”)的示意性横截面图。装置250可具有衬底252和电路组件层256，电路组件层256可包含电子电路组件(例如晶体管、电阻器、电容器等等)。装置250可进一步包含耦合到电子电路组件(例如电路组件层256内的组件)并向/从电子电路组件路由电信号的一或多个金属层254。装置250还包含安置在电路组件层256和金属层254之间的一或多个绝缘层260(例如氧化物材料)。因此，绝缘层260提供电路组件和金属层254之间的限制电连接，且以其它方式将电路的其它部分与金属层电绝缘。装置250可包含钝化层262，钝化层262在硅衬底252上方形成顶表面，其保护装置250免受外部环境影响/使装置250与外部环境隔绝。
如下文详细地所描述，装置250可包含位置标识符层270，位置标识符层270包含识别装置250的不同物理位置和/或区域的视觉标记/指示符(即区段标签272)。区段标签272可包含写入在位置标识符层270上的符号、字母、数字或其组合。位置标识符层270可沿着水平平面延伸，且区段标签272中的每一者可识别沿着水平平面的唯一位置/区域。因此，区段标签272可用于提供用于定位和/或识别装置250的一或多个电路组件和/或其它物理方面(例如缺陷)的视觉参考。在一些实施例中，区段标签272可替换字线标记作为用于定位和/或识别电路组件或其它物理特征的视觉参考。
在一些实施例中，位置标识符层270可为金属层，例如顶部金属层或不同内部金属层。举例来说，位置标识符层270可包含电功能金属层(例如顶部金属层)，电功能金属层耦合到功能电路(例如电路组件层256内的电路系统组件)并向功能电路路由电信号和/或提供参考电压连接，例如供电电压和/或接地。此外，位置标识符层270对于电连接可为非功能的。在其它实施例中，位置标识符层270可包含其它非金属材料，例如氧化物或聚合物材料。在一些实施例中，位置标识符层270可为具有重复图案(例如网状图案)的平面结构，重复图案形成由位置标识符层270的材料(例如金属和/或导电材料)包围的狭槽。在一些实施例中，如下文详细地所描述，区段标签272可基于例如用虚设填充物填充狭槽而形成，以示出/形成符号、字母等等。虚设填充物可包含氧化物材料，其用于区段标签272而不一定提供其它(例如囊封和/或保护性)功能。在一些实施例中，狭槽的尺寸(例如长度和/宽度)可小于100μm。作为说明性示例，狭槽可具有长度为4μm且宽度为1μm的矩形形状。
出于说明性目的，关于图2的主存储器202(例如图2的存储器单元220和其中的图2的存储器胞元222)描述位置标识符层270。然而，应理解，位置标识符层270可与用于定位其它电路(例如控制器206、逻辑电路等等)的标记/指示符重叠并提供所述标记/指示符。举例来说，区段标签272可放置在装置250中的缓冲器、放大器、逻辑门、迹线等等上方、下方和/或邻近。
图3A是根据本技术的实施例的设备(例如装置250)的一部分的示意性俯视图。如上文所描述，装置250可包含横越装置250沿着水平方向延伸的位置标识符层270。在一些实施例中，位置标识符层270可包含横越位置标识符层270遵循一或多个图案的区段标签272。举例来说，区段标签272可包含沿着对应方向(例如沿着宽度和/或长度)递增的字母和/或数字。如图3A中所示出，区段标签272可包含沿着第一方向递增的数字和沿着正交于第一方向的第二方向递增的字母。
如上文所描述，位置标识符层270可包含可用于描述沿着水平方向的位置/区域的区段标签272。举例来说，位置标识符层270可用于识别装置250上的一或多个目标电路302(例如有缺陷的电路/组件)的物理位置。对于图3A中所示出的示例，目标电路302的位置在区域‘AC66’和/或其中的第一个‘6’之上/之下。因此，与上文所描述的常规装置相比，区段标签272可提供较简单/高效的定位机构，由此减少了在定位电路方面的潜在用户误差。举例来说，区段标签272可减少或消除指定目标电路302的位置所必要的任何计数(例如针对字线和/或位线)。此外，区段标签272可提供用于定位和/或识别目标电路302和/或与电路系统内的重复(基于例如具有类似或匹配形状、类型、布置和/或间距的一组组件)部分(例如图2A的存储器胞元222)相关联的缺陷的高效机构。
为了示出区段标签272的示例性细节，根据本技术的实施例，图3B是图3A中所展示的片段3B的详细视图，且图3C是图3B中所展示的片段3C的另一详细视图。共同参看图3B和3C，图2B的位置标识符层270可包含宏胞元310，宏胞元310各自包含位置标识符层270中的唯一区或区域，例如横越位置标识符层270的横向平面/表面。宏胞元310中的每一者可对应于区段标签272中的一者。
在一些实施例中，位置标识符层270可包含具有网状设计的金属层/结构或其部分。举例来说，位置标识符层270可包含界定狭槽314的边界312(例如金属连接件)。因此，区段标签272可基于根据预定图案用标识符填充物320(例如虚设填充物)填充一组狭槽314而形成，以示出/写入对应符号、字母和/或数字。换句话说，区段标签272中的每一者可包含对应宏胞元310内的一组狭槽314，狭槽314填充有虚设填充物以形成或显示唯一一组字母、数字和/或符号。因此，区段标签272可提供用于识别和/或定位对应区/区域的视觉参考，对应区/区域包含装置250内的任何电路系统组件和/或物理特性(例如缺陷)。在一些实施例中，狭槽314的其它实例可保持未填充或填充有不同材料。在一些实施例中，标识符填充物320可具有至少一个物理特性，例如密度、颜色和/或组成物。
在一些实施例中，狭槽314可对应于沿着平面(例如装置250的横向/水平表面)的标签像素330和/或相关联坐标。可使用标签像素330示出区段标签272的符号、字母和/或数字，这类似于如何在数字显示器上展示符号、字母和/或数字。举例来说，标签像素330中的每一者可在由区段标签272表示的区域中包含狭槽314中的一或多者的集合(例如如图3C中所示出的4个狭槽乘4个狭槽)。标签像素330中的每一者可根据其在所表示区域和/或位置标识符层270内的相对位置而被识别(例如编号和/或根据坐标系统)。一组标签像素330可填充有标识符填充物320以形成/展示对应区段标签272的符号、字母和/或数字。在一或多个实施例中，狭槽314中的一或多者可在标签像素330中的每一者中被标记(经由例如具有例如颜色、密度、组成物等等的不同视觉特性的不同类型的填充物，或通过使狭槽保持未填充)以用于视觉上识别对应像素。换句话说，像素330中的每一者可包含可用于视觉上识别对应像素的边界的标记。因此，标签像素330可用于定位目标电路。
为了示出相对于区段标签272的示例性缺陷，图4是示出根据本技术的实施例的设备(例如装置250)的一部分的表面特性的俯视图。装置250可包含在图2B的位置标识符层270上和/或在位置标识符层270上方/下方的一或多个结构中的非预期的缺陷402。举例来说，装置250可包含在顶部金属层、图2B的钝化层262、图2B的绝缘层260、图2B的电路组件层256等等上的缺陷402。
在一些实施例中，在用或不用放大透镜/设备的情况下，缺陷402为人类检验者可视。在一些实施例中，缺陷402可由检测具有可见光谱中的波长的光波的相机捕获。在查看缺陷402时，区段标签272可被看到为邻近于缺陷402和/或与缺陷402重叠。因此，人类检验者可识别出缺陷402位于对应于邻近/重叠区段标签272和/或标签像素330的一或多个区中。因此，与常规设计(例如图1F)相比，区段标签272和/或标签像素330为人类检验者提供改进的定位机构。
为了进一步示出相对于区段标签272的示例性缺陷，图5是示出根据本技术的实施例的设备的一部分的显示。在一些实施例中，图2B的装置250可使用例如发射显微镜、激光成像装置、基于x射线的成像器、基于红外线的成像器等等的分析工具进行检查。分析工具可基于检测信号(例如光波)传播通过装置250和/或反射离开其中的一或多个部分而检测和/或可视化装置250中的内部缺陷502。举例来说，分析工具可基于检测到热(即辐射/反射的红外信号)而在装置250内显示热点和/或电短路。
除了检测/可视化内部缺陷502之外，分析工具还可同时描绘区段标签。由于区段标签272包含不同于图3C的其它周围狭槽314的图3C的标识符填充物320，故与周围狭槽314相比，检测信号的传播/反射可针对区段标签272被不同地影响。因此，分析工具可检测和可视化区段标签272和周围区之间的区别以及内部缺陷502。因此，与常规设计(例如图1D和/或图1E)相比，包含标识符填充物320的区段标签272提供用于定位内部缺陷502的改进的定位机构。
图6是示出制造根据本技术的实施例的设备(例如图2A的存储器装置200、其部分，和/或图2B的装置250)的示例性方法600的流程图。方法600可包含用于制造包含图2B的位置标识符层270的设备的过程，位置标识符层270在其中具有图2B的区段标签272。
在框602处，可提供衬底(例如图2B的衬底252)以用于制造设备。衬底可包含半导体材料(例如基于硅的材料)和/或芯材料(例如陶瓷、玻璃和/或环氧材料)，例如用于PCB。
在框604处，可形成金属层(例如图2B的金属层254)。在框606处，可形成电路层(例如图2B的电路组件层256)。在一些实施例中，形成电路层可包含：提供一或多个绝缘层(例如图2B的绝缘层260)，如框608处所示出；和/或提供电路系统(例如电路组件层256中的组件，例如晶体管、电阻器、电容器等等)，如框610处所示出。在一些实施例中，框604到610可包含沉积材料(例如绝缘材料、掺杂材料和/或导电/金属材料)、移除材料(经由例如蚀刻和/或化学机械平坦化)，和/或掺杂用于形成半导体装置和/或集成电路的区。在一些实施例中，框604到610可包含将电路系统组件附接到彼此和/或衬底。
在框612处，可在电路层之上附接标识层(例如图2B的位置标识符层270，例如金属网状物结构)。在一些实施例中，例如框614处所示出，可针对标识层产生标签(例如图2B的区段标签272)。举例来说，图3C的狭槽314的选择实例可填充有图3C的标识符填充物320以形成/显示区段标签272的数字、字母和/或符号。区段标签272的位置和/或狭槽314的经填充实例可对应于衬底252之上的电路系统组件和/或栅格系统的位置。在电路层之上附接标识层之前和/或之后，可实施用于用标识符填充物320填充狭槽314的过程。
在一些实施例中，例如框616处所示出，附接标识层可包含将标识层电耦合到电路系统组件中的一或多者。举例来说，电路层中的电路系统组件中的一或多者可直接连接到或直接接触金属网状物结构的一或多个部分。此外，电路系统组件中的一或多者和金属网状物结构可通过另一电路系统组件和/或导电结构(例如金属柱、硅穿孔(TSV)、导线等等)而耦合。因此，标识层可(经由例如回焊焊料和/或熔融金属结构或其部分)电耦合到电路层中的一或多个电路系统组件和/或参考电压(例如源电压或电接地)。
在框618处，可在标识层之上形成顶部钝化层(例如图2B的钝化层262、囊封物等等)。在一些实施例中，顶部钝化层的一或多个物理特性可不同于如上文所描述的区段标签272的填充物的物理特性。在一些实施例中，顶部钝化层可具有允许光通过以使得位置标识符层270中的区段标签272保持通过顶部钝化层可见的物理特性。在一些实施例中，顶部钝化层、衬底252和/或标识符填充物320可具有允许区段标签272通过顶部钝化层和/或衬底可见的物理特性，例如当通过分析工具查看电路组件层256时。
图7是根据本技术的实施例的包含存储器装置的系统的示意图。上文参考图2A到6所描述的前述存储器装置中的任一者可并入到无数较大和/或更复杂系统中的任一者中，所述系统的代表性示例是图7中示意性地展示的系统780。系统780可包含存储器装置700、电源782、驱动器784、处理器786和/或其它子系统或组件788。存储器装置700可包含大体上类似于上文参考图2A到6所描述的存储器装置的特征的特征，且可因此包含用于执行来自主机装置的直接读取请求的各种特征。所得系统780可执行广泛多种功能中的任一者，例如存储器存储、数据处理和/或其它合适功能。因此，代表性系统780可包含但不限于手持式装置(例如移动电话、平板计算机、数字读取器和数字音频播放器)、计算机、车辆、电器和其它产品。系统780的组件可容纳在单个单元中或遍及多个互连单元(例如通过通信网络)而分布。系统780的组件还可包含远程装置以及广泛多种计算机可读媒体中的任一者。
应注意，上文所描述的方法描述可能的实施方案，且可重新布置或以其它方式修改操作和步骤，且其它实施方案是可能的。此外，可组合来自所述方法中的两者或更多者的实施例。
本文中所描述的信息和信号可使用多种不同技术和科技中的任一者来表示。举例来说，可贯穿以上描述而参考的数据、指令、命令、信息、信号、位、符号和码片可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示。一些图式可将信号示出为单个信号；然而，所属领域的一般技术人员应理解，所述信号可表示信号的总线，其中总线可具有多种位宽度。
本文中所论述的装置，包含存储器装置，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等等的半导体衬底或裸片上。在一些情况下，衬底是半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或在另一衬底上的半导体材料的外延层。衬底的导电性或衬底的子区可通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂进行控制。掺杂可在衬底的初始形成或生长期间、通过离子植入或通过任何其它掺杂手段执行。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合进行实施。其它示例和实施方案在本公开和所附权利要求书的范围内。实施功能的特征还可物理上位于各种位置处，包含经分布使得功能的部分实施于不同物理位置处。
如本文中所使用，包含在权利要求书中，如项目列表(例如由例如“中的至少一者”或“中的一或多者”的短语结尾的项目列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即A和B和C)。此外，如本文中所使用，短语“基于”不应被认作对封闭式条件集合的参考。举例来说，在不脱离本公开的范围的情况下，被描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应被认作与短语“至少部分地基于”的方式相同。
从前述内容应了解，本文中已出于说明目的而描述了本发明的特定实施例，但可在不偏离本发明的范围的情况下进行各种修改。更确切地说，在前述描述中，论述了许多特定细节以提供对本技术的实施例的透彻且令人能够实现的描述。然而，相关领域的技术人员将认识到，可在没有特定细节中的一或多者的情况下实践本公开。在其它实例中，未展示或未详细地描述常常与存储器系统和装置相关联的熟知结构或操作，以避免混淆本技术的其它方面。一般来说，应理解，除了本文中所公开的那些特定实施例之外的各种其它装置、系统和方法可在本技术的范围内。

Claims (20)

1.一种设备，其包括：
衬底；
电路组件，其安置在所述衬底上；以及
位置标识符层，其在所述电路之上，其中所述位置标识符层包含：
平面网状物结构，其中具有狭槽，
一或多个区段标签，其对应于所述设备内的所述电路组件的物理位置，其中所述一或多个区段标签包括一或多组狭槽内的填充物材料。
2.根据权利要求1所述的设备，其中：
所述位置标识符层是金属网状物；且
所述填充物材料是虚设填充物。
3.根据权利要求2所述的设备，其中所述金属网状物是导电的且包括顶部金属层。
4.根据权利要求3所述的设备，其中所述顶部金属层电耦合到所述电路组件中的一或多者。
5.根据权利要求4所述的设备，其中所述顶部金属层经配置以向所述经耦合电路组件提供供电电压或接地连接。
6.根据权利要求1所述的设备，其中所述区段标签中的每一者(1)对应于包含所述位置标识符层中的唯一区的宏胞元，且(2)包含用于识别所述唯一区的唯一一组数字、字母、符号或其组合。
7.根据权利要求6所述的设备，其中所述狭槽中的一或多者对应于选择性地填充有所述填充物材料以提供所述唯一一组数字、字母、符号或其组合的像素。
8.根据权利要求7所述的设备，其中所述像素对应于用于进一步定位所述电路组件的坐标。
9.根据权利要求1所述的设备，其中：
所述电路组件布置在所述衬底的表面之上；且
所述平面网状物结构与所述表面重叠且平行于所述表面而延伸。
10.根据权利要求1所述的设备，其进一步包括：
顶部钝化层，其在所述位置标识符层之上；且
其中：
所述一或多个区段标签通过所述顶部钝化层是可见的。
11.根据权利要求10所述的设备，其中：
所述顶部钝化层包含第一材料；且
所述一或多个区段标签包含具有不同于所述第一材料的至少一个物理特性的第二材料。
12.根据权利要求11所述的设备，其中所述第二材料具有不同于所述第一材料的密度、颜色、组成物或其组合的密度、颜色、组成物或其组合。
13.根据权利要求10所述的设备，其中所述一或多个区段标签提供用于定位所述设备内的物理特征、缺陷或其组合的视觉参考。
14.根据权利要求1所述的设备，其中所述设备包括半导体装置。
15.根据权利要求14所述的设备，其中所述半导体装置是存储器装置。
16.一种制造设备的方法，所述方法包括：
提供衬底；
在所述衬底之上形成电路组件；以及
在所述电路组件之上附接位置标识符层，其中所述位置标识符层包含：
平面网状物结构，其中具有狭槽，以及
一或多个区段标签，其用于表示所述设备内的所述电路组件的物理位置。
17.根据权利要求16所述的方法，其进一步包括根据预定图案用填充物材料填充一组所述狭槽以形成所述一或多个区段标签。
18.根据权利要求16所述的方法，其中：
所述位置标识符层是金属网状物；且
附接所述位置标识符层包含将所述位置标识符层电耦合到所述电路组件中的一或多者。
19.根据权利要求16所述的方法，其进一步包括：
在所述衬底之上形成第一金属层；以及
在所述位置标识符层之上形成顶部钝化层；
其中：
所述位置标识符层包括顶部金属层；且
形成电路组件包含：
在所述第一金属层之上形成至少一个绝缘层，以及
在至少一个绝缘层之上形成所述电路组件，其中所述电路组件中的至少一者电耦合到所述第一金属层。
20.一种半导体装置，其包括：
衬底；
第一金属层，其在所述衬底之上；
电路层，其在所述第一金属层之上且电耦合到所述第一金属层，其中所述电路层包含沿着横向平面以重复图案布置的一组组件；
顶部金属层，其在所述电路层之上，其中所述顶部金属层包含：
网状物结构，其中具有狭槽，以及
填充物材料，其在一组所述狭槽内以用于在定位和识别所述电路层中的缺陷和/或组件时提供视觉参考；
顶部钝化层，其在所述顶部金属层之上；且
其中：
所述填充物材料通过所述顶部钝化层是可见的和/或可检测的。
CN202080053906.3A 2019-08-09 2020-05-19 具有电路定位机构的设备 Pending CN114175167A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/536,470 US11551777B2 (en) 2019-08-09 2019-08-09 Apparatus with circuit-locating mechanism
US16/536,470 2019-08-09
PCT/US2020/033656 WO2021029931A1 (en) 2019-08-09 2020-05-19 Apparatus with circuit-locating mechanism

Publications (1)

Publication Number Publication Date
CN114175167A true CN114175167A (zh) 2022-03-11

Family

ID=74499378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080053906.3A Pending CN114175167A (zh) 2019-08-09 2020-05-19 具有电路定位机构的设备

Country Status (5)

Country Link
US (3) US11551777B2 (zh)
EP (1) EP4011179A4 (zh)
JP (1) JP2022544180A (zh)
CN (1) CN114175167A (zh)
WO (1) WO2021029931A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11551777B2 (en) * 2019-08-09 2023-01-10 Micron Technology, Inc. Apparatus with circuit-locating mechanism

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5324808U (zh) * 1976-08-10 1978-03-02
US5369261A (en) * 1992-02-12 1994-11-29 Shamir; Harry Multi-color information encoding system
JPH099199A (ja) 1995-06-19 1997-01-10 Sony Corp 映像信号記録／再生装置
JPH0991999A (ja) * 1995-09-21 1997-04-04 Hitachi Ltd フェイルビットマップの表示方法
JP2000269293A (ja) 1999-03-18 2000-09-29 Fujitsu Ltd 半導体装置
US6506623B2 (en) * 2000-09-28 2003-01-14 Canon Kabushiki Kaisha Microstructure array, mold for forming a microstructure array, and method of fabricating the same
JP4564417B2 (ja) 2005-07-19 2010-10-20 富士通セミコンダクター株式会社 半導体装置及び短絡検出方法
KR100735528B1 (ko) * 2006-02-07 2007-07-04 삼성전자주식회사 반도체 소자 제조용 장비, 반도체 소자의 제조 방법,웨이퍼
US20080057677A1 (en) * 2006-09-06 2008-03-06 International Business Machines Corporation Chip location identification
US8595654B1 (en) * 2006-10-03 2013-11-26 Hrl Laboratories, Llc Semiconductor device coding using quantum dot technology
JP5184003B2 (ja) * 2007-08-28 2013-04-17 川崎マイクロエレクトロニクス株式会社 半導体集積回路およびダミーパターンの配置方法
US7790503B2 (en) 2007-12-18 2010-09-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device module
JP5324808B2 (ja) * 2008-03-31 2013-10-23 東レエンジニアリング株式会社 チップｉｄマーキング方法、チップｉｄマーキング装置及び半導体チップ
JP2010021349A (ja) * 2008-07-10 2010-01-28 Nec Electronics Corp 半導体記憶装置
US8492072B2 (en) * 2009-04-30 2013-07-23 Infineon Technologies Ag Method for marking objects
JP5744861B2 (ja) 2009-06-17 2015-07-08 ザ、リージェンツ、オブ、ザ、ユニバーシティー、オブ、ミシガン フラットパネルｘ線イメージャ内のフォトダイオード及び他のセンサ構造、並びに薄膜電子工学を利用したフラットパネルｘ線イメージャ内のフォトダイオード及び他のセンサ構造のトポロジー均一性の改善方法
US9136222B2 (en) * 2012-05-11 2015-09-15 GlobalFoundries, Inc. Chip identification pattern and method of forming
SG10201708537XA (en) * 2013-06-07 2017-11-29 Asti Holdings Ltd Systems and methods for automatically verifying correct die removal from film frames
DE102013213369B3 (de) 2013-07-09 2014-10-23 MTU Aero Engines AG Verfahren zur zerstörungsfreien Prüfung von Werkstückoberflächen
JP2015079848A (ja) * 2013-10-17 2015-04-23 シナプティクス・ディスプレイ・デバイス株式会社 表示装置駆動用半導体集積回路装置
US9564380B2 (en) * 2014-08-26 2017-02-07 Sandisk Technologies Llc Marker pattern for enhanced failure analysis resolution
KR102564805B1 (ko) * 2016-04-25 2023-08-10 에스케이하이닉스 주식회사 외부 및 내부 어드레스 마커들을 가진 이미지 센서
US10522326B2 (en) * 2017-02-14 2019-12-31 Massachusetts Institute Of Technology Systems and methods for automated microscopy
US20180269091A1 (en) * 2017-03-16 2018-09-20 Elenion Technologies, Llc Chip identification system
US10685166B1 (en) * 2018-06-29 2020-06-16 Cadence Design Systems, Inc. Methods, systems, and computer program products for implementing an electronic design with physical simulation using layout artwork
US11243121B2 (en) * 2018-12-20 2022-02-08 Xerox Corporation Indicator tags that exhibit color transition
US11101804B2 (en) * 2019-01-22 2021-08-24 Intel Corporation Fast memory for programmable devices
US11183266B2 (en) * 2019-06-26 2021-11-23 Micron Technology, Inc. Apparatuses and methods for repairing defective memory cells based on a specified error rate for certain memory cells
US11551777B2 (en) * 2019-08-09 2023-01-10 Micron Technology, Inc. Apparatus with circuit-locating mechanism

Also Published As

Publication number Publication date
US11967390B2 (en) 2024-04-23
US20240265990A1 (en) 2024-08-08
US20210043267A1 (en) 2021-02-11
US11551777B2 (en) 2023-01-10
JP2022544180A (ja) 2022-10-17
KR20220044325A (ko) 2022-04-07
EP4011179A4 (en) 2023-10-04
WO2021029931A1 (en) 2021-02-18
EP4011179A1 (en) 2022-06-15
US20230087823A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
US20240265990A1 (en) Apparatus with circuit-locating mechanism
US10346088B2 (en) Method and apparatus for per-deck erase verify and dynamic inhibit in 3d NAND
US9679663B2 (en) OTP cell with reversed MTJ connection
US9811267B1 (en) Non-volatile memory with intelligent temperature sensing and local throttling
US10115464B1 (en) Electric field to reduce select gate threshold voltage shift
US10691372B1 (en) Transistor threshold voltage maintenance in 3D memory
US9852803B2 (en) Dummy word line control scheme for non-volatile memory
CN107533859B (zh) 源极线布局与磁隧道结（mtj）存储器位单元中的存取晶体管接触布置的解耦以促进减小的接触电阻
US10204689B1 (en) Non-volatile memory with methods to reduce creep-up field between dummy control gate and select gate
US10665321B2 (en) Method for testing MRAM device and test apparatus thereof
US20170186731A1 (en) Solid state drive optimized for wafers
US10134479B2 (en) Non-volatile memory with reduced program speed variation
CN107810533A (zh) 使用位线缺陷信息解码数据
CN104685569B (zh) 关于存取存储器单元的分布式子块的设备及方法
CN111916139A (zh) 具有用户定义的加标记机制的存储器装置
US8374045B2 (en) Methods circuits devices and systems for operating an array of non-volatile memory cells
KR102720480B1 (ko) 회로 위치 지정 메커니즘이 있는 장치
US9236142B2 (en) System method and apparatus for screening a memory system
JP2020123009A (ja) 計算装置、シミュレーション支援装置、及びプログラム
US6560729B1 (en) Automated determination and display of the physical location of a failed cell in an array of memory cells
US20240282395A1 (en) Memory device and method of fabricating memory device
US11862260B2 (en) Audit techniques for read disturb detection in an open memory block
US11423993B2 (en) Bi-directional sensing in a memory
US20140119123A1 (en) Fault tolerant control line configuration
TW201642262A (zh) 改良非揮發性記憶體裝置之資料保留與讀取性能之方法與裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination