CN114171563B - 显示面板和显示装置 - Google Patents
显示面板和显示装置 Download PDFInfo
- Publication number
- CN114171563B CN114171563B CN202111444426.2A CN202111444426A CN114171563B CN 114171563 B CN114171563 B CN 114171563B CN 202111444426 A CN202111444426 A CN 202111444426A CN 114171563 B CN114171563 B CN 114171563B
- Authority
- CN
- China
- Prior art keywords
- terminal
- display
- binding
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 118
- 230000004888 barrier function Effects 0.000 claims description 23
- 239000010409 thin film Substances 0.000 claims description 9
- 230000004308 accommodation Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 183
- 239000010408 film Substances 0.000 description 19
- 238000005538 encapsulation Methods 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 239000002346 layers by function Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000005553 drilling Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 6
- 230000005525 hole transport Effects 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 239000003086 colorant Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- BLBNEWYCYZMDEK-UHFFFAOYSA-N $l^{1}-indiganyloxyindium Chemical compound [In]O[In] BLBNEWYCYZMDEK-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- -1 moisture Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Abstract
本申请提供一种显示面板和显示装置;该显示面板包括驱动背板以及阵列排布在驱动背板上的多个显示基板,每个所述显示基板包括第一衬底和设置在第一衬底上的多个第一绑定端子,显示基板通过第一绑定端子与驱动背板绑定以实现电连接,在显示基板和驱动背板的绑定区,第一衬底和第一绑定端子上设置有至少一个第一开孔,第一开孔贯穿第一衬底和第一绑定端子;在第一开孔内设置有桥接端子,第一绑定端子通过桥接端子与驱动背板电连接,且桥接端子与第一绑定端子的侧面电连接,以降低第一绑定端子与桥接端子的接触阻抗,进而提高了显示基板和驱动背板之间导通的可靠性,以缓解现有无边框拼接显示技术存在的显示屏与母板之间搭接不良问题。
Description
技术领域
本申请涉及显示技术领域,尤其涉及一种显示面板和显示装置。
背景技术
随着显示技术的不断发展,超大尺寸显示屏的应用越来越广泛,超大尺寸显示屏能够满足人们远距离观看、较大信息量显示等需求。出于成本的考虑,目前的超大尺寸显示屏通常采用拼接技术实现,即把多个子显示屏相互拼接形成超大尺寸显示屏。然而当多个显示屏拼接起来时,会在拼接处出现较大的黑色拼接缝隙,严重影响超大尺寸显示屏的显示品味。为了解决拼接处的黑色拼接缝隙,出现了无边框拼接显示技术,把多个显示屏相互拼接并绑定到母板上,该技术需在每个显示屏上设置绑定端子与母板绑定,而为了实现显示屏与母板之间的良好接触,可借助激光打孔把绑定端子下面的膜层去除以完全裸露出绑定端子,但长时间的激光打孔会损伤绑定端子,导致显示屏与母板之间出现搭接不良。
因此,现有无边框拼接显示技术存在的显示屏与母板之间搭接不良的问题需要解决。
发明内容
本申请提供一种显示面板和显示装置,以缓解现有无边框拼接显示技术存在的显示屏与母板之间搭接不良的技术问题。
为解决上述问题,本申请提供的技术方案如下:
本申请实施例提供一种显示面板,包括驱动背板以及与所述驱动背板电连接的显示基板,所述显示基板包括:
第一衬底,面向所述驱动背板设置;以及
多个第一绑定端子,设置于所述第一衬底远离所述驱动背板的一侧,所述显示基板通过所述第一绑定端子与所述驱动背板绑定以实现电连接;
其中,在所述显示基板和所述驱动背板的绑定区,所述第一衬底和所述第一绑定端子上设置有至少一个第一开孔,所述第一开孔贯穿所述第一衬底和所述第一绑定端子;在所述第一开孔内设置有桥接端子,所述第一绑定端子通过所述桥接端子与所述驱动背板电连接,且所述桥接端子与所述第一绑定端子的侧面电连接。
在本申请实施例提供的显示面板中,所述显示基板还包括设置在所述第一开孔内的辅助导电层,所述第一绑定端子通过所述辅助导电层与所述桥接端子电连接。
在本申请实施例提供的显示面板中,所述辅助导电层覆盖在所述第一开孔内的所述第一衬底和所述第一开孔内的所述第一绑定端子的表面上。
在本申请实施例提供的显示面板中,所述第一开孔的数量为多个。
在本申请实施例提供的显示面板中,多个所述第一开孔均匀排布在所述绑定区。
在本申请实施例提供的显示面板中,所述显示基板还包括:
第一阻隔层,覆于所述第一绑定端子和所述第一衬底上;
驱动电路层,设置于所述第一阻隔层上,包括多个薄膜晶体管和多条信号线,所述信号线与对应的所述第一绑定端子电连接;
像素电极,设置于所述驱动电路层上,并与对应的所述薄膜晶体管电连接;
像素定义层,覆于所述像素电极以及所述驱动电路层上,所述像素定义层具有第二开孔,所述第二开孔裸露出部分所述像素电极。
在本申请实施例提供的显示面板中,所述第一开孔还贯穿部分所述第一阻隔层。
在本申请实施例提供的显示面板中,所述像素定义层还具有第三开孔,所述第三开孔贯穿所述像素定义层、所述驱动电路层。
在本申请实施例提供的显示面板中,所述驱动背板面向所述显示基板的一侧设置有第二绑定端子,所述第二绑定端子与所述第一绑定端子电连接。
在本申请实施例提供的显示面板中,所述显示基板的数量为多个,多个所述显示基板阵列排布在所述驱动背板上。
本申请实施例还提供一种显示装置,其包括壳体和前述实施例其中之一的显示面板,所述壳体形成有容纳腔,所述显示面板设置在所述容纳腔内。
本申请的有益效果为:本申请提供的显示面板和显示装置中多个显示基板阵列排布在所述驱动背板上,每个所述显示基板包括第一衬底和设置在第一衬底上的多个第一绑定端子,显示基板通过所述第一绑定端子与所述驱动背板绑定以实现电连接,在所述显示基板和所述驱动背板的绑定区,所述第一衬底和所述第一绑定端子上设置有至少一个第一开孔,所述第一开孔贯穿所述第一衬底和所述第一绑定端子;在所述第一开孔内设置有桥接端子,所述第一绑定端子通过所述桥接端子与所述驱动背板电连接,且所述桥接端子与所述第一绑定端子的侧面电连接,以降低第一绑定端子与桥接端子的接触阻抗,进而提高了显示基板和驱动背板之间导通的可靠性,解决了现有无边框拼接显示技术存在的显示屏与母板之间搭接不良问题。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单介绍,显而易见地,下面描述中的附图仅仅是发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的显示面板的一种俯视结构示意图。
图2为本申请实施例提供的显示面板的部分剖面结构示意图。
图3为本申请实施例提供的显示基板的第一种部分剖面结构示意图。
图4为本申请实施例提供的显示基板的第二种部分剖面结构示意图。
图5为本申请实施例提供的显示基板的第三种部分剖面结构示意图。
图6为本申请实施例提供的显示基板的第四种部分剖面结构示意图。
图7为本申请实施例提供的显示基板的第五种部分剖面结构示意图。
图8为本申请实施例提供的显示基板的第六种部分剖面结构示意图。
图9为本申请实施例提供的显示装置的剖面结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示,用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本申请,而非用以限制本申请。在图中,结构相似的单元是用以相同标号表示。在附图中,为了清晰理解和便于描述,夸大了一些层和区域的厚度。即附图中示出的每个组件的尺寸和厚度是任意示出的,但是本申请不限于此。
请结合参照图1至图4,图1为本申请实施例提供的显示面板的一种俯视结构示意图,图2为本申请实施例提供的显示面板的部分剖面结构示意图,图3为本申请实施例提供的显示基板的第一种部分剖面结构示意图,图4为本申请实施例提供的显示基板的第二种部分剖面结构示意图。所述显示面板100包括驱动背板1以及阵列排布在所述驱动背板1上的多个显示基板2。每个所述显示基板2包括面向所述驱动背板1的一侧设置的第一衬底12、多个第一绑定端子11、第一阻隔层13。多个第一绑定端子11设置于所述第一衬底12远离所述驱动背板1的一侧,所述第一阻隔层13覆于所述第一绑定端子11和所述第一衬底12上。所述显示基板2通过所述第一绑定端子11与所述驱动背板1绑定以实现电连接。具体地,所述驱动背板1在对应每个所述显示基板2的所述第一绑定端子11处设置有第二绑定端子50,所述第二绑定端子50和所述第一绑定端子11电连接,进而使得所述显示基板2与所述驱动背板1电连接。
为了实现所述第一绑定端子11和所述第二绑定端子50的电连接,可采用激光打孔的方式剥离掉所述第一绑定端子11下面的所述第一衬底12,使所述第一绑定端子11裸露出来,以便于所述第一绑定端子11和所述第二绑定端子50电连接。但是在激光打孔时激光能量本身波动、第一绑定端子11的材料本身厚度差异导致的表面平整度问题,使得激光打孔时仅仅靠调整激光工艺参数很难控制只去除所述第一衬底12而不伤及所述第一绑定端子11。如若部分所述第一绑定端子11被打穿,会影响所述第一绑定端子11和所述第二绑定端子50之间的导通性能。而本申请的所述显示面板100能够解决所述第一绑定端子11受损后导致的上述问题。
具体地,在所述显示基板2和所述驱动背板1的绑定区,所述第一衬底12和所述第一绑定端子11上设置有至少一个第一开孔121,所述第一开孔121贯穿所述第一衬底12和所述第一绑定端子11以裸露出部分所述第一阻隔层13。在所述第一开孔121内设置有桥接端子10,所述第一绑定端子11通过所述桥接端子10与所述驱动背板1电连接,且所述桥接端子10与所述第一绑定端子11的侧面电连接,以使所述驱动背板1和所述显示基板2电连接,避免现有无边框拼接显示技术因激光打孔导致的显示屏与母板之间搭接不良问题。其中所述第一绑定端子11的侧面是指所述第一开孔121裸露出来的所述第一绑定端子11的截面,而所述桥接端子10与所述第一绑定端子11的侧面电连接是指所述桥接端子10直接或间接与所述第一绑定端子11的侧面接触实现的导电功能。
进一步地,为了降低第一绑定端子11与桥接端子10的接触阻抗,进而提高显示基板2和驱动背板1之间导通的可靠性,所述桥接端子10与所述第一绑定端子11的侧面电连接时,所述桥接端子10与所述第一绑定端子11的侧面需满足一定的接触面积,即需满足所述桥接端子10与所述第一绑定端子11的侧面有效接触。具体而言所述桥接端子10与所述第一绑定端子11的侧面有效接触是指所述桥接端子10直接或间接与所述第一绑定端子11的侧面接触的面积,至少不小于能够满足所述桥接端子10与所述第一绑定端子11之间电连接的阻抗需求的最小面积。
下面将具体阐述如何使所述桥接端子10与所述第一绑定端子11的侧面有效接触:
可选地,所述第一开孔121在所述第一绑定端子11上的正投影落在所述第一绑定端子11的范围内,使得所述第一开孔121的尺寸小于所述第一绑定端子11的尺寸。所述第一绑定端子11的截面形状包括圆形、方形等,当所述第一绑定端子11的截面形状为圆形时,所述第一绑定端子11的尺寸即是指所述第一绑定端子11的直径;当所述第一绑定端子11的截面形状为方形时,所述第一绑定端子11的尺寸即是指所述第一绑定端子11的边长。而所述第一开孔121尺寸的定义和所述第一绑定端子11相同,具体取决于所述第一开孔121的截面形状,而所述第一开孔121的截面形状与所述第一绑定端子11的截面形状相关。
具体地,所述第一开孔121的截面形状也包括圆形、方形等,当所述第一开孔121的截面形状为圆形时,所述第一开孔121的尺寸即是指所述第一开孔121的直径;当所述第一开孔121的截面形状为方形时,所述第一开孔121的尺寸即是指所述第一开孔121的边长。可以理解的是,当所述第一开孔121的截面形状为圆形时,所述第一开孔121的内表面更圆滑,如此把导电材料填充在所述第一开孔121内形成所述桥接端子10时,则更利于所述桥接端子10的制备。
进一步地,所述第一绑定端子11通过所述桥接端子10与所述第二绑定端子50电连接,当然可选地,所述桥接端子10与所述第二绑定端子50之间还可设置辅助桥接层112,以使所述桥接端子10与所述第二绑定端子50接触良好。其中,所述第一绑定端子11、所述第二绑定端子50可使用抗氧化性强且电阻率低的金属或合金制备,如MO、Al合金等,以保证所述第一绑定端子11的稳定性。而所述桥接端子10可由导电银浆填充在所述第一开孔121内形成,所述辅助桥接层112可由导电胶材或者金属等材料制备,以保证所述第一绑定端子11与所述第二绑定端子50连接的可靠性。
可选地,为了使所述桥接端子10与所述第一绑定端子11的侧面有效接触,可在所述第一开孔121内设置辅助导电层111,所述辅助导电层111的材料可与所述第一绑定端子11的材料相同。设置所述辅助导电层111的方式包括采用蒸镀工艺等。所述辅助导电层111至少覆盖所述第一开孔121内的所述第一绑定端子11和所述第一开孔121内裸露出的所述第一阻隔层13,或者所述辅助导电层111也可至少覆盖所述第一开孔121内的所述第一绑定端子11和所述第一开孔121内的所述第一衬底12,当然地,所述辅助导电层111还可覆盖所述第一开孔121内的所述第一绑定端子11、所述第一衬底12以及裸露的所述第一阻隔层13。
所述桥接端子10填充在所述第一开孔121内,与所述辅助导电层111接触,而所述辅助导电层111蒸镀在所述第一开孔121内,相当于与所述第一绑定端子11一体式设置,如此使得所述桥接端子10与所述第一绑定端子11的侧面通过间接接触实现电连接,且所述桥接端子10与所述第一绑定端子11的侧面有效接触的面积大大提升。其中所述桥接端子10与所述第一绑定端子11的侧面有效接触的面积即指所述桥接端子10与所述辅助导电层111的接触面积。
通过提升所述桥接端子10与所述第一绑定端子11的侧面有效接触的面积,进而能够降低所述桥接端子10与所述第一绑定端子11之间的阻抗,提高所述第一绑定端子11与所述第二绑定端子50的导电性能,进而提高所述显示基板2与所述驱动背板1绑定的稳定性。
所述驱动背板1与所述显示基板2绑定,用于给所述显示基板2提供各种驱动信号。具体地,所述驱动背板1上还设置有驱动芯片(图未示)等,所述第二绑定端子50与所述驱动芯片电连接,以把所述驱动芯片的驱动信号通过所述第一绑定端子11传输给对应的所述显示基板2。如此,通过把驱动芯片等外围电路设置在所述驱动背板1上,并在每个所述显示基板2上设置第一绑定端子11,使得所述显示基板2内的各所述信号线与所述第一绑定端子11电连接,并通过对应的所述第二绑定端子50连接到所述驱动芯片,实现信号的传递。从而每个所述显示基板2无需预留边框区域来设置驱动芯片以及各种绑定走线,使得多个所述显示基板2拼接后,相邻的所述显示基板2之间不会存在较大的拼接缝隙。
下面将具体阐述所述显示基板2的膜层结构:
可选地,所述显示基板2还包括依次层叠设置在所述第一阻隔层13上的第二衬底14、第二阻隔层15、缓冲层16、驱动电路层20、像素电极31以及像素定义层32。所述第一阻隔层13、所述第二阻隔层15以及所述缓冲层16均可由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)等无机材料形成,以防止不期望的杂质或污染物(例如湿气、氧气等)从所述第一衬底12、所述第二衬底14扩散至可能因这些杂质或污染物而受损的器件中。而所述第一衬底12和所述第二衬底14的材料包括聚酰亚胺(Polyimide,PI)等柔性薄膜材料。同时所述缓冲层16还可以提供平坦的顶表面,以利于在所述缓冲层16上制备其他膜层结构。当然地,本申请的显示基板2不限于此,本申请的显示基板2可包括更多或更少的衬底膜层以及阻隔膜层。
所述驱动电路层20设置于所述第一阻隔层13上,更具体地,所述驱动电路层20设置于所述缓冲层16上。所述驱动电路层20包括多个薄膜晶体管和多条信号线,所述信号线与对应的所述第一绑定端子11电连接。
可选地,所述驱动电路层20包括半导体层21、栅极绝缘层22、栅极层23、层间绝缘层24以及源漏极层25,所述半导体层21设置于所述缓冲层16上,所述半导体层21包括沟道区211以及位于所述沟道区211相对两侧的源极区212和漏极区213。所述栅极绝缘层22覆于所述半导体层21及所述缓冲层16上。所述栅极层23设置于所述栅极绝缘层22上,图案化所述栅极层23形成栅极231以及栅极扫描线232等其他信号线,所述栅极231与所述半导体层21的沟道区211对应设置,所述栅极扫描线232与对应的所述第一绑定端子11电连接。所述层间绝缘层24覆于所述栅极层23及所述栅极绝缘层22上。所述源漏极层25设置于所述层间绝缘层24上,图案化所述源漏极层25形成有源极251、漏极252以及数据线253等其他信号线,所述源极251和所述漏极252分别与对应的所述半导体层21的源极区212和漏极区213电连接,所述数据线253与对应的所述第一绑定端子11电连接。其中,所述驱动电路层20的多个所述信号线包括所述栅极扫描线232和所述数据线253,不同的所述信号线与不同的所述第一绑定端子11电连接。其中所述薄膜晶体管包括所述半导体层21、所述栅极231、所述源极251和所述漏极252。
具体地,所述层间绝缘层24图案化形成有第一过孔241,所述第一过孔241贯穿所述层间绝缘层24、所述栅极绝缘层22、所述缓冲层16、所述第二阻隔层15、所述第二衬底14、第一阻隔层13直至所述第一绑定端子11,以裸露出部分所述第一绑定端子11。所述数据线253通过所述第一过孔241与所述第一绑定端子11电连接,同时所述数据线253还与所述源极251或所述漏极252电连接,本申请以所述数据线253与所述源极251电连接为例说明。
进一步地,如图3所示,所述层间绝缘层24图案化还形成有第二过孔242和第三过孔243,所述第二过孔242和所述第一过孔241结构相同,即所述第二过孔242也贯穿所述层间绝缘层24、所述栅极绝缘层22、所述缓冲层16、所述第二阻隔层15、所述第二衬底14、所述第一阻隔层13直至所述第一绑定端子11,以裸露出部分所述第一绑定端子11。所述第三过孔243贯穿所述层间绝缘层24至所述栅极扫描线232,以裸露出部分所述栅极扫描线232。所述源漏极层25还包括与所述数据线253同层设置的信号转接线254,所述信号转接线254分别通过所述第二过孔242和所述第三过孔243与所述第一绑定端子11和所述栅极扫描线232电连接,以使所述栅极扫描线232与所述第一绑定端子11电连接。可以理解的是,所述栅极扫描线232和所述数据线253分别连接不同的所述第一绑定端子11。
进一步地,所述层间绝缘层24图案化还形成有多个第五过孔244,多个所述第五过孔244均贯穿所述层间绝缘层24以及所述栅极绝缘层22,以分别裸露出所述源极区212和所述漏极区213。所述源极251通过其中一个所述第五过孔244与所述源极区212电连接,所述漏极252通过另一个所述第五过孔244与所述漏极区213电连接。
需要说明的是,本申请中的“同层设置”是指在制备工艺中,将相同材料形成的膜层进行图案化处理得到至少两个不同的特征,则所述至少两个不同的特征同层设置。比如,本实施例的所述信号转接线254与所述数据线253由同一导电膜层进行图案化处理后得到,则所述信号转接线254与所述数据线253同层设置。
另外,本申请中所述驱动电路层20的多个所述信号线不限于所述数据线253和所述栅极扫描线232,多个所述信号线还可包括VSS、VDD电源线以及其他用于显示或非显示的各种信号线,且不同的所述信号线与不同的所述第一绑定端子11电连接,以获取不同的信号。比如,所述数据线253与对应的所述第一绑定端子11电连接,以获取源极驱动信号并提供给所述源极251;所述栅极扫描线232与对应的所述第一绑定端子11电连接,以获取栅极扫描信号并提供给所述栅极231。
同时为了给所述驱动电路层20提供平坦的表面,所述驱动电路层20还包括覆于所述源漏极层25以及所述层间绝缘层24上的平坦化层26。当然地,本申请中驱动电路层20的结构不限于本实施例示意的,本申请的驱动电路层20还可包括更多或更少的膜层,且各膜层的位置关系也不限于本实施例示意的,比如本申请的所述栅极层23还可采用双栅结构,且所述栅极层23还可位于所述半导体层21的下方,形成底栅结构。
可以理解的是,如图4所示,为了实现所述显示基板2的显示功能,所述显示基板2还包括设置在所述驱动电路层20上的发光功能层30,所述驱动电路层20用于给所述发光功能层30提供驱动电压,以使所述发光功能层30发光。而为了保护所述发光功能层30的可靠性,避免水氧入侵导致发光功能层30失效,所述显示基板2还包括封装层40。
具体地,所述发光功能层30包括像素电极31、像素定义层32、发光单元33以及阴极34。所述像素电极31设置于所述驱动电路层20上,并与对应的所述薄膜晶体管电连接。所述像素定义层32覆于所述像素电极31以及所述驱动电路层20上,所述像素定义层32具有第二开孔321,所述第二开孔321裸露出部分所述像素电极31。
更具体地,所述像素电极31设置在所述平坦化层26上,并通过所述平坦化层26的过孔与所述源极251或所述漏极252电连接,当然地,由于本实施例以所述数据线253与所述源极251电连接为例说明,则相对应地,本实施例以所述像素电极31与所述漏极252电连接为例说明。所述像素定义层32设置于所述像素电极31以及所述平坦化层26上,且所述像素定义层32图案化形成所述第二开孔321,所述第二开孔321裸露出部分所述像素电极31,以定义出发光单元33的设置区域。
所述发光单元33是由打印或蒸镀在所述像素定义层32的第二开孔321内的发光材料形成,不同颜色的发光材料形成不同颜色的发光单元33。比如发光单元33可以包括由红色发光材料形成的红色发光单元,由绿色发光材料形成的绿色发光单元,由蓝色发光材料形成的蓝色发光单元,红色发光单元发出红光,绿色发光单元发出绿光,蓝色发光单元发出蓝光。
所述阴极34覆盖所述发光单元33以及所述像素定义层32。所述发光单元33在所述像素电极31和所述阴极34的共同作用下发光,不同颜色的发光单元33发射不同颜色的光,进而实现所述显示基板2的像素显示。
可选地,所述像素电极31可以是透明电极或反射电极,如果所述像素电极31是透明电极,则所述像素电极31可以由例如氧化铟锡(ITO)、氧化铟锌(IZO)、ZnO或In2O3形成。如果所述像素电极31是反射电极,则所述像素电极31例如可以包括由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或它们的组合形成的反射层以及由ITO、IZO、ZnO或In2O3形成的层。然而,像素电极31不限于此,像素电极31可以由各种材料形成,并且也可以形成为单层或多层结构。
需要说明的是,所述像素电极31具体是采用透明电极还是反射电极需取决于所述显示面板100的出光方向,当显示面板100采用顶发光时,所述像素电极31可以是透明电极或反射电极,当然地,采用反射电极时能够提高发光单元33发出光线的利用率;当显示面板100采用底发光时,所述像素电极31采用透明电极,以提高光线的透过率。本实施例以所述显示面板100采用顶发光为例说明,如此,为了提高光线的透过率,所述阴极34需采用透明导电材料形成。例如所述阴极34可由ITO、IZO、ZnO或In2O3等透明导电氧化物(TransparentConductive Oxide,TCO)形成。
可选地,所述发光功能层30还可包括设置于所述发光单元33与所述像素电极31之间的空穴注入层(HIL)、空穴传输层(HTL);以及设置于所述发光单元33与所述阴极34之间的电子注入层(EIL)、电子传输层(ETL)。空穴注入层接收像素电极31传输的空穴,空穴经由空穴传输层传输至发光单元33,电子注入层接收阴极34传输的电子,电子经由电子传输层传输至发光单元33,空穴和电子在发光单元33位置结合后产生激子,激子由激发态跃迁至基态释放能量并发光。
所述封装层40覆盖所述发光功能层30,用于保护所述发光功能层30的发光单元33,避免水氧入侵导致发光单元33失效。可选地,所述封装层40可采用薄膜封装,比如所述封装层40可以为由第一无机封装层、有机封装层、第二无机封装层三层薄膜依次层叠形成的叠层结构或更多层的叠层结构。
在本实施例,所述显示面板100包括驱动背板1以及阵列排布在所述驱动背板1上的多个显示基板2,也即多个所述显示基板2相互拼接并绑定在所述驱动背板1上。每个所述显示基板2的多个信号线分别通过不同的所述第一绑定端子11与所述驱动背板1电连接,具体地,所述驱动背板1在对应每个所述显示基板2的所述第一绑定端子11处设置有第二绑定端子50,所述第二绑定端子50和所述第一绑定端子11电连接,进而使得所述显示基板2与所述驱动背板1电连接。
同时,在所述第一绑定端子11和所述第二绑定端子50的绑定区设置所述第一开孔121,并在所述第一开孔121内设置所述辅助导电层111,所述桥接端子10填充在所述第一开孔121内并与所述辅助导电层111接触,使得所述桥接端子10与所述第一绑定端子11的有效接触面积大大提升,进而能够降低所述桥接端子10与所述第一绑定端子11之间的阻抗,提高所述第一绑定端子11与所述第二绑定端子50的导电性能,进而提高所述显示基板2与所述驱动背板1绑定的稳定性,从而解决了现有无边框拼接显示技术存在的显示屏与母板之间搭接不良问题。
在一种实施例中,请结合参照图1至图5,图5为本申请实施例提供的显示基板的第三种部分剖面结构示意图。与上述实施例不同的是,所述第一开孔121的数量为多个,每个所述第一开孔121内均设置有桥接端子10,则所述桥接端子10的数量也为多个。可选地,多个所述第一开孔121的尺寸相同且多个所述第一开孔121均匀排布在所述绑定区。
具体地,当所述第一绑定端子11的厚度较薄时,所述桥接端子10与所述第一绑定端子11的接触面积不能满足所述桥接端子10与所述第一绑定端子11之间电性连接的阻抗需求。此时可通过在所述绑定区设置多个所述第一开孔121,且无需再在所述第一开孔121内蒸镀所述辅助导电层111,同样能够满足所述桥接端子10与所述第一绑定端子11的侧面有效接触的面积,进而满足所述桥接端子10与所述第一绑定端子11之间的电连接的阻抗需求。其中于本实施例而言,所述桥接端子10与所述第一绑定端子11的侧面有效接触的面积是指各个所述第一开孔121内,所述桥接端子10与所述第一绑定端子11的侧面直接接触的面积之和。
下面以所述第一绑定端子11的厚度为h,所述绑定区为边长为100微米的方形区域为例说明设置多个所述第一开孔121能够满足所述桥接端子10与所述第一绑定端子11之间电连接的阻抗需求的原理。当在边长为100微米(um)的方形绑定区域设置一个开孔时,桥接端子与第一绑定端子的接触面积S1=100*h*4=400hum2;当在边长为100微米的方形绑定区域设置多个所述第一开孔121,比如可以设置25个边长为10um的方形的所述第一开孔121,多个所述第一开孔121之间的孔间距为10um,所述桥接端子10与所述第一绑定端子的有效接触面积S2=10*h*4*25=1000hum2。由此可见,在相同面积的绑定区,通过设置多个所述第一开孔121,能够增大所述桥接端子10与所述第一绑定端子11的侧面有效接触的面积,进而能够降低所述桥接端子10与所述第一绑定端子11之间的阻抗,提高所述第一绑定端子11与所述第二绑定端子50的导电性能,进而提高所述显示基板2与所述驱动背板1绑定的稳定性。
另外,需要说明的是,在本实施例中,每个所述第一开孔121内还可以蒸镀所述辅助导电层111,如此可进一步增大所述桥接端子10与所述第一绑定端子11的侧面有效接触的面积,更好地满足所述桥接端子10与所述第一绑定端子11之间电连接的阻抗需求。其他说明请参照上述实施例,在此不再赘述。
在一种实施例中,请参照图6,图6为本申请实施例提供的显示基板的第四种部分剖面结构示意图。与上述实施例不同的是,所述第一开孔121还贯穿部分所述第一阻隔层13,以保证所述桥接端子10与所述第一绑定端子11充分接触。其他说明请参照上述实施例,在此不再赘述。
在一种实施例中,请参照图7,图7为本申请实施例提供的显示基板的第五种部分剖面结构示意图。与上述实施例不同的是,所述第一绑定端子11的厚度较厚,此时可在所述第一开孔121内直接填充低电阻率的导电材料形成所述桥接端子10,如此同样能够实现所述桥接端子10与所述第一绑定端子11的侧面有效接触。这样所述桥接端子10与所述第一绑定端子11的侧面有效接触的面积即为所述桥接端子10与所述第一绑定端子11的侧面直接接触的面积。如此通过使用低电阻率的导电材料形成所述桥接端子在满足所述桥接端子10与所述第一绑定端子11的侧面有效接触时,还可进一步降低所述桥接端子10与所述第一绑定端子11之间的阻抗,提高所述第一绑定端子11与所述第二绑定端子50的导电性能,进而提高所述显示基板2与所述驱动背板1绑定的稳定性。其他说明请参照上述实施例,在此不再赘述。
在一种实施例中,请参照图8,图8为本申请实施例提供的显示基板的第六种部分剖面结构示意图。与上述实施例不同的是,所述像素定义层32还具有第三开孔322,所述第三开孔322贯穿所述像素定义层32、所述驱动电路层20,所述封装层40填充所述第三开孔322,以提高该区域的透过率,实现透明显示。
具体地,所述第三开孔322贯穿所述像素定义层32以及所述驱动电路层20上的平坦化层26、层间绝缘层24、栅极绝缘层22等膜层,当然地,所述第三开孔322还可贯穿缓冲层16、第二阻隔层15等无机膜层,以进一步提高显示面板100在该区域的透过率。所述封装层40中的第一无机封装层41覆盖所述第三开孔322的孔壁,所述有机封装层42填充所述第三开孔322,所述第二无机封装层43覆盖在所述有机封装层42上。另外,所述像素定义层32上还设置有挡墙35,所述挡墙35用于阻挡溢流。
可选地,当所述发光功能层30还包括空穴传输层36时,所述空穴传输层36也会蒸镀在所述第三开孔322内,此时在所述第三开孔322内,所述第一无机封装层41覆盖在所述空穴传输层36上。
可选地,所述发光功能层30还可包括光取出层37,所述光取出层37设置在所述发光单元33与所述阴极34之间,用于提高所述发光单元33的光提出效率。此时所述光取出层37也会设置在所述第三开孔322内,如此在所述第三开孔322内,所述光取出层37覆盖在所述空穴传输层36上,所述第一无机封装层41覆盖在所述光取出层37上。
进一步地,所述显示基板2还包括设置于所述封装层40上的彩色滤光片60,用于替代常规的偏光片,以减薄所述显示基板2的厚度。所述彩色滤光片60包括多个彩膜61以及位于各彩膜61之间的遮光层62,所述彩膜61包括红色彩膜、绿色彩膜、蓝色彩膜,其中红色彩膜与红色发光单元相对应,绿光彩膜与绿色发光单元相对应,蓝色彩膜与蓝色发光单元相对应。而为了提高所述第三开孔322区域的透过率,所述遮光层62在对应所述第三开孔322的位置设置第四开孔621。其他说明请参照上述实施例,在此不再赘述。
在一种实施例中,请参照图9,图9为本申请实施例提供的显示装置的剖面结构示意图。所述显示装置1000包括壳体200和上述实施例其中之一的显示面板100,所述壳体200形成有容纳腔201,所述显示面板100设置在所述容纳腔201内。
根据上述实施例可知:
本申请提供一种显示面板和显示装置,显示面板包括驱动背板以及阵列排布在驱动背板上的多个显示基板,每个所述显示基板包括第一衬底和设置在第一衬底上的多个第一绑定端子,显示基板通过所述第一绑定端子与所述驱动背板绑定以实现电连接,在所述显示基板和所述驱动背板的绑定区,所述第一衬底和所述第一绑定端子上设置有至少一个第一开孔,所述第一开孔贯穿所述第一衬底和所述第一绑定端子;在所述第一开孔内设置有桥接端子,所述第一绑定端子通过所述桥接端子与所述驱动背板电连接,且所述桥接端子与所述第一绑定端子的侧面电连接,以降低第一绑定端子与桥接端子的接触阻抗,进而提高了显示基板和驱动背板之间导通的可靠性,解决了现有无边框拼接显示技术存在的显示屏与母板之间搭接不良问题。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本申请实施例进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (11)
1.一种显示面板,其特征在于,包括驱动背板以及与所述驱动背板电连接的显示基板,所述显示基板包括:
第一衬底,面向所述驱动背板设置;以及
多个第一绑定端子,设置于所述第一衬底远离所述驱动背板的一侧,所述显示基板通过所述第一绑定端子与所述驱动背板绑定以实现电连接;
其中,在所述显示基板和所述驱动背板的绑定区,所述第一衬底和所述第一绑定端子上设置有至少一个第一开孔,所述第一开孔贯穿所述第一衬底和所述第一绑定端子;在所述第一开孔内设置有桥接端子,所述第一绑定端子通过所述桥接端子与所述驱动背板电连接,且所述桥接端子与所述第一绑定端子的侧面电连接并有效接触。
2.根据权利要求1所述的显示面板,其特征在于,所述显示基板还包括设置在所述第一开孔内的辅助导电层,所述第一绑定端子通过所述辅助导电层与所述桥接端子电连接。
3.根据权利要求2所述的显示面板,其特征在于,所述辅助导电层覆盖在所述第一开孔内的所述第一衬底和所述第一开孔内的所述第一绑定端子的表面上。
4.根据权利要求1所述的显示面板,其特征在于,所述第一开孔的数量为多个。
5.根据权利要求4所述的显示面板,其特征在于,多个所述第一开孔均匀排布在所述绑定区。
6.根据权利要求5所述的显示面板,其特征在于,所述显示基板还包括:
第一阻隔层,覆于所述第一绑定端子和所述第一衬底上;
驱动电路层,设置于所述第一阻隔层上,包括多个薄膜晶体管和多条信号线,所述信号线与对应的所述第一绑定端子电连接;
像素电极,设置于所述驱动电路层上,并与对应的所述薄膜晶体管电连接;
像素定义层,覆于所述像素电极以及所述驱动电路层上,所述像素定义层具有第二开孔,所述第二开孔裸露出部分所述像素电极。
7.根据权利要求6所述的显示面板,其特征在于,所述第一开孔还贯穿部分所述第一阻隔层。
8.根据权利要求6所述的显示面板,其特征在于,所述像素定义层还具有第三开孔,所述第三开孔贯穿所述像素定义层、所述驱动电路层。
9.根据权利要求1所述的显示面板,其特征在于,所述驱动背板面向所述显示基板的一侧设置有第二绑定端子,所述第二绑定端子与所述第一绑定端子电连接。
10.根据权利要求9所述的显示面板,其特征在于,所述显示基板的数量为多个,多个所述显示基板阵列排布在所述驱动背板上。
11.一种显示装置,其特征在于,包括:
壳体,形成有容纳腔;
如权利要求1至10任一项所述的显示面板,设置在所述容纳腔内。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111444426.2A CN114171563B (zh) | 2021-11-30 | 2021-11-30 | 显示面板和显示装置 |
US17/622,336 US20240038773A1 (en) | 2021-11-30 | 2021-12-14 | Display panel and display device |
PCT/CN2021/137995 WO2023097779A1 (zh) | 2021-11-30 | 2021-12-14 | 显示面板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111444426.2A CN114171563B (zh) | 2021-11-30 | 2021-11-30 | 显示面板和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114171563A CN114171563A (zh) | 2022-03-11 |
CN114171563B true CN114171563B (zh) | 2023-07-04 |
Family
ID=80481729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111444426.2A Active CN114171563B (zh) | 2021-11-30 | 2021-11-30 | 显示面板和显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240038773A1 (zh) |
CN (1) | CN114171563B (zh) |
WO (1) | WO2023097779A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117322159A (zh) * | 2022-04-28 | 2023-12-29 | 京东方科技集团股份有限公司 | 显示面板及制造方法、显示装置 |
CN114973983B (zh) * | 2022-05-31 | 2024-04-30 | 武汉华星光电半导体显示技术有限公司 | 一种拼接显示面板 |
CN115457872A (zh) * | 2022-08-22 | 2022-12-09 | 武汉华星光电半导体显示技术有限公司 | 拼接显示面板及其拼接方法、显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008172213A (ja) * | 2006-12-15 | 2008-07-24 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
CN101750759A (zh) * | 2008-12-17 | 2010-06-23 | 福建福晶科技股份有限公司 | 一种低半波电压的电光开关 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1255995A (en) * | 1968-03-04 | 1971-12-08 | Hitachi Ltd | Semiconductor device and method of making same |
JPH06123640A (ja) * | 1992-10-09 | 1994-05-06 | Nippon Seiki Co Ltd | 表示板 |
JPH11352895A (ja) * | 1998-06-04 | 1999-12-24 | Futaba Corp | 表示装置 |
JP4389769B2 (ja) * | 2004-11-26 | 2009-12-24 | パナソニック株式会社 | フレキシブルプリント配線板の製造方法 |
CN106373988B (zh) * | 2016-11-24 | 2019-08-02 | 上海天马有机发光显示技术有限公司 | 显示装置、有机发光显示面板及其制作方法 |
CN109256052B (zh) * | 2018-09-21 | 2020-06-02 | 京东方科技集团股份有限公司 | 电子设备、显示面板、驱动背板及其制造方法 |
CN109860266A (zh) * | 2019-03-12 | 2019-06-07 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及显示装置 |
CN109904080B (zh) * | 2019-03-20 | 2020-10-02 | 北京京东方显示技术有限公司 | 一种驱动背板及其制作方法、显示装置 |
CN112185988B (zh) * | 2019-06-17 | 2022-12-06 | 成都辰显光电有限公司 | 显示面板及显示面板的制备方法 |
EP4089733A4 (en) * | 2020-01-10 | 2022-12-28 | BOE Technology Group Co., Ltd. | DISPLAY PANEL AND DISPLAY DEVICE |
EP4095911A4 (en) * | 2020-01-22 | 2023-10-25 | BOE Technology Group Co., Ltd. | DRIVE BACKPACK AND PREPARATION METHOD THEREFOR, DISPLAY PANEL AND DISPLAY APPARATUS |
CN113690264A (zh) * | 2020-05-19 | 2021-11-23 | 京东方科技集团股份有限公司 | 驱动背板、显示装置和驱动背板的制作方法 |
CN111610659A (zh) * | 2020-05-19 | 2020-09-01 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
CN111724742B (zh) * | 2020-06-11 | 2022-02-22 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法、显示装置 |
CN111970816B (zh) * | 2020-08-27 | 2022-01-25 | 合肥鑫晟光电科技有限公司 | 驱动电路背板、及其制备方法、背光模组 |
CN112071830B (zh) * | 2020-09-10 | 2021-09-03 | Tcl华星光电技术有限公司 | 基板和基板的制备方法 |
CN112185984B (zh) * | 2020-09-17 | 2022-07-12 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及显示面板 |
CN112366214A (zh) * | 2020-11-13 | 2021-02-12 | 广州新视界光电科技有限公司 | 一种led无缝拼接显示面板及其实现方法 |
CN112968109A (zh) * | 2020-11-27 | 2021-06-15 | 重庆康佳光电技术研究院有限公司 | 一种驱动背板及其制作方法 |
-
2021
- 2021-11-30 CN CN202111444426.2A patent/CN114171563B/zh active Active
- 2021-12-14 US US17/622,336 patent/US20240038773A1/en active Pending
- 2021-12-14 WO PCT/CN2021/137995 patent/WO2023097779A1/zh active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008172213A (ja) * | 2006-12-15 | 2008-07-24 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
CN101750759A (zh) * | 2008-12-17 | 2010-06-23 | 福建福晶科技股份有限公司 | 一种低半波电压的电光开关 |
Also Published As
Publication number | Publication date |
---|---|
WO2023097779A1 (zh) | 2023-06-08 |
US20240038773A1 (en) | 2024-02-01 |
CN114171563A (zh) | 2022-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114171563B (zh) | 显示面板和显示装置 | |
US10734471B2 (en) | Organic light emitting display device with second metal layer contacting first metal layer at power supply line | |
US9478594B2 (en) | Organic electroluminescence display device and method of manufacturing organic electroluminescence display device | |
US10128324B2 (en) | Method of manufacturing display unit with a second electrode formed to extend across a bezel region | |
TWI425694B (zh) | 顯示裝置、顯示裝置的製造方法和電子設備 | |
KR20240028379A (ko) | 유기발광 표시장치 | |
KR101769068B1 (ko) | 유기 발광 표시 장치 | |
US8421353B2 (en) | Organic light emitting diode display with specific sealing member | |
KR20190036617A (ko) | 유기 발광 표시 장치 | |
KR20220031889A (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 | |
KR20190027985A (ko) | 표시 장치 및 이의 제조 방법 | |
CN113745303A (zh) | 显示面板及显示装置 | |
WO2023065433A1 (zh) | 显示面板及显示装置 | |
KR102638314B1 (ko) | 유기발광 표시장치 | |
CN114220821B (zh) | 显示面板 | |
US20240047471A1 (en) | Display panel and display device | |
CN113745247A (zh) | 显示面板 | |
US20240032354A1 (en) | Display panel and display device | |
US20240014183A1 (en) | Spliced display panel and display device | |
CN115132948B (zh) | 显示面板和电子装置 | |
KR102294626B1 (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 | |
US20220140013A1 (en) | Display apparatus including substrate hole | |
WO2023077545A1 (zh) | 拼接显示面板和显示装置 | |
KR20230080147A (ko) | 표시장치 | |
KR20230095215A (ko) | 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |