CN114141792A - 基板及其制备方法和拼接面板 - Google Patents

基板及其制备方法和拼接面板 Download PDF

Info

Publication number
CN114141792A
CN114141792A CN202111435482.XA CN202111435482A CN114141792A CN 114141792 A CN114141792 A CN 114141792A CN 202111435482 A CN202111435482 A CN 202111435482A CN 114141792 A CN114141792 A CN 114141792A
Authority
CN
China
Prior art keywords
substrate
conductive
layer
trace
routing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111435482.XA
Other languages
English (en)
Inventor
王虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202111435482.XA priority Critical patent/CN114141792A/zh
Priority to PCT/CN2021/136462 priority patent/WO2023092657A1/zh
Priority to US17/620,713 priority patent/US20240030238A1/en
Publication of CN114141792A publication Critical patent/CN114141792A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请实施例公开了一种基板及其制备方法和拼接面板，本申请实施例的基板中，基底包括正面、侧面和背面；第一导电层设置在正面上；第一导电层包括多根第一走线。保护层设置在第一导电层上，保护层设置有接触孔，接触孔靠近侧面，接触孔裸露第一走线的部分。导电部对应设置在接触孔内且连接于第一走线。导电部和第一走线叠设置形成一搭接面。第二导电层设置在基底的侧面，第二导电层包括第二走线，第二走线连接于搭接面。本申请采用在第一走线靠近基底侧面的一侧设置导电部，以形成相较于第一走线更大的搭接面；随后，采用第二走线与更大面积的搭接面连接，降低了正面和侧面拐角处走线较薄的风险。

Description

基板及其制备方法和拼接面板
技术领域
本申请涉及显示技术领域，具体涉及一种基板及其制备方和拼接面板。
背景技术
在对现有技术的研究和实践过程中，本申请的发明人发现，窄边框或无边框的显示面板中，部分面板采用侧面布线的方式，而侧面布线的主要技术路线有银浆丝转印法、侧面沉积+光阻剥离法以及激光雕刻法等。
但是采用银浆或光阻覆盖侧面时，在侧面和正面的拐角处的银浆或光阻涂覆缺失，导致薄膜偏薄，进而引起良率下降。
发明内容
本申请实施例提供一种基板及其制备方法和拼接面板，可以提高侧面走线的良率。
本申请实施例提供一种基板，其包括：
基底，所述基底包括正面、侧面和背面，所述正面和所述背面相对设置，所述侧面设置在所述正面和所述背面之间；
第一导电层，所述第一导电层设置在所述正面上；所述第一导电层包括多根第一走线，所述第一走线靠近所述侧面；
保护层，所述保护层设置在所述第一导电层上，所述保护层设置有多个接触孔，所述接触孔靠近所述侧面，一所述接触孔裸露所述第一走线的部分；
多个导电部，一所述导电部对应设置在一所述接触孔内且连接于所述第一走线，所述导电部和所述第一走线叠设置形成一搭接面，所述搭接面靠近所述侧面；
第二导电层，所述第二导电层设置在所述基底的侧面，所述第二导电层包括多根第二走线，所述第二走线连接于所述搭接面。
可选的，在本申请的一些实施例中，所述第二导电层还包括导电垫，所述导电垫位于所述第二走线远离所述导电部的一侧，所述导电垫连接于所述第二走线。
可选的，在本申请的一些实施例中，所述基板还包括第三导电层，所述第三导电层设置在所述基底的背面，所述第三导电层包括第三走线和连接于所述第三走线的导电垫；所述第三走线连接于所述第二走线。
可选的，在本申请的一些实施例中，所述基板还包括绝缘层，所述绝缘层设置在所述第三导电层远离所述基底的一面上，所述绝缘层上设置有通孔，所述通孔靠近所述侧面，所述通孔裸露所述第三走线的部分；
所述基板还包括多个增厚部，所述增厚部由导电材料制成，一所述增厚部对应设置在一所述通孔内且连接于所述第三走线，所述增厚部和所述第三走线叠设置形成一连接面，所述连接面靠近所述侧面；
所述第二走线连接于所述连接面。
可选的，在本申请的一些实施例中，所述搭接面与所述侧面齐平。
可选的，在本申请的一些实施例中，所述基板还包括覆盖层，所述覆盖层覆盖所述第二走线和所述导电部。
可选的，在本申请的一些实施例中，所述基板还包括发光器件，所述保护层设置有多个像素开口，所述发光器件设置在所述像素开口内。
相应的，本申请实施例还涉及一种拼接面板，其包括至少两个拼接设置的如上述任意一项实施例所述的基板。
相应的，本申请实施例还设计一种基板的制备方法，其包括以下步骤：
提供一基底，所述基底包括正面、侧面和背面，所述正面和所述背面相对设置，所述侧面设置在所述正面和所述背面之间；
在所述基底的正面上形成第一导电层；所述第一导电层包括多根第一走线，所述第一走线靠近所述侧面；
在所述第一导电层上形成保护层，所述保护层设置有多个接触孔，所述接触孔靠近所述侧面，一所述接触孔裸露所述第一走线的部分；
在所述第一走线上且在所述接触孔内形成导电部；所述导电部和所述第一走线叠设置形成一搭接面，所述搭接面靠近所述侧面；
在所述基底的侧面和所述搭接面上形成第二导电层，所述第二导电层包括多根第二走线，所述第二走线连接于所述搭接面。
可选的，在本申请的一些实施例中，在所述第一导电层上形成保护层，包括以下步骤：
在所述第一导电层上形成保护层；
在所述保护层对应于所述第一走线的区域和所述基底的预留区域进行挖孔形成接触孔，所述基底的预留区域自所述基底的边缘向所述第一走线的端面延伸，所述接触孔裸露所述第一走线的部分。
可选的，在本申请的一些实施例中，在所述第一走线上且在所述接触孔内形成导电部，包括以下步骤：
采用电镀的方式或沉积的方式在所述第一走线上且在所述接触孔内形成导电部；
去除对应于所述基底的预留区域的部分，并裸露出所述导电部和所述第一走线叠设置形成一搭接面。
可选的，在本申请的一些实施例中，采用电镀的方式在所述第一走线上且在所述接触孔内形成导电部；
采用研磨的方式去除对应于所述基底的预留区域的部分，并裸露出所述导电部和所述第一走线叠设置形成一搭接面，所述搭接面与所述侧面齐平。
本申请实施例的基板，基底包括正面、侧面和背面；第一导电层设置在正面上；第一导电层包括多根第一走线。保护层设置在第一导电层上，保护层设置有多个接触孔，接触孔靠近侧面，一接触孔裸露一第一走线的部分。一导电部对应设置在一接触孔内且连接于第一走线。导电部和第一走线叠设置形成一搭接面，搭接面靠近侧面。第二导电层设置在基底的侧面，第二导电层包括多根第二走线，第二走线连接于搭接面。
其中，本申请采用在第一走线靠近基底侧面的一侧设置导电部，以形成相较于第一走线更大的搭接面；随后，采用设置在侧面上的第二走线与更大面积的搭接面连接，降低了正面和侧面拐角处走线较薄的风险，且提高了线路连接的稳定性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的基板的结构示意图；
图2是本申请实施例提供的另一种基板的结构示意图；
图3是本申请实施例提供的拼接面板的结构示意图；
图4是本申请实施例提供的基板的制备方法的流程示意图；
图5是本申请实施例提供的基板的制备方法的步骤B2的示意图；
图6是本申请实施例提供的基板的制备方法的步骤B3的示意图；
图7是本申请实施例提供的基板的制备方法的步骤B41的示意图；
图8是本申请实施例提供的基板的制备方法的步骤B42的示意图；
图9是本申请实施例提供的基板的制备方法的步骤B5的示意图；
图10是本申请实施例提供的制备方法的步骤B6的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种基板及其制备方法和拼接面板，下文进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
需要说明的是，本申请的基板可以是微型发光二极管(Micro-LED)基板、次毫米级发光二极管(Mini-LED)基板、有机发光二极管(OLED)基板、量子点发光二极管(QLED)基板、阵列基板和液晶显示基板中的一种。
请参照图1，本申请实施例提供一种基板100，其包括基底11、第一导电层12、保护层13、多个导电部14和第二导电层15。
基底11包括正面11a、侧面11b和背面11c。正面11a和背面11c相对设置。侧面11b设置在正面11a和背面11c之间。
第一导电层12设置在正面11a上。第一导电层12包括多根第一走线121。第一走线121靠近侧面11b。
保护层13设置在第一导电层12上。保护层13设置有多个接触孔13a。接触孔13a靠近侧面11b。一接触孔13a裸露一第一走线121的部分。
一导电部14对应设置在一接触孔13a内且连接于第一走线121。导电部14和第一走线层121叠设置形成一搭接面dj。搭接面dj靠近侧面11b。
第二导电层15设置在基底11的侧面11b。第二导电层15包括多根第二走线151。第二走线151连接于搭接面dj。
本申请实施例的基板100采用在第一走线121靠近侧面11b的一侧设置导电部14，以形成相较于第一走线121更大的搭接面dj；随后，采用设置在侧面11b上的第二走线151与更大面积的搭接面dj连接，降低了正面11a和侧面11b拐角处走线较薄的风险，且提高了线路连接的稳定性。
需要说明的是，基底11可以包括衬底和设置在衬底上的薄膜晶体管结构层。
衬底可以是硬性基板或者柔性基板。衬底的材质包括玻璃、蓝宝石、硅、二氧化硅、聚乙烯、聚丙烯、聚苯乙烯、聚乳酸、聚二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇脂、聚碳酸酯、聚醚砜、含有聚芳酯的芳族氟甲苯、多环烯烃、聚酰亚胺或聚氨酯中的一种。
薄膜晶体管结构层包括栅极、有源层、源漏极、设置在栅极和有源层之间的第一绝缘层以及设置在有源层和源漏极之间的第二绝缘层等。
其中第一导电层可以和栅极或源漏极同层设置，也可以分别与栅极和源漏极异层设置。
可选的，第二导电层15还包括导电垫152。导电垫152位于第二走线151远离导电部14的一侧。导电垫152连接于第二走线151。
可选的，基板100还包括柔性电路板16，柔性电路板16通过导电胶17与导电垫152绑定连接。也就是说，本申请的这一实施例为侧面绑定架构的基板100。
可选的，搭接面dj与侧面11b齐平。这样的设置便于第二走线151与搭接面dj搭接，提高搭接的平整度。
在一些实施例中，搭接面dj也可以不与侧面11b齐平。比如搭接面dj与侧面11b的距离小于或等于500微米，该距离可以是500微米、450微米、400微米、300微米、200微米或100微米。
可选的，基板100还包括覆盖层18，覆盖层18覆盖第二走线151和导电部14。覆盖层18的设置在于保护第二走线151和导电部14。
可选的，导电部14的厚度小于接触孔13a的深度，覆盖层18覆盖在接触孔13a内，提高基板整面的平整度。
可选的，导电部14的厚度介于6微米至10微米之间，比如可以是6微米、7微米、8微米、9微米或10微米。
可选的，覆盖层18的材料可以是黑色的胶或其他材料。
可选的，基板100还包括发光器件19。保护层13设置有多个像素开口13b。发光器件19设置在像素开口13b内。
可选的，发光器件19可以是微型发光二极管(Micro-LED)、次毫米级发光二极管(Mini-LED)、有机发光二极管(OLED)和量子点发光二极管(QLED)中的一种。发光器件19电性连接于第一走线121。
在一些实施例中，基板100可以是阵列基板，其包括像素电极。第一走线121可以电连接于数据线。
请参照图2，本申请的实施例还涉及一种基板200。基板200包括基底21、第一导电层22、保护层23、多个导电部24和第二导电层25。
基底21包括正面21a、侧面21b和背面21c。正面21a和背面21c相对设置。侧面21b设置在正面21a和背面21c之间。
第一导电层22设置在正面21a上。第一导电层22包括多根第一走线221。第一走线221靠近侧面21b。
保护层23设置在第一导电层22上。保护层23设置有多个接触孔23a。接触孔23a靠近侧面21b。一接触孔23a裸露一第一走线221的部分。
一导电部24对应设置在一接触孔23a内且连接于第一走线221。导电部24和第一走线层221叠设置形成一搭接面dj。搭接面dj靠近侧面21b。
第二导电层25设置在基底21的侧面21b。第二导电层25包括多根第二走线251。第二走线251连接于搭接面dj。
本申请实施例的基板200采用在第一走线221靠近侧面21b的一侧设置导电部24，以形成相较于第一走线221更大的搭接面dj；随后，采用设置在侧面21b上的第二走线251与更大面积的搭接面dj连接，降低了正面21a和侧面21b拐角处走线较薄的风险，且提高了线路连接的稳定性。
可选的，搭接面dj与侧面21b齐平。这样的设置便于第二走线251与搭接面dj搭接，提高搭接的平整度。
在一些实施例中，搭接面dj也可以不与侧面21b齐平。比如搭接面dj与侧面21b的距离小于或等于500微米，该距离可以是500微米、450微米、400微米、300微米、200微米或100微米。
本实施例的基板200与上述实施例的基板100的不同之处在于，本实施例的基板200是采用背面绑定的架构。
具体的，基板200还包括第三导电层26。第三导电层26设置在基底11的背面11c。第三导电层26包括第三走线261和连接于第三走线261的导电垫262。第三走线261连接于第二走线251。
基板200还包括柔性电路板27，柔性电路板27通过导电胶28与导电垫262绑定连接。也就是说，本申请的这一实施例为背面绑定架构的基板200。
本实施例的基板200采用背面绑定的架构，相较于上述实施例的基板100的侧面绑定架构，进一步缩窄的非显示区的宽度。
可选的，基板200还包括绝缘层29。绝缘层29设置在第三导电层26远离基底21的一面上。绝缘层29上设置有通孔29a，通孔29a靠近侧面21b。通孔29a裸露第三走线261的部分。
基板200还包括多个增厚部210，增厚部210由导电材料制成。一增厚部210对应设置在一通孔29a内且连接于第三走线261。增厚部210和第三走线261叠设置形成一连接面lj，连接面lj靠近侧面21b。第二走线262连接于连接面lj。
本申请实施例的基板200采用在第三走线261靠近侧面21b的一侧设置增厚部210，以形成相较于第三走线261更大的连接面lj；随后，采用设置在侧面21b上的第二走线251与更大面积的连接面lj连接，降低了背面21c和侧面21b拐角处走线较薄的风险，且提高了线路连接的稳定性。
可选的，连接面lj与侧面21b齐平。这样的设置便于第二走线251与连接面lj搭接，提高搭接的平整度。
在一些实施例中，连接面lj也可以不与侧面21b齐平。比如连接面lj与侧面21b的距离小于或等于500微米，该距离可以是500微米、450微米、400微米、300微米、200微米或100微米。
可选的，基板200还包括覆盖层211，覆盖层211覆盖第二走线251、导电部24和增厚部210，以保护第二走线251、导电部24和增厚部210。
可选的，导电部24的厚度小于接触孔23a的深度，覆盖层211覆盖在接触孔23a内，提高基板整面的平整度。
可选的，增厚部210的厚度小于通孔29a的深度，覆盖层211覆盖在通孔29a内，提高基板整面的平整度。
可选的，导电部24的厚度和增厚部210的厚度均介于6微米至10微米之间，比如可以是6微米、7微米、8微米、9微米或10微米。
可选的，覆盖层211的材料可以是黑色的胶或其他材料。
可选的，基板200还包括发光器件212。保护层23设置有多个像素开口232。发光器件212设置在像素开口232内。
可选的，发光器件212可以是微型发光二极管(Micro-LED)、次毫米级发光二极管(Mini-LED)、有机发光二极管(OLED)和量子点发光二极管(QLED)中的一种。发光器件210电性连接于第一走线221。
在一些实施例中，基板200可以是阵列基板，其包括像素电极。第一走线221可以电连接于数据线。
请参照图3，相应的，本申请实施例还涉及一种拼接面板1000，其包括至少两个拼接设置的如上述任意一项实施例的基板(100/200)。
本实施例的示图以基板200拼接为例进行示意，但不限于此。本实施例的拼接面板1000，在本申请实施例的拼接面板1000中，基板200采用在第一走线221靠近侧面21b的一侧设置导电部24，以形成相较于第一走线221更大的搭接面dj；随后，采用设置在侧面21b上的第二走线251与更大面积的搭接面dj连接，降低了正面21a和侧面21b拐角处走线较薄的风险，且提高了线路连接的稳定性。
另外，在本申请实施例的拼接面板1000中，基板200采用在第三走线261靠近侧面21b的一侧设置增厚部210，以形成相较于第三走线261更大的连接面lj；随后，采用设置在侧面21b上的第二走线251与更大面积的连接面lj连接，降低了背面21c和侧面21b拐角处走线较薄的风险，且提高了线路连接的稳定性。
请参照图4，相应的，本申请实施例还设计一种基板的制备方法，其包括以下步骤：
步骤B1：提供一基底，所述基底包括正面、侧面和背面，所述正面和所述背面相对设置，所述侧面设置在所述正面和所述背面之间；
步骤B2：在所述基底的正面上形成第一导电层；所述第一导电层包括多根第一走线，所述第一走线靠近所述侧面；
步骤B3：在所述第一导电层上形成保护层，所述保护层设置有多个接触孔，所述接触孔靠近所述侧面，一所述接触孔裸露所述第一走线的部分；
步骤B4：在所述第一走线上且在所述接触孔内形成导电部；所述导电部和所述第一走线叠设置形成一搭接面，所述搭接面靠近所述侧面；
步骤B5：在所述基底的侧面和所述搭接面上形成第二导电层，所述第二导电层包括多根第二走线，所述第二走线连接于所述搭接面。
本申请实施例的基板的制备方法采用在第一走线靠近基底侧面的一侧形成导电部，以形成相较于第一走线更大的搭接面；随后，采用形成在侧面上的第二走线与更大面积的搭接面连接，降低了正面和侧面拐角处走线较薄的风险，且提高了线路连接的稳定性。
下面对本申请实施例的基板的制备方法的阐述。
步骤B1：提供一基底11。基底11包括正面11a、侧面11b和背面11c。正面11a和背面11c相对设置。侧面11b设置在正面11a和背面11c之间。
可选的，基底11可以包括衬底和设置在衬底上的薄膜晶体管结构层。
衬底可以是硬性基板或者柔性基板。衬底的材质包括玻璃、蓝宝石、硅、二氧化硅、聚乙烯、聚丙烯、聚苯乙烯、聚乳酸、聚二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇脂、聚碳酸酯、聚醚砜、含有聚芳酯的芳族氟甲苯、多环烯烃、聚酰亚胺或聚氨酯中的一种。
薄膜晶体管结构层包括栅极、有源层、源漏极、设置在栅极和有源层之间的第一绝缘层以及设置在有源层和源漏极之间的第二绝缘层等。
其中第一导电层可以和栅极或源漏极同层设置，也可以分别与栅极和源漏极异层设置。
随后转入步骤B2。
请参照图5，步骤B2：在基底11的正面11a上形成第一导电层12。第一导电层12包括多根第一走线121，第一走线121靠近侧面11b。
可选的，第一导电层12的材料可以是氧化铟锡、氧化铟锌等等，还可以为各种金属、合金以及化合物及其混合物，例如可以使用金、银、铜、钨、钼、铁、铝、铝硅、铝钛、钼钛、金属材料氮化物等。
随后转入步骤B3。
请参照图6，步骤B3：在第一导电层12上形成保护层13。保护层13设置有多个接触孔13a。接触孔13a靠近侧面11b。一接触孔13a裸露第一走线121的部分。
可选的，步骤B3包括以下步骤：
步骤B31：在第一导电层12上形成保护层13。
步骤B32：在保护层13对应于第一走线121的区域和基底11的预留区域进行挖孔形成接触孔13a。基底11的预留区域自基底11的边缘向第一走线121的端面延伸。接触孔13a裸露第一走线121的部分。
可选的，保护层13的材料可以包括氮化硅、氧化硅、氧化铝、氮氧化硅和氧化镁中的一种。
随后转入步骤B4。
步骤B4：在第一走线121上且在接触孔13a内形成导电部14。导电部14和第一走线层121叠设置形成一搭接面dj，搭接面dj靠近侧面11b。
可选的，步骤B4包括以下步骤：
请参照图7，步骤B41：采用电镀的方式或沉积的方式在第一走线121上且在接触孔13a内形成导电部14。
可选的，本实施例采用电镀的方式在第一走线121上且在接触孔13a内形成导电部14。
本实施例采用电镀的方式在第一走线121裸露的部分上形成导电部14。对应于基底11的预留区域的部分由于没有金属作为电镀中的阴极，因此该区域不会形成导电层，降低了后续研磨的难度。
可选的，导电部14的厚度小于接触孔13a的深度，使得后续形成的覆盖层覆盖在接触孔13a内，提高平整度。
可选的，导电部14的厚度介于6微米至10微米之间，比如可以是6微米、7微米、8微米、9微米或10微米。
请参照图8，步骤B42：去除对应于基底11的预留区域的部分，并裸露出导电部14和第一走线121层叠设置形成一搭接面dj。
可选的，采用研磨的方式去除对应于基底11的预留区域的部分，并裸露出导电部14和第一走线叠设置形成一搭接面dj，搭接面dj与侧面11b齐平。
相较于其他去除的方式，采用研磨的方式形成的搭接面dj更为平整，对基底11的损害性较小，且与侧面11b对准性更高，也即更容易与侧面11b齐平。
在一些实施例中，也可以采用激光或机械轮的方式去除对应于基底11的预留区域的部分。
随后转入步骤B5。
请参照图9，步骤B5：在基底11的侧面11b和搭接面dj上形成第二导电层15。第二导电层15包括多根第二走线151，第二走线151连接于搭接面dj。
可选的，先在侧面11b上沉积导电材料形成导电材料层，随后采用光刻制程或激光雕刻制程形成多根第二走线151。
此时，第二走线151连接于搭接面dj。也即第二走线151连接于第一走线121和导电部14。
其中，需要说明的是，当本实施例的基板为上述实施例的基板100时，请参照图10，本实施例的基板100的制备方法还包括步骤B6：在导电部14和第二走线151上涂布覆盖层18，随后采用柔性电路板16利用导电胶17与第二导电层15的导电垫152绑定连接，以及把发光器件19设置在保护层13的像素开孔13b内。
这样便完成了本实施例的基板100的制备过程。
当本实施例的基板为上述实施例的基板200时，本实施例的基板200的制备方法，在步骤B3之后，步骤B4之前还包括：
步骤B06：在所述基底的背面形成所述第三导电层，所述第三导电层包括第三走线和连接于所述第三走线的导电垫；
步骤B07：在所述第三导电层远离所述基底的一面上形成绝缘层。所述绝缘层上设置有通孔，所述通孔靠近所述侧面。所述通孔裸露所述第三走线的部分。其中所述通孔与所述接触孔对应设置。
随后转入步骤B4。
在所述步骤B4中，除了在接触孔13a内形成导电部14外，还在所述通孔内形成增厚部。可选的，所述导电层14和所述增厚部在电镀工艺下同时形成，节省了工艺步骤。
在一些实施例中，导电部14和增厚部也可以是分步形成，比如先形成导电部14，后形成增厚部。
且去除基底11的预留区域的部分后，形成所述搭接面dj和连接面。所述连接面由所述增厚部和所述第三走线层叠形成。
可选的，所述连接面与侧面11b齐平。
随后转入步骤B5。
在步骤B5中，第二走线151还连接于所述连接面。
随后转入步骤B08。
步骤B08：在所述导电部14、第二走线151和所述增厚部上涂布覆盖层，随后采用柔性电路板利用导电胶与第三导电层的导电垫绑定连接，以及把发光器件设置在保护层13的像素开孔13b内。
这样便完成了本实施例的基板200的制备过程。
本申请实施例的基板，基底包括正面、侧面和背面；第一导电层设置在正面上；第一导电层包括多根第一走线。保护层设置在第一导电层上，保护层设置有多个接触孔，接触孔靠近侧面，一接触孔裸露一第一走线的部分。一导电部对应设置在一接触孔内且连接于第一走线。导电部和第一走线叠设置形成一搭接面，搭接面靠近侧面。第二导电层设置在基底的侧面，第二导电层包括多根第二走线，第二走线连接于搭接面。
其中，本申请采用在第一走线靠近基底侧面的一侧设置导电部，以形成相较于第一走线更大的搭接面；随后，采用设置在侧面上的第二走线与更大面积的搭接面连接，降低了正面和侧面拐角处走线较薄的风险，且提高了线路连接的稳定性。
以上对本申请实施例所提供的一种基板及其制备方法和拼接面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (12)

1.一种基板，其特征在于，包括：
基底，所述基底包括正面、侧面和背面，所述正面和所述背面相对设置，所述侧面设置在所述正面和所述背面之间；
第一导电层，所述第一导电层设置在所述正面上；所述第一导电层包括多根第一走线，所述第一走线靠近所述侧面；
保护层，所述保护层设置在所述第一导电层上，所述保护层设置有多个接触孔，所述接触孔靠近所述侧面，一所述接触孔裸露一所述第一走线的部分；
多个导电部，一所述导电部对应设置在一所述接触孔内且连接于所述第一走线，所述导电部和所述第一走线叠设置形成一搭接面，所述搭接面靠近所述侧面；
第二导电层，所述第二导电层设置在所述基底的侧面，所述第二导电层包括多根第二走线，所述第二走线连接于所述搭接面。
2.根据权利要求1所述的基板，其特征在于，所述第二导电层还包括导电垫，所述导电垫位于所述第二走线远离所述导电部的一侧，所述导电垫连接于所述第二走线。
3.根据权利要求1所述的基板，其特征在于，所述基板还包括第三导电层，所述第三导电层设置在所述基底的背面，所述第三导电层包括第三走线和连接于所述第三走线的导电垫；所述第三走线连接于所述第二走线。
4.根据权利要求3所述的基板，其特征在于，所述基板还包括绝缘层，所述绝缘层设置在所述第三导电层远离所述基底的一面上，所述绝缘层上设置有通孔，所述通孔靠近所述侧面，所述通孔裸露所述第三走线的部分；
所述基板还包括多个增厚部，所述增厚部由导电材料制成，一所述增厚部对应设置在一所述通孔内且连接于所述第三走线，所述增厚部和所述第三走线叠设置形成一连接面，所述连接面靠近所述侧面；
所述第二走线连接于所述连接面。
5.根据权利要求1所述的基板，其特征在于，所述搭接面与所述侧面齐平。
6.根据权利要求1-4任意一项所述的基板，其特征在于，所述基板还包括覆盖层，所述覆盖层覆盖所述第二走线和所述导电部。
7.根据权利要求1所述的基板，其特征在于，所述基板还包括发光器件，所述保护层设置有多个像素开口，所述发光器件设置在所述像素开口内。
8.一种拼接面板，其特征在于，包括至少两个拼接设置的如权利要求1-7任意一项所述的基板。
9.一种基板的制备方法，其特征在于，包括以下步骤：
提供一基底，所述基底包括正面、侧面和背面，所述正面和所述背面相对设置，所述侧面设置在所述正面和所述背面之间；
在所述基底的正面上形成第一导电层；所述第一导电层包括多根第一走线，所述第一走线靠近所述侧面；
在所述第一导电层上形成保护层，所述保护层设置有多个接触孔，所述接触孔靠近所述侧面，一所述接触孔裸露所述第一走线的部分；
在所述第一走线上且在所述接触孔内形成导电部；所述导电部和所述第一走线叠设置形成一搭接面，所述搭接面靠近所述侧面；
在所述基底的侧面和所述搭接面上形成第二导电层，所述第二导电层包括多根第二走线，所述第二走线连接于所述搭接面。
10.根据权利要求9所述的基板的制备方法，其特征在于，在所述第一导电层上形成保护层，包括以下步骤：
在所述第一导电层上形成保护层；
在所述保护层对应于所述第一走线的区域和所述基底的预留区域进行挖孔形成接触孔，所述基底的预留区域自所述基底的边缘向所述第一走线的端面延伸，所述接触孔裸露所述第一走线的部分。
11.根据权利要求10所述的基板的制备方法，其特征在于，在所述第一走线上且在所述接触孔内形成导电部，包括以下步骤：
采用电镀的方式或沉积的方式在所述第一走线上且在所述接触孔内形成导电部；
去除对应于所述基底的预留区域的部分，并裸露出所述导电部和所述第一走线叠设置形成一搭接面。
12.根据权利要求11所述的基板的制备方法，其特征在于，采用电镀的方式在所述第一走线上且在所述接触孔内形成导电部；
采用研磨的方式去除对应于所述基底的预留区域的部分，并裸露出所述导电部和所述第一走线叠设置形成一搭接面，所述搭接面与所述侧面齐平。
CN202111435482.XA 2021-11-29 2021-11-29 基板及其制备方法和拼接面板 Pending CN114141792A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111435482.XA CN114141792A (zh) 2021-11-29 2021-11-29 基板及其制备方法和拼接面板
PCT/CN2021/136462 WO2023092657A1 (zh) 2021-11-29 2021-12-08 基板及其制备方法和拼接面板
US17/620,713 US20240030238A1 (en) 2021-11-29 2021-12-08 Substrate, manufacturing method thereof, and spliced panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111435482.XA CN114141792A (zh) 2021-11-29 2021-11-29 基板及其制备方法和拼接面板

Publications (1)

Publication Number Publication Date
CN114141792A true CN114141792A (zh) 2022-03-04

Family

ID=80389152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111435482.XA Pending CN114141792A (zh) 2021-11-29 2021-11-29 基板及其制备方法和拼接面板

Country Status (3)

Country Link
US (1) US20240030238A1 (zh)
CN (1) CN114141792A (zh)
WO (1) WO2023092657A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002287A (ko) * 2019-06-28 2021-01-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20210016237A (ko) * 2019-08-02 2021-02-15 삼성디스플레이 주식회사 표시 장치, 그것의 제조 방법, 및 멀티 표시 장치
CN110853531B (zh) * 2019-11-21 2021-11-05 京东方科技集团股份有限公司 显示用驱动背板及其制备方法、显示面板
CN212161812U (zh) * 2020-06-03 2020-12-15 重庆康佳光电技术研究院有限公司 一种显示面板及拼接式显示装置
CN112599535A (zh) * 2020-12-10 2021-04-02 深圳市华星光电半导体显示技术有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
US20240030238A1 (en) 2024-01-25
WO2023092657A1 (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
US10170711B2 (en) Display with vias to access driver circuitry
CN112750370B (zh) 显示装置及其制造方法
US11923397B2 (en) Micro light emitting diode display substrate and manufacturing method thereof
CN110570764A (zh) 一种显示面板及其制作方法
US20140042406A1 (en) Flexible Displays
US20070155156A1 (en) Bonding pad structure for a display device and fabrication method thereof
US20100155734A1 (en) Electrophoretic display device and method of manufacturing and repairing the same
CN113614816B (zh) 阵列基板及其制造方法、显示面板、显示装置
KR20170017770A (ko) 표시 장치 및 그 제조 방법
US20220254972A1 (en) Driving substrate, manufacturtion method thereof and display device
US11415843B2 (en) Display panel and liquid crystal display device
CN113363264B (zh) 一种阵列基板及其制备方法和显示装置
JP6427360B2 (ja) 表示装置
CN113724590A (zh) 可拉伸显示面板
CN109860143B (zh) 阵列基板、显示装置及制备方法、拼接显示装置
CN112505964B (zh) 发光基板及其制备方法、显示装置
US11538892B2 (en) Display panel having circuits on opposing sides of insulating substrate connected by tapered through hole and pad, manufacturing method thereof, and display device
JP2008090147A (ja) 接続端子基板及びこれを用いた電子装置
CN113725379A (zh) 显示模组和显示装置
CN114141792A (zh) 基板及其制备方法和拼接面板
CN114999338B (zh) 显示面板及制作方法、拼接显示装置
US11742361B2 (en) Display substrate and method for manufacturing the same, display device
US20210063802A1 (en) Electronic device and method for manufacturing the same
CN211208482U (zh) 一种窄边框的面板结构
JP2019158963A (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination