CN114138693A - 一种基于sram的等效双端口ram装置 - Google Patents

一种基于sram的等效双端口ram装置 Download PDF

Info

Publication number
CN114138693A
CN114138693A CN202111410615.8A CN202111410615A CN114138693A CN 114138693 A CN114138693 A CN 114138693A CN 202111410615 A CN202111410615 A CN 202111410615A CN 114138693 A CN114138693 A CN 114138693A
Authority
CN
China
Prior art keywords
sram
data
write
address
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111410615.8A
Other languages
English (en)
Other versions
CN114138693B (zh
Inventor
李文龙
李想
郭永林
尹曼
王立民
李利军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 54 Research Institute
Original Assignee
CETC 54 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 54 Research Institute filed Critical CETC 54 Research Institute
Priority to CN202111410615.8A priority Critical patent/CN114138693B/zh
Priority claimed from CN202111410615.8A external-priority patent/CN114138693B/zh
Publication of CN114138693A publication Critical patent/CN114138693A/zh
Application granted granted Critical
Publication of CN114138693B publication Critical patent/CN114138693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明公开了一种基于SRAM的等效双端口RAM装置，属于数字信号处理技术领域。本发明由输入数据串并变换模块、数据写地址控制模块、SRAM读写控制模块、数据读地址控制模块、输出数据并串变换模块组成。本发明具有支持同时读写、支持大容量缓存、节省成本、应用场景广泛等特点。本发明通过将片外SRAM等效为双端口RAM，解决现有卫星载荷FPGA存储资源不足问题，有利于载荷小型化设计，降低功耗、重量和体积，节省成本，可广泛用于星地、星间通信设备。

Description

一种基于SRAM的等效双端口RAM装置
技术领域
本发明涉及数字信号处理技术领域，特别是指一种基于SRAM的等效双端口RAM装置。
背景技术
星载设备的FPGA芯片存储资源有限，若通过增加FPGA数量来保证存储容量，则会增加设备成本、重量、功耗、体积，增加发射成本。而SRAM芯片的读写地址管脚复用、读写数据管脚复用又不支持同时读写，无法满足卫星载荷的需求。
发明内容
有鉴于此，本发明提供一种基于SRAM的等效双端口RAM装置。本发明具有支持同时读写、支持大容量缓存、节省成本、应用场景广泛等特点，有利于实现星间或星地各种类型设备的小型化。
本发明的目的是这样实现的：
一种基于SRAM的等效双端口RAM装置，包括SRAM和FPGA，所述FPGA用于实现输入数据串并变换模块1、数据写地址控制模块2、数据读地址控制模块3、SRAM读写控制模块4、输出数据并串变换模块5；
输入数据串并变换模块1将需要写入SRAM的串行数据变成小于或等于SRAM数据位宽的并行数据，然后输出到SRAM读写控制模块4；
数据写地址控制模块2产生等效为双端口RAM的写地址，并将写地址传输给SRAM读写控制模块4；
数据读地址控制模块3根据需要产生等效为双端口RAM的读地址，并将读地址传输给SRAM读写控制模块4；
SRAM读写控制模块4通过时分复用的方法控制SRAM的控制信号进行读写使能控制，根据读写使能控制实现SRAM数据输入输出控制和SRAM读写地址切换控制，并将从SRAM读取的数据输出到输出数据并串变换模块5；
输出数据并串变换模块5对SRAM读写控制模块4输入的数据进行并串变换和跨时钟域处理，输出串行数据。
进一步的，所述SRAM读写控制模块4由数据缓存及跨时钟域处理模块4-1、写地址转化及跨时钟域处理模块4-2、读地址转化及跨时钟域处理模块4-3、SRAM读写使能控制模块4-4、SRAM地址总线控制模块4-5和SRAM数据总线控制模块4-6组成；
数据缓存及跨时钟域处理模块4-1对输入数据串并变换模块1输入的并行数据进行缓存和跨时钟域处理，生成SRAM写数据，将其发送给SRAM数据总线控制模块4-6；
写地址转化及跨时钟域处理模块4-2接收数据写地址控制模块2输出的双端口RAM写地址，将其转化为SRAM写地址并进行跨时钟域处理，并将跨时钟域处理后的SRAM写地址传输给SRAM地址总线控制模块4-5；
读地址转化及跨时钟域处理模块4-3接收数据读地址控制模块3输出的双端口RAM读地址，将其转化为SRAM读地址并进行跨时钟域处理，并将跨时钟域处理后的SRAM读地址传输给SRAM地址总线控制模块4-5；
SRAM读写使能控制模块4-4通过循环计数器cnt实现对SRAM写使能和读使能的时分复用控制，根据SRAM芯片手册生成对应的SRAM控制信号，cnt取值范围为1-3，cnt=0时进行SRAM写操作，cnt=1、cnt=2时进行SRAM读操作，并将生成的SRAM控制信号输出给SRAM，实现对SRAM的读写控制，同时将循环计数器cnt发送给SRAM地址总线控制模块4-5和SRAM数据总线控制模块4-6；
SRAM地址总线控制模块4-5接收写地址转化及跨时钟域处理模块4-2生成的SRAM写地址和读地址转化及跨时钟域处理模块4-3生成的SRAM读地址，根据SRAM读写使能控制模块4-4发送过来的cnt对SRAM地址总线进行时分复用控制，cnt=0时将SRAM写地址赋值给SRAM地址总线，cnt=1、cnt=2时将SRAM读地址赋值给SRAM地址总线；
SRAM数据总线控制模块4-6接收数据缓存及跨时钟域处理模块4-1输出的SRAM写数据，并接收SRAM数据总线上的数据，根据SRAM读写使能控制模块4-4发送过来的cnt对SRAM数据总线进行时分复用控制，cnt=0时将SRAM写数据赋值给SRAM地址总线，cnt=2时将SRAM数据总线上的数据赋值给SRAM读数据，并将SRAM读数据发送给输出数据并串变换模块5。
本发明相比背景技术具有如下优点：
1．本发明能够在FPGA存储资源有限的情况下完成大容量的数据存储。
2．本发明可通过时分复用将SRAM等效为支持同时读写的双端口RAM，使得SRAM应用更加灵活。
3. 本发明通过FGPA和SRAM相结合，可以有效降低FPGA数量，节省成本、应用场景广泛。特别适用于星间或星地各种类型设备小型化设计。
总之，本发明具有支持同时读写、支持大容量缓存、节省成本、应用场景广泛等特点。特别适用于星间或星地各种类型设备小型化设计。
附图说明
图1是本发明实施例的电原理图。
图2是图1中SRAM读写控制模块的电原理图。
具体实施方式
参照图1，一种基于SRAM的等效双端口RAM装置，其包括输入数据串并变换模块1、数据写地址控制模块2、数据读地址控制模块3、SRAM读写控制模块4、输出数据并串变换模块5。图1是该装置的电原理图，实施例按照图1连接线路。
该装置中，输入数据串并变换模块1的作用是将需要写入SRAM的串行数据变成小于或等于SRAM数据位宽的并行数据后输出到SRAM读写控制模块4；数据写地址控制模块2的作用是产生等效为双端口RAM的写地址，并将写地址传输给SRAM读写控制模块4；数据读地址控制模块3的作用是产生等效为双端口RAM的读地址，并将读地址传输给SRAM读写控制模块4；SRAM读写控制模块4的作用是通过时分复用的方法控制SRAM的控制信号进行读写使能控制，根据读写使能控制实现SRAM数据输入输出控制和SRAM读写地址切换控制，并将从SRAM读取的数据输出到输出数据并串变换模块5；输出数据并串变换模块5的作用是对SRAM读写控制模块4输入的数据进行并串变换和跨时钟域处理，输出串行数据。
参照图2，所述SRAM读写控制模块4由数据缓存及跨时钟域处理模块4-1、写地址转化及跨时钟域处理模块4-2、读地址转化及跨时钟域处理模块4-3、SRAM读写使能控制模块4-4、SRAM地址总线控制模块4-5和SRAM数据总线控制模块4-6组成。实施例按照图2连接线路。其中，数据缓存及跨时钟域处理模块4-1的作用是生成SRAM写数据，将其发送给SRAM数据总线控制模块4-6；写地址转化及跨时钟域处理模块4-2的作用是接收双端口RAM写地址，生成SRAM写地址传输给SRAM地址总线控制模块4-5；读地址转化及跨时钟域处理模块4-3的作用是接收数据双端口RAM读地址，将其转化为SRAM读地址并进行跨时钟域处理，传输给SRAM地址总线控制模块4-5；SRAM读写使能控制模块4-4的作用是根据循环计数器cnt对SRAM写使能和读使能的时分复用控制，将生成的SRAM控制信号输出给SRAM，同时将循环计数器cnt发送给SRAM地址总线控制模块4-5和SRAM数据总线控制模块4-6；SRAM地址总线控制模块4-5的作用是接收SRAM写地址和SRAM读地址，根据cnt对SRAM地址总线进行时分复用控制；SRAM数据总线控制模块4-6的作用是接收SRAM写数据和SRAM数据总线上的数据，根据cnt对SRAM数据总线进行时分复用控制，cnt=0时将SRAM写数据赋值给SRAM地址总线，cnt=2时将SRAM数据总线上的数据赋值给SRAM读数据，并将SRAM读数据发送给输出数据并串变换模块5。
本装置简要工作原理如下：
输入数据串并变换模块1将需要写入SRAM的串行数据变成小于或等于SRAM数据位宽的并行数据后输出到SRAM读写控制模块4；数据写地址控制模块2产生等效为双端口RAM的写地址，并将写地址传输给SRAM读写控制模块4；数据读地址控制模块3产生等效为双端口RAM的读地址，并将读地址传输给SRAM读写控制模块4；SRAM读写控制模块4通过时分复用的方法控制SRAM的控制信号进行读写使能控制，根据读写使能控制实现SRAM数据输入输出控制和SRAM读写地址切换控制，并将从SRAM读取的数据输出到输出数据并串变换模块5；输出数据并串变换模块5对SRAM读写控制模块4输入的数据进行并串变换和跨时钟域处理，输出串行数据。
本发明具有支持同时读写、支持大容量缓存、节省成本、应用场景广泛等特点。本发明通过将片外SRAM等效为双端口RAM，解决现有卫星载荷FPGA存储资源不足问题，有利于载荷小型化设计，降低功耗、重量和体积，节省成本，可广泛用于星地、星间通信设备。

Claims (2)

1.一种基于SRAM的等效双端口RAM装置，其特征在于，包括SRAM和FPGA，所述FPGA用于实现输入数据串并变换模块（1）、数据写地址控制模块（2）、数据读地址控制模块（3）、SRAM读写控制模块（4）、输出数据并串变换模块（5）；
输入数据串并变换模块（1）将需要写入SRAM的串行数据变成小于或等于SRAM数据位宽的并行数据，然后输出到SRAM读写控制模块（4）；
数据写地址控制模块（2）产生等效为双端口RAM的写地址，并将写地址传输给SRAM读写控制模块（4）；
数据读地址控制模块（3）根据需要产生等效为双端口RAM的读地址，并将读地址传输给SRAM读写控制模块（4）；
SRAM读写控制模块（4）通过时分复用的方法控制SRAM的控制信号进行读写使能控制，根据读写使能控制实现SRAM数据输入输出控制和SRAM读写地址切换控制，并将从SRAM读取的数据输出到输出数据并串变换模块（5）；
输出数据并串变换模块（5）对SRAM读写控制模块（4）输入的数据进行并串变换和跨时钟域处理，输出串行数据。
2.根据权利要求1所述的基于SRAM的等效双端口RAM装置，其特征在于，所述SRAM读写控制模块（4）由数据缓存及跨时钟域处理模块（4-1）、写地址转化及跨时钟域处理模块（4-2）、读地址转化及跨时钟域处理模块（4-3）、SRAM读写使能控制模块（4-4）、SRAM地址总线控制模块（4-5）和SRAM数据总线控制模块（4-6）组成；
数据缓存及跨时钟域处理模块（4-1）对输入数据串并变换模块（1）输入的并行数据进行缓存和跨时钟域处理，生成SRAM写数据，将其发送给SRAM数据总线控制模块（4-6）；
写地址转化及跨时钟域处理模块（4-2）接收数据写地址控制模块（2）输出的双端口RAM写地址，将其转化为SRAM写地址并进行跨时钟域处理，并将跨时钟域处理后的SRAM写地址传输给SRAM地址总线控制模块（4-5）；
读地址转化及跨时钟域处理模块（4-3）接收数据读地址控制模块（3）输出的双端口RAM读地址，将其转化为SRAM读地址并进行跨时钟域处理，并将跨时钟域处理后的SRAM读地址传输给SRAM地址总线控制模块（4-5）；
SRAM读写使能控制模块（4-4）通过循环计数器cnt实现对SRAM写使能和读使能的时分复用控制，根据SRAM芯片手册生成对应的SRAM控制信号，cnt取值范围为1-3，cnt=0时进行SRAM写操作，cnt=1、cnt=2时进行SRAM读操作，并将生成的SRAM控制信号输出给SRAM，实现对SRAM的读写控制，同时将循环计数器cnt发送给SRAM地址总线控制模块（4-5）和SRAM数据总线控制模块（4-6）；
SRAM地址总线控制模块（4-5）接收写地址转化及跨时钟域处理模块（4-2）生成的SRAM写地址和读地址转化及跨时钟域处理模块（4-3）生成的SRAM读地址，根据SRAM读写使能控制模块（4-4）发送过来的cnt对SRAM地址总线进行时分复用控制，cnt=0时将SRAM写地址赋值给SRAM地址总线，cnt=1、cnt=2时将SRAM读地址赋值给SRAM地址总线；
SRAM数据总线控制模块（4-6）接收数据缓存及跨时钟域处理模块（4-1）输出的SRAM写数据，并接收SRAM数据总线上的数据，根据SRAM读写使能控制模块（4-4）发送过来的cnt对SRAM数据总线进行时分复用控制，cnt=0时将SRAM写数据赋值给SRAM地址总线，cnt=2时将SRAM数据总线上的数据赋值给SRAM读数据，并将SRAM读数据发送给输出数据并串变换模块（5）。
CN202111410615.8A 2021-11-25 一种基于sram的等效双端口ram装置 Active CN114138693B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111410615.8A CN114138693B (zh) 2021-11-25 一种基于sram的等效双端口ram装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111410615.8A CN114138693B (zh) 2021-11-25 一种基于sram的等效双端口ram装置

Publications (2)

Publication Number Publication Date
CN114138693A true CN114138693A (zh) 2022-03-04
CN114138693B CN114138693B (zh) 2024-06-21

Family

ID=

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6314047B1 (en) * 1999-12-30 2001-11-06 Texas Instruments Incorporated Low cost alternative to large dual port RAM
CN102088385A (zh) * 2010-12-02 2011-06-08 西北工业大学 Loytec模块总线与高速智能统一总线的直接接口方法
CN102638661A (zh) * 2012-03-23 2012-08-15 南京理工大学 高速多通道ccd数据处理和传输系统
CN102999467A (zh) * 2012-12-24 2013-03-27 中国科学院半导体研究所 基于fpga实现的高速接口与低速接口转换电路及方法
CN104010140A (zh) * 2014-05-29 2014-08-27 杭州中威电子股份有限公司 一种实时高带宽视频交换系统及方法
US20180089114A1 (en) * 2016-09-27 2018-03-29 International Business Machines Corporation Cut-through buffer with variable frequencies
CN111367495A (zh) * 2020-03-06 2020-07-03 电子科技大学 一种异步先入先出的数据缓存控制器
CN112259142A (zh) * 2020-10-29 2021-01-22 中国科学技术大学 用于自容式仪器的超低功耗的大容量数据存储方法
CN113641625A (zh) * 2021-08-19 2021-11-12 电子科技大学 一种基于fpga的四路并行数据处理转置系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6314047B1 (en) * 1999-12-30 2001-11-06 Texas Instruments Incorporated Low cost alternative to large dual port RAM
CN102088385A (zh) * 2010-12-02 2011-06-08 西北工业大学 Loytec模块总线与高速智能统一总线的直接接口方法
CN102638661A (zh) * 2012-03-23 2012-08-15 南京理工大学 高速多通道ccd数据处理和传输系统
CN102999467A (zh) * 2012-12-24 2013-03-27 中国科学院半导体研究所 基于fpga实现的高速接口与低速接口转换电路及方法
CN104010140A (zh) * 2014-05-29 2014-08-27 杭州中威电子股份有限公司 一种实时高带宽视频交换系统及方法
US20180089114A1 (en) * 2016-09-27 2018-03-29 International Business Machines Corporation Cut-through buffer with variable frequencies
CN111367495A (zh) * 2020-03-06 2020-07-03 电子科技大学 一种异步先入先出的数据缓存控制器
CN112259142A (zh) * 2020-10-29 2021-01-22 中国科学技术大学 用于自容式仪器的超低功耗的大容量数据存储方法
CN113641625A (zh) * 2021-08-19 2021-11-12 电子科技大学 一种基于fpga的四路并行数据处理转置系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
胡健生等: "基于ARM11+FPGA的多路视频监控系统关键技术研究", 视频应用与工程, vol. 35, no. 21, 31 December 2011 (2011-12-31), pages 120 - 123 *

Similar Documents

Publication Publication Date Title
US5602780A (en) Serial to parallel and parallel to serial architecture for a RAM based FIFO memory
KR101504393B1 (ko) 다중-직렬 인터페이스 적층-다이 메모리 아키텍처
CN113553277A (zh) 一种ddr5 sdram的高吞吐率、低延迟phy接口电路装置
CA2411486A1 (en) Fpga lookup table with dual ended writes for ram and shift register modes
CN112306924A (zh) 一种数据交互方法、装置、系统及可读存储介质
CN102436840A (zh) 一种数字射频存储板
CN105304123A (zh) 静态随机存取存储器
CN114138693A (zh) 一种基于sram的等效双端口ram装置
CN101236776A (zh) 一种串行接口快闪存储器及其设计方法
CN114138693B (zh) 一种基于sram的等效双端口ram装置
CN110399323B (zh) 一种基于srio的高速信息通道
CN211791821U (zh) 一种视频数据对地直传的星载视频压缩装置
CN109388344B (zh) 一种基于带宽扩展交叉编址的双端口sram访问控制系统及方法
CN102760487A (zh) 一种高性能静态随机存储器内部最优分级的方法及其架构
CN112073075A (zh) 一种低成本超宽工作带宽射频数字储频设备
CN101488119A (zh) 地址译码方法、装置及单板
CN204496487U (zh) 扩展芯片及可扩展的芯片系统
CN115202264A (zh) 一种dsp与fpga之间高速并行通信方式
CN202475637U (zh) 一种存储装置及一种高速高清摄像机
CN104464799A (zh) 高速高可靠性多端口存储器
US11645222B1 (en) Real time generation of differential serial bus traffic
EP4006905A1 (en) Interface circuit, data transmission circuit and memory
CN102637150A (zh) 具压缩与解压缩功能的半导体内存装置
US20230359573A1 (en) Field programmable gate array (fpga) for implementing data transmission by using built-in edge module
CN114124305A (zh) 一种计算、查表相结合的分段交织装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant