CN104010140A - 一种实时高带宽视频交换系统及方法 - Google Patents

Abstract

本发明公开了一种实时高带宽视频交换系统及方法，采用交换理论中最为简洁有效的共享存储方法，对16路视频数据串行统筹处理；结合监控视频高清晰、低延时、无阻塞路由的要求对系统进行存储、路由控制、交换输出工作从而实现系统要求；本交换系统采用全数字解决方案，采用可编程逻辑器件实现数据的交换，保证信号传输交换的正确性，数据无损处理，可以提供客户完全无损伤的系统交换方法；系统总延时约为固定0.167us，满足低延时处理要求；视频处理采用共享存储方案，输入系统的所有视频信号全部分区分片存入双口存储器RAM中，每个输出通道单独缓存、独立输出，保证系统数据多端口复制存储，保证交换的效率和独立性，形成无阻塞系统。

Description

一种实时高带宽视频交换系统及方法

技术领域

    本发明涉及视频监控领域的非压缩实时视频传输交换矩阵领域，尤其涉及一种实时高带宽视频交换系统及方法。

背景技术

    实时视频交换是为了满足监控人员掌控所辖区域监控点的图像信息，实时发现异常、特殊事件，对事件进行预警、报警，避免国家及个人财产受到损害；或者对监控点紧急事件进行远程指挥、综合战斗，具有高实时性、高清晰度要求；并能任意切换辖区的任意一个监控点，这就需要实时交换方法；为保证得到尽量多的信息，一个监控平台包含任意多个监控屏，同事可关注多个视频监控点；综合以上需求，需要有一套实时高带宽视频图像交换的解决方案，满足客户的系统需求；由于实时视频图像多采用非压缩视频采样方法，国内通用的视频制式为PAL格式，其视频带宽为8M以内，有效视频带宽为5.8M带宽，无损采样频率至少为5.8M*2.5=14.5M，采样精度为8到10bit，综合视频质量及系统容量，本系统采用15M采样，那么总视频带宽为120Mbps数字视频信号；根据单视频矩阵256路输入96路输出计算，视频矩阵输入、输出数字信号带宽分别为30.72Gbps、11.52Gbps；交换系统需要实现信号同步接入和输出，保持帧同步需要做链路编码开销，则交换系统吞吐量需要达到40Gbps；为和本发明的交换方法对比，选取两种典型视频交换方法作为参照方法。模拟交换方法由于模拟器件起步较早，主要应用于2000年左右，小系统矩阵实现方案的解决办法；数字交换方法由于数字信号大批量应用在2010年前后逐渐由模拟转向数字矩阵交换，是基于数字信号的单芯片解决方案，该方案的主要性能指标在多数场景下都具有显著的优势。

1、模拟交换芯片实现

模拟交换是基于模拟信号并置、多路驱动实现的，由于模拟信号的特殊性，单颗模拟交叉芯片仅能实现8路视频的交换，如果需要256路输入、96路输出则需要200多颗模拟器件搭建全交叉电路，电路较为复杂，稳定性比较差，排查问题比较复杂；另外模拟信号并置和多路驱动信号容易异常或失真，造成图像异常扭曲；由此可见此方案在实际实施中存在多点隐患、并不利于维护，不可应用于大容量矩阵控制系统；

2、数字交换芯片实现

数字交换芯片实现视频信号的串行输入、输出，透明化处理，不包含任何解串行和串行化操作，实现方案简单，单路差分串行信号仅包含一路视频信号，实现系统256路输入、96路输出则需要选择至少256路的交叉芯片，这种设计简单、控制方便；但同时存在芯片巨大、高成本、功率高等无法避免的数字切换芯片方案，管脚较多测试和硬件电路设计都比较复杂，测试验证耗费时间较长；综合以上交换系统的实现，虽能完成系统需求，但在实现是存在高成本、低稳定性的风险。

发明内容

    针对上述技术缺陷，本发明提出一种实时高带宽视频交换系统及方法。

    为了解决上述技术问题，本发明的技术方案如下：

    一种实时高带宽视频交换系统，包括串并转换模块、数据同步处理模块、时钟数据同步控制模块、数据交换单元模块、并串转换模块；单通道视频数据帧格式选用标准串行传输编码方式，并附加特征码key字节：tx_key=1，tx_data = x“BC”；该数据帧由20个时分复用时隙组成；其中，1-16个时隙为16路模拟视频采样数据，R1~R3为视频数据帧保留字节，用于传输视频数据对应的辅助数据；

所述串并转换模块负责将视频数据进行串并转换；

所述数据同步处理模块通过设置的片内双口RAM，根据接收来自经过串并转换后的数据，检测序列帧同步头tx_key=1，tx_data = x“BC”，形成帧序列并写入片内存储器；并根据时钟数据同步控制模块的本地同步时钟读出视频数据符合流，传送给实时视频交换模块；

所述时钟数据同步控制模块采用同源时钟处理方式，提供本地同步时钟独立运行，产生帧同步时序、读地址信号分别传送给交换模块，实现视频信号同步；由时钟数据同步控制模块产生对16通道接收并行数据进行调度处理，并由路由控制模块产生数据交换单元模块所需要的路由表，即目的通道和源通道信息，

所述数据交换单元模块使用双口RAM实现，写端口位宽128bit，为16路视频数据的并置信号，位宽5bit，其中：低四位是视频序列计数器，最高位为片地址采用两片地址，写地址深度32，地址位宽5位；读端口数据位宽8bit，为交换系统输出的交换视频数据，读地址深度512，地址位宽9位,最高位为片地址，低位为交换输出视频的源通道地址；

所述数据交换单元模块中RAM写端口中帧同步头对视频信号计数器进行清零，否则执行递增计数，片地址加1，根据视频同步信号并置以及片地址对帧序列的1至16个时隙的数据顺序写入片内存储RAM，其他字段R1、R2、R3、key字节通过使能控制不写入，单位位宽128位，其中低位为第一链路的视频数据，高位为第十六链路的视频数据，从而实现写操作；

所述数据交换单元模块中RAM读端口中根据路由控制模块分离出的源通道信息和目的通道信息，根据写入地址空间和片地址进行视频数据读出；并在输出端对信号进行帧同步处理，增加帧头字节，从而实现读操作；

所述数据交换单元模块完成的单通道16路视频的交换输出功能，通过并串转换模块进行并串转换从而完成单通道的交换输出功能。

一种实时高带宽视频交换方法，包括

21)首先对视频数据帧采用标准串行传输编码方式，并附加特征码key字节：tx_key=1，tx_data = x“BC”；所述数据帧由20个时分复用时隙组成，其中，1~16个时隙为16路模拟视频采样数据，R1~R3为视频数据帧保留字节，用于传输视频数据对应的辅助数据；

22）将上述模拟视频数据帧通过串并转换模块进行转换；

23）数据同步处理模块采用片内双口RAM，根据接收数据，检测序列帧同步头tx_key=1，tx_data = x“BC”，形成帧序列并写入片内存储器；并根据时钟数据同步控制模块模块本地同步时钟读出视频数据符合流，传送给实时视频交换模块；

24）时钟数据同步控制模块采用同源时钟处理方式，提供本地同源时钟独立运行，产生帧同步时序、读地址信号分别传送给预处理模块和交换模块，实现视频数据信号同步；

25）由时钟数据同步控制模块产生对16通道接收并行数据进行调度处理，并由路由控制模块产生数据交换单元模块所需要的路由表，即目的通道和源通道信息，

26）数据交换单元模块使用双口RAM实现，其中写端口位宽128bit，为16路视频数据的并置信号，位宽5bit，其中：低四位是视频序列计数器，最高位为片地址采用两片地址，写地址深度32，地址位宽5位；读端口数据位宽8bit，为交换系统输出的交换视频数据，读地址深度512，地址位宽9位,最高位为片地址，低位为交换输出视频的源通道地址；

所述数据交换单元模块交换存储RAM端口写操作步骤为：帧同步头对视频数据信号计数器进行清零，否则执行递增计数，片地址加1，根据视频同步信号并置以及片地址对帧序列的1至16个时隙的数据顺序写入交换存储RAM，其他字段R1、R2、R3、key字节通过使能控制不写入，单位位宽128位，其中低位为第一链路视频数据，高位为第十六链路视频数据；

所述数据交换单元模块交换存储RAM端口读操作：根据路由控制模块分离出的源通道信息和目的通道信息，根据写入地址空间和片地址进行视频数据读出；并在输出端对信号进行帧同步处理，增加帧头字节；

完成单通道16路视频的交换输出功能，通过并串转换完成单通道的交换输出工作。

    本发明的有益效果在于：本系统采用交换理论中最为简洁有效的共享存储方法，对16路视频数据串行统筹处理，简化交换方法，整个交换过程实现简洁，功能清晰；结合监控视频高清晰、低延时、无阻塞路由的要求对系统进行存储、路由控制、交换输出工作从而实现系统要求；本交换系统采用全数字解决方案，采用可编程逻辑器件实现数据的交换，保证信号传输交换的正确性，数据无损处理，可以提供客户完全无损伤的系统交换方法；系统总延时约为固定0.167us，满足低延时处理要求；视频处理采用共享存储方案，输入系统的所有视频信号全部分区分片存入双口存储器RAM中，每个输出通道单独缓存、独立输出，保证系统数据多端口复制存储，保证交换的效率和独立性，形成无阻塞系统；本系统提供了区别于传统电路交换方法的复杂性，分组交换的路由计算复杂度，研究出一种实时高效、实现简单的共享存储解决方法，本系统输入、输出端采用模块化设计，根据系统要求和资源控制可简单实现矩阵大小的配置，从而实现不同大小矩阵系统的要求；由于采用通用逻辑设计语言、调用片内存取空间，可在不用设计和系统上实现本方法；通用性和实用性较高。

附图说明

    图1为单通道 SERDES 和 PCS的简单系统框图；

    图2为交换卡逻辑可编程器件接口图；

    图3为时分复用数据传输帧格式；

    图4为交换系统模块设计框图。

具体实施方式

    如图1所示，本发明的核心交换系统拓扑图，本交换系统使用Lattice Semiconductor提供的FPGA集成片上串行收发器（serdes）、物理层编码芯片（Physical Coding Sublayer，PCS）,内置4QUAD收发器、每个Quad包含4通道全双工独立收发器，单芯片共集成16通道串行收发器，每个通道独立运行，可配置速率600M-3.125G；可编程嵌入式逻辑存储块（EBR SRAM）372块，每块容量18bits，共计6.85Mbits；分布式逻辑存储单元（Distributed RAM）303bits；可编程查找表（Luts）149K；以及丰富的I/O资源满足系统扩展设计功能；

    如图2所示，本案使用PCS硬件单元，实现16路串行高速视频数据流的接收和发送，并充分利用查找表、嵌入式逻辑存储块、分布式存储单元，以及嵌入式控制系统AT91SAM9M10G45，实现与上层软件控制系统、监控员实时操作键盘的命令接收和转换控制； 

如上文介绍，核心交换系统串行数据采用时分复用的数据格式，单通道传输16路视频，由于数据并串转换需要进行通道编码，本系统考虑系统稳定性和满足光传输的平衡传输码流，结合芯片集成的PCS硬核芯片要求，如图3所示，本系统选用Generic 8b10b模式(标准串行传输编码方式)，并附加特征码key字节：tx_key=1，tx_data = x“BC”；

本系统定义视频帧格式，数据帧由20个时分复用时隙组成；其中，1-16个时隙为16路模拟视频采样数据，R1-R3为视频数据帧保留字节，用于传输视频数据对应的辅助数据如：开关量、同步音频数据；

带宽计算如下：

链路数据总带宽：15MB/s*20 = 300MB/s

有效视频带宽：BWvalid = 15M *8bit*16/s =1.92Gbps

链路传输数据总带宽： BWdata = 15M *8bit*20/s =2.4Gbps

 编码链路总带宽为：BWtotal= BWdata*(10bit/8bit) = 3Gbps

由上图可知：链路传输总带宽为3Gbps，并行数据带宽可达300MBps；

2、本发明的系统交换实现

    本方法分为三个部分：串行数据同步接收、视频数据交换、并行数据串行发送单元；其中串行同步数据收发功能由FPGA内部集成的硬件收发模块实现，本文重点阐述视频数据交换方法的实现方案；本发明的逻辑交换方法区别与常用的电路交换和分组交换方法，结合两种交换的优点，充分利用FPGA芯片的灵活性，以及内部资源实现实时高带宽视频交换方法；交换系统分为串并转换模块（SERDES Block(Rx)）、数据同步处理模块（First_switch）、时钟数据同步控制模块（Sync_mod）、数据交换单元模块（Switch_out_mod）、并串转换模块（SERDES Block(Tx)）组成；模块1与模块5由FPGA嵌入的硬件硬件收发器实现，本文不再阐述，下面分别给出系统的控制框图(路由运算电路)

2.1 数据同步处理模块：First_switch

    由于各业务板卡独立运行即系统输入通道数据的相位由个通道独立决定，经SERDES Block(Rx)接收的串行各路视频数据无法保证数据为同步到达，为便于后续统一化处理，需要首先实现16路并行高速数据的帧同步，本系统采用片内双口RAM实现；根据接收数据，检测序列帧同步头tx_key=1，tx_data = x“BC”，形成帧序列并写入片内存储器；并根据Sync_mod模块本地同步时钟读出视频数据符合流，传送给交换模块； 

2.2时钟数据同步控制模块:Sync_mod

    系统采用同源时钟处理方式，系统提供本地同源时钟独立运行，产生帧同步时序、读地址信号分别传送给预处理模块和交换模块，实现视频信号同步，为后续大容量数据交换做好准备；

2.3 数据交换单元模块Switch_out_mod

    根据图4所示，由时钟数据同步控制模块产生对16通道接收并行数据进行调度处理，并由路由控制模块产生每个交换控制单元模块所需要的路由表，即目的通道和源通道信息；由于16通道serdes接收通道都是根据共同的同步读写地址实现，保证了视频帧格式的数据同步；本交换方法使用双口RAM实现，写端口位宽128bit，为16路视频数据的并置信号，位宽5bit，其中：低四位是视频序列计数器，最高位为片地址采用两片地址，防止读写端口对同一存储单元操作，写地址深度32，地址位宽5位；读端口数据位宽8bit，为交换系统输出的交换视频数据，读地址深度512，地址位宽9位,最高位为片地址，低位为交换输出视频的源通道地址；

交换存储RAM端口写操作：帧同步头对视频信号计数器进行清零，否则执行递增计数，片地址加1，根据视频同步信号并置以及片地址对帧序列的1至16个时隙的数据顺序写入交换存储RAM，其他字段R1、R2、R3、key字节通过使能控制不写入，单位位宽128位，其中低位为Link_rx1视频数据，高位为Link_rx16视频数据；

交换存储RAM端口读操作：根据路由控制单元分离出的源通道信息和目的通道信息，根据写入地址空间和片地址进行视频数据读出，如源通道地址为link5通道第12路视频，则读出地址最高位为片地址，低位为0xB4；并在输出端对信号进行帧同步处理，增加帧头字节；

完成单通道16路视频的交换输出功能，通过并串转换完成单通道serdes的交换输出工作；本系统需要的256路视频只需要多次模块调用实现16路serdes视频的交换输出功能。 

2.4 视频延时计算

单通道视频串行处理时钟为300MB/s，本系统采用两片双口RAM对视频数据进行处理即同步模块RAM以及交换控制RAM，并且都采用分片读写方式，其他逻辑处理时序延迟较少根据代码处理效率不同，本文暂定为10cycle延迟；所以视频数据延迟时间为：

同步模块延时+交换模块延迟 + 10T 

= 帧长*地址片数*Tcycle *2 + 10 Tcycle 

= 20*2*(1/300 * 10e-6s) *2 + 10*(1/300 * 10e-6s)

=1/6 us=0.167us

由上可知：系统总延迟约为0.167us，时间效果零延迟，完全满足监控领域视频低延时需求。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。

Claims (2)

1.一种实时高带宽视频交换系统，其特征在于，包括串并转换模块、数据同步处理模块、时钟数据同步控制模块、数据交换单元模块、并串转换模块；

单通道视频数据帧格式选用标准串行传输编码方式，并附加特征码key字节：tx_key=1，tx_data = x“BC”；该数据帧由20个时分复用时隙组成；其中，1-16个时隙为16路模拟视频采样数据，R1~R3为视频数据帧保留字节，用于传输视频数据对应的辅助数据；

所述串并转换模块负责将视频数据进行串并转换；

所述数据同步处理模块通过设置的片内双口RAM，根据接收来自经过串并转换后的数据，检测序列帧同步头tx_key=1，tx_data = x“BC”，形成帧序列并写入片内存储器；并根据时钟数据同步控制模块的本地同步时钟读出视频数据符合流，传送给实时视频交换模块；

所述时钟数据同步控制模块采用同源时钟处理方式，提供本地同步时钟独立运行，产生帧同步时序、读地址信号分别传送给交换模块，实现视频信号同步；由时钟数据同步控制模块产生对16通道接收并行数据进行调度处理，并由路由控制模块产生数据交换单元模块所需要的路由表，即目的通道和源通道信息，

所述数据交换单元模块使用双口RAM实现，写端口位宽128bit，为16路视频数据的并置信号，位宽5bit，其中：低四位是视频序列计数器，最高位为片地址采用两片地址，写地址深度32，地址位宽5位；读端口数据位宽8bit，为交换系统输出的交换视频数据，读地址深度512，地址位宽9位,最高位为片地址，低位为交换输出视频的源通道地址；

所述数据交换单元模块中RAM写端口中帧同步头对视频信号计数器进行清零，否则执行递增计数，片地址加1，根据视频同步信号并置以及片地址对帧序列的1至16个时隙的数据顺序写入片内存储RAM，其他字段R1、R2、R3、key字节通过使能控制不写入，单位位宽128位，其中低位为第一链路的视频数据，高位为第十六链路的视频数据，从而实现写操作；

所述数据交换单元模块中RAM读端口中根据路由控制模块分离出的源通道信息和目的通道信息，根据写入地址空间和片地址进行视频数据读出；并在输出端对信号进行帧同步处理，增加帧头字节，从而实现读操作；

所述数据交换单元模块完成的单通道16路视频的交换输出功能，通过并串转换模块进行并串转换从而完成单通道的交换输出功能。

2.一种实时高带宽视频交换方法，其特征在于，包括

21)首先对视频数据帧采用标准串行传输编码方式，并附加特征码key字节：tx_key=1，tx_data = x“BC”；所述数据帧由20个时分复用时隙组成，其中，1~16个时隙为16路模拟视频采样数据，R1~R3为视频数据帧保留字节，用于传输视频数据对应的辅助数据；

22）将上述模拟视频数据帧通过串并转换模块进行转换；

23）数据同步处理模块采用片内双口RAM，根据接收数据，检测序列帧同步头tx_key=1，tx_data = x“BC”，形成帧序列并写入片内存储器；并根据时钟数据同步控制模块模块本地同步时钟读出视频数据符合流，传送给实时视频交换模块；

24）时钟数据同步控制模块采用同源时钟处理方式，提供本地同源时钟独立运行，产生帧同步时序、读地址信号分别传送给预处理模块和交换模块，实现视频数据信号同步；

25）由时钟数据同步控制模块产生对16通道接收并行数据进行调度处理，并由路由控制模块产生数据交换单元模块所需要的路由表，即目的通道和源通道信息，

26）数据交换单元模块使用双口RAM实现，其中写端口位宽128bit，为16路视频数据的并置信号，位宽5bit，其中：低四位是视频序列计数器，最高位为片地址采用两片地址，写地址深度32，地址位宽5位；读端口数据位宽8bit，为交换系统输出的交换视频数据，读地址深度512，地址位宽9位,最高位为片地址，低位为交换输出视频的源通道地址；

所述数据交换单元模块交换存储RAM端口写操作步骤为：帧同步头对视频数据信号计数器进行清零，否则执行递增计数，片地址加1，根据视频同步信号并置以及片地址对帧序列的1至16个时隙的数据顺序写入交换存储RAM，其他字段R1、R2、R3、key字节通过使能控制不写入，单位位宽128位，其中低位为第一链路视频数据，高位为第十六链路视频数据；

所述数据交换单元模块交换存储RAM端口读操作：根据路由控制模块分离出的源通道信息和目的通道信息，根据写入地址空间和片地址进行视频数据读出；并在输出端对信号进行帧同步处理，增加帧头字节；

完成单通道16路视频的交换输出功能，通过并串转换完成单通道的交换输出工作。