CN114128150A - 用于进行多次模数转换的方法 - Google Patents
用于进行多次模数转换的方法 Download PDFInfo
- Publication number
- CN114128150A CN114128150A CN201980098576.7A CN201980098576A CN114128150A CN 114128150 A CN114128150 A CN 114128150A CN 201980098576 A CN201980098576 A CN 201980098576A CN 114128150 A CN114128150 A CN 114128150A
- Authority
- CN
- China
- Prior art keywords
- reference signal
- ramp
- ramp reference
- adc
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Abstract
提供了一种通过模数转换器(analog‑to‑digital convertor,ADC)进行多次模数转换的方法,包括:接收第一斜坡参考信号和第二斜坡参考信号,所述第一斜坡参考信号的电平在所述第一斜坡参考信号的每个周期内从初始电平沿斜率变化,所述第二斜坡参考信号的电平以与所述第一斜坡参考信号的所述电平相距给定偏移跟随所述第一斜坡参考信号;将所述第二斜坡参考信号与输入模拟信号进行比较;当所述第二斜坡参考信号到达所述模拟输入信号时,对所述第一斜坡参考信号的电平进行采样,在所述采样之后,将所述第二斜坡参考信号的电平重置为从所述第一斜坡参考信号采样的电平;根据所述比较结果生成数字信号,其中,所述比较、所述采样和所述重置在所述第一斜坡参考信号的所述每个周期内进行多次,并且所述重置之后的所述比较是使用所述重置的第二斜坡参考信号进行的。
Description
技术领域
本发明涉及一种模数转换器(analog-to-digital convertor,ADC),具体地,涉及多次转换ADC。本发明还涉及一种用于生成数字图像(例如静态图像(静止图像)或运动图像(视频图像))的图像传感器,以及一种具有图像传感器的装置,例如移动设备或数码相机。
背景技术
近年来,手机、智能手机、无线通信终端、平板设备或个人电脑等移动设备具有照相功能。移动设备或数码相机配备有图像传感器,例如互补金属氧化物半导体(complementary metal-oxide-semiconductor,CMOS)图像传感器或电荷耦合器件(chargecoupled device,CCD)图像传感器。
图像传感器包括:多个像素,这些像素输出模拟信号,每个模拟信号的信号电平对应于入射光的强度;以及多个ADC,用于将这些输出模拟信号转换为数字信号。
单斜率ADC(single slope ADC,SS ADC)是ADC的一种类型。SS ADC使比较器将具有斜坡波形的斜坡参考信号与从像素输出的模拟信号进行比较,并根据比较器的输出信号输出数字信号。在SS ADC中,可以减少量化和输入噪声等时间噪声,并可以减少功耗并实现更小的硅面积。
关于SS ADC,第8,816,893号美国专利提出了多次转换ADC,这些ADC多次将模拟信号转换为数字信号,并在斜坡参考信号的每个周期内输出转换结果的平均值。通过使用多次转换过程,可以有效地减少量化噪声和模拟信号中的噪声。
下文参考图10和图11进一步描述多次转换ADC。图10是用于描述相关技术提供的ADC的示意电路图。图11是用于描述相关技术提供的多次转换过程的时序图。图10所示的ADC90是相关技术提供的多次转换ADC的示例。
如图10所示,模拟信号通过电容器C0馈送到比较器的负(–)输入端子。斜坡参考信号通过电容器C1和C2馈送到比较器的正(+)输入端子。通过响应于开关SW1的开/关切换而重置斜坡参考信号的电平来修改斜坡参考信号。在图10中,重置之后的斜坡参考信号表示为“修改的斜坡参考信号”。
开关SW1的开/关切换根据比较器的输出由控制电路输出的斜坡控制信号控制。例如,当修改的斜坡参考信号等于或低于输入像素信号时,控制电路响应于从比较器输出的Hi电平信号执行开/关切换。
在图11所示的示例中,斜坡参考信号的电平在标记为“大信号采样”的部分中重置一次,并且斜坡参考信号的波形被修改为具有两个齿波的波形。在该部分中,执行一次AD转换。在标记为“小信号采样”的部分中,斜坡参考信号的电平被重置五次,斜坡参考信号的波形被修改为具有六个齿波的波形。在该部分中,执行六次AD转换。
转换计数器根据比较器的输出计算在斜坡参考信号的每个周期内所执行的AD转换的次数。求和计数器计算当比较器的输出处于LO电平时主时钟的脉冲数。算术运算器根据求和计数器的计数值和转换计数器的计数值计算平均值。通过求平均值,可以减少量化噪声和输入噪声。但是,ADC 90的转换率低于在斜坡参考信号的每个周期内执行单次AD转换的传统SS ADC的转换率。
发明内容
实施例提供了ADC、图像传感器、移动设备或数码相机等装置以及用于多次模数转换的方法。移动设备可以是手机、智能手机、无线通信终端、平板设备、个人计算机等,移动设备和数码相机可以生成图像数据或视频数据等数字图像数据。
实施例的第一方面提供了一种ADC进行多次模数转换的方法。在第一方面的第一种可能的实现方式中,所述方法包括:
接收第一斜坡参考信号和第二斜坡参考信号,所述第一斜坡参考信号的电平在所述第一斜坡参考信号的每个周期内从初始电平沿斜率变化,所述第二斜坡参考信号的电平以与所述第一斜坡参考信号的所述电平相距给定偏移跟随所述第一斜坡参考信号;
将所述第二斜坡参考信号与输入模拟信号进行比较;
当所述第二斜坡参考信号到达所述模拟输入信号时,对所述第一斜坡参考信号的电平进行采样,在所述采样之后,将所述第二斜坡参考信号的电平重置为从所述第一斜坡参考信号采样的电平;
根据所述比较结果生成数字信号,其中,所述比较、所述采样和所述重置在所述第一斜坡参考信号的所述每个周期内进行多次,并且所述重置之后的所述比较是使用所述重置的第二斜坡参考信号进行的。
在第一方面的第一种可能的实现方式中,AD转换在所述第一斜坡参考信号的单个周期内执行多次,在前一次AD转换中从所述第一斜坡参考信号采样的电平作为所述重置的第二斜坡参考信号的起点。例如,如果斜坡参考信号的电平沿着斜率单调降低,则重置的第二斜坡参考信号的电平从自第一斜坡参考信号采样的电平降低。另一方面,如果斜坡参考信号的电平沿着斜率单调升高,则重置的第二斜坡参考信号的电平从自第一斜坡参考信号采样的电平升高。根据该配置,通过重置降低第二斜坡参考信号的幅度,使得重置的第二斜坡参考信号可以在短时间内到达输入模拟信号。该配置减少了AD转换所需的时间,以便在不降低AD转换速度的情况下有效地增加AD转换的次数。增加AD转换的次数可以提高数字信号的信噪比和基于数字信号的输出图像的质量。
第一方面的第二种可能的实现方式提供了第一方面的第一种可能的实现方式提供的方法,其中,所述给定偏移是根据所述输入模拟信号和所述第一参考信号及所述第二参考信号中的时间噪声以及执行所述比较的比较器的输入参考噪声确定的。根据第一方面的第二种可能的实现方式,即使存在所述时间噪声和所述输入参考噪声,也可以确保执行所述重置。
第一方面的第三种可能的实现方式提供了第一方面的第二种可能的实现方式提供的方法,其中,所述给定偏移设置为大于所述时间噪声的所有峰-峰幅值的值。根据第一方面的第三种可能的实现方式,在所述输入模拟信号和所述第一参考信号及所述第二参考信号中存在所述时间噪声的情况下,可以确保执行所述重置。
第一方面的第四种可能的实现方式提供了第一方面的第二种或第三种可能的实现方式提供的方法,其中,所述第一参考信号通过电容元件馈送到所述比较器,所述第二参考信号作为所述电容元件的箝位电压。根据第一方面的第四种可能的实现方式,从所述第一斜坡参考信号采样的电平可以在所述第二斜坡参考信号到达所述模拟输入信号时保持在所述电容元件中。
第一方面的第五种可能的实现方式提供了第一方面的第一至第四种可能的实现方式中任一种提供的方法,其中,在所述第一斜坡参考信号的所述每个周期内,所述第一斜坡参考信号的所述电平从所述初始电平降低,所述给定偏移的极性设置为负。在使用降低型信号作为第一斜坡参考信号和第二斜坡参考信号的情况下,可以优选应用第一方面的第五种可能的实现方式。
第一方面的第六种可能的实现方式提供了第一方面的第一至第四种可能的实现方式中任一种提供的方法,其中,在所述第一斜坡参考信号的所述每个周期内,所述第一斜坡参考信号的所述电平从所述初始电平升高,所述给定偏移的极性设置为正。在使用升高型信号作为第一斜坡参考信号和第二斜坡参考信号的情况下,可以优选应用第一方面的第六种可能的实现方式。
第一方面的第七种可能的实现方式提供了第一方面的第一至第六种可能的实现方式中任一种提供的方法,其中,所述ADC通过公共参考线连接到其它ADC,以便将所述第一参考信号和所述第二参考信号分发给所述ADC和其它ADC,并且所述ADC的所述生成在所述ADC和其它ADC中的至少一个ADC重置之后的预定周期内暂停。
通常,图像传感器包括多个ADC,这些ADC通过公共斜坡参考线彼此电连接,以便传输斜坡参考信号。如果执行了用于重置斜坡参考信号的开/关切换,则开/关切换可能产生瞬态电流,该瞬态电流由于其寄生电阻而导致公共斜坡参考线中产生切换噪声。切换噪声会干扰通过公共斜坡参考线传播到其它ADC的斜坡参考信号,充当串扰噪声。串扰噪声可能会导致在其它ADC的比较器中产生比较误差,并降低最终从图像传感器输出的数字图像的质量。
根据第一方面的第七种可能的实现方式,所述ADC的所述生成在所述重置之后的所述预定周期内暂停,从而能够避免在所述比较中产生比较误差,并实现最终从图像传感器输出的高质量数字图像。
第一方面的第八种可能的实现方式提供了第一方面的第一至第七种可能的实现方式中任一种提供的方法,其中,所述接收包括:从斜坡生成器接收所述第二斜坡参考信号,并根据所述接收到的第二斜坡参考信号生成所述第一斜坡参考信号。根据第一方面的第八种可能的实现方式,所述第一斜坡参考信号和所述第二斜坡参考信号可以由单个斜坡生成器生成。
第一方面的第九种可能的实现方式提供了第一方面的第一至第七种可能的实现方式中任一种提供的方法,其中,所述接收包括:从斜坡生成器接收所述第一斜坡参考信号,并根据所述接收到的第一斜坡参考信号生成所述第二斜坡参考信号。根据第一方面的第八种可能的实现方式,所述第一斜坡参考信号和所述第二斜坡参考信号可以由单个斜坡生成器生成。
第一方面的第十种可能的实现方式提供了第一方面的第一至第九种可能的实现方式中任一种提供的方法,其中,所述生成包括:在每次AD转换中保留所述比较结果,对所述第一斜坡参考信号的所述每个周期内的所述保留的比较结果求平均值,以及根据所述平均结果确定所述数字信号。根据第一方面的第十种可能的实现方式,可以通过对所述比较的所述保留结果求平均值来减少量化噪声和输入噪声。
实施例的第二方面提供了一种执行多次模数转换的模数转换器(analog-to-digital convertor,ADC)。在第二方面的第一种可能的实现方式中,所述ADC包括:
接收电路,用于接收第一斜坡参考信号和第二斜坡参考信号,所述第一斜坡参考信号的电平在所述第一斜坡参考信号的每个周期内从初始电平沿斜率变化,所述第二斜坡参考信号的电平以与所述第一斜坡参考信号的所述电平相距给定偏移跟随所述第一斜坡参考信号;
比较单元,用于将所述第二斜坡参考信号与输入模拟信号进行比较;
重置单元,用于当所述第二斜坡参考信号到达所述模拟输入信号时,对所述第一斜坡参考信号的电平进行采样,在所述采样之后,将所述第二斜坡参考信号的电平重置为从所述第一斜坡参考信号采样的电平;
生成单元,用于根据所述比较的所述结果生成数字信号,其中,所述比较、所述采样和所述重置在所述第一斜坡参考信号的所述每个周期内进行多次,并且所述重置之后的所述比较是使用所述重置的第二斜坡参考信号进行的。
在第二方面的第一种可能的实现方式中,AD转换在所述第一斜坡参考信号的单个周期内执行多次,在前一次AD转换中从所述第一斜坡参考信号采样的电平作为所述重置的第二斜坡参考信号的起点。例如,如果斜坡参考信号的电平沿着斜率单调降低,则重置的第二斜坡参考信号的电平从自第一斜坡参考信号采样的电平降低。另一方面,如果斜坡参考信号的电平沿着斜率单调升高,则重置的第二斜坡参考信号的电平从自第一斜坡参考信号采样的电平升高。根据该配置,通过重置降低第二斜坡参考信号的幅度,使得重置的第二斜坡参考信号可以在短时间内到达输入模拟信号。该配置减少了AD转换所需的时间,以便在不降低AD转换速度的情况下有效地增加AD转换的次数。增加AD转换的次数可以提高数字信号的信噪比和基于数字信号的输出图像的质量。
第二方面的第二种可能的实现方式提供了第二方面的第一种可能的实现方式提供的ADC,其中,所述给定偏移是根据所述输入模拟信号和所述第一参考信号及所述第二参考信号中的时间噪声以及执行所述比较的比较器的输入参考噪声确定的。根据第二方面的第二种可能的实现方式,即使存在所述时间噪声和所述输入参考噪声,也可以确保执行所述重置。
第二方面的第三种可能的实现方式提供了第二方面的第二种可能的实现方式提供的ADC,其中,所述给定偏移设置为大于所述时间噪声的所有峰-峰幅值的值。根据第二方面的第三种可能的实现方式,在所述输入模拟信号和所述第一参考信号及所述第二参考信号中存在所述时间噪声的情况下,可以确保执行所述重置。
第二方面的第四种可能的实现方式提供了第二方面的第二种或第三种可能的实现方式提供的ADC,其中,所述第一参考信号通过电容元件馈送到所述比较单元,所述第二参考信号作为所述电容元件的箝位电压。根据第二方面的第四种可能的实现方式,从所述第一斜坡参考信号采样的电平可以在所述第二斜坡参考信号到达所述模拟输入信号时保持在所述电容元件中。
第二方面的第五种可能的实现方式提供了第二方面的第一至第四种可能的实现方式中任一种提供的ADC,其中,在所述第一斜坡参考信号的所述每个周期内,所述第一斜坡参考信号的所述电平从所述初始电平降低,所述给定偏移的极性设置为负。在使用降低型信号作为第一斜坡参考信号和第二斜坡参考信号的情况下,可以优选应用第二方面的第五种可能的实现方式。
第二方面的第六种可能的实现方式提供了第二方面的第一至第四种可能的实现方式中任一种提供的ADC,其中,在所述第一斜坡参考信号的所述每个周期内,所述第一斜坡参考信号的所述电平从所述初始电平升高,所述给定偏移的极性设置为正。在使用升高型信号作为第一斜坡参考信号和第二斜坡参考信号的情况下,可以优选应用第二方面的第六种可能的实现方式。
第二方面的第七种可能的实现方式提供了第二方面的第一至第六种可能的实现方式中任一种提供的ADC,其中,所述ADC通过公共参考线连接到其它ADC,以便将所述第一参考信号和所述第二参考信号分发给所述ADC和其它ADC,并且所述ADC的所述生成在所述ADC和其它ADC中的至少一个ADC重置之后的预定周期内暂停。根据第二方面的第七种可能的实现方式,所述ADC的所述生成在所述重置之后的所述预定周期内暂停,从而能够避免在所述比较中产生比较误差,并实现最终从图像传感器输出的高质量数字图像。
第二方面的第八种可能的实现方式提供了第二方面的第一至第七种可能的实现方式中任一种提供的ADC,其中,在所述接收中,所述接收单元从斜坡生成器接收所述第二斜坡参考信号,并根据所述接收到的第二斜坡参考信号生成所述第一斜坡参考信号。根据第二方面的第八种可能的实现方式,所述第一斜坡参考信号和所述第二斜坡参考信号可以由单个斜坡生成器生成。
第二方面的第九种可能的实现方式提供了第二方面的第一至第七种可能的实现方式中任一种提供的ADC,其中,在所述接收中,所述接收单元从斜坡生成器接收所述第一斜坡参考信号,并根据所述接收到的第一斜坡参考信号生成所述第二斜坡参考信号。根据第二方面的第八种可能的实现方式,所述第一斜坡参考信号和所述第二斜坡参考信号可以由单个斜坡生成器生成。
第二方面的第十种可能的实现方式提供了第二方面的第一至第九种可能的实现方式中任一种提供的ADC,其中,在所述生成中,所述生成单元在每次AD转换中保留所述比较结果,对所述第一斜坡参考信号的所述每个周期内的所述保留的比较结果求平均值,以及根据所述平均结果确定所述数字信号。根据第二方面的第十种可能的实现方式,可以通过对所述比较的所述保留结果求平均值来减少量化噪声和输入噪声。
实施例的第三方面提供了一种图像传感器,包括:多个像素,用于根据入射光的强度生成模拟信号,以及模数转换器(analog-to-digital convertor,ADC),每个模数转换器与第二方面的第一至第十种可能的实现方式中任一种提供的ADC相同,其中,所述ADC将从所述多个像素输出的模拟信号转换为数字信号。
根据第三方面,减少了AD转换所需的时间,并且可以在不降低AD转换速度的情况下有效地增加AD转换的次数。增加AD转换的次数可以提高数字信号的信噪比和基于数字信号的输出图像的质量。
实施例的第四方面提供了一种配备有相机功能的装置,所述装置包括:光学系统;图像传感器,包括多个像素,所述多个像素用于根据通过所述光学系统的入射光的强度生成模拟信号,以及模数转换器(analog-to-digital convertor,ADC),每个ADC与第二方面的第一至第十种可能的实现方式中任一种提供的ADC相同,其中,所述ADC将从所述多个像素输出的模拟信号转换为数字信号;以及信号处理电路,用于根据所述数字信号生成图像数据。
根据第四方面,减少了AD转换所需的时间,并且可以在不降低AD转换速度的情况下有效地增加AD转换的次数。增加AD转换的次数可以提高数字信号的信噪比和基于数字信号的输出图像的质量。
附图说明
图1是用于描述本发明实施例提供的装置的示意性框图;
图2是用于描述本发明实施例提供的图像传感器的示意图;
图3是用于描述本发明实施例提供的多次AD转换电路中ADC的功能的示意性框图;
图4是用于描述本发明实施例提供的多次AD转换电路的结构的示意性电路图;
图5是用于描述本发明实施例提供的多次AD转换电路的操作的时序图;
图6是用于描述本发明实施例的第一变型提供的图像传感器中ADC的结构的示意性电路图;
图7是用于描述本发明实施例的第一变型提供的多次AD转换电路的操作的时序图;
图8是用于描述本发明实施例的第二变型提供的图像传感器中ADC的结构的示意性电路图;
图9是用于进一步描述本发明实施例的第二变型提供的图像传感器中ADC的结构的示意性电路图;
图10是用于描述相关技术提供的AD转换器的示意性电路图;
图11是用于描述相关技术提供的RAMP参考信号的修改的时序图。
具体实施方式
下文结合附图对实施例的技术方案进行描述。可以理解的是,下文描述的实施例不是所有,仅仅是与本发明相关的一些实施例。需要说明的是,本领域技术人员在不付出创造性劳动性的前提下,可以根据下文描述的实施例推导的其它实施例在本发明保护范围内。
图1是用于描述本发明实施例提供的装置的示意性框图。图1所示的装置10是本发明实施例提供的装置的一个示例。
装置10可以是具有相机功能的移动设备、数码相机等。移动设备可以是手机、智能手机、无线通信终端、平板设备、个人计算机等。
如图1所示,装置10包括透镜10a、图像传感器10b、处理电路10c和存储器10d。
透镜10a是将入射光引导到图像传感器10b的光学系统。光学系统可以包括多个光学透镜,并且多个光学透镜中的至少一个光学透镜可以用于自动对焦和/或光学防抖。图像传感器10b执行光电转换以将通过透镜10a的光转换为电信号,并执行模数转换以将电信号转换为数字信号。从图像传感器10b输出的数字信号馈送到处理电路10c。
处理电路10c可以是至少一个处理单元,例如专用集成电路(application-specific integrated circuit,ASIC)、图形处理单元(graphics processing unit,GPU)、现场可编程门阵列(field-programmable gate array,FPGA)或通用处理器。在一些示例中,处理电路10c可以通过硬件、成像专用硬件等实现。
处理电路10c根据数字信号生成图像数据,并将图像数据存储到存储器10d中。当生成图像数据时,处理电路10c可以根据由工作组(例如联合图像专家组(JointPhotographic Experts Group,JPEG)、运动图像专家组(Moving Picture Experts Group,MPEG)等)标准化的任何压缩和/或编码技术来压缩和/或编码数字信号。处理电路10c可以将数字信号作为原始数据存储到存储器10d中。
下文描述本发明实施例提供的图像传感器。图2是用于描述本发明实施例提供的图像传感器的示意图。图2所示的图像传感器10b是本发明实施例提供的图像传感器的一种可能的实现方式。
如图2所示,图像传感器10b包括控制电路11、像素阵列12和多个AD转换电路13。控制电路11控制像素阵列12和多次AD转换电路13。
像素阵列12包括多个列,每个列具有多个像素。为了简单起见,图2仅示出了两个列12a和12b,但像素阵列12可以包括数百或数千个列。在图2中,为了简单起见,列12a和12b各自只有四个像素,但像素阵列12的每一列可以包括数百或数千个像素。每个像素根据入射光的强度输出模拟信号。从每个像素输出的模拟信号馈送到多次AD转换电路13。
多次AD转换电路13包括分别对应于列12a和12b的ADC 13a和13b。图2仅示出两个ADC(ADC 13a和13b),但多次AD转换电路13可以包括数百或数千个ADC。在下文,从列12a输出的模拟信号可以称为“第一像素信号”,从列12b输出的模拟信号可以称为“第二像素信号”。
第一像素信号馈送到ADC 13a,第二像素信号馈送到ADC 13b。ADC 13a对第一像素信号进行AD转换以生成第一数字信号,ADC 13b对第二像素信号进行AD转换以生成第二数字信号。第一数字信号和第二数字信号馈送到处理电路10c。
下文描述多次AD转换电路13中ADC的功能。图3是用于描述本发明实施例提供的多次AD转换电路中ADC的功能的示意性框图。多次AD转换电路13中的ADC可以具有基本相同的结构和功能,因此下文仅将ADC 13a描述为多次AD转换电路13中的ADC的一个示例。
如图3所示,ADC 13a包括斜坡生成器301、接收单元302、重置单元303、比较单元304和生成单元305。在图3中,斜坡生成器301布置在ADC 13a中,但斜坡生成器301可以布置在多次AD转换电路13中的ADC 13a外部。
斜坡生成器301可以生成第一斜坡参考信号,所述第一斜坡参考信号的电平在第一斜坡参考信号的每个周期内从给定初始电平沿斜率变化。此外,斜坡生成器301可以生成第二斜坡参考信号,所述第二斜坡参考信号的电平以与第一斜坡参考信号的电平相距给定偏移跟随第一斜坡参考信号。
给定偏移可以根据第一像素信号中的时间噪声、第一参考信号和第二参考信号的时间噪声以及ADC 13a中比较器的输入参考噪声来确定。例如,给定偏移可以是大于时间噪声的所有峰-峰幅值的值。
如果在第一斜坡参考信号的每个周期内,第一斜坡参考信号的电平从初始电平降低,则给定偏移的极性设置为负。在这种情况下,第一斜坡参考信号的电平大于第二斜坡参考信号的电平。
或者,如果在第一斜坡参考信号的每个周期内,第一斜坡参考信号的电平从初始电平升高,则给定偏移的极性设置为正。在这种情况下,第一斜坡参考信号的电平小于第二斜坡参考信号的电平。
接收单元302从斜坡生成器301接收第一斜坡参考信号和第二斜坡参考信号。在一种可能的变型中,接收单元302可以仅从斜坡生成器301接收第二斜坡参考信号,并根据接收到的第二斜坡参考信号生成第一斜坡参考信号。或者,接收单元302可以仅从斜坡生成器301接收第一斜坡参考信号,并根据接收到的第一斜坡参考信号生成第二斜坡参考信号。
重置单元303从接收单元302接收第一斜坡参考信号和第二斜坡参考信号。在第一AD转换中,重置单元303可以将接收到的第二斜坡参考信号输入比较单元304。比较单元304将第二斜坡参考信号与从列12a输出的第一像素信号进行比较。
当比较单元304的比较结果指示第二斜坡参考信号到达模拟输入信号时,重置单元303对第一斜坡参考信号的电平进行采样。重置单元303在对第一斜坡参考信号的电平进行采样之后,将第二斜坡参考信号的电平重置为从第一斜坡参考信号采样的电平。重置的第二斜坡参考信号馈送到比较单元304,并用于以下AD转换。
在ADC 13a中,比较单元304的比较过程和重置单元303的采样和重置过程在第一斜坡参考信号的每个周期内执行多次。
在第一AD转换中,从接收单元302接收到的第二斜坡参考信号用于比较过程。第一参考信号用于确定重置电平,该重置电平表示在后续AD转换中重置的第二斜坡参考信号的起点。在后续AD转换中,重置的第二斜坡参考信号用于比较过程。在第一斜坡参考信号的每个周期内,重复执行比较、采样和重置。
生成单元305根据从比较单元304输出的比较结果生成数字信号。例如,生成单元305可以在每次AD转换中保留从比较单元304输出的比较结果,对第一斜坡参考信号的单个周期内从比较单元304输出的保留的比较结果求平均值,并根据平均结果确定数字信号。
根据ADC 13a的上述配置,通过重置降低第二斜坡参考信号的幅度,使得重置的第二斜坡参考信号可以在短时间内到达第一像素信号。这可以减少AD转换所需的时间,并在不降低AD转换速度的情况下增加AD转换的次数。增加AD转换的次数可以提高数字信号的信噪比和图像数据的质量。
ADC 13a通过公共参考线连接到多次AD转换电路13中的ADC 13b和其它ADC,以便分发第一参考信号和第二参考信号。为了避免由公共参考线上的串扰噪声引起的比较误差,ADC 13a可以在由至少一个ADC重置第二斜坡参考信号之后的预定周期内暂停以生成数字信号。这可以提高图像数据的质量。
下文描述本发明实施例提供的多次AD转换电路的结构的一个具体示例。
图4是用于描述本发明实施例提供的多次AD转换电路的结构的示意性电路图。为了简单起见,下文仅描述多次AD转换电路13中的ADC 13a和13b,假设第一像素信号的电平设置为大于第二像素信号的电平。
如图4所示,多次AD转换电路13包括开关101、102、103、104、201、202、203和204、缓冲放大器105和205、电容器106、107、108、206、207和208、比较器109和209、转换计数器110和210、计数器111和211以及平均计算器112和212。
包括开关101、102、103和104、缓冲放大器105、电容器106、107和108、比较器109、转换计数器110、计数器111和平均计算器112的第一部分对应于ADC 13a。包括开关201、202、203和204、缓冲放大器205、电容器206、207和208、比较器209、转换计数器210、计数器211和平均计算器212的第二部分对应于ADC 13b。
在图4中,“V1”和“V2”分别表示第一像素信号和第二像素信号的电压电平。“Vramp1”和“Vramp2”分别表示第一参考信号和第二参考信号的电压电平。“Vmod1”和“Vmod2”分别表示ADC 13a和13b的第二参考信号的修改的电压电平。“COMP1”和“COMP2”分别是表示比较器109和209的比较结果的输出信号。
在该示例中,Vramp2从给定的初始电平降低,Vramp1设置为具有比Vramp2更高的电压电平。此外,Vramp1以与Vramp2完全相同的速率降低。对Vramp1与Vramp2之间的电压差(dV)进行设计,使得对于输入像素信号中的时间噪声和多次AD转换电路13中比较器的输入参考噪声,该电压差(dV)足够大。例如,dV可以设置为1.7mV。在下文中,dV可以称为“失调电压”。
第一像素信号(V1)馈送到比较器109的负(–)输入端子,Vmod1通过电容器108馈送到比较器109的正(+)输入端子,比较器109比较V1和Vmod1。由于Vramp2在第一AD转换中没有被修改,因此比较器109在第一AD转换中比较V1和Vramp2。在后续AD转换中,Vramp2被修改,并且比较器109将V1与对应于ADC 13a中修改的Vramp2的Vmod1进行比较。Vramp1用于决定Vmod1的重置电平。
比较器109在V1等于或低于Vmod1时输出电平为HI(高电平)的COMP1,或在V1高于Vmod1时输出电平为LO(低电平)的COMP1。COMP1馈送到开关101和104、转换计数器110和计数器111。
转换计数器110对斜坡参考信号的一个周期内COMP1的脉冲数进行计数,并将表示第一值(N1a)的数据输出到平均计算器112,所述第一值指示计数结果。计数器111在COMP1的电平为LO时对馈送到计数器111的主时钟(clock,CLK)的脉冲数进行计数,并将表示第二值(N2a)的数据输出到平均计算器112,所述第二值指示计数结果。平均计算器112将N2a除以N1a以计算对应于第一数字信号的平均值。
以类似的方式,第二像素信号(V2)馈送到比较器209的负(–)输入端子,Vmod2通过电容器208馈送到比较器209的正(+)输入端子,比较器209比较V2和Vmod2。由于Vramp2在第一AD转换中没有被修改,因此比较器209在第一AD转换中比较V2和Vramp2。在后续AD转换中,Vramp2被修改,并且比较器209将V2与对应于ADC 13b中修改的Vramp2的Vmod2进行比较。Vramp1用于决定Vmod2的重置电平。
比较器209在V2等于或低于Vmod2时输出电平为HI(高电平)的COMP2,或在V2高于Vmod2时输出电平为LO(低电平)的COMP2。COMP2馈送到开关201和204、转换计数器210和计数器211。
转换计数器210对斜坡参考信号的一个周期内COMP2的脉冲数进行计数,并将表示第一值(N1b)的数据输出到平均计算器212,所述第一值指示计数结果。计数器211在COMP2的电平为LO时对馈送到计数器211的CLK的脉冲数进行计数,并将表示第二值(N2b)的数据输出到平均计算器212,所述第二值指示计数结果。平均计算器212将N2b除以N1b以计算对应于第二数字信号的平均值。
下文进一步描述了多次AD转换电路13的操作以及图5所示的时序图。图5是用于描述本发明实施例提供的多次AD转换电路的操作的时序图。
在图5的示例中,用于重置图像传感器10b的像素重置持续时间从时刻T1开始,用于生成图像数据的图像输出持续时间从时刻T6开始。在时序T1,像素重置脉冲(PIX_RESET)变高,像素根据PIX_RESET重置。在像素重置持续时间内,给定的像素重置电平(Vreset)出现在每个输入信号线(IN)上。指示Vreset的信息可以存储在存储器10d中。
在时序T1,控制电路11控制开关102、104、201和204接通然后断开,以启动第一AD转换。根据该开/关操作,对偏移电压进行采样并保持在电容器108和208中,从而重置电容器108和208。在重置电容器108和208之后,第一AD转换通过降低Vramp2开始。
在时序T2,Vramp2到达Vreset,并且比较器109和209中的每一个将其输出变为HI。转换计数器110和210中的每一个计数为1,并且计数器111和211暂停以对CLK的脉冲数进行计数。在时序T2,控制电路11控制开关101和201断开。在开关101和201断开之后,等效于(Vramp_init+dV)的Vmod1保持在电容器106和206中的每一个中,其中,Vramp_init表示仅在Vramp2到达Vreset时采样的输入信号电平(Vreset)。
在时序T3,控制电路11控制开关103和203接通,以将Vmod1和Vmod2中的每一个重置为保持在电容器106和206中的(Vramp_init+dV)。响应于重置,比较器109和209中的每一个将其输出变为LO。
在时序T4,控制电路11控制开关103和203断开以启动第二AD转换。在开关103和203断开之后,具有Vmod1和Vmod2的节点AC耦合到Vramp2,使得Vmod1和Vmod2跟随Vramp2。
在时序T5,Vmod1和Vmod2到达Vreset,并且比较器109和209中的每一个将其输出变为HI。转换计数器110和210中的每一个计数为2,并且计数器111和211暂停以对CLK的脉冲数进行计数。在后续AD转换中,AD转换的操作以与第二AD转换相同的方式执行。
如果AD转换的分辨率为10比特,则在斜坡参考信号的第一个周期内执行四次AD转换,dV等于n LSB(LSB=n*Vramp1/210),平均计算器112和212中的每一个生成由以下等式给出的平均数字数据(Dav):
Dav={D1+(D1–n+D2)+(D1–n+D3)+(D1–n+D4)}/4,
其中,Dk(k=1、2、3、4)表示在第k次AD转换期间由计数器111和211中的每一个计数的CLK脉冲数。像素重置电平被设置为在像素重置持续时间内从平均计算器112和212中的每一个输出的Dav,并在图像输出持续时间内使用。
在时序T6,像素传输脉冲(PIX_TRANS)变高,以在图像输出持续时间内启动第一AD转换,V1出现在ADC 13a的输入信号线(IN)上,并且V2出现在ADC 13b的输入信号线(IN)上。在时序T7,Vmod1和Vmod2开始从保持在电容器106和206中的每一个中的(Vramp_init+dV)降低。
在时序T10,Vramp2到达V1,比较器109将其输出变为HI。计数器111停止对CLK的脉冲数进行计数,转换计数器110计数为1。在时序T10,开关101断开,使得等效于(Vramp_init_pix1+dV)的Vramp1保持在电容器106中,其中,Vramp_init_pix1表示仅在Vramp2到达V1时采样的输入信号电平(V1)。
在时序T11,控制电路11控制开关103接通,以将Vmod1重置为保持在电容器106中的(Vramp_init_pix1+dV)。响应于重置,比较器109将其输出变为LO。
在时序T12,控制电路11控制开关103断开,以启动V1的第二AD转换。在开关103断开之后,具有Vmod1的节点AC耦合到Vramp2,以便Vmod1跟随Vramp2。
在时序T13,Vmod1到达V1,并且比较器109将其输出变为HI。转换计数器110计数为2,计数器111暂停以对CLK的脉冲数进行计数。
在时序T14,控制电路11控制开关103接通,以再次将Vmod1重置为(Vramp_init_pix1+dV)。响应于重置,比较器109将其输出变为LO。在时序T15,控制电路11控制开关103断开,以启动V1的第三AD转换。在V1的后续AD转换中,AD转换的操作以与第二AD转换相同的方式执行。
在时序T20,Vramp2到达V2,比较器209将其输出变为HI。计数器211停止对CLK的脉冲数进行计数,转换计数器210计数为1。在时序T20,开关201断开,使得等效于(Vramp_init_pix2+dV)的Vramp1保持在电容器206中,其中,Vramp_init_pix2表示仅在Vramp2到达V2时采样的输入信号电平(V2)。
在时序T21,控制电路11控制开关203接通,以将Vmod2重置为保持在电容器206中的(Vramp_init_pix2+dV)。响应于重置,比较器209将其输出变为LO。
在时序T22,控制电路11控制开关203断开,以启动V2的第二AD转换。在开关203断开之后,具有Vmod2的节点AC耦合到Vramp2,以便Vmod2跟随Vramp2。
在时序T23,Vmod2到达V2,并且比较器209将其输出变为HI。转换计数器210计数为2,计数器211暂停以对CLK的脉冲数进行计数。
在时序T24,控制电路11控制开关203接通,以再次将Vmod2重置为(Vramp_init_pix2+dV)。响应于重置,比较器209将其输出变为LO。在时序T25,控制电路11控制开关203断开,以启动V2的第三AD转换。在V2的后续AD转换中,AD转换的操作以与第二AD转换相同的方式执行。
在图5的示例中,V1的AD转换在斜坡参考信号的第二个周期内执行四次。在这种情况下,平均计算器112生成由以下等式给出的平均数字数据(Dav_pix1):
Dav_pix1={D1_pix1+(D1_pix1–n+D2_pix1)+(D1_pix1–n+D3_pix1)+(D1_pix1–n+D4_pix1)}/4,
其中,Dk_pix1(k=1、2、3、4)表示在第k次AD转换期间由计数器111计数的CLK脉冲数。
类似地,在图5的示例中,V2的AD转换在斜坡参考信号的第二个周期内执行三次。在这种情况下,平均计算器212生成由以下等式给出的平均数字数据(Dav_pix2):
Dav_pix2={D1_pix2+(D1_pix2–n+D2_pix2)+(D1_pix2–n+D3_pix2)}/3,
其中,Dk_pix2(k=1、2、3)表示在第k次AD转换期间由计数器211计数的CLK脉冲数。
Dav减去Dav_pix1和Dav_pix2,以便抑制缓冲放大器105和205的失调电压引起的噪声和波动。失调电压可以称为“保持阶跃电压”,可以出现在保持Vramp1的电容器106、206中,并可能导致比较器109和209的延迟时间。
第一数字信号(D_pix1)通过以下等式提供:
D_pix1=Dav_pix1–Dav,
第二数字信号(D_pix2)通过以下等式提供:
D_pix2=Dav_pix2–Dav。
上述平均和减法运算可以分别减少从ADC 13a和13b输出的第一数字信号和第二数字信号中的噪声。
如上所述,在ADC 13a中,Vmod2被重置为保持在电容器106中的重置电平。以类似的方式,ADC 13b根据电容器206中保持的重置电平执行重置操作。这些重置操作可以有效减少多次AD转换所需的时间,以便在不降低AD转换速度的情况下有效地增加AD转换的次数。增加AD转换的次数可以提高数字信号的信噪比和输出图像的质量。
(第一变型)下文描述本发明实施例的第一变型提供的多次AD转换电路的结构的一个具体示例。
图6是用于描述本发明实施例的第一变型提供的图像传感器中ADC的结构的示意性电路图。为了简单起见,下文仅描述多次AD转换电路13中的ADC 13a和13b,假设第一像素信号的电平设置为大于第二像素信号的电平。
如图6所示,多次AD转换电路13包括开关101、102、103、104、121、201、202、203、204和221、缓冲放大器105、122、205和222、电容器106、107、108、123、206、207、208和223、比较器109和209、转换计数器110和210、计数器111和211、平均计算器112和212以及电压电源120。即,在第一变型中,电压电源120、开关121和221、缓冲放大器122和222以及电容器123和223被添加到多次AD转换电路13中,如图6所示。
在第一变型中,包括开关101、102、103、104和121、缓冲放大器105和122、电容器106、107、108和123、比较器109、转换计数器110、计数器111和平均计算器112的第一部分对应于ADC 13a。此外,包括开关201、202、203、204和221、缓冲放大器205和222、电容器206、207、208和223、比较器209、转换计数器210、计数器211和平均计算器212的第二部分对应于ADC 13b。
在该示例中,输入偏移电平“Voffset”馈送到第一输入端子(IN1),如图6所示。电压电源120提供失调电压(dV),该失调电压将Voffset提升到Vramp1,该Vramp1比Vramp2大dV。
在该示例中,Vramp2从给定的初始电平降低,Vramp1设置为具有比Vramp2更高的电压电平。此外,Vrmap1以与Vramp2完全相同的速率降低。dV经设计成足够大,以避免输入像素信号中的时间噪声和多次AD转换电路13中比较器的输入参考噪声。Vramp1馈送到开关121和221。
第一像素信号(V1)馈送到比较器109的负(–)输入端子,Vmod1通过电容器108馈送到比较器109的正(+)输入端子,比较器109比较V1和Vmod1。由于Vramp2在第一AD转换中没有被修改,因此比较器109在第一AD转换中比较V1和Vramp2。在后续AD转换中,Vramp2被修改,并且比较器109将V1与对应于ADC 13a中修改的Vramp2的Vmod1进行比较。Vramp1用于决定Vmod1的重置电平。
比较器109在V1等于或低于Vmod1时输出电平为HI(高电平)的COMP1,或在V1高于Vmod1时输出电平为LO(低电平)的COMP1。COMP1馈送到开关101和104、转换计数器110和计数器111。
转换计数器110对斜坡参考信号的一个周期内COMP1的脉冲数进行计数,并将表示第一值(N1a)的数据输出到平均计算器112,所述第一值指示计数结果。计数器111在COMP1的电平为LO时对馈送到计数器111的主时钟(clock,CLK)的脉冲数进行计数,并将表示第二值(N2a)的数据输出到平均计算器112,所述第二值指示计数结果。平均计算器112将N2a除以N1a以计算对应于第一数字信号的平均值。
以类似的方式,第二像素信号(V2)馈送到比较器209的负(–)输入端子,Vmod2通过电容器208馈送到比较器209的正(+)输入端子,比较器209比较V2和Vmod2。由于Vramp2在第一AD转换中没有被修改,因此比较器209实质上在第一AD转换中比较V2和Vramp2。在后续AD转换中,Vramp2被修改,并且比较器209将V2与对应于ADC 13b中修改的Vramp2的Vmod2进行比较。Vramp1用于决定Vmod2的重置电平。
比较器209在V2等于或低于Vmod2时输出电平为HI(高电平)的COMP2,或在V2高于Vmod2时输出电平为LO(低电平)的COMP2。COMP2馈送到开关201和204、转换计数器210和计数器211。
转换计数器210对斜坡参考信号的一个周期内COMP2的脉冲数进行计数,并将表示第一值(N1b)的数据输出到平均计算器212,所述第一值指示计数结果。计数器211在COMP2的电平为LO时对馈送到计数器211的CLK的脉冲数进行计数,并将表示第二值(N2b)的数据输出到平均计算器212,所述第二值指示计数结果。平均计算器212将N2b除以N1b以计算对应于第二数字信号的平均值。
下文进一步描述了多次AD转换电路13的操作以及图7所示的时序图。图7是用于描述本发明实施例的第一变型提供的多次AD转换电路的操作的时序图。
在图7的示例中,用于重置图像传感器10b的像素重置持续时间从时刻T1开始,用于生成图像数据的图像输出持续时间从时刻T6开始。在时序T1,像素重置脉冲(PIX_RESET)变高,像素根据PIX_RESET重置。在像素重置持续时间内,给定的重置电平(Vreset)出现在每个输入信号线(IN)上。指示Vreset的信息可以存储在存储器10d中。
在时序T1,控制电路11控制开关102、104、201和204接通然后断开,以启动第一AD转换。根据该开/关操作,对偏移电压进行采样并保持在电容器108和208中,从而重置电容器108和208。此外,控制电路11控制开关121和221断开,使得电容器123和223的端子之间的电压差设置为具有dV。在设置电压差之后,多次AD转换启动,缓冲放大器122和222的输入电平开始以与Vramp2完全相同的速率降低。
在时序T2,Vramp2到达Vreset,并且比较器109和209中的每一个将其输出变为HI。转换计数器110和210中的每一个计数为1,并且计数器111和211暂停以对CLK的脉冲数进行计数。在时序T2,控制电路11控制开关101和201断开。在开关101和201断开之后,缓冲放大器122和222的等效于(Vramp_init+dV)的输出电平保持在电容器106和206中的每一个中,其中,Vramp_init表示仅在Vramp2到达Vreset时采样的输入信号电平(Vreset)。
在时序T3,控制电路11控制开关103和203接通,以将Vmod1和Vmod2中的每一个重置为保持在电容器106和206中的(Vramp_init+dV)。响应于重置,比较器109和209中的每一个将其输出变为LO。
在时序T4,控制电路11控制开关103和203断开以启动第二AD转换。在开关103和203断开之后,具有Vmod1和Vmod2的节点AC耦合到Vramp2,使得Vmod1和Vmod2跟随Vramp2。
在时序T5,Vmod1和Vmod2到达Vreset,并且比较器109和209中的每一个将其输出变为HI。转换计数器110和210中的每一个计数为2,并且计数器111和211暂停以对CLK的脉冲数进行计数。在后续AD转换中,AD转换的操作以与第二AD转换相同的方式执行。
如果AD转换的分辨率为10比特,则在斜坡参考信号的第一个周期内执行四次AD转换,dV等于n LSB(LSB=n*Vramp1/210),平均计算器112和212中的每一个生成由以下等式给出的平均数字数据(Dav):
Dav={D1+(D1–n+D2)+(D1–n+D3)+(D1–n+D4)}/4,
其中,Dk(k=1、2、3、4)表示在第k次AD转换期间由计数器111和211中的每一个计数的CLK脉冲数。像素重置电平被设置为在像素重置持续时间内从平均计算器112和212中的每一个输出的Dav,并在图像输出持续时间内使用。
在时序T6,像素传输脉冲(PIX_TRANS)变高,以在图像输出持续时间内启动第一AD转换,V1出现在ADC 13a的输入信号线(IN)上,并且V2出现在ADC 13b的输入信号线(IN)上。在时序T7,Vmod1和Vmod2开始从保持在电容器106和206中的每一个中的(Vramp_init+dV)降低。
在时序T10,Vramp2到达V1,比较器109将其输出变为HI。计数器111停止对CLK的脉冲数进行计数,转换计数器110计数为1。在时序T10,开关101断开,使得等效于(Vramp_init_pix1+dV)的Vramp1保持在电容器106中,其中,Vramp_init_pix1表示仅在Vramp2到达V1时采样的输入信号电平(V1)。
在时序T11,控制电路11控制开关103接通,以将Vmod1重置为保持在电容器106中的(Vramp_init_pix1+dV)。响应于重置,比较器109将其输出变为LO。
在时序T12,控制电路11控制开关103断开,以启动V1的第二AD转换。在开关103断开之后,具有Vmod1的节点AC耦合到Vramp2,以便Vmod1跟随Vramp2。
在时序T13,Vmod1到达V1,并且比较器109将其输出变为HI。转换计数器110计数为2,计数器111暂停以对CLK的脉冲数进行计数。
在时序T14,控制电路11控制开关103接通,以再次将Vmod1重置为(Vramp_init_pix1+dV)。响应于重置,比较器109将其输出变为LO。在时序T15,控制电路11控制开关103断开,以启动V1的第三AD转换。在V1的后续AD转换中,AD转换的操作以与第二AD转换相同的方式执行。
在时序T20,Vramp2到达V2,比较器209将其输出变为HI。计数器211停止对CLK的脉冲数进行计数,转换计数器210计数为1。在时序T20,开关201断开,使得等效于(Vramp_init_pix2+dV)的Vramp1保持在电容器206中,其中,Vramp_init_pix2表示仅在Vramp2到达V2时采样的输入信号电平(V2)。
在时序T21,控制电路11控制开关203接通,以将Vmod2重置为保持在电容器206中的(Vramp_init_pix2+dV)。响应于重置,比较器209将其输出变为LO。
在时序T22,控制电路11控制开关203断开,以启动V2的第二AD转换。在开关203断开之后,具有Vmod2的节点AC耦合到Vramp2,以便Vmod2跟随Vramp2。
在时序T23,Vmod2到达V2,并且比较器209将其输出变为HI。转换计数器210计数为2,计数器211暂停以对CLK的脉冲数进行计数。
在时序T24,控制电路11控制开关203接通,以再次将Vmod2重置为(Vramp_init_pix2+dV)。响应于重置,比较器209将其输出变为LO。在时序T25,控制电路11控制开关203断开,以启动V2的第三AD转换。在V2的后续AD转换中,AD转换的操作以与第二AD转换相同的方式执行。
在图7的示例中,V1的AD转换在斜坡参考信号的第二个周期内执行四次。在这种情况下,平均计算器112生成由以下等式给出的平均数字数据(Dav_pix1):
Dav_pix1={D1_pix1+(D1_pix1–n+D2_pix1)+(D1_pix1–n+D3_pix1)+(D1_pix1–n+D4_pix1)}/4,
其中,Dk_pix1(k=1、2、3、4)表示在第k次AD转换期间由计数器111计数的CLK脉冲数。
类似地,在图7的示例中,V2的AD转换在斜坡参考信号的第二个周期内执行三次。在这种情况下,平均计算器212生成由以下等式给出的平均数字数据(Dav_pix2):
Dav_pix2={D1_pix2+(D1_pix2–n+D2_pix2)+(D1_pix2–n+D3_pix2)}/3,
其中,Dk_pix2(k=1、2、3)表示在第k次AD转换期间由计数器211计数的CLK脉冲数。
Dav减去Dav_pix1和Dav_pix2,以便抑制缓冲放大器105和205的失调电压引起的噪声和波动。失调电压可以称为“保持阶跃电压”,可以出现在保持Vramp1的电容器106、206中,并可能导致比较器109和209的延迟时间。
第一数字信号(D_pix1)通过以下等式提供:
D_pix1=Dav_pix1–Dav,
第二数字信号(D_pix2)通过以下等式提供:
D_pix2=Dav_pix2–Dav。
上述平均和减法运算可以分别减少从ADC 13a和13b输出的第一数字信号和第二数字信号中的噪声。此外,可以有效减少多次AD转换所需的时间。
(第二变型)下文描述本发明实施例的第二变型提供的多次AD转换电路的结构的一个具体示例。
图8是用于描述本发明实施例的第二变型提供的多次AD转换电路中ADC的结构的示意性电路图。为了简单起见,下文仅描述多次AD转换电路13中的ADC 13a。
如图8所示,ADC 13a包括开关101、102、103和104、缓冲放大器105、电容器106、107、108和131、比较器109、转换计数器110、计数器111和平均计算器112。ADC 13a还包括D-触发器(D-flip flop,DFF)电路132、NOR电路133以及AND电路134和135。即,在第二变型中,包括电容器131、DFF电路132、NOR电路133以及AND电路134和135的部分被添加到ADC 13a中,如图4所示。虽然V1通过电容器131馈送到比较器109的负(–)输入端子,但添加的部分以与图4中的ADC 13a类似的方式工作。因此,下文主要描述D-触发器(D-flip flop,DFF)电路132、NOR电路133以及AND电路134和135。
在图8中,“GATE_A”和“GATE_B”表示门控时钟,“CLK_A”表示馈送到多次AD转换电路13中的每个ADC的控制时钟。CLK_A是脉冲信号,使得CLK的每M个脉冲出现一个脉冲,其中,M是预定值。如果ADC 13a的AD转换分辨率为10比特,则M可以设置为64(64=1024/16)。在这种情况下,斜坡参考信号的单个周期内AD转换的最大次数设置为“16”。
如图8所示,CLK馈送到AND电路135的输入端子,CLK_A馈送到NOR电路133的输入端子和AND电路134的输入端子。此外,CLK_A的反向信号馈送到AND电路135的另一个输入端子。
GATE_A是通过用CLK_A对DFF电路132的输出进行选通获得的信号。从AND电路134输出的GATE_A馈送到开关103和转换计数器110。GATE_B从AND电路135输出并馈送到计数器111的时钟端子。COMP1从比较器109输出,并馈送到开关101、计数器111的使能端子、DFF电路132的时钟端子和NOR电路133的另一个输入端子。
馈送到DFF电路132的D输入端子的信号一致为HI,从NOR电路133输出的反相信号馈送到DFF电路132的R输入端子。从DFF电路132的Q输出端子输出的信号馈送到AND电路134的另一个输入端子。
在第二变型中,供应给多次AD转换电路13中的ADC的Vramp1和Vramp2根据由CLK和CLK_A生成的GATE_B来控制。例如,图4所示的斜坡生成单元可以将Vramp1和Vramp2供应给多次AD转换电路13中的ADC。图9是用于进一步描述本发明实施例的第二变型提供的图像传感器中ADC的结构的示意性电路图。
如图9所示,斜坡生成单元包括斜坡生成器141和142,以及AND电路143和144。CLK馈送到AND电路143和144中的每一个的输入端子。CLK_A的反向信号馈送到AND电路143和144中的每一个的另一个输入端子。AND电路143和144对CLK和CLK_A执行AND操作,并分别将GATE_B输出到斜坡生成器141和142。GATE_B是CLK中在CLK_A的电平为LO电平时提取的一系列脉冲。
斜坡生成器141生成从给定初始电平降低的Vramp1,并根据GATE_B控制Vramp1,使得Vramp1的电平在不存在GATE_B的脉冲期间保持在给定初始电平。类似地,斜坡生成器142生成并控制Vramp2,其电平在不存在GATE_B的脉冲期间保持在Vramp2的给定初始电平。
根据上述配置,比较器109与CLK_A的上升时间同步将其输出改变为LO,并且计数器111在CLK_A的电平为HI时暂停以对CLK的脉冲数进行计数。即,在重置斜坡参考信号之后,在对应于CLK_A的脉冲宽度的预定周期内,暂停ADC 13a的AD转换。因此,在重置斜坡参考信号时产生的切换噪声不会影响多次AD转换电路13中ADC的AD转换。
如上所述,多次AD转换电路13中的ADC根据公共斜坡参考信号(Vramp1、Vramp2)工作。当斜坡参考信号由任何一个ADC重置时,切换噪声可以通过公共参考线传输。但是,根据第二变型,每个ADC在CLK_A的HI电平持续时间内暂停AD转换,从而避免切换噪声引起的比较器误差。这可以提高来自图像传感器10b的输出图像的质量。
如上所述,实施例及其变型可以减少AD转换所需的时间,从而可以在不降低AD转换速度的情况下有效地增加AD转换的次数。增加AD转换的次数可以提高数字信号的信噪比和基于数字信号的输出图像的质量。
以上公开内容仅公开了示例性实施例,并不旨在限制本发明的保护范围。本领域技术人员应理解,上述实施例以及可以根据本发明权利要求的范围推导的所有或部分其它实施例和修改均在本发明的范围内。
Claims (22)
1.一种通过模数转换器(analog-to-digital convertor,ADC)进行多次模数转换的方法,其特征在于,包括:
接收第一斜坡参考信号和第二斜坡参考信号,所述第一斜坡参考信号的电平在所述第一斜坡参考信号的每个周期内从初始电平沿斜率变化,所述第二斜坡参考信号的电平以与所述第一斜坡参考信号的所述电平相距给定偏移跟随所述第一斜坡参考信号;
将所述第二斜坡参考信号与输入模拟信号进行比较;
当所述第二斜坡参考信号到达所述模拟输入信号时,对所述第一斜坡参考信号的电平进行采样,在所述采样之后,将所述第二斜坡参考信号的电平重置为从所述第一斜坡参考信号采样的电平;
根据所述比较结果生成数字信号,其中,所述比较、所述采样和所述重置在所述第一斜坡参考信号的所述每个周期内进行多次,并且所述重置之后的所述比较是使用所述重置的第二斜坡参考信号进行的。
2.根据权利要求1所述的方法,其特征在于,所述给定偏移是根据所述输入模拟信号和所述第一参考信号及所述第二参考信号中的时间噪声以及执行所述比较的比较器的输入参考噪声确定的。
3.根据权利要求2所述的方法,其特征在于,所述给定偏移设置为大于所述时间噪声的所有峰-峰幅值的值。
4.根据权利要求2或3所述的方法,其特征在于,所述第一参考信号通过电容元件馈送到所述比较器,所述第二参考信号作为所述电容元件的箝位电压。
5.根据权利要求1至4中任一项所述的方法,其特征在于,在所述第一斜坡参考信号的所述每个周期内,所述第一斜坡参考信号的所述电平从所述初始电平降低,所述给定偏移的极性设置为负。
6.根据权利要求1至4中任一项所述的方法,其特征在于,在所述第一斜坡参考信号的所述每个周期内,所述第一斜坡参考信号的所述电平从所述初始电平升高,所述给定偏移的极性设置为正。
7.根据权利要求1至6中任一项所述的方法,其特征在于,所述ADC通过公共参考线连接到其它ADC,以便将所述第一参考信号和所述第二参考信号分发给所述ADC和其它ADC,并且所述ADC的所述生成在所述ADC和其它ADC中的至少一个ADC重置之后的预定周期内暂停。
8.根据权利要求1至7中任一项所述的方法,其特征在于,所述接收包括:从斜坡生成器接收所述第二斜坡参考信号,并根据所述接收到的第二斜坡参考信号生成所述第一斜坡参考信号。
9.根据权利要求1至7中任一项所述的方法,其特征在于,所述接收包括:从斜坡生成器接收所述第一斜坡参考信号,并根据所述接收到的第一斜坡参考信号生成所述第二斜坡参考信号。
10.根据权利要求1至9中任一项所述的方法,其特征在于,所述生成包括:在每次AD转换中保留所述比较结果,对所述第一斜坡参考信号的所述每个周期内的所述保留的比较结果求平均值,以及根据所述平均结果确定所述数字信号。
11.一种用于进行多次模数转换的模数转换器(analog-to-digital convertor,ADC),其特征在于,所述ADC包括:
接收电路,用于接收第一斜坡参考信号和第二斜坡参考信号,所述第一斜坡参考信号的电平在所述第一斜坡参考信号的每个周期内从初始电平沿斜率变化,所述第二斜坡参考信号的电平以与所述第一斜坡参考信号的所述电平相距给定偏移跟随所述第一斜坡参考信号;
比较单元,用于将所述第二斜坡参考信号与输入模拟信号进行比较;
重置单元,用于当所述第二斜坡参考信号到达所述模拟输入信号时,对所述第一斜坡参考信号的电平进行采样,在所述采样之后,将所述第二斜坡参考信号的电平重置为从所述第一斜坡参考信号采样的电平;
生成单元,用于根据所述比较结果生成数字信号,其中,所述比较、所述采样和所述重置在所述第一斜坡参考信号的所述每个周期内进行多次,并且所述重置之后的所述比较是使用所述重置的第二斜坡参考信号进行的。
12.根据权利要求11所述的ADC,其特征在于,所述给定偏移是根据所述输入模拟信号和所述第一参考信号及所述第二参考信号中的时间噪声以及执行所述比较的比较器的输入参考噪声确定的。
13.根据权利要求12所述的ADC,其特征在于,所述给定偏移设置为大于所述时间噪声的所有峰-峰幅值的值。
14.根据权利要求12或13所述的ADC,其特征在于,所述第一参考信号通过电容元件馈送到所述比较单元,所述第二参考信号作为所述电容元件的箝位电压。
15.根据权利要求11至14中任一项所述的ADC,其特征在于,在所述第一斜坡参考信号的所述每个周期内,所述第一斜坡参考信号的所述电平从所述初始电平降低,所述给定偏移的极性设置为负。
16.根据权利要求11至14中任一项所述的ADC,其特征在于,在所述第一斜坡参考信号的所述每个周期内,所述第一斜坡参考信号的所述电平从所述初始电平升高,所述给定偏移的极性设置为正。
17.根据权利要求11至16中任一项所述的ADC,其特征在于,所述ADC通过公共参考线连接到其它ADC,以便将所述第一参考信号和所述第二参考信号分发给所述ADC和其它ADC,并且所述ADC的所述生成在所述ADC和其它ADC中的至少一个ADC重置之后的预定周期内暂停。
18.根据权利要求11至17中任一项所述的ADC,其特征在于,在所述接收中,所述接收单元从斜坡生成器接收所述第二斜坡参考信号,并根据所述接收到的第二斜坡参考信号生成所述第一斜坡参考信号。
19.根据权利要求11至17中任一项所述的方法,其特征在于,在所述接收中,所述接收单元从斜坡生成器接收所述第一斜坡参考信号,并根据所述接收到的第一斜坡参考信号生成所述第二斜坡参考信号。
20.根据权利要求11至19中任一项所述的ADC,其特征在于,在所述生成中,所述生成单元在每次AD转换中保留所述比较结果,对所述第一斜坡参考信号的所述每个周期内的所述保留的比较结果求平均值,以及根据所述平均结果确定所述数字信号。
21.一种图像传感器,其特征在于,包括:
多个像素,用于根据入射光的强度生成模拟信号,以及模数转换器(analog-to-digitalconvertor,ADC),每个ADC与根据权利要求11至20中任一项所述的ADC相同,其中,所述ADC将从所述多个像素输出的模拟信号转换为数字信号。
22.一种配备有相机功能的装置,其特征在于,所述装置包括:
光学系统;图像传感器,包括多个像素,所述多个像素用于根据通过所述光学系统的入射光的强度生成模拟信号,以及模数转换器(analog-to-digital convertor,ADC),每个ADC与根据权利要求11至20中任一项所述的ADC相同,其中,所述ADC将从所述多个像素输出的模拟信号转换为数字信号;以及信号处理电路,用于根据所述数字信号生成图像数据。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2019/096508 WO2021007843A1 (en) | 2019-07-18 | 2019-07-18 | Method for multiple analog-to-digital conversion |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114128150A true CN114128150A (zh) | 2022-03-01 |
Family
ID=74209607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980098576.7A Pending CN114128150A (zh) | 2019-07-18 | 2019-07-18 | 用于进行多次模数转换的方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114128150A (zh) |
WO (1) | WO2021007843A1 (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101648066B1 (ko) * | 2010-10-22 | 2016-08-12 | 삼성전자주식회사 | 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서 |
US8830106B2 (en) * | 2012-08-30 | 2014-09-09 | Texas Instruments Incorporated | Asynchronous analog-to-digital converter having adapative reference control |
US8816893B1 (en) * | 2013-02-12 | 2014-08-26 | Omnivision Technologies, Inc. | Adaptive multiple conversion ramp analog-to-digital converter |
GB2515014B (en) * | 2013-06-10 | 2020-06-17 | Cmosis Bvba | Analog-to-digital conversion |
JP2015103856A (ja) * | 2013-11-21 | 2015-06-04 | 株式会社東芝 | アナログ/ディジタル変換器及びアナログ/ディジタル変換方法 |
JP2015162751A (ja) * | 2014-02-26 | 2015-09-07 | キヤノン株式会社 | 光電変換装置および撮像システム |
-
2019
- 2019-07-18 WO PCT/CN2019/096508 patent/WO2021007843A1/en active Application Filing
- 2019-07-18 CN CN201980098576.7A patent/CN114128150A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2021007843A1 (en) | 2021-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8111312B2 (en) | Solid-state imaging device, method of driving the same, and camera | |
US9560300B2 (en) | Analog to digital converter for solid-state image pickup device | |
EP1655840B1 (en) | Analog-to-digital conversion method, analog-to-digital converter, semiconductor device for detecting distribution of physical quantity, and electronic apparatus | |
CN101729068B (zh) | 模数转换器、固体摄像器件及模拟信号的模数转换方法 | |
CN112311964B (zh) | 一种像素采集电路、动态视觉传感器以及图像采集设备 | |
KR101496712B1 (ko) | 아날로그-디지털 변환 장치와 이를 포함하는 이미지 촬상 장치 | |
US8797455B2 (en) | Analog-to-digital converter, image sensor including the same, and apparatus including image sensor | |
US9294701B2 (en) | Image pickup apparatus, method for driving image pickup apparatus, image pickup system, and method for driving image pickup system | |
JP2009033305A (ja) | 固体撮像装置 | |
KR20080033890A (ko) | 고체 촬상 장치, 촬상 장치, 및 고체 촬상 장치의 구동방법 | |
US9071778B2 (en) | Ad converting circuit, photoelectric converting apparatus, image pickup system, and driving method for ad converting circuit | |
US9007252B1 (en) | Analog to digital conversion method and related analog to digital converter | |
CN114845074A (zh) | 模数转换电路、图像感测装置及其操作方法 | |
CN114128150A (zh) | 用于进行多次模数转换的方法 | |
KR101710109B1 (ko) | 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서 | |
JP6112871B2 (ja) | 撮像素子及び撮像装置 | |
KR102263766B1 (ko) | 영상 신호를 변환하는 아날로그 디지털 변환 장치 | |
JP7264332B2 (ja) | マルチアナログデジタル変換の方法 | |
CN110418089B (zh) | 模数转换器以及图像传感器 | |
US8653997B2 (en) | Modulator | |
TWI826142B (zh) | 差分分級式類比數位轉換器及其操作方法與影像感測系統 | |
CN110291783B (zh) | 模数转换器、图像传感器以及模数转换方法 | |
KR101984618B1 (ko) | 아날로그 디지털 컨버터, 이를 구비하는 이미지 센서, 및 이미지 센서를 구비하는 장치 | |
CN114567738A (zh) | 一种应用于cmos图像传感器的两步式单斜模数转换器 | |
CN114979523A (zh) | 图像传感器读出电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |