CN114127901A - 器件和用于制造器件的方法 - Google Patents

器件和用于制造器件的方法 Download PDF

Info

Publication number
CN114127901A
CN114127901A CN202080051582.XA CN202080051582A CN114127901A CN 114127901 A CN114127901 A CN 114127901A CN 202080051582 A CN202080051582 A CN 202080051582A CN 114127901 A CN114127901 A CN 114127901A
Authority
CN
China
Prior art keywords
component
sub
region
subregion
molded body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080051582.XA
Other languages
English (en)
Inventor
托马斯·施瓦茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN114127901A publication Critical patent/CN114127901A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

提出一种器件(10)，具有组件(1)、导线框(6)和成型体(9)，其中组件和导线框沿横向方向由成型体至少局部地环绕并且导线框不伸出成型体的侧面(9S)。导线框具有至少一个第一子区域(61)和至少一个与第一子区域横向地间隔开的第二子区域(62)，其中组件经由平坦的接触结构(3)与第二子区域导电地连接。此外，组件在俯视图中设置在第一子区域上并且至少局部地在侧面伸出第一子区域，使得组件和第一子区域形成锚固结构(V)，在所述锚固结构处，组件和第一子区域与成型体锚固。此外，提出一种尤其用于制造这种器件(10)的方法。

Description

器件和用于制造器件的方法
技术领域
提出一种器件，所述器件具有组件和成型体。此外，提出一种用于制造尤其具有组件和成型体的器件的方法。
背景技术
在具有成型体、导线框和组件的器件中，用于借助导线框电接触组件的平坦的连接是优选的。然而，这要求尽可能平坦的表面。此外，电接触部应当从组件的上侧引导穿过成型体。低成本的解决方案是使用适合的导线框。在这种器件中，随着时间推移然而产生如下问题，即器件的一些组成部分从器件的其他组成部分脱落。在使用常规的刻蚀的导线框时，器件由于导线框的相对大的刻蚀半径通常是不必要地大和昂贵的，因为器件成本在平坦连接的情况下很大程度上与器件面积相关。
发明内容
一个目的是，提出一种紧凑的且可简化制造的器件，尤其是紧凑的且可简化制造的光电子器件。另一目的是，提出一种用于制造器件、尤其是在此所描述的器件的低成本的方法。
所述目的通过根据独立权利要求的器件以及通过用于制造至少一个器件的方法来实现。器件的或用于制造器件的方法的其他设计方案是其他权利要求的主题。
根据器件的至少一个实施方式，所述器件具有组件、导线框和成型体，其中导线框沿横向方向由成型体至少局部地环绕。尤其，导线框不在任何部位侧向地伸出成型体。然而可行的是，导线框和成型体沿着横向方向彼此齐平。例如，成型体具有侧面，导线框在所述侧面上是可触及的。可行的是，成型体具有多个这种侧面，在所述侧面上导线框局部地露出。例如，组件是光电子组件，其可以是发射辐射的或探测辐射的半导体芯片。尤其，组件是发光二极管(LED)。
横向方向理解为尤其平行于成型体的主延伸面或平行于导线框的安装面伸展的方向。竖直方向理解为尤其垂直于成型体的主延伸面或指向导线框的安装面的方向。竖直方向和横向方式尤其是彼此正交的。
根据器件的至少一个实施方式，所述器件具有平坦的接触结构。平坦的接触结构例如从组件的前侧经过成型体的前侧延伸至导线框的接触部位。尤其，平坦的接触结构完全地位于器件的前侧上。平坦的接触结构可以与组件和/或与导线框直接电接触。
尤其，平坦的接触结构仅由唯一的绝缘层与成型体分离。在俯视图中，平坦的接触结构可以局部地覆盖组件、成型体和导线框。平坦的接触结构尤其构成为薄的、平面地构成的且能导电的层，例如构成为平坦的金属层。例如，平坦的接触结构在制造公差的范围内不具有竖直的隆起部或竖直的凹陷部，所述隆起部或凹陷部例如大于50μm，例如大于40μm，30μm，20μm或大于10μm。
在前侧上，器件尤其不具有例如呈键合线的形式的金属丝接触部。由于平坦的接触部，组件和成型件可以在竖直高度上齐平或基本上彼此齐平。尤其，组件的前侧和成型体的前侧形成平坦的表面。由此，沿着竖直方向，成型体不伸出或不明显地伸出组件，并且反之亦然。尤其，平坦的接触结构位于绝缘层上，所述绝缘层可以用作为器件的平坦化层。
根据器件的至少一个实施方式，所述器件具有至少一个锚固结构或多个锚固结构，在所述一个或多个锚固结构处锚固成型体。锚固结构可以由例如呈凹部的形式的凹槽，或由例如呈突出部的形式的凸起形成。替选地或补充地可行的是，器件具有呈阶梯的形式的锚固结构。例如，组件在导线框上设置为，使得组件侧向地伸出导线框进而具有超过导线框的横向的超出部。由此，组件和导线框可以形成尤其呈阶梯的形式的锚固结构，在所述阶梯处锚固成型体。
在锚固成型体时，成型体的材料可以接合到锚固结构中或环绕锚固结构的表面，由此防止，成型体、导线框和/或组件例如在外部的力作用下或在温度变化时沿着竖直方向或横向方向彼此移动或脱离。优选地，成型体和导线框在其局部几何形状方面彼此匹配，使得成型体和导线框和/或组件形成形状配合的连接。在导线框的表面上的由生产决定的粗糙度在制造公差的范围内随机地出现并且对锚固成型体的贡献微不足道，不属于在本申请的意义上的锚固结构。
在器件的至少一个实施方式中，所述器件具有组件、导线框和成型体。组件和导线框沿横向方向由成型体至少局部地环绕，其中导线框不超出成型体的侧面。导线框具有至少一个第一子区域和至少一个与第一子区域横向地间隔开的第二子区域，其中组件经由平坦的接触结构与第二子区域导电地连接。在俯视图中，组件设置在第一子区域上并且至少局部地侧向地伸出第一子区域，使得组件和第一子区域形成锚固结构，在所述锚固结构处，成型体与组件和第一子区域锚固。可行的是，导线框具有唯一的第一子区域或多个第一子区域和/或唯一的第二子区域或多个第二子区域。尤其，第一子区域和/或第二子区域沿横向方向由成型体至少部分地环绕。
通过锚固在成型体上，可以防止组件或导线框的尤其朝器件的后侧的方向的位置移动或脱离。组件在此可以是半导体芯片，尤其是发光半导体芯片。通过在器件的前侧上平坦地接触组件，器件可以构成为QFN器件，其中导线框尤其不侧向地伸出成型体。这提高了器件的紧凑性并且还提高了器件例如在共同的电路板上的堆积密度，因为器件尤其可以经由其后侧并且必要时经由其侧面从外部电接触。
根据器件的至少一个实施方式，第一子区域通过中间区域与第二子区域横向地间隔开，其中组件在俯视图中部分地覆盖中间区域。中间区域可以由成型体的材料填充，尤其完全地填充。中间区域由此沿横向方向位于导线框的第一子区域和第二子区域之间。组件在俯视图中具有关于位于其下方的第一子区域的横向的超出部。尤其，组件的横向的超出部位于中间区域的范围中。在组件和导线框的第二子区域之间的横向间距因此可以减小。
例如，横向超出部至少为1μm、2μm、5μm或至少10μm。为了减少断裂风险、尤其在构成成型体时的断裂风险，超出部可以小于组件的竖直的层厚度的60％、50％或小于40％。
根据器件的至少一个实施方式，平坦的接触结构位于组件的前侧上。组件可以经由其后侧与第一子区域导电地连接。平坦的接触结构尤其以平坦的传导结构的形式，例如以平面的金属层、例如铜层的形式构成。平坦的接触结构尤其是不具有键合线连接的接触部。
根据器件的至少一个实施方式，导线框的第一子区域和第二子区域由相同的材料形成。例如，导线框的子区域由金属，例如由铜形成。与其不同地，可行的是，导线框的子区域由不同的材料形成。尤其，第一子区域和第二子区域与器件的不同的电极性相关联。
根据器件的至少一个实施方式，导线框具有比成型体更小的竖直高度。平坦的接触结构可以经由中间接触部与导线框的第二子区域导电地连接。中间接触部可以与导线框不同或是导线框的第二子区域的一部分。例如，中间接触部由成型体横向地包围，尤其全方位地包围。
平坦的接触部通常要求用于布线的尽可能平坦的表面。为了在距组件或距成型体尽可能小的间距中可靠地实现平坦的接触，成型体可以设有绝缘层。绝缘层可以局部地覆盖组件。尤其地，绝缘层用作为平坦化层，其中平坦的接触结构间接地或直接地设置在绝缘层上。绝缘层可以由电介质形成。尤其，绝缘层具有开口，在所述开口中露出组件的辐射入射面或辐射出射面，也就是说不由绝缘层覆盖。
根据器件的至少一个实施方式，中间接触部固定、例如粘结或焊接在第二子区域上。例如，中间接触部具有球的形状。由于中间接触部的几何形状，横向的凹槽可以在中间接触部和第二子区域之间的过渡区域处形成，成型体在所述过渡区域处锚固，尤其在两侧锚固。可以沿两个竖直方向防止第二子区域相对于成型体的位置的移动。与其不同地可行的是，中间接触部具有任意的几何形状，其中中间接触部在导线框的第二子区域的俯视图中侧向地局部伸出第二子区域。
根据器件的至少一个实施方式，中间接触部具有尤其由金属、例如由铜构成的球形的芯。球形的芯可以用能导电的外壳包套。能导电的外壳可以由镍或由贵金属形成。尤其呈球形的中间接触部具有例如在100μm和300μm之间、例如在200μm和260μm之间的总高度，其中包括边界值。
替选地或补充地，可行的是，中间接触部是无源芯片，其例如固定在第二子区域上并且建立在平坦的接触结构和导线框的第二子区域之间的电连接。成型体尤其锚固在无源芯片处，其方式为：无源芯片具有横向的凹槽或横向的凸起或者在俯视图中局部地侧向地伸出导线框的第二子区域。
根据器件的至少一个实施方式，导线框的第二子区域沿着竖直方向延伸穿过成型体。尤其，导线框，例如导线框的第二子区域具有至少一个横向的凹槽或横向的凸起，成型体锚固在所述横向的凹槽或横向的凸起上。第二子区域具有如下横截面，所述横截面的尺寸沿着竖直方向尤其变化。例如，第二子区域在竖直高度上在器件的前侧和后侧之间具有如下横截面，所述横截面小于或大于第二子区域在器件的前侧上和/或后侧上的横截面。由此，第二子区域具有呈凹槽或凸起的形式的锚固结构，使得导线框的第二子区域和成型体可以形成形状配合的连接。
根据器件的至少一个实施方式，导线框沿横向方向与成型体的至少一个侧面齐平。在此，导线框的第一子区域和/或第二子区域在成型体的一个侧面上或在多个侧面上，尤其在所有侧面上齐平。由此，在成型体的至少一个侧面上或在多个侧面上，导线框具有至少一个露出的表面或多个露出的表面，所述表面可以是从外部可触及的。导线框在成型体的侧面上的露出的表面可以用作为电接触面或构成为用于焊料阻挡边界的标记面。
根据器件的至少一个实施方式，组件具有背离导线框、尤其背离导线框的第一子区域的前侧，所述前侧由平坦的接触结构和由绝缘层局部地覆盖。除了一个平坦的接触结构或除了多个平坦的接触结构外，前侧尤其不具有其他的电端子或不具有其他的电连接部。平坦的接触结构和绝缘层可以在俯视图中同样覆盖成型体，使得组件由于通过平坦的接触结构和通过绝缘层部分地覆盖而竖直地锚固。可以由于通过绝缘层和平坦的接触结构覆盖组件的前侧来防止组件的位置朝前侧的方向的移动。
根据器件的至少一个实施方式，导线框的第一子区域或第二子区域在器件的后侧上具有第一横截面并且在器件的后侧和前侧之间具有第二横截面。尤其，第一横截面小于第二横截面。例如，第一横截面沿着竖直方向突变地、即不连续地过渡到第二横截面中，使得导线框的侧面具有至少一个阶梯，成型体锚固在所述阶梯上。因此可以形成在成型体和导线框之间的形状配合的连接。
根据器件的至少一个实施方式，第一子区域具有安装面，其中安装面在其角部处结构化地构成，使得组件在俯视图中在结构化的角部处或在安装面的侧线处侧向地伸出安装面。第一子区域的安装面尤其是连接面，一个组件或多个组件设置在所述连接面上。
总的来说，连接面在俯视图中可以小于组件地构成。连接面的所述构型保证，在其上设置的组件无论如何局部地侧向地伸出连接面。替选地，可行的是，连接面总体上比组件更大地构成，组件然而在连接面上设置为，使得所述组件至少在连接面的侧棱上或至少在连接面的角部处伸出连接面。例如可行的是，连接面仅在角部处小于或大于组件。也可行的是，连接面在至少一个侧棱上或在两个相对置的侧棱上或在所有侧棱上小于组件。在俯视图中，连接面和组件尤其不是全等的。此外，组件在俯视图中尤其不完全位于连接面之内。
根据器件的至少一个实施方式，第二子区域具有连接面，中间接触部设置在所述连接面上。在意义上类似于第一子区域的连接面和组件，第二子区域的连接面可以小于中间接触部。也可行的是，第二子区域的连接面仅在角部处小于或大于中间接触部。此外，可行的是，第二子区域的连接面在至少一个侧棱上或在两个相对置的侧棱上或在所有侧棱上小于中间接触部。
根据器件的至少一个实施方式，所述器件具有多个组件，所述组件设置在导线框的至少一个共同的第一子区域上。尤其，第一子区域具有曲面的形状。组件可以在俯视图中分别局部地侧向地伸出曲面。共同的第一子区域的连接面例如具有甜甜圈垫的形状。可行的是，导线框具有多个共同的第一子区域，其中在每个共同的第一子区域上设置有多个组件。导线框可以具有多个空间上间隔开的第二子区域，所述第二子区域分别经由平坦的接触结构与组件中的一个导电连接。经由导线框的第二子区域，组件可以成组地或单个地被操控。
在用于制造具有组件、导线框和成型体的器件的方法的至少一个实施方式中，提供导线框。导线框尤其具有第一子区域和与第一子区域横向地间隔开的第二子区域。组件固定在第一子区域上，使得组件在俯视图中至少局部地侧向地伸出第一子区域进而与第一子区域形成呈阶梯的形式的锚固结构。成型体构成为，其中导线框沿横向方向至少局部地由成型体环绕并且不伸出成型体的侧面。尤其，成型体在锚固结构上与组件和第一子区域锚固。平坦的接触结构在组件上和在成型体上构成，其中组件经由平坦的接触结构与第二子区域导电地连接。
可行的是，器件具有多个组件。组件可以设置在导线框的共同的子区域上或设置在导线框的不同的子区域上。借助于这种方法，还可以制造多个器件。例如，在将成型体施加到导线框上并且尤其围绕组件施加之前，将多个组件设置在导线框上。为了形成多个器件，导线框和成型体可以被分割。在分割器件时，成型体和导线框、尤其是导线框的第一子区域或导线框的第二子区域可以分开，使得被分割的器件具有至少一个侧面或多个侧面，所述侧面由被分割的成型体的和被分割的导线框的表面形成。在此情况下，成型体和导线框可以在器件的一个侧面或多个侧面上彼此齐平。成型体和/或导线框可以在器件的至少一个侧面上具有分割工艺、尤其机械的分割工艺的分离痕迹。
根据方法的至少一个实施方式，借助于浇注法或塑料造型法将成型体施加到导线框上或导线框周围。
将浇注法或塑料造型法一般理解为如下方法，借助所述方法将模塑料、在此情况下壳体框，优选在压力作用下根据预设的形状构成并且在需要时硬化。尤其，术语“浇注法”或“塑料造型法”至少包括配量/分配(dispensing)、喷射分配(jetting)、喷射(molding)、注塑成型(injection molding)、压注成型(transfer molding)和模压成型(compressionmolding)。成型体尤其由塑料材料、尤其由浇注材料或由可浇注的材料形成。尤其，成型体借助于薄膜辅助的浇注法(Film-Assisted Molding)形成。
根据方法的至少一个实施方式，在构成成型体之前，将穿通接触部固定、例如粘结或焊接在导线框的第二子区域上，其中穿通接触部设立用于一方面在第二子区域和平坦的接触结构之间建立电连接并且另一方面锚固成型体。可行的是，器件具有附加的锚固结构，其中附加的锚固结构例如通过刻蚀导线框来形成。为了与成型体锚固，可以使用1/3、1/2或2/3刻蚀的导线框。通过刻蚀，导线框可以具有例如呈阶梯的形式的锚固结构，所述锚固结构尤其朝向器件的后侧。
根据方法的至少一个实施方式，将多个组件设置在共同的第一子区域上并且由共同的成型体环绕浇注。共同的第一子区域和共同的成型体为了器件的分割而分成多个第一子区域和多个成型体，使得同一器件的第一子区域和成型体在器件的至少一个侧面上齐平。
在此所描述的方法特别适合于制造在此所描述的器件。因此，结合器件所描述的特征也可以用于方法并且反之亦然。
附图说明
器件和用于制造器件的方法的其他实施方式和改进方案从下面结合图1A至12C所阐述的实施例中得出。附图示出：
图1A和1B示出器件的不同比较例的示意图；
图2A、2B和2C以器件的后侧的俯视图、剖视图和器件的前侧的俯视图示出器件的一个实施例的示意图；
图3A、3B、3C、4A、4B、4C、5A、5B、5C、6A、6B、6C、7A、7B、7C、8A、8B、9C、10A、10B和10C以器件的后侧的俯视图，剖视图和器件的前侧的俯视图示出器件的其他实施例的示意图；以及
图11A、11B、11C、12A、12B和12C以器件的后侧的俯视图、剖视图和三维图示出器件的其他实施例的示意图。
相同的、相同类型的或起相同作用的元件在附图中设有相同的附图标记。附图分别是示意图进而不一定是符合比例的。更确切地说，相对小的元件和尤其层厚度为了说明可以夸大地示出。
具体实施方式
器件10的比较例在图1A中示意地以剖视图示出。器件10具有导线框6、成型体9和组件1。导线框6具有第一子区域61，在所述第一子区域上设置有组件1。
尤其，组件1借助于连接层4，例如借助于能导电的第一连接层41与第一子区域61电地和机械地连接。第一连接层41可以是具有在其中嵌入的能导电的颗粒的焊料层、烧结层或粘结层。导线框6具有第二子区域62，所述第二子区域沿横向方向尤其通过中间区域与第一子区域61间隔开。沿横向方向，第一子区域61和第二子区域62至少局部地由成型体9环绕。在第一子区域61和第二子区域62之间的中间区域可以由成型体9的材料部分地或完全地填满。组件1沿横向方向由成型体9尤其完全地环绕。
组件1具有前侧1V和背离前侧1V的后侧1R，其中后侧1R朝向导线框6的第一子区域61。经由后侧1R可以将组件1经由能导电的第一连接层41与导线框6的第一子区域61导电地连接。第一子区域61尤其与器件10的第一电极性相关联。第二子区域62可以与器件10的与第一电极性不同的第二电极性相关联。如在图1A中所示出的，第二子区域62沿着竖直方向延伸穿过成型体9，其中第二子区域62借助于接触结构3，尤其借助于平坦的接触结构3，与组件1的前侧1V导电地连接。
沿竖直方向，绝缘层8设置在成型体9和接触结构3之间。在俯视图中，绝缘层8可以部分地或完全地覆盖成型体9。尤其，绝缘层8具有至少一个开口，在所述开口处，接触结构3与导线框6的第二子区域62导电地连接。在俯视图中，绝缘层8可以部分地覆盖组件1的前侧1V。接触结构3可以直接邻接于绝缘层8。在俯视图中，接触结构3可以部分地覆盖组件1的前侧1V。
器件10的前侧10V可以局部地由接触结构3的表面并且局部地由组件1的前侧1V形成。尤其，前侧10V是器件10的辐射出射面或辐射入射面。器件10的后侧10R可以局部地由成型体9的表面和局部地由导线框6的第一子区域61的和第二子区域62的表面形成。器件10具有侧面10S，所述侧面尤其由成型体9的侧面9S形成。与图1A不同，可行的是，侧面10S局部地由导线框6的侧面，例如由第一子区域61的侧面或由第二子区域62的侧面形成。第一子区域61以及第二子区域62可以在后侧10R处电接触。由此，器件10优选可经由后侧10R从外部电接触进而构成为可表面安装的器件(SMD：surface mountable device)。
如在图1A中示意地示出那样，组件1在俯视图中尤其完全地位于导线框6的第一子区域61之内。第二子区域62具有横向的横截面，所述横截面从后侧10R朝前侧10V的方向单调地减小。在器件10的这种构型中会造成，导线框6和/或组件1在不利的条件下从成型体9脱离。子区域61和62以及组件1的位置的可能的移动在图1A中由箭头向下示意地示出。
器件10的在图1B中示出的另一实施例基本上对应于在图1A中示出的比较例。与此不同，导线框6大致构成为刻蚀的导线框6。尤其，导线框6的第一子区域61具有大致呈阶梯形式的朝向后侧10R的锚固结构V，成型体9锚固在所述锚固结构处。通过将成型体9锚固在导线框6的这种锚固结构V处，可以防止第一子区域61朝器件10的后侧10R的方向的移动。
由于相对大的刻蚀半径，根据图1B的导线框6的第二子区域62与根据图1A的比较例相比然而具有明显更大的横截面。在组件1和导线框6的第二子区域62之间的横向间距也通过应用刻蚀的导线框6增大。与根据图1A的比较例的所述区别造成，器件10的前侧10V的面积增大。组件1的光活性的前侧1V与器件10的整个前侧10V的比例因此是较小的，由此器件10的效率减小。此外，由于器件10的增大的前侧10V提高制造成本。
在图2A、2B和2C中以后侧10R的俯视图、剖视图或前侧10V的俯视图示意地示出器件10的实施例。根据图2B的器件10基本上对应于在图1A或1B中示出的比较例。与其不同，组件1在俯视图中侧向地伸出导线框6的第一子区域61。此外，器件10具有尤其呈穿通接触部的形式的中间接触部5，所述中间接触部将导线框6的第二子区域62与平坦的接触结构3导电地连接。由于组件1的超出第一子区域61的横向超出部和由于设置在第二子区域62上的中间接触部5的几何形状，器件10具有附加的锚固结构V和5V，成型体9可以锚固在所述锚固结构处。
因为组件1侧向地朝第二子区域62的方向或朝中间接触部5的方向伸出第一子区域61，所以在组件1和第二子区域62或中间接触部5之间的横向间距可以减小。由此，组件1的前侧1V与器件10的整个前侧10V的比例可以最大化。由于组件1的超出第一子区域61的超出部，组件1和第一子区域61形成呈尤其阶梯的形式的锚固结构V，成型体9锚固在所述锚固结构处。所述锚固结构V通过器件10的两个不同的组成部分的设置形成，即通过组件1超过导线框6的第一子区域61的设置。在后侧10R的俯视图中，锚固结构V可以由组件1覆盖，尤其完全地覆盖。通过这种锚固结构V防止，第一子区域61或组件1从成型体9中脱离。
通过由绝缘层8和/或平坦的接触结构3部分地覆盖组件1的前侧1V，固定组件1相对于成型体9的相对位置。如在图2B中示意地示出，前侧1V的部分的覆盖和成型体9在组件1的超出部处的锚固防止组件1或第一子区域61相对于成型体9的相对位置的改变。总的来说，将组件1在两侧，即沿两个竖直方向锚固。
因为中间接触部5沿着竖直方向具有不同大的横截面，所以锚固结构5V尤其以凹槽的形式，例如以环绕的凹槽的形式，在中间接触部5和导线框6的第二子区域62之间的过渡区域中形成。借助于连接层4，尤其第二连接层42，中间接触部5可以固定在第二子区域62上。第二连接层42优选能导电地构成。第二连接层42可以是具有嵌入其中的能导电的颗粒的焊料层、烧结层或粘结层。替选地可行的是，第二连接层42电绝缘地构成。
中间接触部5可以具有芯51，尤其是球形的由金属、如铜构成的芯51。芯51可以设有例如由镍构成的外壳5U。尤其，芯51在所有方向上由外壳5U完全地覆盖。通过将中间接触部5固定在第二子区域62上和通过将成型体9锚固在锚固结构5V上，固定、尤其在两个竖直方向上固定第二子区域62相对于成型体9的相对位置。可以通过中间接触部5的构型防止例如在图1A和1B中所表明的第二子区域62沿着竖直方向的位置的可能的改变。
在图2A中示意地示出导线框6的子区域61和62在后侧10R上的位置。此外示出组件1和中间接触部5在子区域61和62上的位置。在俯视图中，组件1可以至少沿着一个横向方向或沿着多个横向方向侧向地伸出第一子区域61。如在图2A中所示出的，组件1在俯视图中部分地覆盖位于子区域61和62之间的中间区域。第一子区域61具有安装面6M，所述安装面尤其由组件1完全地覆盖。
根据图2A，组件1可以具有比第一子区域61更大的横截面。在俯视图中，组件1可以完全地覆盖第一子区域61。尤其，组件1可以侧向地伸出第一子区域61的至少两个或三个、四个或刚好四个侧面。
器件10具有两个中间接触部5，所述中间接触部在俯视图中完全地设置在第二子区域62之内。子区域61和62在后侧10R上的露出的表面尤其用作为器件10的接触面。在后侧10R的俯视图中，子区域61和62的露出的表面可以由成型体9完全地包围。
在图2C中，器件10在其前侧10V的俯视图中示意地示出。平坦的接触结构3仅位于器件10的前侧10V上并且建立在组件1的前侧1V和中间接触部5中的一个之间的电连接。中间接触部5中的另一个可以由绝缘层8完全地覆盖进而不直接与平坦的接触结构3导电地连接。中间接触部5尤其对称地设置在第二子区域62上。这一方面提高器件10的机械稳定性并且另一方面关于均匀的压力分布简化成型体9的构成。
在图2A、2B和2C中和在随后的图3A至12C中示出的器件10尤其构成为QFN器件(Quad Flat No-lead，方形扁平无引线)。尤其，器件10不具有侧向地伸出成型体9的电端子或引脚。在此然而不排除，子区域61和62局部地与成型体9的侧面9S齐平(图11A至12C)。电端子优选以平坦的接触面的形式在后侧10R上构成。由此可以减小在目标面上所需的空间并且实现器件10的更高的封装密度。
器件10的在图3A、3B和3C中示出的实施例基本上对应于在图2A、2B和2C中示出的实施例。与其不同，器件10具有第一覆盖层71，所述第一覆盖层尤其构成为是辐射不可穿透的，例如是吸收辐射的。在前侧10V的俯视图中，第一覆盖层71可以完全地覆盖平坦的接触结构3和绝缘层8并且部分地覆盖组件1。这种覆盖层71提高发光器件10的对比度。
根据图3B，器件10具有第二覆盖层72。第二覆盖层72尤其构成为是辐射可穿透的，例如对于在器件10的运行中由组件1发射的辐射是透明的。在俯视图中，第二覆盖层72可以完全地覆盖组件1和第一覆盖层71。尤其，第二覆盖层72用作为器件10的保护层。前侧10V可以仅由第二覆盖层72的表面形成。
器件10的在图4A、4B和4C中示出的实施例基本上对应于在图2A、2B和2C中示出的实施例。与其不同，器件10具有唯一的中间接触部5。唯一的中间接触部5尤其对称地设置在导线框6的第二子区域62上。将中间接触部5与组件1的前侧1V导电地连接的平坦的接触结构3尤其同样对称地设置在子区域61和62之间的中间区域中。平坦的接触结构3的连接部位不像在图2C中示出的那样侧向地、而是大致居中地位于组件1的前侧1V的侧棱附近。
作为另外的区别，导线框6具有附加的锚固结构6V。附加的锚固结构6V可以通过部分刻蚀导线框6形成。尤其，附加的锚固结构6V分别以阶梯的形式构成，所述阶梯朝向后侧10R。与其中锚固结构V在组件1的侧面设置的图1B不同，这些附加的锚固结构6V直接位于组件1或中间接触部5之下。因此，在俯视图中，中间接触部5或组件1与所属的锚固结构6V重叠。为了形成一个阶梯或多个阶梯，第一子区域61的和/或第二子区域62的竖直的层厚度的例如至少30％、50％或60％局部地刻蚀。借助导线框6的这种构型，附加地提高成型体9的锚固。
器件10的在图5A、5B和5C中示出的实施例基本上对应于在图2A、2B和2C中示出的实施例。与其不同，组件1在第一子区域61的两个相对置的侧棱处侧向地伸出第一子区域61。在第一子区域61的另外两个相对置的侧棱处，组件1在俯视图中位于第一子区域61之内，其中第一子区域61在这些部位处可以局部地侧向地伸出组件1。组件1和第一子区域61由此不仅形成朝向器件10的后侧10R的阶梯，而且也形成朝向器件10的前侧10V的阶梯。组件1的和第一子区域61的这种设计方案可实现成型体9在两侧的锚固，即沿两个竖直方向，由此增强了成型体9在组件1和第一子区域处的锚固。
作为与图2A、2B和2C的另一区别，第二子区域62的尺寸设计为，使得中间接触部5局部地侧向地伸出第二子区域62。中间接触部5此外为了实现均匀的压力分布进而对称地设置在第二子区域62上。中间接触部5中的至少一个不直接与平坦的接触结构3导电地连接，而是最多间接地经由第二子区域62。
器件10的在图6A、6B和6C中示出的实施例基本上对应于在图2A、2B和2C中示出的实施例。与其不同，导线框6的第一子区域61结构化为，使得组件1仅在第一子区域61的角部区域中侧向地伸出第一子区域61。在侧棱处，第一子区域61可以局部地侧向地伸出组件1。
作为另一区别，中间接触部5可以局部地，尤其在第二子区域62的两个相对置的侧棱处，侧向地伸出导线框6的位于其下方的第二子区域62。第二子区域62也可以局部地侧向地伸出中间接触部5，例如在中间接触部5的两个另外的侧棱处。如在图6A和6B中示意地示出的那样，中间接触部5和第二子区域62为了实现成型体在两侧的锚固可以局部地具有朝向器件10的后侧10R的阶梯和局部地具有朝向器件10的前侧10V的阶梯。
根据图6A和6B，中间接触部5可以是无源芯片52或无源穿通接触部52。这种中间接触部5可以具有欧姆接触部作为芯，所述芯例如由塑料层，尤其由钝化层横向地包围。中间接触部5例如可以是PCB/Si穿通接触部52或塑料/金属穿通接触部52或金属杂化穿通接触部52。
器件10的在图7A、7B和7C中示出的实施例基本上对应于在图6A、6B和6C中示出的实施例。与中间接触部5在俯视图中矩形地构成的图6A、6B和6C不同，根据图7A、7B和7C的中间接触部5在俯视图中椭圆形地构成。与其不同，中间接触部5可以具有其他的几何形状。根据图7A、7B和7C，中间接触部5还构成为导线框6的第二子区域62的一部分。中间接触部5例如可以通过部分地刻蚀第二子区域62形成。在此，可行的是，中间接触部5局部地侧向地伸出第二子区域62的位于其下方的部段。
作为与在图6A、6B和6C中示出的其中第一子区域61的结构化的角部区域构成为曲线形的凹槽的实施例的另一区别，根据图7A、7B和7C的第一子区域61在角部区域中具有矩形的凹槽。
器件10的在图8A、8B和8C中示出的实施例基本上对应于在图6A、6B和6C中示出的实施例。作为与其的区别，第二子区域62和中间接触部5类似于在图5A、5B和5C中示出的实施例。此外，第一子区域61在角部区域中结构化为，使得每个角部区域L形地移除。在侧棱处，第一子区域61具有局部的侧向的突出部，所述突出部在俯视图中伸出组件1。
器件10的在图9A、9B和9C中示出的实施例基本上对应于在图8A、8B和8C中示出的实施例。作为与其的区别，第一子区域61的侧棱或侧面结构化为，使得第一子区域61仅在角部区域中侧向地伸出组件1。换言之，第一子区域61在俯视图中在其角部区域中具有突出部。在第一子区域61的侧棱或侧面处，组件1侧向地伸出第一子区域61。
器件10的在图10A、10B和10C中示出的实施例基本上对应于在图4A、4B和4C中示出的实施例。作为与其的区别，器件10具有多个组件1。组件1尤其设置在共同的第一子区域61上并且分别局部地侧向地伸出共同的第一子区域61。尤其，第一子区域61具有曲面的形状。由此，在俯视图中，第一子区域61具有带有内部开口的连通的面。组件1可以在俯视图中部分地覆盖内部开口。
根据图10A、10B和10C的器件10具有多个平坦的接触结构3，所述接触结构分别与导线框6的第二子区域62中的一个导电地连接。经由各个子区域62，组件1可以共同地或彼此独立地被操控。
器件10的在图11A、11B和11C中示出的实施例基本上对应于在图2A、2B和2C中示出的实施例。作为与其的区别，第一子区域61和/或第二子区域62可以至少与成型体9的侧面9S中的一个齐平。器件10的侧面10S可以局部地由成型体9的侧面9S形成和局部地由第一子区域61的和/或第二子区域62的侧面形成。
根据图11A和11C，子区域61和62在器件10的至少一个侧面10S上或在多个侧面10S上具有露出的表面。所述露出的表面可以具有分割工艺的分离痕迹。根据图11C，第一子区域61或第二子区域62的露出的表面沿着竖直方向从器件10的后侧10R延伸直至器件10的相应的侧面10S的中间区域，其中中间区域与成型体9的前侧间隔开。与图11A、11B和11C不同，可行的是，第一子区域61和/或第二子区域62在器件10的所有侧面10S上具有尤其带有分离痕迹的露出的表面。
器件10的在图12A、12B和12C中示出的实施例基本上对应于在图11A、11B和11C中示出的实施例。作为与其的区别，第一子区域61的和/或第二子区域62的露出的表面分别仅位于器件10的相应的侧面10S的中间区域中，其中中间区域与成型体9的前侧以及后侧间隔开。由此，在侧面10S上，第一子区域61或第二子区域62的相应的露出的表面与器件的前侧10V以及后侧10R在空间上间隔开(图12C)。
在后侧10R上，子区域61和62的接触面还可以由成型体9完全地包围(图2A和12A)。如在图12B中示意地示出的那样，子区域61和62类似于在图4B中示出的实施例具有附加的锚固结构6V。子区域61和62的露出的表面分别可以用作为焊料阻挡边界。也可考虑的是，器件10经由子区域61和62的露出的表面在器件10的侧面10S处可从外部电接触。
在组件和成型体上具有平坦的接触结构的其中成型体与导线框和/或与组件锚固的所谓的QFN器件通常比在电路板上或在陶瓷基板上的器件成本更低。尤其，部分结构化的导线框连同在其上设置的穿通接触部的应用比事后安置的穿通接触部的构成方案成本更低。借助尤其呈球的形式的穿通接触部的应用，可以将穿通接触部在施加成型体之前在导体框上粘结或焊接进而平行地安置在导线框上。所述方法比事后尤其在构成成型体之后引入穿通接触部成本更低。具有平坦的接触结构和成型体的改进的锚固的QFN器件总的来说可以特别紧凑地构造。例如呈在成型体和器件的锚固结构之间的形状配合的连接的形式的更好的机械锚固还造成提高的可靠性和一个器件或多个器件的简化的可加工性。
本申请要求德国专利申请DE 10 2019 119 371.0的优先权，其公开内容通过参引结合于此。
本发明不通过根据实施例对本发明的描述而局限于此。更确切地说，本发明包括任意新特征以及特征的任意组合，这尤其包含权利要求中的特征的任意组合，即使所述特征或所述组合本身并未详尽地在权利要求或实施例中说明也如此。
附图标记列表
10 器件
10V 器件的前侧
10R 器件的后侧
10S 器件的侧面
1 组件
1V 组件的前侧
1R 组件的后侧
3 平坦的接触结构
4 连接层
41 第一连接层
42 第二连接层
5 中间接触部/穿通接触部
5V 中间接触部的或导线框的第二子区域的锚固结构
51 中间接触部的球形的芯
52 无源芯片/无源穿通接触部
5U 中间接触部的外壳
6 导线框
61 导线框的第一子区域
62 导线框的第二子区域
6M 安装面
6V 导线框的锚固结构
71 第一覆盖层
72 第二覆盖层
8 绝缘层
9 成型体
9S 成型体的侧面
V 由组件的超过导线框的第一子区域的超出部构成的锚固结构。

Claims (19)

1.一种器件(10)，所述器件具有组件(1)、导线框(6)和成型体(9)，其中
-所述组件和所述导线框沿横向方向由所述成型体至少局部地环绕，其中所述导线框不伸出所述成型体的侧面(9S)，
-所述导线框具有至少一个第一子区域(61)和至少一个与所述第一子区域横向地间隔开的第二子区域(62)，其中所述组件经由平坦的接触结构(3)与所述第二子区域导电地连接，并且
-所述组件在俯视图中设置在所述第一子区域上并且至少局部地从侧面伸出所述第一子区域，使得所述组件和所述第一子区域形成锚固结构(V)，在所述锚固结构处，所述成型体与所述组件和所述第一子区域锚固。
2.根据权利要求1所述的器件(10)，
其中所述第一子区域(61)通过中间区域与所述第二子区域(62)横向地间隔开，其中所述组件(1)在俯视图中部分地覆盖所述中间区域并且所述中间区域由所述成型体(9)的材料填充。
3.根据上述权利要求中任一项所述的器件(10)，
其中所述平坦的接触结构(3)位于所述组件(1)的前侧(1V)上并且所述组件经由其后侧(1R)与所述第一子区域(61)导电地连接。
4.根据上述权利要求中任一项所述的器件(10)，
其中所述导线框(6)的所述第一子区域(61)和所述第二子区域(62)由相同的材料形成并且与所述器件的不同的电极性相关联。
5.根据上述权利要求中任一项所述的器件(10)，
其中所述导线框(6)具有与所述成型体(9)相比更小的竖直高度，并且所述平坦的接触结构(3)经由中间接触部(5)与所述导线框的所述第二子区域(62)导电地连接，其中所述中间接触部与所述导线框不同并且由所述成型体(9)横向地包围。
6.根据上一项权利要求所述的器件(10)，
其中所述中间接触部(5)固定在所述第二子区域(62)上并且具有球的形状，使得在所述中间接触部和所述第二子区域之间的过渡区域处形成横向的凹槽，所述成型体(9)在所述凹槽处锚固。
7.根据权利要求5或6所述的器件(10)，
其中所述中间接触部(5)具有由金属构成的球形的芯(51)，并且所述球形的芯由能导电的外壳(5U)包套。
8.根据权利要求5所述的器件(10)，
其中所述中间接触部(5)是无源芯片(52)，所述无源芯片固定在所述第二子区域(62)上并且在所述平坦的接触结构(3)和所述第二子区域之间建立电连接，其中所述成型体(9)在所述无源芯片处锚固，其方式为：所述无源芯片在俯视图中局部地伸出所述导线框(6)的所述第二子区域或者具有横向的凹槽或横向的凸起。
9.根据权利要求1至4中任一项所述的器件(10)，
其中所述导线框(6)的所述第二子区域(62)沿着竖直方向延伸穿过所述成型体(9)并且具有至少一个横向的凹槽或横向的凸起，所述成型体(9)在所述横向的凹槽或横向的凸起处锚固。
10.根据上述权利要求中任一项所述的器件(10)，
其中所述导线框(6)沿横向方向与所述成型体(9)的所述侧面(9S)中的至少一个侧面齐平。
11.根据上述权利要求中任一项所述的器件(10)，
其中所述组件(1)具有背离所述导线框(6)的前侧(1V)，所述前侧由所述平坦的接触结构(3)和由绝缘层(8)局部地覆盖，其中所述平坦的接触结构和所述绝缘层在俯视图中同样覆盖所述成型体(9)，使得所述组件由于通过所述平坦的接触结构和通过所述绝缘层的覆盖而竖直地锚固。
12.根据上述权利要求中任一项所述的器件(10)，
其中所述导线框(6)的所述第一子区域(61)或所述第二子区域(62)在所述器件的后侧(10R)上具有第一横截面并且在所述后侧和所述器件的前侧(10V)之间具有第二横截面，其中所述第一横截面小于所述第二横截面并且沿着竖直方向突变地过渡到所述第二横截面中，使得所述导线框的侧面具有至少一个阶梯，所述成型体(9)在所述阶梯处锚固。
13.根据上述权利要求中任一项所述的器件(10)，
其中所述第一子区域(61)具有安装面(6M)，其中所述安装面在其角部处结构化地构成，使得所述器件(1)在俯视图中在结构化的角部处或在所述安装面的侧线处侧向地伸出所述安装面。
14.根据上述权利要求中任一项所述的器件(10)，
所述器件具有多个组件(1)，所述组件设置在所述导线框(6)的共同的第一子区域(61)上，其中所述第一子区域具有曲面的形状并且所述组件在俯视图中分别局部地侧向地伸出所述曲面。
15.一种用于制造至少一个器件(10)的方法，所述器件具有组件(1)、导线框(6)和成型体(9)，所述方法具有如下步骤：
-提供所述导线框，所述导线框具有至少一个第一子区域(61)和至少一个与所述第一子区域横向地间隔开的第二子区域(62)；
-将所述组件固定在所述第一子区域上，使得所述组件在俯视图中至少局部地侧向地伸出所述第一子区域进而与所述第一子区域形成呈阶梯的形式的锚固结构(V)；
-构成所述成型体，其中所述导线框沿横向方向至少局部地由所述成型体环绕并且不伸出所述成型体的侧面(9S)，并且其中所述成型体在所述锚固结构处与所述组件和所述第一子区域锚固；并且
-在所述组件上和在所述成型体上构成平坦的接触结构(3)，其中所述组件经由所述平坦的接触结构与所述第二子区域导电地连接。
16.根据权利要求15所述的方法，
其中将所述成型体(9)借助于浇注法或塑料造型法施加到所述导线框(6)上和所述导线框(6)周围。
17.根据权利要求15或16所述的方法，
其中所述成型体(9)借助于薄膜辅助的浇注法(Film-Assisted Molding)形成。
18.根据权利要求15至17中任一项所述的方法，
其中在构成所述成型体(9)之前，将穿通接触部(5)固定在所述导线框(6)的所述第二子区域(62)上，其中所述穿通接触部设立为，一方面在所述第二子区域和所述平坦的接触结构(3)之间建立电连接，并且另一方面用于所述成型体(9)的锚固。
19.根据权利要求15所述的用于制造多个器件(10)的方法，
-将多个组件(10)设置在至少一个共同的第一子区域(61)上并且由共同的成型体环绕浇注，并且
-将所述共同的第一子区域和所述共同的成型体分为多个第一子区域和多个成型体，以分割所述器件，使得同一器件的所述第一子区域和所述成型体在所述器件的至少一个侧面(10S)处齐平。
CN202080051582.XA 2019-07-17 2020-06-19 器件和用于制造器件的方法 Pending CN114127901A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019119371.0A DE102019119371A1 (de) 2019-07-17 2019-07-17 Bauteil und verfahren zur herstellung eines bauteils
DE102019119371.0 2019-07-17
PCT/EP2020/067159 WO2021008813A1 (de) 2019-07-17 2020-06-19 Bauteil und verfahren zur herstellung eines bauteils

Publications (1)

Publication Number Publication Date
CN114127901A true CN114127901A (zh) 2022-03-01

Family

ID=71143712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080051582.XA Pending CN114127901A (zh) 2019-07-17 2020-06-19 器件和用于制造器件的方法

Country Status (4)

Country Link
US (1) US20220376152A1 (zh)
CN (1) CN114127901A (zh)
DE (1) DE102019119371A1 (zh)
WO (1) WO2021008813A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021108532A1 (de) 2021-04-06 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102021108604A1 (de) * 2021-04-07 2022-10-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit strukturiertem leiterrahmen und gehäusekörper sowie verfahren zur herstellung des bauelements
DE102021118163A1 (de) 2021-07-14 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauteil und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauteils
DE102021121365A1 (de) 2021-07-27 2023-02-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares optoelektronisches halbleiterbauteil und leiterrahmenverbund

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064936B2 (en) * 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
WO2011125346A1 (ja) * 2010-04-07 2011-10-13 シャープ株式会社 発光装置およびその製造方法
US8304277B2 (en) * 2010-09-09 2012-11-06 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking
JP2014112669A (ja) * 2012-11-12 2014-06-19 Citizen Holdings Co Ltd 半導体発光装置及びその製造方法
DE102013213073A1 (de) * 2013-07-04 2015-01-08 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelementes
DE102014102184A1 (de) * 2014-02-20 2015-08-20 Osram Opto Semiconductors Gmbh Herstellung eines optoelektronischen Bauelements
DE102014107964A1 (de) * 2014-06-05 2015-12-17 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP6532200B2 (ja) * 2014-09-04 2019-06-19 日亜化学工業株式会社 パッケージ及びそれを用いた発光装置
DE102014119390A1 (de) * 2014-12-22 2016-06-23 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US9502397B1 (en) * 2015-04-29 2016-11-22 Deca Technologies, Inc. 3D interconnect component for fully molded packages
DE102015109876A1 (de) * 2015-06-19 2016-12-22 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement

Also Published As

Publication number Publication date
US20220376152A1 (en) 2022-11-24
DE102019119371A1 (de) 2021-01-21
WO2021008813A1 (de) 2021-01-21

Similar Documents

Publication Publication Date Title
CN114127901A (zh) 器件和用于制造器件的方法
CN106663659B (zh) 可表面安装的半导体器件及其制造方法
US7102213B2 (en) Leadframe-based housing, leadframe strip, surface-mounted optoelectronic-component, and production method
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US8618641B2 (en) Leadframe-based semiconductor package
EP2263268B1 (en) Led module having a platform with a central recession
US9307647B2 (en) Electronic device
CN116210095A (zh) 光电子半导体器件和制造方法
US10361350B2 (en) Optoelectronic component and production method therefor
JPH11191561A (ja) 半導体装置の製造方法
US8866296B2 (en) Semiconductor device comprising thin-film terminal with deformed portion
JP6034175B2 (ja) Ｌｅｄモジュール
JP2018501655A (ja) チップ・ハウジングを製造するためのリード・フレームおよび方法
CN107980183B (zh) 半导体芯片
JP4784945B2 (ja) 半導体装置の製造方法
US9461438B2 (en) Housing for laser diodes and method for producing a housing
CN117413370A (zh) 光电半导体部件及面板
US6576995B2 (en) Housing for semiconductor chips
JP4887346B2 (ja) 半導体装置
US20220278501A1 (en) Optoelectronic component
CN116741641A (zh) 具有表面安装结构的扁平无引线封装体
US20210249390A1 (en) Optoelectronic semiconductor component and method of manufacturing an optoelectronic semiconductor component
US20240145659A1 (en) Component having structured lead frame and housing body and method for producing the component
KR102392784B1 (ko) 멀티칩 반도체 패키지
JP5086315B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination