CN114125658A - 动态范围控制电路、音频处理芯片及其音频处理方法 - Google Patents

Abstract

本发明技术方案公开了一种动态范围控制电路、音频处理芯片及其音频处理方法，所述动态范围控制电路具有多个串联的增益生成模块和输出模块，每级所述增益生成模块具有单独的增益生成器和增益平滑处理模块。同一级所述增益生成模块中，所述增益生成器用于对输入信号进行增益处理，所述增益平滑处理模块用于基于所述增益生成器的输出增益，设置所述增益生成模块的压缩时间和释放时间。可见，每级所述增益生成模块中，可以通过各自的平滑处理模块设置各自不同的压缩时间和释放时间，使得不同所述增益生成模块的压缩时间和释放时间分离，能够大大改善音频功放的调音和用户听觉感受。

Description

动态范围控制电路、音频处理芯片及其音频处理方法

技术领域

本发明涉及声音处理技术领域，更具体的说，涉及一种动态范围控制电路、音频处理芯片及其音频处理方法。

背景技术

动态范围控制(Dynamic Range Control，简称DRC)是常用于声音大小音量控制的算法，在不同能量大小范围区间里进行不同的处理，噪声去除效果器(Noise Gate)、扩展器(Expander)、压缩器(Compressor)和限制器是系统里能量由低到高的四个节点模块。

进行DRC处理时，需要对输入数据进行增益调整和平滑处理，现有技术中每次处理只能选择一种增益调整方式，且只有一个平滑处理模块，只能设置一个压缩(attack)时间或释放(release)时间，无法实现基于不同增益设置分离独立的压缩(attack)时间或释放(release)时间。

发明内容

有鉴于此，本申请提供了一种动态范围控制电路、音频处理芯片及其音频处理方法，方案如下：

一种动态范围控制电路，包括：

多级串联的增益生成模块；所述增益生成模块用于对其接收的输入信号进行增益处理，形成输出增益，并基于所述输出增益，设置压缩时间和释放时间；每级所述增益生成模块具有单独的增益生成器和增益平滑处理模块；同一级所述增益生成模块中，所述增益生成器用于对所属增益生成模块的输入信号进行增益处理，所述增益平滑处理模块用于基于所述增益生成器的输出增益，设置所述压缩时间和所述释放时间；

输出模块，所述输出模块用于基于各级所述增益生成模块的输出增益以及所述动态范围控制电路接收的初始输入数据，输出目标数据。

优选的，在上述动态范围控制电路中，具有N个串联的增益生成模块，该N串联的增益生成模块依次为第1级增益生成模块至第N级增益生成模块，N为大于1的正整数；第i级增益生成模块具有第i级输出增益，i为不大于N的正整数；

如果i＝1，第1级增益生成模块基于所述初始输入数据的幅值输出第1级输出增益；

如果i＞1，第i级增益生成模块基于所述初始输入数据的幅值、以及第1级输出增益至第i-1级输出增益，输出第i级输出增益。

优选的，在上述动态范围控制电路中，具有N个串联的增益生成模块，该N串联的增益生成模块依次为第1级增益生成模块至第N级增益生成模块，N为大于1的正整数；

还包括：N-1个级联的第一加法器，该N-1个第一加法器依次为第1级第一加法器至第N-1级第一加法器；

其中，第j级第一加法器用于计算前j级所有增益生成模块的输出增益与所述初始输入数据的幅值之和，作为第j+1级增益生成模块的输入信号，j为不大于N-1的正整数。

优选的，在上述动态范围控制电路中，各级所述增益生成模块的输出增益属于对数域；

所述输出模块用于计算各级所述增益生成模块的输出增益的和值S，基于反对数运算计算该和值S对应的线性域数值S’，计算所述初始输入数据与所述线性域数值S’的乘积，将该乘积作为所述目标数据。

优选的，在上述动态范围控制电路中，各级所述增益生成模块的输出增益属于线性域；

所述输出模块用于计算各级所述增益生成模块的乘积，将该乘积与所述初始输入数据相乘，将相乘结果作为所述目标数据。

优选的，在上述动态范围控制电路中，具有N个串联的增益生成模块，该N串联的增益生成模块依次为第1级增益生成模块至第N级增益生成模块，N为大于1的正整数；

还包括：N-1个级联的第二加法器，该N-1个第二加法器依次为第1级第二加法器至第N-1级第二加法器；

其中，第1级第二加法器用于计算第1级级增益生成模块的输出增益与第2级增益生成模块的输出增益之和；第j级第二加法器用于计算第j-1级第二加法器的输出增益与第j+1级增益模块的输出增益之和，j为大于1，且不大于N-1的正整数。

优选的，在上述动态范围控制电路中，至少包括两个串联的所述增益生成模块；

对于任一级所述增益生成模块，所述增益生成器为限制器、压缩器、扩展器和噪声去除效果器中的任一者。

优选的，在上述动态范围控制电路中，所述增益生成器为压缩器，用于在其输入信号超过第一阈值时，开始压制所述输入信号，以输出其所属增益生成器的输出增益；

其中，所述输出增益相对于所述输入信号的压制程度与第一比例参数相关，所述输出增益相对于所述输入信号的平滑度与第一平滑过渡参数相关。

优选的，在上述动态范围控制电路中，所述增益生成器为限制器，用于在其输入信号超过第二阈值时，将所述输入信号压制为幅度为所述第二阈值的固定幅度信号，以输出其所属增益生成器的输出增益；

其中，所述输出增益相对于所述输入信号的平滑度与第二平滑过渡参数相关。

优选的，在上述动态范围控制电路中，所述增益生成器为噪声去除效果器，用于在其输入信号小于第三阈值时，开始压制所述输入信号，以输出其所属增益生成器的输出增益；

其中，所述输出增益相对于所述输入信号的压制程度与第二比例参数相关，所述输出增益相对于所述输入信号的平滑度与第三平滑过渡参数相关。

优选的，在上述动态范围控制电路中，所述增益生成器为扩展器，用于在其输入信号超过第四阈值时，基于设定的补偿增益以及第三比例参数，开始放大输入信号，以输出其所属增益生成器的输出增益；

其中，所述输出增益相对于所述输入信号的平滑度与第四平滑过渡参数相关。

本发明还提供了一种音频处理芯片，包括上述任一项所述的动态范围控制的电路。

本发明还提供了一种音频处理芯片的音频处理方法，所述音频处理芯中动态范围控制电路具有多级串联的增益生成模块；

所述音频处理方法包括：

各级所述增益生成模块将自身获取的输入信号进行增益处理，形成输出增益，并基于所述输出增益，设置压缩时间和释放时间；

基于各级所述增益生成模块的输出增益以及所述动态范围控制电路的初始输入数据，输出目标数据；

其中，第一级增益生成模块的输入信号为所述初始输入数据；相邻两级所述增益生成模块中，前一级所述增益生成模块的输出增益作为后一级所述增益生成模块的输入信号。

优选的，在上述音频处理方法中，各级所述增益生成模块的输出增益属于对数域；

输出所述目标数据的方法包括：计算各级所述增益生成模块的输出增益的和值S；

基于反对数运算计算该和值S对应的线性域数值S’；

计算所述初始输入数据与所述线性域数值S’的乘积，将该乘积作为所述目标数据。

优选的，在上述音频处理方法中，各级所述增益生成模块的输出增益属于线性域；

输出所述目标数据的方法包括：

计算各级所述增益生成模块的乘积；

将该乘积与所述初始输入数据相乘，将相乘结果作为所述目标数据。

通过上述描述可知，本发明技术方案提供的动态范围控制电路、音频处理方法及其音频处理方法中，设置动态范围控制电路具有多个串联的增益生成模块和输出模块，每级所述增益生成模块具有单独的增益生成器和增益平滑处理模块。同一级所述增益生成模块中，所述增益生成器用于对输入信号进行增益处理，所述增益平滑处理模块用于基于所述增益生成器的输出增益，设置所述增益生成模块的压缩时间和释放时间。可见，每级所述增益生成模块中，可以通过各自的平滑处理模块设置各自不同的压缩时间和释放时间，使得不同所述增益生成模块的压缩时间和释放时间分离，能够大大改善音频功放的调音和用户听觉感受。

附图说明

为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。

图1为一种常规DRC电路的结构示意图；

图2为一种本发明实施例提供的一种DRC电路的结构示意图；

图3为本发明实施例提供的另一种DRC电路的结构示意图；

图4为本发明实施例所述DRC电路中压缩器的增益变换曲线；

图5为本发明实施例所述DRC电路中限制器的增益变换曲线；

图6为本发明实施例所述DRC电路中噪声去除效果器的增益变换曲线；

图7为本发明实施例所述DRC电路中扩展器的增益变换曲线；

图8为本发明实施例提供的整个DRC电路中输入输出数据对比图；

图9为本发明实施例提供的一种音频处理方法的流程示意。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在数字音频功放的调音和保护算法中，需要对不同幅度的输入信号做不同增益的分层处理，保证大信号不超过喇叭的承受范围；中小信号能量得到提升，提高声音的听感响度；噪声被有效的压制，提高声音的信噪比。

如图1所示，图1为一种常规DRC电路的结构示意图，图1所示方式中，输入信号通过峰值计算模块或均方根计算模块进行幅值检测，获取输入信号的实时幅值，通过区间判断模块选择通过噪声去除效果器、扩展器、压缩器或限制器进行增益处理，处理后的信号通过平滑处理模块进行平滑处理后，与经过延迟模块处理的输入信号通过相乘器做乘法处理，生成输出信号。

发明人发现，图1所示方式中，每次数据处理过程只能通过区间判断模块选择一种增益处理方式，而且各个增益处理路径采用同一平滑处理模块，只能设置一个压缩时间和释放时间，不能实现不同增益调整压缩时间和释放的时间分离独立。

基于上述问题，本发明实施例提供了一种DRC电路，可以通过多个串联的增益生成模块对初始输入数据做多次相应处理，任一所述增益生成模块具有单独的增益生成器和增益平滑处理模块，任一增益生成模块中的增益生成器可以为限制器、压缩器、扩展器和噪声去除效果器中的任一种，通过串联的多个增益生成模块实现对输入信号的多节点增益调整，各个增益生成模块具有独立的增益平滑处理模块，使得各个增益生成模块的时间相互独立。所述DRC电路的结构简单，而且节省计算量。

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。

如图2所示，图2为一种本发明实施例提供的一种DRC电路的结构示意图，图2所示DRC电路包括：多个串联的增益生成模块11以及输出模块12。

其中，每级所述增益生成模块11具有单独的增益生成器111和增益平滑处理模块112；同一级所述增益生成模块11中，所述增益生成器111用于对所属增益生成模块11的输入信号进行增益处理，所述增益平滑处理模块112用于基于所述增益生成器111的输出增益，设置所述增益生成模块11的压缩时间和释放时间。

所述增益生成模块11用于对其接收的输入信号进行增益处理，形成输出增益，并基于所述输出增益，设置压缩时间和释放时间；所述输出模块12用于基于各级所述增益生成模块11的输出增益以及所述DRC电路接收的初始输入数据Din，输出目标数据Dout。设定所述DRC电路具有N级增益生成模块11，该N级增益生成模块11依次为第1级增益生成模块11至第N级增益生成模块11，分别具有第1级输出增益Gain(1)至第N级输出增益Gain(N)。本发明实施例所述DRC电路中，各级增益生成模块11在内部串联，各自具有独立的增益平滑处理模块112。每级增益生成模块11可以设置各自不同的压缩时间和释放时间。不同增益生成模块11的压缩时间和释放时间分离，对于数字音频信号的处理更加灵活，适用性更广，对于数字音频供方的调音和用户主观听觉感受具有较大的改善效果。

本发明实施例所述DRC电路中，包括至少两个串联的所述增益生成模块11；任一级增益生成模块11中的增益生成器(Gain Computer)为限制器、压缩器、扩展器和噪声去除效果器中的任一者。不同所述增益生成模块11中所述增益生成器可以相同或是不同。所述动态范围控制电路可以包括限制器、压缩器、扩展器和噪声去除效果器中的一种、两种、三种或是四种。

所述增益生成模块11的数量不局限于4个，在一个实施例中，如果具有四个所述增益生成模块11，该4个增益生成模块11分别具有一个增益生成器111，共计具有四个增益生成器111，该四个增益生成器111分别为一个限制器、一个压缩器、一个扩展器和一个噪声去除效果器，该四个增益生成模块11的连接先后顺序可以调整，对应的四个增益生成器111中限制器、压缩器、扩展器和噪声去除效果器的先后顺序可以任意调整。

如图3所示，图3为本发明实施例提供的另一种DRC电路的结构示意图，基于图2所示DRC电路，图3所示DRC电路中，具有N个串联的增益生成模块11，该N串联的增益生成模块11依次为第1级增益生成模块至第N级增益生成模块，N为大于1的正整数。第i级增益生成模块具有第i级输出增益Gain(i)，i为不大于N的正整数，如图3所示，第1级增益生成模块输出第1级输出增益Gain(1)，第2级增益生成模块输出第2级输出增益Gain(2)，第3级增益生成模块输出第3级输出增益Gain(3)，…，第N级增益生成模块输出第N级输出增益Gain(N)。

如图3所示，所述DRC电路还包括幅值检测模块13，用于对所述初始输入数据Din进行幅值检测，以获得所述初始输入数据Din的幅值。所述初始输入数据Din输入所述DRC电路后，先通过所述幅值检测模块13，以实时检测其幅值Adin大小，通过所述幅值检测模块13将所述幅值Adin发送给各级增益生成模块11。所述幅值检测模块13可以包括：峰值计算模块，用于检测所述初始输入数据Din的峰值(peak)；和/或，均方根计算模块，用于计算所述初始输入数据Din的均方根值(RMS)。获取所述初始输入数据Din的幅值Adin方法可以基于需求设定，本发明实施例对此不作具体限定。

如果i＝1，第1级增益生成模块基于所述初始输入数据Din的幅值Adin输出第1级输出增益Gain(1)。如果i＞1，第i级增益生成模块基于所述初始输入数据Din的幅值Adin、以及第1级输出增益Gain(1)至第i-1级输出增益Gain(i-1)，输出第i级输出增益Gain(i)。

如果具有N个串联的增益生成模块11，所述DRC电路还包括：N-1个级联的第一加法器14，该N-1个第一加法器14依次为第1级第一加法器至第N-1级第一加法器。其中，第j级第一加法器用于计算前j级所有增益生成模块的输出增益与所述初始输入数据Din的幅值Adin之和，作为第j+1级增益生成模块的输入信号，j为不大于N-1的正整数。

以各级所述增益生成模块的输出增益属于对数域(或称log域)为例，前级所有增益生成模块11的输出增益之和加上初始输入数据Din的幅值Adin的幅值，作为下一级增益生成模块11的输入信号，如第i级增益生成模块的输入信号为Gain(1)+Gain(2)+…+Gain(i-1)+Adin。如图3所示，第1级第一加法器用于计算Gain(1)+Adin，作为第2级增益生成模块的输入信号，第2级第一加法器用于计算Gain(1)+Gain(2)+Adin，作为第3级增益生成模块的输入信号，…，第N-1级第一加法器用于计算Gain(1)+Gain(2)+…+Gain(N-1)+Adin，作为第N级增益生成模块的输入信号。第1级增益生成模块的输入信号为初始输入数据Din的幅值Adin。

所述输出模块12计算目标数据Dout的方法包括：

首先，计算各级所述增益生成模块11的输出增益的和值S，S计算公式如下表示：

S＝Gain(1)+Gain(2)+…+Gain(N)

然后，基于反对数运算，计算该和值S对应的线性域数值S’。

最后，计算初始输入数据Din与线性域数值S’的乘积，将该乘积作为目标数据Dout，即有：

Dout＝S’*Din

所述输出模块12包括相乘器，用于计算所述乘积。上述实施例中，以各级输出增益Gain和幅值Adin都是log域为例进行说明，而初始输入数据Din是线性域，故基于上述计算过程，所有所述增益生成模块11的输出增益先求和，基于该和值计算对应线性域数值后，再与初始输入数据Din相乘作为目标数据Dout。初始输入数据Din和目标数据Dout均属于线性域。log域单位为dB，log域求和等效于线性域相乘，求和的结果转换到了线性域，再与初始输入数据Din相乘，即可获得最终目标数据Dout。

如果各级输出增益Gain属于线性域，又基于初始输入数据Din和目标数据Dout均属于线性域，则所述输出模块12计算目标数据Dout的方法包括：

计算各级所述增益生成模块11的乘积，将该乘积与所述初始输入数据Din相乘，将相乘结果作为所述目标数据Dout，即：

Dout＝Gain(1)*Gain(2)*…*Gain(N)*Din

下面以各级输出增益Gain和幅值Adin都是log域为例，对本发明实施例中所述DRC电路的实现方式进行说明。显然基于log域的方式，做对应替换即可以获得线性域方式对应的DRC电路实现方式。

所述DRC电路还包括：N-1个级联的第二加法器15，该N-1个第二加法器依次为第1级第二加法器至第N-1级第二加法器；其中，第1级第二加法器用于计算第1级级增益生成模块的输出增益Gain(1)与第2级增益生成模块的输出增益Gain(2)之和；第j级第二加法器用于计算第j-1级第二加法器的输出增益Gain(j)与第j+1级增益模块的输出增益Gain(j+1)之和，j为大于1，且不大于N-1的正整数。

如果i大于1，对于第i级增益生成模块，单独对应一个第二加法器15，用于计算第i级增益生成模块的输出增益Gain(i)与前i-1级所有增益生成模块的输出增益的和值，即计算：

Gain(i)+(Gain(1)+Gain(2)+…+Gain(i-1))

下面，分别介绍所述DRC电路中，限制器、压缩器、扩展器和噪声去除效果器工作实现原理和各自输入输出增益的对比。

所述增益生成器111为压缩器，包括第一阈值Threshold1、第一比例参数Ratio1和第一平滑过渡参数Knee1这三个参数。所述压缩器用于在其输入信号超过第一阈值Threshold1时，开始压制所述输入信号，以输出其所属增益生成器111的输出增益；其中，所述输出增益相对于所述输入信号的压制程度与第一比例参数Ratio1相关，所述输出增益相对于所述输入信号的平滑度与第一平滑过渡参数Knee1相关。第一比例参数Ratio1表示压制输入信号的斜率，第一比例参数Ratio1越大，压制程度越大。第一平滑过渡参数Knee1表示信号未被压制和压制过程中的平滑过渡，确保被处理的信号主观听音效果不会有比较生硬的感觉。

如图4所示，图4为本发明实施例所述DRC电路中压缩器的增益变换曲线，横轴为输入幅值，纵轴为输出幅值，C1表示输入信号，其幅值从-100dB变换到0dB，C2表示经过压缩器处理后的输出增益，由图4可以看出，当输入信号小于第一阈值Threshold1时，输入信号和输出增益的幅值相同，C1和C2重合，当输入信号大于第一阈值Threshold1时，输出增益相对于输入信号以第一比例参数Ratio1的斜率按比例压缩，在第一阈值Threshold1附近，输出增益有经过第一平滑过渡参数Knee1处理产生的一个平滑过渡部分。

所述增益生成器111为限制器，包括第二阈值Threshold2和第二平滑过渡参数Knee2这两个参数。所述限制器用于在其输入信号超过第二阈值Threshold2时，将所述输入信号压制为幅度为所述第二阈值Threshold2的固定幅度信号，以输出其所属增益生成器111的输出增益；其中，所述输出增益相对于所述输入信号的平滑度与第二平滑过渡参数Knee2相关。所述第二阈值Threshold2表示触发限制器功能的阈值，超过该阈值，限制器将输入信号强行压制为幅度为所述第二阈值Threshold2的固定幅度信号。第二平滑过渡参数Knee2表示信号未被压制和被压制的过程中的平滑过渡，确保被处理的信号主观听音效果不会有比较生硬的感觉。

如图5所示，图5为本发明实施例所述DRC电路中限制器的增益变换曲线，横轴为输入幅值，纵轴为输出幅值，D1表示输入信号，其幅值从-100dB变换到0dB，D2表示经过限制器处理后的输出增益，由图5可以看出，当输入信号小于第二阈值Threshold2时，输入信号和输出增益的幅值相同，D1和D2重合，当输入信号大于第二阈值Threshold2时，输出增益被压制成固定幅值的信号，在第二阈值Threshold2附近，输出增益有经过第二平滑过渡参数Knee2处理产生的一个平滑过渡部分。

所述增益生成器111为噪声去除效果器包括第三阈值Threshold3、第二比例参数Ratio2、第三平滑过渡参数Knee3和躁底Noisefloor这四个参数。所述噪声去除效果器用于在其输入信号小于第三阈值Threshold3时，开始压制所述输入信号，以输出其所属增益生成器111的输出增益；其中，所述输出增益相对于所述输入信号的压制程度与第二比例参数数Ratio2相关，所述输出增益相对于所述输入信号的平滑度与第三平滑过渡参数Knee3相关；所述输出增益的幅度不小于设定的最小输出增益幅度。第三阈值Threshold3表示触发噪声去除效果器功能的阈值，小于该阈值，噪声去除效果器开始压制输出增益。第二比例参数数Ratio2表示压制输入信号的斜率，第二比例参数数Ratio2越大，压制程度越大。第三平滑过渡参数Knee3表示信号未被压制和压制过程中的平滑过渡。躁底Noisefloor表示信号能被处理到最小输出输出增益幅度。

如图6所示，图6为本发明实施例所述DRC电路中噪声去除效果器的增益变换曲线，横轴为输入幅值，纵轴为输出幅值，E1表示输入信号，其幅值从-100dB变换到0dB，E2表示经过噪声去除效果器处理后的输出增益，由图6可以看出，输入信号幅值小于第三阈值Threshold3时，输出增益按照第二比例参数数Ratio2斜率开始压制，当输出增益被压制到躁底Noisefloor，即压制到-100dB，输出增益保持躁底Noisefloor的幅度不变，当输入出信号大于第三阈值Threshold3时，输出增益和输入信号相同，保持不变。在第三阈值Threshold3附近，输出增益有经过第三平滑过渡参数Knee3处理产生的一个平滑过渡。

所述增益生成器111为扩展器，包括第四阈值Threshold4、补偿增益MakeupGain、第四平滑过渡参数Knee4和第三比例参数Ratio3这四个参数。所述扩展器用于在其输入信号超过第四阈值Threshold4时，基于设定的补偿增益MakeupGain以及第三比例参数Ratio3，开始放大输入信号，以输出其所属增益生成器111的输出增益；其中，所述输出增益相对于所述输入信号的平滑度与第四平滑过渡参数相关Knee4。第四阈值Threshold4表示触发扩展器功能的阈值，超过该阈值时，扩展器开始放大输入信号。补偿增益MakeupGain表示输入信号被放大的增益。第四平滑过渡参数相关Knee4表示信号未被放大和被放大的过程中的平滑过渡。第三比例参数Ratio3表示输入信号按一定斜率逐步放大，直到放大到一个补偿增益MakeupGain的增益。

如图7所示，图7为本发明实施例所述DRC电路中扩展器的增益变换曲线，横轴为输入幅值，纵轴为输出幅值，F1表示输入信号，其幅值从-100dB变换到0dB，F2表示经过扩展器处理后的输出增益，由图7可以看出，输入信号幅值小于第四阈值Threshold4时，输出增益的幅值和输入信号的幅值相同，F1和F2重合，当输入信号大于第四阈值Threshold4时，输出增益幅度相对于输入信号幅度开始以第三比例参数Ratio3的斜率逐渐增加，直到增加的幅度达到一个补偿增益MakeupGain为止。在刚好增加到一个补偿增益MakeupGain时，有一个第四平滑过渡参数相关Knee4处理的弧度，保证输出增益幅度的转折点平滑过渡。

如图8所示，图8为本发明实施例提供的整个DRC电路中输入输出数据对比图，不考虑增益平滑处理模块设置压缩时间和释放时间对增益调整的影响，横轴为输入幅值，纵轴为输出幅值，G1表示输入信号，G2表示该多节点DRC电路中DRC处理的输出增益。

由图8可以看出，不同幅度的输入信号，有的被噪声去除效果器处理，有的被扩展器处理，有的被压缩器处理，有的被限制器处理。并且噪声去除效果器、扩展器、压缩器和限制器的个数不限定，串联顺序不限定，故该DRC电路结构简单，计算量低，实现了多节点(不限节点个数)噪声去除效果器、扩展器、压缩器和限制器等的功能。噪声去除效果器、扩展器、压缩器和限制器均具有单独的增益平滑处理模块，以使得其压缩时间和释放时间相对于其他增益生成器相互独立。在数字音频功放的调音中，可以使得声音信号被分层分速处理，极大的改善了声音信号的主观听音效果。

通过上述描述可知，本发明实施例所述DRC电路中，具有多个串联的增益生成模块11，一个增益生成模块11对应一个节点，构建了一种内部多节点串联的单级DRC电路，各个增益生成模块11之间压缩时间和释放时间相互独立，结构简单，节约了计算量。

基于上述各个实施例，本发明另一实施例还提供了一种音频处理芯片，所述音频处理芯片包括上述实施例任一种方式所述的DRC电路，可以通过多级串联的增益生成模块分别单独设置各级增益生成模块的压缩时间和所述释放时间，各级增益生成模块之间压缩时间和释放时间相互独立，结构简单，节约了计算量。

基于上述各个实施例，本发明另一实施例还提供了一种音频处理方法，所述音频处理芯片为上述实施例所述的音频处理芯片，所述音频处理芯中动态范围控制电路具有多级串联的增益生成模块。

所述音频处理方法如图9所示，图9为本发明实施例提供的一种音频处理方法的流程示意，该方法包括：

步骤S11：各级所述增益生成模块将自身获取的输入信号进行增益处理，形成输出增益，并基于所述输出增益，设置压缩时间和释放时间。

步骤S12：基于各级所述增益生成模块的输出增益以及所述动态范围控制电路的初始输入数据，输出目标数据。

其中，第一级增益生成模块的输入信号为所述初始输入数据；相邻两级所述增益生成模块中，前一级所述增益生成模块的输出增益作为后一级所述增益生成模块的输入信号。

本发明实施例音频处理方法中，如果各级所述增益生成模块的输出增益属于对数域，输出所述目标数据的方法包括：首先，计算各级所述增益生成模块的输出增益的和值S；然后，基于反对数运算计算该和值S对应的线性域数值S’；最后，计算所述初始输入数据与所述线性域数值S’的乘积，将该乘积作为所述目标数据。

本发明实施例音频处理方法中，如果各级所述增益生成模块的输出增益属于线性域，输出所述目标数据的方法包括：首先，计算各级所述增益生成模块的乘积；然后，将该乘积与所述初始输入数据相乘，将相乘结果作为所述目标数据。

该音频处理方法的实现原理可以参考上述实施例描述，在此不再赘述。所述音频处理方法可以通过多级串联的增益生成模块分别单独设置各级增益生成模块的压缩时间和所述释放时间，各级增益生成模块之间压缩时间和释放时间相互独立，结构简单，节约了计算量。

本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

需要说明的是，在本发明的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (15)

1.一种动态范围控制电路，其特征在于，包括：

多级串联的增益生成模块；所述增益生成模块用于对其接收的输入信号进行增益处理，形成输出增益，并基于所述输出增益，设置压缩时间和释放时间；每级所述增益生成模块具有单独的增益生成器和增益平滑处理模块；同一级所述增益生成模块中，所述增益生成器用于对所属增益生成模块的输入信号进行增益处理，所述增益平滑处理模块用于基于所述增益生成器的输出增益，设置所述压缩时间和所述释放时间；

输出模块，所述输出模块用于基于各级所述增益生成模块的输出增益以及所述动态范围控制电路接收的初始输入数据，输出目标数据。

2.根据权利要求1所述的动态范围控制电路，其特征在于，具有N个串联的增益生成模块，该N串联的增益生成模块依次为第1级增益生成模块至第N级增益生成模块，N为大于1的正整数；第i级增益生成模块具有第i级输出增益，i为不大于N的正整数；

如果i＝1，第1级增益生成模块基于所述初始输入数据的幅值输出第1级输出增益；

如果i＞1，第i级增益生成模块基于所述初始输入数据的幅值、以及第1级输出增益至第i-1级输出增益，输出第i级输出增益。

3.根据权利要求1所述的动态范围控制电路，其特征在于，具有N个串联的增益生成模块，该N串联的增益生成模块依次为第1级增益生成模块至第N级增益生成模块，N为大于1的正整数；

还包括：N-1个级联的第一加法器，该N-1个第一加法器依次为第1级第一加法器至第N-1级第一加法器；

其中，第j级第一加法器用于计算前j级所有增益生成模块的输出增益与所述初始输入数据的幅值之和，作为第j+1级增益生成模块的输入信号，j为不大于N-1的正整数。

4.根据权利要求1所述的动态范围控制电路，其特征在于，各级所述增益生成模块的输出增益属于对数域；

所述输出模块用于计算各级所述增益生成模块的输出增益的和值S，基于反对数运算计算该和值S对应的线性域数值S’，计算所述初始输入数据与所述线性域数值S’的乘积，将该乘积作为所述目标数据。

5.根据权利要求1所述的动态范围控制电路，其特征在于，各级所述增益生成模块的输出增益属于线性域；

所述输出模块用于计算各级所述增益生成模块的乘积，将该乘积与所述初始输入数据相乘，将相乘结果作为所述目标数据。

6.根据权利要求1所述的动态范围控制电路，其特征在于，具有N个串联的增益生成模块，该N串联的增益生成模块依次为第1级增益生成模块至第N级增益生成模块，N为大于1的正整数；

还包括：N-1个级联的第二加法器，该N-1个第二加法器依次为第1级第二加法器至第N-1级第二加法器；

其中，第1级第二加法器用于计算第1级级增益生成模块的输出增益与第2级增益生成模块的输出增益之和；第j级第二加法器用于计算第j-1级第二加法器的输出增益与第j+1级增益模块的输出增益之和，j为大于1，且不大于N-1的正整数。

7.根据权利要求1所述的动态范围控制电路，其特征在于，至少包括两个串联的所述增益生成模块；

对于任一级所述增益生成模块，所述增益生成器为限制器、压缩器、扩展器和噪声去除效果器中的任一者。

8.根据权利要求1-7任一项所述的动态范围控制电路，其特征在于，所述增益生成器为压缩器，用于在其输入信号超过第一阈值时，开始压制所述输入信号，以输出其所属增益生成器的输出增益；

其中，所述输出增益相对于所述输入信号的压制程度与第一比例参数相关，所述输出增益相对于所述输入信号的平滑度与第一平滑过渡参数相关。

9.根据权利要求1-7任一项所述的动态范围控制电路，其特征在于，所述增益生成器为限制器，用于在其输入信号超过第二阈值时，将所述输入信号压制为幅度为所述第二阈值的固定幅度信号，以输出其所属增益生成器的输出增益；

其中，所述输出增益相对于所述输入信号的平滑度与第二平滑过渡参数相关。

10.根据权利要求1-7任一项所述的动态范围控制电路，其特征在于，所述增益生成器为噪声去除效果器，用于在其输入信号小于第三阈值时，开始压制所述输入信号，以输出其所属增益生成器的输出增益；

其中，所述输出增益相对于所述输入信号的压制程度与第二比例参数相关，所述输出增益相对于所述输入信号的平滑度与第三平滑过渡参数相关。

11.根据权利要求1-7任一项所述的动态范围控制电路，其特征在于，所述增益生成器为扩展器，用于在其输入信号超过第四阈值时，基于设定的补偿增益以及第三比例参数，开始放大输入信号，以输出其所属增益生成器的输出增益；

其中，所述输出增益相对于所述输入信号的平滑度与第四平滑过渡参数相关。

12.一种音频处理芯片，其特征在于，包括：

如权利要求1-11任一项所述的动态范围控制电路。

13.一种音频处理芯片的音频处理方法，其特征在于，所述音频处理芯中动态范围控制电路具有多级串联的增益生成模块；

所述音频处理方法包括：

各级所述增益生成模块将自身获取的输入信号进行增益处理，形成输出增益，并基于所述输出增益，设置压缩时间和释放时间；

基于各级所述增益生成模块的输出增益以及所述动态范围控制电路的初始输入数据，输出目标数据；

其中，第一级增益生成模块的输入信号为所述初始输入数据；相邻两级所述增益生成模块中，前一级所述增益生成模块的输出增益作为后一级所述增益生成模块的输入信号。

14.根据权利要求13所述的音频处理方法，其特征在于，各级所述增益生成模块的输出增益属于对数域；

输出所述目标数据的方法包括：计算各级所述增益生成模块的输出增益的和值S；

基于反对数运算计算该和值S对应的线性域数值S’；

计算所述初始输入数据与所述线性域数值S’的乘积，将该乘积作为所述目标数据。

15.根据权利要求13所述的音频处理方法，其特征在于，各级所述增益生成模块的输出增益属于线性域；

输出所述目标数据的方法包括：

计算各级所述增益生成模块的乘积；

将该乘积与所述初始输入数据相乘，将相乘结果作为所述目标数据。

Images