CN114124003A - 运算放大器 - Google Patents
运算放大器 Download PDFInfo
- Publication number
- CN114124003A CN114124003A CN202111007148.4A CN202111007148A CN114124003A CN 114124003 A CN114124003 A CN 114124003A CN 202111007148 A CN202111007148 A CN 202111007148A CN 114124003 A CN114124003 A CN 114124003A
- Authority
- CN
- China
- Prior art keywords
- transistor
- coupled
- node
- transistors
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45273—Mirror types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45146—At least one op amp being added at the input of a dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45344—At least one of the AAC sub-circuits being a current mirror
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本公开的实施例涉及运算放大器。本发明涉及一种电子设备,包括:一对第一晶体管,每个第一晶体管通过导电端子耦合到第一节点;一对第二晶体管,每个第二晶体管通过导电端子耦合到第二节点;以及耦合第一节点和第二节点的第三晶体管,第三晶体管的控制端子耦合到运算放大器的输出,运算放大器在其输入处耦合到第一节点和施加参考电压的节点。
Description
相关申请的交叉引用
本申请要求于2020年8月31日提交的法国专利申请No.2008822的权益,该申请通过引用并入于此。
技术领域
本公开总体上涉及电子设备,并且更具体地,涉及运算放大器。
背景技术
运算放大器是差分放大器。换句话说,运算放大器是一种放大在其输入处存在的电势差的电子放大器。
最初,运算放大器被设计成在模拟设备中执行数学运算;它们使基本的数学运算,如加法、减法、积分、求导和其他操作能够很容易地实现。
目前,运算放大器被用于许多其他应用,如电机控制、电压调节、电流源或振荡器。
发明内容
一个实施例克服了已知运算放大器的全部或部分缺点。
一个实施例提供了一种电子设备,包括:一对第一晶体管,每个第一晶体管通过导电端子耦合到第一节点;一对第二晶体管,每个第二晶体管通过导电端子耦合到第二节点;以及第三晶体管,耦合第一节点和第二节点,第三晶体管的控制端子被耦合到运算放大器的输出,运算放大器在其输入处被耦合到第一节点和施加参考电压的节点。
根据一个实施例,该设备是运算放大器。
根据一个实施例,第三晶体管通过电流镜耦合到第二节点。
根据一个实施例,该设备包括反相输入、非反相输入和两个电源输入。
根据一个实施例,第一晶体管中的一个第一晶体管的控制端子和第二晶体管中的一个第二晶体管的控制端子被耦合到非反相输入,并且第一晶体管中的另一第一晶体管的控制端子和第二晶体管中的另一第二晶体管的控制端子被耦合到反相输入。
根据一个实施例,第一节点通过电流源耦合到第一电源输入。
根据一个实施例,第二节点通过第四晶体管的导电端子耦合到第二电源输入。
根据一个实施例,第三晶体管的导电端子被耦合到第一节点,并且第三晶体管的导电端子被耦合到第五晶体管的第一导电端子,第五晶体管的第二导电端子被耦合到第二电源输入,第五晶体管的控制端子被耦合到第五晶体管的第一导电端子和第四晶体管的控制端子。
根据一个实施例,包括在该设备中的运算放大器的非反相输入通过电阻器耦合到第一电源输入,并且通过电流源耦合到第二电源输入。
根据一个实施例,第一晶体管通过其源极耦合到第一节点,并且第二晶体管通过其源极耦合到第二节点。
根据一个实施例,第三晶体管的表面积至少比第一晶体管以及第二晶体管的表面积的五分之一更小。
附图说明
上述特征和优点以及其他将在以下参照附图以说明而不是限制的方式给出的特定实施例的描述中详细描述,其中:
图1示意性地示出了运算放大器;
图2更详细地示出了诸如图1中的运算放大器的实施例;以及
图3示出了图2的实施例中的电流变化的示例。
具体实施方式
在不同的图中,相同的特征已由相同的附图标记指定。特别地,在各种实施例中公共的结构和/或功能特征可以具有相同的附图标记并且可以设置相同的结构、尺寸和材料特性。
为了清楚起见,仅详细说明和描述了对理解本文所描述的实施例有用的步骤和元件。
除非另有说明,否则当提到连接在一起的两个元件时,这意味着没有除导体以外的任何中间元件的直接连接,而当提到耦合在一起的两个元件时,这意味着这两个元件可以连接,或者它们可以通过一个或多个其他元件耦合。
在以下公开中,除非另有说明,否则当引用绝对位置限定符,如术语“前”、“后”、“上”、“下”、“左”、“右”等,或相对位置限定符,如术语“之上”、“之下”、“较高”、“较低”等,或方位限定符,如“水平”、“垂直”等时,引用图中所示的方位。
除非另有说明,“约”、“大约”、“基本上”和“按顺序”表示10%以内,优选是5%以内。
图1示意性地示出了运算放大器10。
放大器10包括四个输入102、104、106、108和一个输出110。
输入102是非反相输入(+)。输入102接收输入信号INP。输入104是反相输入(-)。输入104接收输入信号INN。
输入106和108是电源输入。在输入106与108之间传递运算放大器10的电源输入。换句话说,节点106耦合、优选地连接到节点或轨道112。节点112耦合、优选地连接到传递电压的电压源,该电压例如是电源电压Vcc。节点108耦合、优选地连接到节点或轨道114。节点114耦合、优选地连接到传递参考电压(GND)(例如接地)的电压源。因此,在节点106与108之间传递电源电压Vcc。
输出110根据输入信号INN与INP之间的差来传递输出信号OUT。更一般地,输出电压VOUT的值取决于在非反相输入上接收的电压与在反相输入上接收的电压之间的差。
运算放大器10是输入轨到轨(rail-to-rail)运算放大器,即,它可以理想地放大输入102与104之间的电位差。在运算放大器的输入处接收的电位可以具有在节点114与节点112上的电压值之间的值。
因此,根据输入电压INN与输入电压INP之间的差值,放大器10传递输出电压OUT,输出电压OUT能够具有从提供在节点108上的电压到提供在节点106上的电压的范围。
运算放大器10在输入102和104与输出110之间包括三个级(未示出):差分放大输入级、中间放大级或中间级、以及输出级。
图2更详细地示出诸如图1的运算放大器的实施例的一部分。更具体地,图2示出了运算放大器10的输入差分级的示例。
运算放大器10是精密放大器。因此,放大器10主要用于所执行的放大的精度很重要的应用中。
放大器10包括第一对晶体管116a和116b。优选地,晶体管116a和116b是MOSFET(金属氧化物半导体场效应晶体管)晶体管。晶体管116a和116a优选为P型晶体管。
在图2的实施例中,晶体管116a和116b以公共源极类型配置耦合。换句话说,晶体管116a和116b的源极相互耦合、优选地相互连接。换句话说,晶体管116a的源极耦合、优选地连接到节点118,并且晶体管116b的源极耦合、优选地连接到节点118。
晶体管116a和116b中的每个晶体管的另一导电端子(这里是漏极)耦合、优选地连接到运算放大器的另一级,例如,未示出的中间级。优选地,晶体管116a和116b的漏极(分别为漏极120a和漏极120b)耦合到中间级的节点,耦合到漏极120a和120b的节点彼此不同。晶体管116a和116b的漏极优选地不相互连接。
换句话说,晶体管116a通过其导电端子耦合在节点118与中间级的第一节点(未示出)之间。类似地,晶体管116b通过其导电端子耦合在节点118与中间级的第二节点(未示出)之间。
晶体管116a和116b由运算放大器10的输入信号控制。晶体管116a由信号INP控制。换句话说,晶体管116a的控制端子或栅极耦合、优选地连接到输入节点102。类似地,晶体管116b由信号INN控制。换句话说,晶体管116b的控制端子耦合、优选地连接到输入节点104。
节点118耦合到施加电压Vcc的轨道112。节点118通过传递电流I0的电流源122耦合到轨道112。因此,电流源122通过一个端子耦合、优选地连接到轨道112,并切且通过另一端子耦合,优选地连接到节点118。
运算放大器10还包括第二对晶体管124a和124b。优选地,晶体管124a和124b优选地是MOSFET(金属氧化物半导体场效应晶体管)晶体管。晶体管124a和124b优选为N型晶体管。
晶体管124a和124b以公共源极类型的配置耦合。换句话说,晶体管124a和124b的源极相互耦合、优选地相互连接。换句话说,晶体管124a的源极耦合、优选地连接到节点126,并且晶体管124b的源极耦合、优选地连接到节点126。
晶体管124a和124b中的每个晶体管的另一导电端子(这里是漏极)耦合、优选地连接到运算放大器的另一级,例如未示出的中间级。优选地,晶体管116a和116b的漏极(分别为漏极128a和漏极128b)耦合到中间级的节点,耦合到漏极128a和128b的节点彼此不同。晶体管124a和124b的漏极优选不相互连接。
换句话说,晶体管124a通过其导电端子耦合在节点126与中间级的第三节点之间。类似地,晶体管124b通过其导电端子耦合在节点126与中间级的第四节点之间。优选地,中间级的第三节点和第四节点不同于中间级的第一节点和第二节点。
节点126耦合到施加参考电压GND的轨道114。节点126通过晶体管127耦合到轨道114。优选地,晶体管127是MOSFET晶体管。更具体地,晶体管127通过导电端子(例如其源极)耦合(优选地连接)到轨道114,并且通过另一导电端子(例如其漏极)耦合(优选地连接)到节点126。
晶体管124a和124b由运算放大器10的输入信号控制。晶体管124a由信号INP控制。换句话说,晶体管124a的控制端子或栅极耦合、优选地连接到输入节点102。类似地,晶体管124b由信号INN控制。换句话说,晶体管124b的控制端子或栅极耦合,优选地连接到输入节点104。
运算放大器10还包括传输晶体管130。晶体管130例如是MOSFET型晶体管,优选为P型晶体管。晶体管130的尺寸优选小于晶体管116a、116b、124a和124b的尺寸。例如,晶体管116a、116b、124a和124b中的每个晶体管的表面积等于晶体管130的表面积的至少五倍,优选等于八倍。
运算放大器10还包括例如MOSFET型的晶体管132。晶体管132耦合、优选地连接在晶体管130的导电端子与轨道114之间。
因此,节点118通过串联耦合的晶体管130和晶体管132耦合到轨道114。更具体地,晶体管130通过例如源极的导电端子耦合、优选地连接到节点118。晶体管130还通过另一导电端子(例如漏极)耦合、优选地连接到节点134。晶体管132还通过第一导电端子(例如漏极)耦合、优选地连接到节点134,并且通过另一导电端子(例如源极)耦合、优选地连接到轨道114。
晶体管127和132以电流镜配置耦合。换句话说,晶体管132的漏极与栅极耦合、优选地相互连接,并且晶体管132的栅极耦合、优选地连接到晶体管127的栅极。流过晶体管127的电流,换句话说,到达节点126的电流,也基本上等于流过晶体管130和132的电流。
运算放大器10包括具有值Rref的电阻器136和传递电流Rref的电流源138。电阻器136和电流源138串联耦合在轨道112与轨道114之间。更具体地,电阻器136通过第一端子耦合、优选地连接到轨道112,并且通过另一端子耦合、优选地连接到节点140。电流源138通过第一端子耦合、优选地连接到节点140,并且通过另一端子耦合、优选地连接到轨道114。
运算放大器10还包括运算放大器144。节点140耦合、优选地连接到运算放大器144的输入,优选地非反相输入。运算放大器144的另一输入(优选地反相输入)耦合、优选地连接到节点118。
在运算放大器10的操作期间,由晶体管116a或晶体管124a将表示电压INP的信号传递到第二级,即中间级。类似地,表示电压INN的信号由晶体管116b或晶体管124b传递到第二级,即中间级。
对于在轨道114的电压与阈值TH之间以共模对应于运算放大器的输入电压的电压INN和INP,晶体管116a和116b接通,晶体管124a和124b关断。共模是指运算放大器10的反相输入与非反相输入彼此耦合的配置。信号INP和INN因此基本上相等。
对于在轨道114的电压与阈值TH之间以共模对应于运算放大器的输入电压的电压INN和INP,表示输入节点102与104之间的电压的电压由晶体管116a与116b传递到中间级。阈值TH在轨道114的电压与轨道112的电压之间,例如,在接地电压与电源电压Vcc之间,例如,在0V与5V之间。
针对对应于阈值TH与轨道112的电压之间的公共节点中的运算放大器的输入电压的电压INN和INP,晶体管124a和124b接通,晶体管116a和116b关断。因此,对于对应于阈值TH与轨道112的电压之间处于共模的运算放大器的输入电压的电压INN和INP,表示输入节点102与104之间的电压的电压由晶体管124a和124b传递到中间级。
选择电压Vref的值,使得当电压INP与INN达到对应于处于共模的运算放大器的输入电压的值等于阈值TH时,晶体管130接通。值Vref由电阻器136的值Rref和电流源138的值Iref确定。
图3示出了电流变化的示例。更具体地,图3示出了图2的实施例中的电流(电流(A))根据处于共模的运算放大器10的输入电压(电压(V))的变化,以及类似于图2的设备的设备(与图2的实施例不同,该设备中不存在运算放大器144)中的电流(电流(A))的变化,并且晶体管130的栅极耦合、优选地连接到节点140。图3包括:第一曲线204,示出在图2的实施例中流过晶体管116a的电流的变化;第二曲线206,示出在图2的实施例中流过晶体管124a的电流的变化;第三曲线200,示出流过不包括运算放大器144的设备中的晶体管116a的电流的变化;以及第四曲线202,示出流过不包括运算放大器144的设备中的晶体管124a的电流的变化。
考虑的是在共模中,流过晶体管116a的电流基本上等于流过晶体管116b的电流,并且流过晶体管124a的电流基本上等于流过晶体管124b的电流。因此,流过晶体管116a和124a的电流的变化也对应于流过晶体管116b和124b的电流的变化。
图3示出了不包括放大器144的设备的操作的三个连续阶段A1、A2和A3。
在第一阶段A1期间,晶体管124a和124b关断,晶体管116a和116b接通。因此,流过晶体管124a和124b的电流具有基本等于零的第一值C1。在图3的示例中,流过晶体管116a和116b的电流基本上等于值C2。值C2是非零的,并且优选地在A1阶段始终基本恒定。例如,值C2基本上等于-134μA。因此,曲线200和202在阶段A1中基本上是恒定的。
当共模输入电压达到阈值TH1时,阶段A1结束。在图3的示例中,阈值TH1的值基本上等于3.58V,当共模输入电压达到阈值TH1时,第二阶段A2开始。
A2阶段是过渡阶段。在阶段A2期间,流过晶体管116a和116b的电流从值C2变化到值C1,并且流过晶体管124a和124b的电流从值C1变化到值C2。因此,流过晶体管116a和116b的电流在第二阶段A2的开始处基本上等于C2,在第二阶段A2的结束处基本上等于C1。类似地,流过晶体管124a和124b的电流在第二阶段A2的开始处基本上等于C1,在第二阶段A2的结束处基本上等于C2。在图3的示例中,在阶段A2期间,曲线200上升而曲线202下降。
在第三阶段A3期间,晶体管124a和124b接通,并且晶体管116a和116b关断。因此,流过晶体管116a和116b的电流具有基本等于零的第一值C1。在图3的示例中,流过晶体管124a和124b的电流基本上等于值C2。因此,曲线200和202在阶段A3中基本上是恒定的。
图3示出了图1和图2的设备10的实施例的操作的三个连续阶段B1、B2和B3。
曲线204和206的变化类似于曲线200和202的相应变化。换句话说,在阶段B1期间,曲线204和206基本上恒定并且基本上等于相应的值C2和C1。当共模输入电压达到阈值TH2时,阶段B1结束。
在阶段B2期间,曲线204从阶段B2开始时的值C2变化到阶段B2结束时的值C1。类似地,曲线206变化以从阶段B2开始时的值C1过渡到阶段B2结束时的值C2。
在阶段B3期间,曲线204和206基本上恒定并且基本上等于相应的值C1和C2。
曲线204和206的变化与曲线200和202的变化的不同之处在于,曲线206的下降和曲线204的上升明显更快,特别是在曲线204和206交叉之前。因此,过渡阶段B2比过渡阶段A2短。因此,可以选择大于阈值TH1的值的阈值TH2的值,同时保持阶段B3足够长以能够使用高值,同时具有基本恒定的曲线204和206。值TH2在值TH1和轨道112的电压值之间。
所描述的实施例的优点是,实施例的P型晶体管与N型晶体管之间的过渡窗口(换句话说,阶段B2)比没有运算放大器144时的过渡窗口(换句话说,阶段a2)窄。它允许增加运算放大器10精确的电压值的范围。
所描述的实施例的另一优点是,与没有运算放大器144的设备相比,两个不同设备之间关于阶段B2、其宽度及其值的变化不那么重要。特别地,这些变化只依赖于温度和与过程有关的分散体。它允许降低电流源I0的值,从而实现设备的小型化。
所描述的实施例的另一优点是阈值TH2的值高于值TH1,换句话说,阶段B1以低于B2的值的值开始,并且阶段A2大于阶段A1。由于阶段A1和A2是运算放大器10具有最佳精度的值的范围,因此在实施例中,增加过渡窗口的最低值允许提高运算放大器10的精度。
已经描述了各种实施例和改变。本领域技术人员将理解,这些各种实施例和变体的某些特征可以组合,并且本领域技术人员将出现其他变体。
最后,基于上面给出的功能指示,所描述的实施例和变型的实际实现在本领域技术人员的能力范围内。
Claims (20)
1.一种电子设备,包括:
一对第一晶体管,每个第一晶体管通过所述第一晶体管的导电端子耦合到第一节点;
一对第二晶体管,每个第二晶体管通过所述第二晶体管的导电端子耦合到第二节点;以及
第三晶体管,耦合所述第一节点和所述第二节点,
所述第三晶体管的控制端子被耦合到第一运算放大器的输出,所述第一运算放大器在其输入处被耦合到所述第一节点和施加参考电压的节点。
2.根据权利要求1所述的设备,其中所述设备是运算放大器设备。
3.根据权利要求1所述的设备,其中所述第三晶体管通过电流镜耦合到所述第二节点。
4.根据权利要求1所述的设备,其中所述设备包括反相输入、非反相输入和两个电源输入。
5.根据权利要求4所述的设备,其中所述第一晶体管中的一个第一晶体管的控制端子以及所述第二晶体管中的一个第二晶体管的控制端子耦合到所述非反相输入,并且所述第一晶体管中的另一第一晶体管的控制端子以及所述第二晶体管中的另一第二晶体管的控制端子耦合到所述反相输入。
6.根据权利要求4所述的设备,其中所述第一节点通过电流源耦合到第一电源输入。
7.根据权利要求4所述的设备,其中所述第二节点通过第四晶体管的导电端子耦合到第二电源输入。
8.根据权利要求7所述的设备,其中所述第三晶体管的导电端子耦合到所述第一节点,并且所述第三晶体管的所述导电端子耦合到第五晶体管的第一导电端子,所述第五晶体管的第二导电端子被耦合到所述第二电源输入,所述第五晶体管的控制端子被耦合到所述第五晶体管的所述第一导电端子以及所述第四晶体管的控制端子。
9.根据权利要求4所述的设备,其中布置在所述设备中的所述第一运算放大器的第一非反相输入通过电阻器耦合到第一电源输入,并且通过电流源耦合到第二电源输入。
10.根据权利要求1所述的设备,其中所述第一晶体管通过其源极耦合到所述第一节点,并且所述第二晶体管通过其源极耦合到所述第二节点。
11.根据权利要求1所述的设备,其中所述第三晶体管的表面积至少比所述第一晶体管以及所述第二晶体管的表面积的五分之一更小。
12.一种电子设备,包括:
一对第一晶体管,每个第一晶体管通过所述第一晶体管的导电端子耦合到第一节点,其中所述第一节点通过第一电流源耦合到第一电源输入;
一对第二晶体管,每个第二晶体管通过所述第二晶体管的导电端子耦合到第二节点,其中所述第二节点通过第四晶体管的导电端子耦合到第二电源输入;以及
第三晶体管,耦合所述第一节点和所述第二节点,其中所述第三晶体管的控制端子耦合到第一运算放大器的输出,并且其中所述第一运算放大器在其输入处耦合到所述第一节点以及施加参考电压的节点。
13.根据权利要求12所述的设备,其中所述设备是运算放大器设备。
14.根据权利要求12所述的设备,其中所述第三晶体管通过电流镜耦合到所述第二节点。
15.根据权利要求12所述的设备,其中所述第三晶体管的导电端子耦合到所述第一节点,并且所述第三晶体管的所述导电端子耦合到第五晶体管的第一导电端子,所述第五晶体管的第二导电端子被耦合到所述第二电源输入,所述第五晶体管的控制端子被耦合到所述第五晶体管的所述第一导电端子以及所述第四晶体管的控制端子。
16.根据权利要求12所述的设备,其中所述设备包括反相输入、非反相输入和两个电源输入。
17.根据权利要求16所述的设备,其中所述第一晶体管中的一个第一晶体管的控制端子以及所述第二晶体管中的一个第二晶体管的控制端子耦合到所述非反相输入,并且所述第一晶体管中的另一第一晶体管的控制端子以及所述第二晶体管中的另一第二晶体管的控制端子耦合到所述反相输入。
18.根据权利要求16所述的设备,其中布置在所述设备中的所述第一运算放大器的第一非反相输入通过电阻器耦合到所述第一电源输入,并且通过第二电流源耦合到所述第二电源输入。
19.根据权利要求12所述的设备,其中所述第一晶体管通过其源极耦合到所述第一节点,并且所述第二晶体管通过其源极耦合到所述第二节点。
20.根据权利要求12所述的设备,其中所述第三晶体管的表面积至少比所述第一晶体管以及所述第二晶体管的表面积的五分之一更小。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR2008822 | 2020-08-31 | ||
FR2008822A FR3115426B1 (fr) | 2020-08-31 | 2020-08-31 | Amplificateur opérationnel |
US17/404,457 | 2021-08-17 | ||
US17/404,457 US11611321B2 (en) | 2020-08-31 | 2021-08-17 | Operational amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114124003A true CN114124003A (zh) | 2022-03-01 |
Family
ID=74205926
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111007148.4A Pending CN114124003A (zh) | 2020-08-31 | 2021-08-30 | 运算放大器 |
CN202122066042.3U Active CN216086592U (zh) | 2020-08-31 | 2021-08-30 | 电子设备 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122066042.3U Active CN216086592U (zh) | 2020-08-31 | 2021-08-30 | 电子设备 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11611321B2 (zh) |
CN (2) | CN114124003A (zh) |
FR (1) | FR3115426B1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6194962B1 (en) * | 1999-04-13 | 2001-02-27 | Analog Devices, Inc. | Adaptive operational amplifier offset voltage trimming system |
JP2002076800A (ja) * | 2000-08-30 | 2002-03-15 | Nec Corp | 電圧減算・加算回路及びそれを実現するmos差動増幅回路 |
US6696894B1 (en) * | 2002-06-12 | 2004-02-24 | Analog Devices, Inc. | Operational amplifier with independent input offset trim for high and low common mode input voltages |
JP5268574B2 (ja) * | 2008-11-06 | 2013-08-21 | 株式会社東芝 | 半導体集積回路装置 |
FR3082016B1 (fr) * | 2018-06-01 | 2023-03-31 | St Microelectronics Rousset | Procede de generation d'un courant de polarisation d'une paire differentielle de transistors et circuit integre correspondant |
-
2020
- 2020-08-31 FR FR2008822A patent/FR3115426B1/fr active Active
-
2021
- 2021-08-17 US US17/404,457 patent/US11611321B2/en active Active
- 2021-08-30 CN CN202111007148.4A patent/CN114124003A/zh active Pending
- 2021-08-30 CN CN202122066042.3U patent/CN216086592U/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN216086592U (zh) | 2022-03-18 |
FR3115426B1 (fr) | 2023-10-27 |
FR3115426A1 (fr) | 2022-04-22 |
US20220069790A1 (en) | 2022-03-03 |
US11611321B2 (en) | 2023-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7902894B2 (en) | Accurate hysteretic comparator and method | |
KR101926003B1 (ko) | 초저 작동 전압 레일 대 레일 연산 증폭기 및 차동 입력 증폭단 회로 및 그 출력단 회로 | |
US9709603B2 (en) | Current sensing system and method | |
US20080218238A1 (en) | Input signal detecting circuit | |
US6448821B1 (en) | Comparator circuit for comparing differential input signal with reference signal and method | |
US9213351B2 (en) | Bi-directional current sensor | |
US5801523A (en) | Circuit and method of providing a constant current | |
US7532069B2 (en) | Differential amplifying circuit | |
JPH052037A (ja) | ゼロクロス検出回路 | |
US7859339B2 (en) | Differential amplification circuit | |
CN216086592U (zh) | 电子设备 | |
CN105759889A (zh) | 恒流电路以及具有其的传感器装置 | |
CN108964617A (zh) | 运算放大器电路 | |
US20050231275A1 (en) | Operational amplifier | |
US6400185B2 (en) | Fixed transconductance bias apparatus | |
US8922279B2 (en) | Voltage controlled variable gain amplifier circuit | |
US8416021B2 (en) | Amplifier circuit | |
JP4819583B2 (ja) | Ota回路 | |
CN217561964U (zh) | 一种阈值电压调整电路 | |
US11888447B2 (en) | Operational amplifier with indirect current feedback current limiter | |
JP7192075B2 (ja) | 電流検出アンプ | |
JPH06216662A (ja) | 増幅器の位相補償回路 | |
US7183848B2 (en) | Transconductance amplifier | |
KR960016343B1 (ko) | 씨모오스 연산증폭기 | |
JP2005354558A (ja) | 差動増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |