FR3115426A1 - Amplificateur opérationnel - Google Patents
Amplificateur opérationnel Download PDFInfo
- Publication number
- FR3115426A1 FR3115426A1 FR2008822A FR2008822A FR3115426A1 FR 3115426 A1 FR3115426 A1 FR 3115426A1 FR 2008822 A FR2008822 A FR 2008822A FR 2008822 A FR2008822 A FR 2008822A FR 3115426 A1 FR3115426 A1 FR 3115426A1
- Authority
- FR
- France
- Prior art keywords
- transistor
- node
- transistors
- operational amplifier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45273—Mirror types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45146—At least one op amp being added at the input of a dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45344—At least one of the AAC sub-circuits being a current mirror
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Amplificateur opérationnel
La présente description concerne un dispositif électronique (10) comprenant :
- une paire de premiers transistors (116a, 116b), chaque premier transistor étant relié à un premier nœud (118) par une borne de conduction ;
- une paire de deuxièmes transistors (124a, 124b), chaque deuxième transistor étant relié à un deuxième nœud (126) par une borne de conduction ; et
un troisième transistor (130) reliant les premier (118) et deuxième nœuds (126, 134),
la borne de commande du troisième transistor étant reliée à la sortie d'un amplificateur opérationnel (144), l'amplificateur opérationnel étant relié, en entrée, au premier nœud et à un nœud (140) d'application d'une tension de référence.
Figure pour l'abrégé : Fig. 2
Description
La présente description concerne de façon générale les dispositifs électroniques, et plus précisément les amplificateurs opérationnels.
Un amplificateur opérationnel est un amplificateur différentiel. Autrement dit, un amplificateur opérationnel est un amplificateur électronique qui amplifie une différence de potentiel électrique présente à ses entrées.
Initialement, les amplificateurs opérationnels ont été conçus pour effectuer des opérations mathématiques dans les dispositifs analogiques : ils permettaient d'implémenter facilement les opérations mathématiques de base comme l'addition, la soustraction, l'intégration, la dérivation et d'autres.
A présent, l'amplificateur opérationnel est utilisé dans bien d'autres applications comme la commande de moteurs, la régulation de tension, les sources de courants ou encore les oscillateurs.
Un mode de réalisation pallie tout ou partie des inconvénients des amplificateurs opérationnels connus.
Un mode de réalisation prévoit un dispositif électronique comprenant :
- une paire de premiers transistors, chaque premier transistor étant relié à un premier nœud par une borne de conduction ;
- une paire de deuxièmes transistors, chaque deuxième transistor étant relié à un deuxième nœud par une borne de conduction ; et
un troisième transistor reliant les premier et deuxième nœuds,
la borne de commande du troisième transistor étant reliée à la sortie d'un amplificateur opérationnel, l'amplificateur opérationnel étant relié, en entrée, au premier nœud et à un nœud d'application d'une tension de référence.
- une paire de premiers transistors, chaque premier transistor étant relié à un premier nœud par une borne de conduction ;
- une paire de deuxièmes transistors, chaque deuxième transistor étant relié à un deuxième nœud par une borne de conduction ; et
un troisième transistor reliant les premier et deuxième nœuds,
la borne de commande du troisième transistor étant reliée à la sortie d'un amplificateur opérationnel, l'amplificateur opérationnel étant relié, en entrée, au premier nœud et à un nœud d'application d'une tension de référence.
Selon un mode de réalisation, le dispositif est un amplificateur opérationnel.
Selon un mode de réalisation, le troisième transistor est relié au deuxième nœud par un miroir de courant.
Selon un mode de réalisation, le dispositif comprend une entrée inverseuse, une entrée non inverseuse et deux entrées d'alimentation.
Selon un mode de réalisation, la borne de commande d'un des premiers transistors et la borne de commande d'un des deuxièmes transistors sont reliées à l'entrée non inverseuse et la borne de commande de l'autre des premiers transistors et la borne de commande de l'autre des deuxièmes transistors sont reliées à l'entrée inverseuse.
Selon un mode de réalisation, le premier nœud est relié à la première entrée d'alimentation par une source de courant.
Selon un mode de réalisation, le deuxième nœud est relié à la deuxième entrée d'alimentation par les bornes de conduction d'un quatrième transistor.
Selon un mode de réalisation, une borne de conduction du troisième transistor est reliée au premier nœud et la deuxième borne de conduction du troisième transistor est reliée à une première borne de conduction d'un cinquième transistor, la deuxième borne de conduction du cinquième transistor étant reliée à la deuxième entrée d'alimentation, la borne de commande du cinquième transistor étant reliée à la première borne de conduction du cinquième transistor et à la borne de commande du quatrième transistor.
Selon un mode de réalisation, une entrée non inverseuse de l'amplificateur opérationnel compris dans le dispositif est relié à la première entrée d'alimentation par une résistance et à la deuxième entrée d'alimentation par une source de courant.
Selon un mode de réalisation, les premiers transistors sont reliés par leur source au premier nœud et les deuxièmes transistors sont reliés par leur source au deuxième nœud.
Selon un mode de réalisation, la surface du troisième transistor est au moins cinq fois inférieure à celles des premiers et deuxièmes transistors.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
La représente schématiquement un amplificateur opérationnel 10.
L'amplificateur 10 comprend quatre entrées 102, 104, 106, 108 et une sortie 110.
L'entrée 102 est une entrée non inverseuse (+). L'entrée 102 reçoit un signal d'entrée INP. L'entrée 104 est une entrée inverseuse (-). L'entrée 104 reçoit un signal d'entrée INN.
Les entrées 106 et 108 sont des entrées d'alimentation. La tension d'alimentation de l'amplificateur opérationnel 10 est fournie entre les entrées 106 et 108. Autrement dit, le nœud 106 est relié, de préférence connecté, à un nœud, ou rail, 112. Le nœud 112 est relié, de préférence connecté, à une source de tension fournissant une tension, par exemple une tension d'alimentation Vcc. Le nœud 108 est relié, de préférence connecté, à un nœud, ou rail, 114. Le nœud 114 est relié, de préférence connecté, à une source de tension fournissant une tension de référence (GND), par exemple la masse. La tension d'alimentation Vcc est ainsi fournie entre les nœuds 106 et 108.
La sortie 110 fournit un signal de sortie OUT, dépendant de la différence entre les signaux d'entrée INN et INP. Plus généralement, la valeur de la tension de sortie VOUT dépend de la différence entre la tension reçue sur l'entrée non inverseuse et la tension reçue sur l'entrée inverseuse.
L'amplificateur opérationnel 10 est un amplificateur opérationnel rail à rail en entrée, c’est-à-dire qu'il peut, idéalement, amplifier la différence de potentiel entre les entrées 102 et 104. Les potentiels reçus aux entrées de l'amplificateur opérationnel peuvent avoir des valeurs comprises entre la valeur de la tension sur le noeud 114 et la tension sur le noeud 112.
Ainsi, selon la valeur de la différence entre la tension d'entrée INN et la tension d'entrée INP, l'amplificateur 10 fournit une tension de sortie OUT pouvant aller de la tension fournie sur le nœud 108 à la tension fournie sur le nœud 106.
L'amplificateur opérationnel 10 comprend, entre les entrées 102 et 104 et la sortie 110, trois étages non représentés : un étage différentiel d'entrée d'amplification, un étage d'amplification intermédiaire, ou étage intermédiaire, et un étage de sortie.
La représente plus en détail une partie d'un mode de réalisation d'un amplificateur opérationnel tel que celui de la . Plus précisément, la représente un exemple d'étage différentiel d'entrée de l'amplificateur opérationnel 10.
L'amplificateur opérationnel 10 est un amplificateur de précision. L'amplificateur 10 est ainsi utilisé principalement dans des applications dans lesquelles la précision de l'amplification effectuée est importante.
L'amplificateur 10 comprend une première paire de transistors 116a et 116b. De préférence, les transistors 116a et 116b sont des transistors MOSFET (Metal Oxide Semiconductor Field Effect Transistor, ou transistor à effet de champ à structure métal-oxyde-semiconducteur). Les transistors 116a et 116b sont de préférence des transistors de type P.
Les transistors 116a et 116b sont, dans le mode de réalisation de la , reliés dans une configuration de type source commune. Autrement dit, les sources des transistors 116a et 116b sont reliées, de préférence connectées, l'une à l'autre. Autrement dit, la source du transistor 116a est reliée, de préférence connectée, à un nœud 118 et la source du transistor 116b est reliée, de préférence connectée, au nœud 118.
Le drain, de chacun des transistors 116a et 116b est reliée, de préférence connectée, à un autre étage de l'amplificateur opérationnel 10, par exemple l'étage intermédiaire, non représenté. De préférence, les drains des transistors 116a et 116b, respectivement un drain 120a et un drain 120b, sont reliés à des nœuds de l'étage intermédiaire, les nœuds reliés aux drains 120a et 120b étant différents l'un de l'autre. Les drains des transistors 116a et 116b ne sont de préférence pas connectés l'un à l'autre.
Autrement dit, le transistor 116a est relié, par ses bornes de conduction, entre le nœud 118 et un premier nœud, non représenté, de l'étage intermédiaire. De même, le transistor 116b est relié, par ses bornes de conduction, entre le nœud 118 et un deuxième nœud, non représenté, de l'étage intermédiaire.
Les transistors 116a et 116b sont commandés par les signaux d'entrée de l'amplificateur opérationnel 10 ( ). Le transistor 116a est commandé par le signal INP. Autrement dit, la borne de commande, ou grille, du transistor 116a est reliée, de préférence connectée, au nœud d'entrée 102. Similairement, le transistor 116b est commandé par le signal INN. Autrement dit, la borne de commande, ou grille, du transistor 116b est reliée, de préférence connectée, au nœud d'entrée 104.
Le nœud 118 est relié au rail 112 d'application de la tension Vcc. Le nœud 118 est relié au rail 112 par une source de courant 122 fournissant un courant I0. Ainsi, la source de courant 122 est reliée, de préférence connectée, par une borne au rail 112 et par une autre borne au nœud 118.
L'amplificateur opérationnel 10 comprend, de plus, une deuxième paire de transistors 124a et 124b. De préférence, les transistors 124a et 124b sont de préférence des transistors MOSFET (Metal Oxide Semiconductor Field Effect Transistor, ou transistor à effet de champ à structure métal-oxyde-semiconducteur). Les transistors 124a et 124b sont de préférence des transistors de type N.
Les transistors 124a et 124b sont reliés dans une configuration de type source commune. Autrement dit, les sources des transistors 124a et 124b sont reliées, de préférence connectées, l'une à l'autre. Autrement dit, la source du transistor 124a est reliée, de préférence connectée, à un nœud 126 et la source du transistor 124b est reliée, de préférence connectée, au nœud 126.
Le drain, de chacun des transistors 124a et 124b est reliée, de préférence connectée, à un autre étage de l'amplificateur opérationnel 10, par exemple l'étage intermédiaire, non représenté. De préférence, les drains des transistors 116a et 116b, respectivement un drain 128a et un drain 128b, sont reliés à des nœuds de l'étage intermédiaire, les nœuds reliés aux drains 128a et 128b étant différents l'un de l'autre. Les drains des transistors 124a et 124b ne sont de préférence pas connectés l'un à l'autre.
Autrement dit, le transistor 124a est relié, par ses bornes de conduction, entre le nœud 126 et un troisième nœud de l'étage intermédiaire. De même, le transistor 124b est relié, par ses bornes de conduction, entre le nœud 126 et un quatrième nœud de l'étage intermédiaire . De préférence, les troisième et quatrième nœuds de l'étage intermédiaire sont différents des premiers et deuxième nœuds de l'étage intermédiaire.
Le nœud 126 est relié au rail 114 d'application de la tension de référence GND. Le nœud 126 est relié au rail 114 par un transistor 127. De préférence, le transistor 127 est un transistor MOSFET. Plus précisément, le transistor 127 est relié, de préférence connecté, par une borne de conduction, par exemple sa source, au rail 114 et par une autre borne de conduction, par exemple son drain, au nœud 126.
Les transistors 124a et 124b sont commandés par les signaux d'entrée de l'amplificateur opérationnel 10. Le transistor 124a est commandé par le signal INP. Autrement dit, la borne de commande, ou grille, du transistor 124a est reliée, de préférence connectée, au nœud d'entrée 102. Similairement, le transistor 124b est commandé par le signal INN. Autrement dit, la borne de commande, ou grille, du transistor 124b est reliée, de préférence connectée, au nœud d'entrée 104.
L'amplificateur opérationnel 10 comprend, en outre, un transistor de transmission 130. Le transistor 130 est par exemple un transistor de type MOSFET, de préférence de type P. Le transistor 130 a, de préférence, des dimensions inférieures aux dimensions des transistors 116a, 116b, 124a et 124b. Par exemple, la surface de chacun des transistors 116a, 116b, 124a et 124b est égale à au moins cinq fois, de préférence égale à huit fois, la surface du transistor 130.
L'amplificateur opérationnel 10 comprend, en outre, un transistor 132, par exemple de type MOSFET. Le transistor 132 est relié, de préférence connecté, entre une borne de conduction du transistor 130 et le rail 114.
Le nœud 118 est relié au rail 114 par le transistor 130 et le transistor 132 reliés en série. Plus précisément, le transistor 130 est relié, de préférence connecté, par une borne de conduction, par exemple la source, au nœud 118. Le transistor 130 est aussi relié, de préférence connecté, par l'autre borne de conduction, par exemple le drain, à un nœud 134. Le transistor 132 est relié, de préférence connecté, par une première borne de conduction, par exemple le drain, au nœud 134 et par l'autre borne de conduction, par exemple la source, au rail 114.
Les transistors 127 et 132 sont reliés dans une configuration de miroir de courant. Autrement dit, le drain et la grille du transistor 132 sont reliés, de préférence connectés, l'un à l'autre et la grille du transistor 132 est reliée, de préférence connectée, à la grille du transistor 127. Le courant traversant le transistor 127, autrement dit le courant atteignant le nœud 126, est ainsi sensiblement égal au courant traversant les transistors 130 et 132.
L'amplificateur opérationnel 10 comprend une résistance 136, ayant une valeur Rref, et une source de courant 138, fournissant un courant Iref. La résistance 136 et la source de courant 138 sont reliés en série entre le rail 112 et le rail 114. Plus précisément, la résistance 136 est reliée, de préférence connectée, au rail 112 par une première borne et à un noeud 140 par une autre borne. La source de courant 138 est reliée, de préférence connectée, au nœud 140 par une première borne et au rail 114 par une autre borne.
L'amplificateur opérationnel 10 comprend en outre un amplificateur opérationnel 144. Le nœud 140 est relié, de préférence connecté, à une entrée, de préférence l'entrée non inverseuse (+), de l'amplificateur opérationnel 144. L'autre entrée de l'amplificateur opérationnel 144, de préférence l'entrée inverseuse (-), est reliée, de préférence connectée, au nœud 118.
Lors du fonctionnement de l'amplificateur opérationnel 10, un signal représentatif de la tension INP est fourni au deuxième étage, c’est-à-dire l'étage intermédiaire, par le transistor 116a ou par le transistor 124a. De même, un signal représentatif de la tension INN est fourni au deuxième étage, c’est-à-dire l'étage intermédiaire, par le transistor 116b ou par le transistor 124b.
Pour des tensions INN et INP correspondant à une tension d'entrée de l'amplificateur opérationnel en mode commun comprise entre la tension du rail 114 et un seuil TH, les transistors 116a et 116b sont passants et les transistors 124a et 124b sont bloqués. Par mode commun, on entend une configuration dans laquelle l'entrée inverseuse et l'entrée non inverseuse de l'amplificateur opérationnel 10 sont reliées l'une à l'autre. Les signaux INP et INN sont ainsi sensiblement égaux.
Pour des tensions INN et INP correspondant à une tension d'entrée de l'amplificateur opérationnel 10 en mode commun comprise entre la tension du rail 114 et le seuil TH, une tension représentative de la tension entre les noeuds d'entrée 102 et 104 est fournie à l'étage intermédiaire par les transistors 116a et 116b. Le seuil TH est compris entre la tension du rail 114 et la tension du rail 112, par exemple entre la masse et la tension d'alimentation Vcc, par exemple entre 0 V et 5 V.
Pour des tensions INN et INP correspondant à une tension d'entrée de l'amplificateur opérationnel 10 en mode commun comprise entre le seuil TH et la tension du rail 112, les transistors 124a et 124b sont passants et les transistors 116a et 116b sont bloqués. Ainsi, pour des tensions INN et INP correspondant à une tension d'entrée de l'amplificateur opérationnel 10 en mode commun comprise entre le seuil TH et la tension du rail 112, une tension représentative de la tension entre les noeuds d'entrée 102 et 104 est fournie à l'étage intermédiaire par les transistors 124a et 124b.
La valeur de tension Vref est choisie de telle manière que le transistor 130 devienne passant lorsque les tensions INP et INN atteignent des valeurs correspondant à une tension d'entrée de l'amplificateur opérationnel 10 en mode commun égale au seuil TH. La valeur Vref est déterminée par les valeurs Rref de la résistance 136 et Iref de la source de courant 138.
La représente des exemples de variations de courants. Plus précisément, la représente des variations de courants (Current (A)) dans le mode de réalisation de la en fonction d'une tension (Voltage (V)) d'entrée de l'amplificateur opérationnel 10 en mode commun, et des variations de courants (Current (A)) dans un dispositif similaire au dispositif de la , différent du mode de réalisation de la en ce que l'amplificateur opérationnel 144 est absent et la grille du transistor 130 est reliée, de préférence connectée, au nœud 140. La comprend :
- une première courbe 204 représentant les variations du courant traversant le transistor 116a dans le mode de réalisation de la ;
- une deuxième courbe 206 représentant les variations du courant traversant le transistor 124a dans le mode de réalisation de la ;
- une troisième courbe 200 représentant les variations du courant traversant le transistor 116a dans le dispositif ne comprenant pas l'amplificateur opérationnel 144 ; et
- une quatrième courbe 202 représentant les variations du courant traversant le transistor 124a dans le dispositif ne comprenant pas l'amplificateur opérationnel 144.
- une première courbe 204 représentant les variations du courant traversant le transistor 116a dans le mode de réalisation de la
- une deuxième courbe 206 représentant les variations du courant traversant le transistor 124a dans le mode de réalisation de la
- une troisième courbe 200 représentant les variations du courant traversant le transistor 116a dans le dispositif ne comprenant pas l'amplificateur opérationnel 144 ; et
- une quatrième courbe 202 représentant les variations du courant traversant le transistor 124a dans le dispositif ne comprenant pas l'amplificateur opérationnel 144.
On considère qu'en mode commun, le courant traversant le transistor 116a est sensiblement égal au courant traversant le transistor 116b et que le courant traversant le transistor 124a est sensiblement égal au courant traversant le transistor 124b. Ainsi, les variations des courants traversant les transistors 116a et 124a correspondent aussi aux variations des courants traversant les transistors 116b et 124b.
La représente trois phases successives A1, A2 et A3 de fonctionnement du dispositif ne comprenant pas l'amplificateur 144.
Durant la première phase A1, les transistors 124a et 124b sont bloqués et les transistors 116a et 116b sont passants. Ainsi, les courants traversant les transistors 124a et 124b ont une première valeur C1, sensiblement égale à zéro. Dans l'exemple de la , les courants traversant les transistors 116a et 116b sont sensiblement égaux à une valeur C2. La valeur C2 est non nulle, et de préférence sensiblement constante sur l'ensemble de la phase A1. La valeur C2 est par exemple sensiblement égale à -134 µA. Les courbes 200 et 202 sont donc sensiblement constantes dans la phase A1.
La phase A1 se termine lorsque la tension d'entrée en mode commun atteint une valeur de seuil TH1. Dans l'exemple de la , le seuil TH1 a une valeur sensiblement égale à 3,58 V. La deuxième phase A2 commence lorsque la tension d'entrée en mode commun atteint une valeur de seuil TH1.
La phase A2 est une phase de transition. Durant la phase A2, le courant traversant les transistors 116a, et 116b varie de manière à passer de la valeur C2 à la valeur C1 et le courant traversant les transistors 124a et 124b varie de manière à passer de la valeur C1 à la valeur C2. Ainsi, le courant traversant les transistors 116a et 116b est sensiblement égal à C2 au début de la deuxième phase A2 et à C1 à la fin de la deuxième phase A2. Similairement, le courant traversant les transistors 124a, et 124b est sensiblement égal à C1 au début de la deuxième phase A2 et à C2 à la fin de la deuxième phase A2. Dans l'exemple de la , durant la phase A2, la courbe 200 est croissante et la courbe 202 est décroissante.
Durant la troisième phase A3, les transistors 124a et 124b sont passants et les transistors 116a et 116b sont bloqués. Ainsi, les courants traversant les transistors 116a et 116b ont la première valeur C1, sensiblement égale à zéro. Dans l'exemple de la , les courants traversant les transistors 124a et 124b sont sensiblement égaux à la valeur C2. Les courbes 200 et 202 sont donc sensiblement constantes dans la phase A3.
La représente trois phases successives B1, B2 et B3 de fonctionnement du mode de réalisation du dispositif 10 des figures 1 et 2.
Les variations des courbes 204 et 206 sont similaires aux variations respectives des courbes 200 et 202. Autrement dit, durant la phase B1, les courbes 204 et 206 sont sensiblement constantes et sensiblement égales aux valeurs respectives C2 et C1. La phase B1 se termine lorsque la tension d'entrée en mode commun atteint une valeur de seuil TH2.
Au cours de la phase B2, la courbe 204 varie de manière à passer de la valeur C2, en début de phase B2, à la valeur C1 en fin de phase B2. Similairement, la courbe 206 varie de manière à passer de la valeur C1, en début de phase B2, à la valeur C2 en fin de phase B2.
Durant la phase B3, les courbes 204 et 206 sont sensiblement constantes et sensiblement égales aux valeurs respectives C1 et C2.
Les variations des courbes 204 et 206 diffèrent des variations des courbes 200 et 202 en ce que la décroissance de la courbe 206 et la croissance de la courbe 204 sont significativement plus rapides, en particulier avant le croisement des courbes 204 et 206. Ainsi, la phase de transition B2 est plus courte que la phase de transition A2. Il est donc possible de choisir une valeur du seuil TH2 supérieure à la valeur du seuil TH1 tout en conservant une phase B3 suffisamment longue pour pouvoir utiliser les valeurs élevées en ayant des courbes 204 et 206 sensiblement constantes. La valeur TH2 est comprise entre la valeur TH1 et la valeur de la tension du rail 112.
Un avantage des modes de réalisation décrits est que la fenêtre de transition entre les transistors de type P et les transistors de type N des modes de réalisation, c’est-à-dire la phase B2, est moins large que la fenêtre de transition en l'absence de l'amplificateur opérationnel 144, c’est-à-dire la phase A2. Cela permet d'augmenter la plage de valeurs de tensions pour laquelle l'amplificateur opérationnel 10 est précis.
Un autre avantage des modes de réalisation décrit est que les variations au niveau de la phase B2, en largeur et en valeurs, entre deux dispositifs distincts sont moins importantes que pour des dispositifs sans l'amplificateur opérationnel 144. En particulier, ces variations ne dépendent que de la température et des dispersions de fabrication. Cela permet de réduire la valeur de la source de courant Io, et donc la miniaturisation du dispositif.
Un autre avantage des modes de réalisation décrits est que la valeur de seuil TH2 est supérieure à la valeur TH1, c’est-à-dire que la phase B1 commence pour des valeurs plus basses que la phase B2 et que la phase A2 est plus large que la phase A1. Les phases A1 et A2 étant les gammes de tensions dans lesquelles l'amplificateur opérationnel 10 a la plus grande précision, augmenter la valeur la plus basse de la fenêtre de transition permet d'améliorer la précision de l'amplificateur opérationnel 10 du mode de réalisation.
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.
Claims (11)
- Dispositif électronique (10) comprenant :
- une paire de premiers transistors (116a, 116b), chaque premier transistor étant relié à un premier nœud (118) par une borne de conduction ;
- une paire de deuxièmes transistors (124a, 124b), chaque deuxième transistor étant relié à un deuxième nœud (126) par une borne de conduction ; et
un troisième transistor (130) reliant les premier (118) et deuxième nœuds (126, 134),
la borne de commande du troisième transistor étant reliée à la sortie d'un amplificateur opérationnel (144), l'amplificateur opérationnel étant relié, en entrée, au premier nœud et à un nœud (140) d'application d'une tension de référence. - Dispositif selon la revendication 1, dans lequel le troisième transistor (130) est relié au deuxième nœud (126) par un miroir de courant (132, 127).
- Dispositif selon la revendication 1 ou 2, comprenant une entrée inverseuse, une entrée non inverseuse et des première et deuxième entrées d'alimentation.
- Dispositif selon les revendications 3, dans lequel la borne de commande d'un (116a) des premiers transistors et la borne de commande d'un (124a) des deuxièmes transistors sont reliées à l'entrée non inverseuse (102) et la borne de commande de l'autre (116b) des premiers transistors et la borne de commande de l'autre (124b) des deuxièmes transistors sont reliées à l'entrée inverseuse (104).
- Dispositif selon la revendication 3 ou 4, dans lequel le premier nœud est relié à la première entrée d'alimentation par une source de courant (122).
- Dispositif selon l'une quelconque des revendications 3 à 5, dans lequel le deuxième nœud (126) est relié à la deuxième entrée d'alimentation par les bornes de conduction d'un quatrième transistor (127).
- Dispositif selon la revendication 6, dans lequel une première borne de conduction du troisième transistor (130) est reliée au premier nœud (118) et une deuxième borne de conduction du troisième transistor est reliée à une première borne de conduction d'un cinquième transistor (132), une deuxième borne de conduction du cinquième transistor étant reliée à la deuxième entrée d'alimentation (114), la borne de commande du cinquième transistor (132) étant reliée à la première borne de conduction du cinquième transistor et à la borne de commande du quatrième transistor (127).
- Dispositif selon l'une quelconque des revendications 3 à 7, dans lequel une entrée non inverseuse de l'amplificateur opérationnel (144) compris dans le dispositif est relié à la première entrée d'alimentation (112) par une résistance (136) et à la deuxième entrée d'alimentation (114) par une source de courant (138).
- Dispositif selon l'une quelconque des revendications 1 à 8, dans lequel les premiers transistors (116a, 116b) sont reliés par leur source au premier nœud (118) et les deuxièmes transistors (124a, 124b) sont reliés par leur source au deuxième nœud (126).
- Dispositif selon l'une quelconque des revendications 1 à 9, dans lequel la surface du troisième transistor (130) est au moins cinq fois inférieure à celles des premiers et deuxièmes transistors (116a, 116b, 124a, 124b).
- Amplificateur opérationnel comprenant un dispositif selon l'une quelconque des revendications 1 à 10.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2008822A FR3115426B1 (fr) | 2020-08-31 | 2020-08-31 | Amplificateur opérationnel |
| US17/404,457 US11611321B2 (en) | 2020-08-31 | 2021-08-17 | Operational amplifier |
| CN202111007148.4A CN114124003A (zh) | 2020-08-31 | 2021-08-30 | 运算放大器 |
| CN202122066042.3U CN216086592U (zh) | 2020-08-31 | 2021-08-30 | 电子设备 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2008822 | 2020-08-31 | ||
| FR2008822A FR3115426B1 (fr) | 2020-08-31 | 2020-08-31 | Amplificateur opérationnel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3115426A1 true FR3115426A1 (fr) | 2022-04-22 |
| FR3115426B1 FR3115426B1 (fr) | 2023-10-27 |
Family
ID=74205926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR2008822A Active FR3115426B1 (fr) | 2020-08-31 | 2020-08-31 | Amplificateur opérationnel |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11611321B2 (fr) |
| CN (2) | CN114124003A (fr) |
| FR (1) | FR3115426B1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194962B1 (en) * | 1999-04-13 | 2001-02-27 | Analog Devices, Inc. | Adaptive operational amplifier offset voltage trimming system |
| US20020060598A1 (en) * | 2000-08-30 | 2002-05-23 | Nec Corporation | Linear voltage subtractor/adder circuit and MOS differential amplifier circuit therefor |
| US20100109781A1 (en) * | 2008-11-06 | 2010-05-06 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6696894B1 (en) * | 2002-06-12 | 2004-02-24 | Analog Devices, Inc. | Operational amplifier with independent input offset trim for high and low common mode input voltages |
| FR3082016B1 (fr) * | 2018-06-01 | 2023-03-31 | St Microelectronics Rousset | Procede de generation d'un courant de polarisation d'une paire differentielle de transistors et circuit integre correspondant |
-
2020
- 2020-08-31 FR FR2008822A patent/FR3115426B1/fr active Active
-
2021
- 2021-08-17 US US17/404,457 patent/US11611321B2/en active Active
- 2021-08-30 CN CN202111007148.4A patent/CN114124003A/zh active Pending
- 2021-08-30 CN CN202122066042.3U patent/CN216086592U/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194962B1 (en) * | 1999-04-13 | 2001-02-27 | Analog Devices, Inc. | Adaptive operational amplifier offset voltage trimming system |
| US20020060598A1 (en) * | 2000-08-30 | 2002-05-23 | Nec Corporation | Linear voltage subtractor/adder circuit and MOS differential amplifier circuit therefor |
| US20100109781A1 (en) * | 2008-11-06 | 2010-05-06 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114124003A (zh) | 2022-03-01 |
| CN216086592U (zh) | 2022-03-18 |
| FR3115426B1 (fr) | 2023-10-27 |
| US20220069790A1 (en) | 2022-03-03 |
| US11611321B2 (en) | 2023-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2819064A1 (fr) | Regulateur de tension a stabilite amelioree | |
| EP0680140B1 (fr) | Amplificateur différentiel à réglage de mode commun | |
| FR2606954A1 (fr) | Amplificateur de puissance operationnel cmos entierement differentiel | |
| FR2667744A1 (fr) | Amplificateur operationnel a entrees et sorties differentielles. | |
| FR2988869A1 (fr) | Regulateur a faible chute de tension a etage de sortie ameliore | |
| FR2641913A1 (fr) | Amplificateur differentiel rapide et a faible bruit | |
| EP1713177A1 (fr) | Amplificateur differentiel à gain variable | |
| FR2854008A1 (fr) | Amplificateur differentiel a correction de mode commun | |
| EP2458849B1 (fr) | Circuit de détection à double échantillonnage corrélé avec circuit d'anti-éblouissement amélioré | |
| FR2732837A1 (fr) | Circuit d'amplification differentielle, circuit integre a semiconducteur le comprenant et procede d'enlevement de bruit correspondant | |
| FR2478347A1 (fr) | Systemes de commande de gain | |
| FR2590697A1 (fr) | Circuit repetiteur de tension a bas decalage. | |
| FR3071116B1 (fr) | Dispositif modifiant la valeur d'impedance d'une resistance de reference | |
| EP0737003A1 (fr) | Amplificateur de lecture de registre CCD | |
| FR3115426A1 (fr) | Amplificateur opérationnel | |
| EP1346475B1 (fr) | Ensemble commandable de sources de courant | |
| EP0533230B1 (fr) | Amplificateur différentiel et mélangeur oscillateur l'incorportant | |
| FR2818762A1 (fr) | Regulateur de tension a gain statique en boucle ouverte reduit | |
| FR3134487A1 (fr) | Dispositif de copie d'un courant | |
| FR2904739A1 (fr) | Compensation d'un amplificateur comportant au moins deux etages de gain | |
| FR3115427A1 (fr) | Amplificateur opérationnel | |
| EP1569332B1 (fr) | Circuit d'amplification de puissance et amplificateur operationnel l'incorporant | |
| WO2017055709A1 (fr) | Circuit electronique elementaire pour etage d'amplification ou de recopie de signaux analogiques | |
| EP1931030B1 (fr) | Préamplificateur de courant et comparateur de courant associé | |
| FR2577083A1 (fr) | Amplificateur operationnel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20220422 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |