CN114123744A - 用于电子电路供电的装置和方法 - Google Patents

用于电子电路供电的装置和方法 Download PDF

Info

Publication number
CN114123744A
CN114123744A CN202110975416.5A CN202110975416A CN114123744A CN 114123744 A CN114123744 A CN 114123744A CN 202110975416 A CN202110975416 A CN 202110975416A CN 114123744 A CN114123744 A CN 114123744A
Authority
CN
China
Prior art keywords
current
node
transistor
potential
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110975416.5A
Other languages
English (en)
Inventor
N·德曼吉
N·博瑞尔
J·弗特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Publication of CN114123744A publication Critical patent/CN114123744A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及用于电子电路供电的装置和方法。该装置被配置为：使第一电流流过连接到节点的第一导体，该第一电流是由电子电路消耗的第二电流的镜像；使第三电流流过连接到节点的第二导体，电流镜的第一支路传导第三电流；使第四恒定电流流过连接到节点的第三导体；消耗第五电流，该第五电流是第三电流的镜像；以及通过与电流镜的第二支路电串联地作用于晶体管的栅极电位来调节节点的电位。

Description

用于电子电路供电的装置和方法
相关申请的交叉引用
本申请要求于2020年8月25日提交的法国专利申请第2008675号的利益，该申请通过引用结合于此。
技术领域
本公开总体上涉及电子装置和方法，并且更具体地，涉及电子电路供电装置和方法。
背景技术
电子电路可以集成在电子芯片中。该芯片通常包括电子电路供电装置，该电子电路供电装置具有从芯片的电源电压向电子电路输送电压的功能。电子电路根据其工作消耗可变电流。输送到电路的电压通常是稳定或调节的，以便在电路消耗的电流变化期间保持恒定值。
电子电路可以包含机密数据，这些数据会受到保护，不受未经授权的人的任何访问。例如，当芯片意在接收、存储和/或通信口令或加密数据(例如密钥)时，就会发生这种情况。然后，攻击者可能会试图获取全部或部分机密数据。
在一种攻击类型中，攻击者操作芯片并试图测量提供给电子电路供电装置的电流，以便基于该电流的变化提取与电子电路的操作有关的信息，从而能够推断机密信息。
发明内容
需要一种包含机密数据的电子电路的供电装置和方法，能够保护机密数据免受攻击。
需要简化现有的电子电路供电装置和方法。
一个实施例克服了已知电子电路供电装置的全部或部分缺点。
一个实施例克服了已知电子电路供电方法的全部或部分缺点。
根据第一方面，一个实施例提供了一种用于为电子电路供电的装置，该装置被配置为使第一电流流过连接到节点的第一导体，该第一电流是由电子电路消耗的第二电流的镜像；使第三电流流过连接到节点的第二导体，电流镜的第一支路传导第三电流；使第四恒定电流流过连接到节点的第三导体；消耗第五电流，该第五电流是第三电流的镜像；以及通过作用于与电流镜的第二支路电串联的晶体管的栅极电位来调节节点的电位。
一个实施例提供了一种电子电路供电的方法，包括以下步骤：使第一电流流过连接到节点的第一导体，该第一电流是由电子电路消耗的第二电流的镜像；使第三电流流过连接到节点的第二导体，电流镜的第一支路传导第三电流；使第四恒定电流流过连接到节点的第三导体；消耗作为第三电流的镜像的第五电流；以及通过作用于与电流镜的第二支路电串联的晶体管的栅极电位来调节节点的电位。
根据一个实施例，晶体管将施加电位的节点(优选地是固定的)耦合到电流镜的晶体管耦合在一起的栅极。
根据一个实施例，晶体管小于电流镜的第二支路的晶体管。
根据一个实施例，节点的电位被调节到恒定值。
根据一个实施例，电阻元件传导第四电流。
根据一个实施例，该恒定值是用于给电子电路供电的调节电位的值。
根据一个实施例，另一电流镜的第一支路传导第一电流；节点的电位被调节到另一电流镜的第二支路的端子的电位值。
根据一个实施例，运算放大器接收节点和另一电流镜的第二支路的端子之间的电位差，并作用于晶体管的栅极电位。
根据一个实施例，另一电流镜的第二支路与电子电路电串联在以参考电位为基准的施加电源电压的端子和施加参考电位的端子之间。
根据一个实施例，第五电流由施加电源电压的端子提供。
根据一个实施例，电流镜的第二支路的端子具有调节到节点的电位值的电位。
根据一个实施例，附加晶体管与电流镜的第二支路串联；该附加晶体管由运算放大器的输出控制，该运算放大器接收该节点的电位与该电流镜的第二支路的该端子的电位之间的差值。
根据一个实施例，第五电流和第三电流的值之间的比值等于第二电流和第一电流的值之间的另一比值，或者等于另一比值与单位(unity,1)之和。
一个实施例提供了电子电路，该电子电路包括诸如在上文中定义的装置和该电子电路，或者被配置为实现诸如在上文中定义的方法。
根据第二方面，一个实施例提供了一种电子电路供电装置，被配置为使第一电流流过连接到节点的第一导体，第一电流是由电子电路消耗的第二电流的镜像；使第三电流流过连接到节点的第二导体；通过作用于第三电流将节点的电位调节到恒定值；使第四恒定电流流过连接到节点的第三导体；并且消耗第五电流，该第五电流是第三电流的镜像。
一个实施例提供了一种电子电路供电方法，包括以下步骤：使第一电流流过连接到节点的第一导体，该第一电流是由电子电路消耗的第二电流的镜像；使第三电流流过连接到节点的第二导体；通过作用于第三电流将节点的电位调节到恒定值；使第四恒定电流流过连接到节点的第三导体；并且消耗第五电流，该第五电流是第三电流的镜像。
根据一个实施例，电阻元件传导第四电流。
根据一个实施例，该恒定值是用于给电子电路供电的调节电位的值。
根据一个实施例，耦合到第一导体的电流镜的第一支路传导第一电流；电流镜的第二支路的端子具有调节到恒定值的电位。
根据一个实施例，电流镜的第二支路与电子电路电串联在以参考电位为基准施加电源电压的端子和施加参考电位的端子之间。
根据一个实施例，第五电流由施加电源电压的端子提供。
根据一个实施例，耦合到第二导体的电流镜的第一支路传导第三电流；耦合到第二导体的电流镜的第二支路消耗第五电流；通过作用于耦合到第二导体的电流镜的晶体管耦合在一起的栅极的电位来调节节点的电位。
根据一个实施例，由接收节点和耦合到第一导体的电流镜的第二支路的端子之间的电位差的运算放大器来实现作用于栅极的电位。
根据一个实施例，由作用于与耦合到第二导体的电流镜的第二支路电串联的另一晶体管的控制电位来获得对栅极的电位的作用；并且优选地，另一晶体管将栅极耦合到施加电源电位的另一节点。
根据一个实施例，另一晶体管小于耦合到第二导体的电流镜的第二支路的晶体管。
根据一个实施例，耦合到第二导体的电流镜的第二支路的端子具有调节到恒定值的电位。
根据一个实施例，附加晶体管与耦合到第二导体的电流镜的第二支路串联；附加晶体管由运算放大器的输出控制，运算放大器被配置为放大恒定值和耦合到第二导体的电流镜的第二支路的端子的电位之间的差值。
根据一个实施例，第五电流和第三电流的值之间的比值等于第二电流的值和第一电流的值之间的另一比值，或者等于另一比值与1之和。
一个实施例提供了一种电子芯片，该电子芯片包括诸如在此定义的装置和电子电路，或者被配置为实现诸如在此定义的方法。
附图说明
上述特征和优点以及其他将在以下参照附图以说明而不是限制的方式给出的特定实施例的描述中详细描述，其中：
图1示意性地示出了所描述的实施例所应用的类型的电子电路供电装置的示例；
图2示意性地示出了根据第一方面的电子电路供电装置的实施例；
图3示意性地示出了根据第二方面的电子电路供电装置的实施例；和
图4示意性地示出了结合第一方面和第二方面的电子电路供电装置的实施例。
具体实施方式
在不同的图中，相同的特征已由相同的参考物指定。特别地，在各种实施例中公共的结构和/或功能特征可以具有相同的参考物并且可以设置相同的结构、尺寸和材料特性。
为了清楚起见，仅详细说明和描述了对理解本文所描述的实施例有用的步骤和元件。特别地，没有详细描述由电源电压供电的电子电路，所描述的实施例与通常的电子芯片电路兼容。
除非另有说明，当提到连接在一起的两个元件时，这意味着没有除导体以外的任何中间元件的直接连接，而当提到耦合在一起的两个元件时，这意味着这两个元件可以连接，或者它们可以经由一个或多个其他元件耦合。
在以下公开中，除非另有说明，否则当引用绝对位置限定符，如术语“前”、“后”、“上”、“下”、“左”、“右”等，或相对位置限定符，如术语“之上”、“之下”、“较高”、“较低”等，或方位限定符，如“水平”、“垂直”等时，引用图中所示的方位。
除非另有说明，“约”、“大约”、“基本上”和“按顺序”表示10％以内，最好是5％以内。
所描述的实施例包括所谓的金属-氧化物-半导体(MOS)类型的晶体管。虽然术语MOS型最初用于表示具有金属栅极和氧化物栅极绝缘体的晶体管，但由于这种类型晶体管的发展，MOS型现在被理解为包括具有由任何电导体制成的栅极和由任何电介质或电绝缘体制成的栅极绝缘体的场效应晶体管。
图1示意性地示出了所描述的实施例所适用的类型的电子电路110(电路)的供电装置100的示例。
供电装置100和电子电路110通常包括在电子芯片内。该电子芯片可以由封装件(优选为紧密的)和一个或多个晶片部分(优选为半导体)形成，该晶片部分具有形成在其内部和顶部的装置100和电路110。该封装件包括与电路外部的其它电子电路的连接区域或连接引脚，例如与印刷电路板PCB的连接。电子电路还可以由晶片部分形成，该晶片部分优选为半导体，具有位于其内部和顶部的装置100和电路110。
电路110可以是任何类型的电子芯片电路。电路110可以包括由装置100并联供电的多个子电路。电子芯片还可以包括电路110以外的其他电子电路。
装置100包括组件120，组件120与电子电路110电串联在以参考电位GND(例如接地)为基准施加电源电压VCC的端子或节点130以及施加参考电位GND的端子或节点132之间。
以参考电位为基准施加电压的表达端子意味着该电压等于施加到该端子的电位与参考电位之间的差。换句话说，电压VCC对应于施加到端子130的电位。电压VCC可以是传送到电子芯片用于其操作的电压。
通常，组件120相对于电路110位于施加电压VCC的端子130一侧。例如，组件120连接或耦合到端子130。此外，组件120可以耦合，优选地连接到施加参考电位GND的端子132。
组件120在组件120与电路110之间的连接的节点134上向电路110传送以参考电位GND为基准的电压VDD。换句话说，以参考电位GND为基准的电压VDD，或电位VDD被施加到节点134。
在所示示例中，电压VCC和VDD为正。芯片电源电压VCC通常在3.3V至5V的范围内，而由组件120传送的电压VDD通常在1.2V的数量级。
组件120可包括例如P沟道MOS型晶体管T121、耦合节点130和134。更具体地，晶体管T121使其导电端子耦合，优选地连接到相应的节点130和134。晶体管的表达导电端子表示晶体管在导电状态下电连接在一起，在非导电状态下彼此电绝缘的端子。在所示的示例中，晶体管T121具有耦合(优选地连接)到节点130的源极端子(S)，以及耦合(优选地连接)到节点134的漏极端子(D)。
组件120可包括控制晶体管T121的运算放大器122。换句话说，在晶体管T121是MOS型的示例中，晶体管T121具有耦合、优选地连接到运算放大器122的输出的栅极。运算放大器122因此接收传送到电子电路110的电压VDD和具有恒定值(即，相对于电位GND恒定)的电位VDD0之间的差。更具体地，运算放大器122的非反相输入(+)可以耦合，优选地连接到节点134，并且运算放大器122的反相输入(-)可以耦合，优选地连接到施加恒定电位VDD0的节点。从电压VCC传送电位VDD0的元件既未描述也未示出，实施例与这种通常的元件兼容。
在操作中，运算放大器122和晶体管T121将传送到电路110的电压VDD调节(即稳定)到等于电位VDD0的恒定值的值。换言之，运算放大器122作用于晶体管T121的控制，以将输送到电路110的电压VDD保持在电位VDD0的恒定值。组件120可包括晶体管T123，该晶体管T123与晶体管T121形成电流镜124。
所谓“晶体管之间的尺寸比”，是指一个晶体管的栅极的宽度(W)和长度(L)的比率相对于另一晶体管的栅极的宽度与长度的比率。
电流镜表示包括两个提供的支路的电路，使得两个支路中的一个支路中的电流是另一支路中的电流的镜像。作为彼此的镜像意味着电流的值有一个恒定的比值。优选地，电流镜包括，更优选地由具有接收相同控制电压的相同导电类型的沟道的两个MOS晶体管形成。在MOS型晶体管中，控制电压是指施加在晶体管的栅极和源极之间的电压。提供电流镜的晶体管，就像电流镜中通常的那样，因此，当晶体管的漏极电位相等时，流过晶体管的电流以恒定的比率等于晶体管的尺寸比。优选地，在电流镜中，两个晶体管的栅极耦合在一起，更优选地连接在一起，并且它们的源极耦合在一起，更优选地连接在一起。优选地，在电流镜中，每个晶体管限定电流镜的支路。作为变体，支路可以包括具有预定值比率的相应电阻器。
组件120可包括例如P沟道MOS型晶体管T125。例如，晶体管T125的源极耦合，优选地连接到晶体管T123的漏极。晶体管T125由运算放大器126控制。运算放大器126接收电流镜124的晶体管T121和T123的漏极端子之间的电位差。更具体地，运算放大器126在反相输入(-)接收晶体管T123的漏极电位，在非反相输入(+)接收晶体管T121的漏极电位。
在操作中，该装置消耗由节点VCC提供的电流I0。放大器126和晶体管T125调节晶体管T123的漏极电位，使得晶体管T123的漏极电位与晶体管T121的漏极电位相等。这使得能够在晶体管T123中获得电流I1，该电流I1的值与电子电路110消耗的电流I2成恒定比。换句话说，电流I1是电流I2的镜像。电流I1和I2验证等式I1＝I2/K124，其中K124表示常数，为了简化，电流及其值以相同的方式指定。由于电流I0是电流I1和I2之和这一事实，因此电流I0和I1验证等式I1＝I0/(K124+1)，换句话说，电流I1也是电流I0的镜像。例如，常数K124在5到200的范围内，优选等于100。
组件120可进一步包括晶体管T127，例如N沟道MOS晶体管。晶体管T127具有漏极端子128，漏极端子128优选地通过晶体管T125连接或耦合到晶体管T123的漏极。晶体管T127的源极耦合，优选地连接到施加参考电位GND的端子132。换句话说，晶体管T123、T127和T125在端子130和132之间电串联。特别地，晶体管T123、T125和T127导通相同的电流I1。晶体管T127的栅极和漏极耦合在一起，优选地连接在一起。
装置100包括节点150。节点150通过晶体管t145耦合到施加参考电位GND的端子132。晶体管T145可以是N沟道MOS类型。特别地，晶体管T145具有耦合(优选地连接)到节点150的漏极端子和耦合(优选地连接)到端子132的源极端子。
N沟道晶体管T127和T145形成电流镜146。漏极端子128和节点150形成电流镜的各个支路的端子。
在操作中，由晶体管T145形成的电流镜146的支路传导源自节点150的电流I1'。
装置100还包括电流源155，电流源155将施加电压VCC的端子130耦合到节点150。电流源向节点150传送恒定电流I4。
装置100包括将节点150耦合到施加参考电位的端子132的晶体管T160。晶体管T160可以是N沟道MOS类型，晶体管T160的漏极耦合、优选地连接到节点150，晶体管T160的源极耦合、优选地连接到端子132。
装置100还包括控制晶体管T160的组件170。组件170耦合施加电压VCC的端子130和施加参考电位GND的端子132。组件170接收晶体管T127的节点150的电位与漏极端子128的电位之间的差值。换句话说，组件170接收电流镜146的支路的端子的电位之间的差。
组件170包括晶体管T172，晶体管T172与晶体管T160形成电流镜174。晶体管T172可以是N沟道MOS类型。晶体管T172可以使其源极耦合，优选地连接到施加参考电位GND的端子132。晶体管T172的漏极可以优选地通过晶体管T175连接或耦合到施加电位VCC的端子130。然后，晶体管T175在端子130和132之间与由晶体管T172形成的电流镜174的支路串联。
优选地，组件170包括控制晶体管T175的运算放大器176。运算放大器176接收电流镜174的晶体管的漏极的电位之间的差，换句话说，运算放大器176被配置为放大该差。例如，晶体管T175是P沟道MOS型，运算放大器176具有耦合(优选地连接)到节点150的反相输入(-)，以及耦合(优选地连接)到晶体管T172和T175的漏极彼此连接的节点177的非反相输入(+)。节点177定义由晶体管T172形成的电流镜174的支路的端子。
在操作中，晶体管T160使电流I3从节点150流动，换句话说，晶体管T160导通电流I3。放大器176和晶体管T175将端子177的电位调节到节点150的电位的值。因此，晶体管T172导通电流I5，该电流I5是电流I3的镜像，并由施加电位VCC的端子130提供。
装置100还包括运算放大器178。运算放大器178接收节点150和晶体管T127的漏极128之间的电位差。更具体地，运算放大器178具有耦合(优选地连接)到漏极端子128的反相输入(-)，以及耦合(优选地连接)到节点150的非反相输入端(+)。运算放大器178作用于电流镜174的晶体管T160和T172耦合在一起的栅极的电位。换句话说，运算放大器178的输出耦合，优选地连接到晶体管T160和T172的栅极。
在操作中，运算放大器178通过作用于电流I3，将节点150的电位调节到与漏极端子128的电位相等的值。因此，电流I1'是电流镜146对电流I1的镜像。由于电流I1是电流I2和I0的镜像这一事实，电流I1'是电流I0和I2的镜像，并且与电流I0具有1/K的比值，换句话说，电流I1'验证关系I1'＝I0/K。作为示例，电流镜146具有等于1的电流比值。比值1/K可以等于1/(K124+1)，例如等于1/101。
优选地，晶体管T160和T172被设置为使得电流I5与电流I3具有比值K，该比值K是电流I1'和电流I0之间的比值1/K的倒数。换言之，电流I5和I3的值之间的比值K等于单位1和由电路110消耗的电流I2的值与晶体管T145中的I1'之间的比值K124之和。因此，无论电子电路110消耗的电流I2的变化如何，由端子130提供的电流I0、I4和I5的和I0+I4+I5保持恒定，等于值(K+1)*I4。
因此，搜索由电子芯片消耗的电流I0+I5的变化以从中推断电子电路110中存在的机密数据的攻击者将不会发现变化，因此不能实现攻击。因此，保护电子电路不受这种攻击。
根据第一方面，保护电子电路免受上述攻击的电子电路供电装置和方法的实施例，与图1的装置100的示例相比，提供了对攻击的保护的改进和/或提供给电子电路的电流I2的更快变化和/或传送到电路的电压VDD的剩余变化的减少。
根据第二方面，与图1的装置100的示例相比，保护电子电路免受上述攻击的电子电路供电装置和方法的实施例提供了更容易的实现和/或减少的组件数量。
图2示意性地示出根据第一方面的用于向装置外部的电子电路110供电的装置200的实施例。电路110是上面结合图1描述的类型。装置200和电路110优选地包括在电子芯片内。
在所示的示例中，装置200包括与图1的装置100的那些相同或类似的元件，以相同或类似的方式布置。以下将不再详细描述这些元件及其布局。只突出了差异。
装置200与图1的装置100的不同之处在于，在装置200中，图1的装置100的组件170被组件270取代。与图1的装置100的组件170类似，组件270具有通过作用于电流I3来控制晶体管T160以调节节点150的电位的功能，并且具有消耗作为电流I3的镜像的电流I5的功能。以与图1的装置100相同的方式，组件270消耗的电流I5与电子电路110和组件120消耗的电流I0相加，使得装置200和电路110消耗的总电流在电路110的操作期间保持恒定。装置200因此保护电路110免受攻击。
装置200的组件270与图1的装置100的组件170的不同之处在于，组件270包括与由晶体管T172限定的电流镜174的支路电串联的晶体管T210；图1的组件170的运算放大器178用运算放大器278代替。运算放大器278接收漏极端子128和节点150之间的电位差，并控制晶体管T210；并且位于晶体管T175侧的晶体管T210的导电端子耦合，优选地连接到电流镜174的晶体管T172和T160的栅极。换句话说，晶体管T210将晶体管T172和T160的栅极耦合到施加电位VCC的节点130。电位VCC优选是固定的，即相对于电位GND恒定。
在所示的示例中，晶体管T210是P沟道MOS型。在该示例中，晶体管T210的源极耦合，优选地连接到施加电源电位VCC的节点130。在该示例中，放大器278具有耦合(优选地连接)到端子128的非反相输入(+)，耦合(优选地连接)到节点150的反相输入(-)，以及耦合(优选地连接)到晶体管T210的栅极的输出。
优选地，晶体管T175将晶体管T210和T172的漏极耦合在一起，换句话说，晶体管T175与晶体管T210和T172串联并位于晶体管T210和T172之间。
在操作中，放大器278作用于晶体管T210的栅极电位。由于晶体管T210将晶体管T172和T160的栅极耦合到施加电位VCC的节点130，这导致对电流镜174的晶体管T172和T160耦合在一起的栅极的电位的作用。这作用于电流I3，以将节点150的电位调节到晶体管T127的漏极端子128的电位的值。因此控制晶体管T160以通过作用于电流I3来调节节点150的电位。
与图1的装置100相比，放大器278的输出因此经由晶体管T210控制晶体管T172的栅极。如上所述，晶体管T172通常具有大于晶体管T160的尺寸，换句话说，晶体管T160小于晶体管T172。例如，晶体管T172和T160的尺寸比在大约50到大约200的范围内，并且优选地等于101。特别地，晶体管T210比晶体管T175小。
因此，与晶体管T210相比，晶体管T172具有相对高的杂散栅电容。由于放大器278的输出经由晶体管T210控制晶体管T172这一事实，放大器278对晶体管T172的控制比图1的装置100的放大器178对晶体管T172的控制快。
因此，与图1的装置100相比，装置200消耗的电流I5更快地跟随电路110消耗的电流I2的变化。
由于晶体管T210与晶体管T172串联的事实，在电流I2的变化期间，瞬时地导致节点150的电位与晶体管T172的漏极之间的电位之间的差异，放大器278和晶体管T210作用于晶体管T172的漏极电位，以比在诸如图1的装置的组件170的电路中更快地补偿该差异。在所示示例中，如果节点150的电位瞬时增加，则晶体管T210变得更导电，这有助于增加晶体管T172的漏极电位。在所示的示例中，如果节点150的电位瞬时降低，则晶体管T210变得更不导电，这有助于降低晶体管T172的漏极电位。这有助于使电流I2(被电流I5跟随)的变化比在供电装置中更快，在供电装置中，晶体管T160和T172的栅极的电位将通过不与晶体管T172串联的晶体管来控制。
电流I5更快地跟随电流I2的变化的事实减小了当电流I2改变值时，芯片消耗的电流的瞬态剩余变化的持续时间和幅度。这使得，对于电流I2的值的变化的相同快速性，能够降低攻击者瞬时检测芯片消耗的电流的这种剩余变化的风险。因此提高了对攻击的保护。这还使得对于给定的保护电平，即芯片消耗的电流的剩余变化的给定电平，电子电路110消耗的电流I2能够更快地变化。电子电路110因此可以更快，和/或通过增加运算放大器122的快速性，可以向电路110提供更稳定的电压VDD。
根据第一方面的实施例不限于特定的上述示例。在装置200中，组件120可以被配置为控制晶体管T145的任何电路所取代；并且传送节点150的电位的值，对于该值，晶体管T145中的电流I1'是电路110消耗的电流I2的镜像。
具体地，代替晶体管T145将节点150耦合到施加参考电位的端子132，可以提供晶体管将节点150耦合到施加电压VCC的端子130，如下文结合图4所述。流过连接到节点150的导体251的电流Ii1'被流过连接到节点150的导体朝向节点150的电流所取代。
因此，组件120和晶体管T145可以被配置为使电流流过连接到节点150的导体并传送节点150的电位值的任何电路所取代，对于节点150的电位值，电流是由电路110消耗的电流I2的镜像。
图3示意性地示出根据第二方面的装置300外部的电子电路110的供电装置300的实施例。电路110是上面结合图1描述的类型。装置300和电路110优选地包括在电子芯片内。装置300包括与图1的装置100相同或类似的元件，这些元件不再详细描述。
装置300包括在施加电压VCC的端子130和施加参考电位GND的端子132之间与电子电路110电串联的组件320。优选地，组件320相对于电路110位于施加电位VCC的端子130一侧。例如，组件320连接到端子130。此外，组件320可以耦合，优选地连接到施加参考电位GND的端子132。组件320在由晶体管T121的漏极端子定义的节点134上将电压VDD传送到电路110。
组件320包括晶体管T121和运算放大器122，与图1的装置100的晶体管T121和运算放大器122相同或类似，布置相同或类似。以与图1的装置100相同的方式，运算放大器122和晶体管T121调节传送到电路110的电压VDD。
装置300包括通过晶体管T345耦合到施加电压VCC的端子130的节点150。晶体管T345可以是P沟道MOS类型。特别地，晶体管T345具有耦合(优选地连接)到节点150的漏极端子和耦合(优选地连接)到端子130的源极端子。
P沟道晶体管T121和T345形成电流镜346。晶体管T121的漏极端子134和节点150形成电流镜346的各个支路的端子。优选地，晶体管T121和T345的源极耦合在一起，更优选地连接在一起，晶体管T121和T345的栅极耦合在一起，更优选地连接在一起。由晶体管T121形成的电流镜346的支路在施加参考电源电压VCC的端子130和施加参考电位GND的端子132之间与电子电路110电串联。
在操作中，由晶体管T345形成的电流镜346的支路通过连接到节点150并耦合到电流镜346的导体351使电流I1'流向节点150。
装置300还包括将节点150耦合到施加参考电位GND的端子132的电阻元件355。电阻元件355对来自节点150的电流I4进行采样。换句话说，电阻元件355使电流I4流过连接到节点150的导体352。电阻元件355可以由电阻器或串联和/或并联的多个电阻器形成。
装置300包括晶体管T360，晶体管T360将节点150耦合到施加电压VCC的端子130。晶体管T360可以是p沟道MOS型，晶体管T360的漏极耦合、优选地连接到节点150，晶体管T360的源极耦合、优选地连接到端子130。
装置300还包括组件370。组件370耦合施加电压VCC的端子130和施加参考电压GND的端子132。组件370接收电流镜146的支路(由节点150和134形成)的端子的电位之间的差。
组件370包括晶体管T372，与晶体管T360形成电流镜374。晶体管T372可以是P沟道MOS类型。晶体管T372可以使其源极耦合，优选地连接到施加电压VCC的端子130。晶体管T372的漏极可以优选地通过晶体管T375连接或耦合到施加参考电位的端子132。然后，晶体管T375在端子130和132之间与电流镜374的晶体管T372串联。
优选地，组件370包括控制晶体管T375并接收电流镜374的晶体管的漏极电位之间的差的运算放大器376。例如，晶体管为N沟道MOS型，运算放大器376具有耦合(优选地连接)到节点150的反相输入(-)，以及耦合(优选地连接)到晶体管T372和T375的漏极中彼此连接的节点377的非反相输入(+)。节点377形成由晶体管T372定义的电流镜374支路的端子。
换句话说，装置300的电流镜374、晶体管T375和放大器376分别对应于图1的装置100的电流镜174、晶体管T175和放大器176，其中电压符号已经交换，晶体管的沟道的N和P类型已经交换，端子130和132已经交换。
因此，该操作类似于图1所描述的操作。晶体管T360通过连接到节点150并耦合到电流镜374的导体353使电流I3流向节点150。放大器376和晶体管T375将端子377的电位调节到节点150的电位的值。由晶体管T372形成的电流镜374的支路消耗由施加电位VCC的端子130提供的电流I5，该电流I5是电流I3的镜像。
装置300还包括运算放大器378。运算放大器378接收节点150的电位与恒定值VCST之间的电位差。更具体地，运算放大器378具有耦合、优选地连接到节点150的非反相输入(+)和接收具有恒定值VCST的电位的反相输入(-)。运算放大器378的输出耦合，优选地连接到晶体管T360和T372的栅极。因此，运算放大器378作用于电流镜374的晶体管T360和T372耦合在一起的栅极的电位。
在操作中，运算放大器378通过作用于电流I3将节点150的电位调节到恒定值VCST。
由于节点150的电位被调节到恒定值的事实，电流I4是恒定的。与图1的装置100相比，通过用简单的电阻元件替换电流源155，恒定电流I4已经更简单地获得，电流源155被设置为在电压在电流源两端变化时提供保持恒定的电流。
根据一个实施例，恒定值VCST是调节的电压VDD的恒定值VCST。在所示的示例中，放大器378的非反相输入耦合，优选地连接到施加电压VDD的节点134。在另一未示出的示例中，放大器378的非反相输入耦合或连接到具有与电压VDD相同值的电位的节点，例如电位VDD0，该节点例如是放大器122的非反相输入。
由于恒定值VCST(使得节点150上的电位被调节)等于电压VDD的值的事实，由电流镜346流过导体351的电流I1是由电子电路110消耗的电流I2的镜像。因此，电流I1是由端子132提供的电流I0'的镜像，电流I0'是电流I1'和I2的和。更具体地，电流I1'验证关系式I1'＝I0'/(K346+1)，其中K346是电流I2和I1'之间的比值。换句话说，电流I1验证关系I1'＝I0'/K'，其中K'＝K346+1。值K'可以在50到200的范围内，例如等于101。
因此，作为电流I0'的镜像的电流I1'已经流过连接到节点150的导体351，而不使用诸如图1的装置100的晶体管T123、T125和T127的组件。因此，与诸如图1的装置100的设备相比，装置300的形成更简单，并且包括更少的组件。
晶体管T360和T372被设置为使得电流I5和I3具有等于常数K346值的比值。换句话说，电流I5和I3之间的比值与电流I2和I1'之间的比值相同。因此，由端子130提供的电流I6，其为电流I3和电流I5之和，与电流I3具有比值K，该比值K是电流I1'和电流I0'的比值1/K的倒数。因此，无论电子电路110消耗的电流I2的变化如何，由电流130提供的电流I0和I6的和I0'+I6保持恒定，等于K*I4。因此，保护电路110免受上述攻击。
根据第二方面的实施例不限于以上描述的特定示例。在装置300中，组件370可以被配置为控制晶体管T360以将节点150的电位调节到恒定值VCST的任何电路所取代；并且消耗电流I5，该电流I5是流过晶体管T360的电流I3的镜像，即流动电流I5，它是电流I3的镜像，从端子130和132中的一个到端子130和132中的另一个。
优选地，电路更换组件370包括形成具有晶体管T360的电流镜的晶体管，晶体管T360形成电流镜的支路。电流镜的另一支路消耗电流I5。在另一支路中，漏极端子的电位被调节到恒定值VCST，从而电流镜的两个漏极端子具有相同的电位。因此，在变体中，放大器376的反相输入不连接或耦合到节点150，而是连接或耦合到具有等于或调节到恒定值VCST的电位的另一节点，例如用于提供电压VDD的节点134和放大器122的反相输入。
此外，组件320可以被任何如下配置的电路所取代，即被配置为控制晶体管T345使电流I1'流过晶体管T345，当晶体管T345两端的电压具有恒定值VCST时，电流I1'是电流I2的镜像。优选地，这样的电路更换组件320包括与晶体管T345形成电流镜的晶体管，晶体管T345形成电流镜的支路。在电流镜的另一支路中，漏极端子的电位被调节到恒定值VCST，从而电流镜的两个漏极端子具有相同的电位。
特别地，可以提供将节点150耦合到施加参考电位GND的端子130的晶体管T345，而不是将节点150耦合到施加电位VCC的端子132的晶体管T145(图1)。以与晶体管T345相同的方式，晶体管T145使电流流过连接到节点150的导体。因此，一个实施例包括与图1的装置100的元件相同的元件，不同之处在于放大器178(图1)在其反相输入接收恒定值VCST；与晶体管T127和T125串联地提供能够将晶体管T127的漏极端子128的电压调节到恒定值VCST的元件；并且优选地，电流源155由电阻元件形成，这使得能够简化电流源155。
因此，组件320和晶体管T145可以被配置为当节点150的电位具有恒定值VCST时使电流流过连接到节点150的给定导体的任何电路所取代。
此外，电阻元件355可以替换为任何电流源，当电流源两端的电压具有恒定值VCST时，能够获得恒定电流I4。特别地，电阻元件355不需要受益于上述不使用诸如晶体管T123、T125和T127的组件的优点(图1)。
图4示意性地示出用于为结合第一方面和第二方面的电子装置110供电的装置400的实施例。电路110是上面结合图1描述的类型。装置400和电路110优选地包括在电子芯片内。
在所示的示例中，装置400包括与图3的装置300的那些相同或类似的元件，以相同或类似的方式布置。这些元件及其布局将在下文中不再详细描述。只突出了差异。
装置400与图3的装置300的不同之处在于，在装置400中，装置300的组件370被组件470取代。与装置300的组件370类似，组件470具有通过作用于电流I3来控制晶体管T360以调节节点150的电位的功能，以及消耗作为电流I3的镜像的电流I5的功能。装置400因此保护电路110免受攻击。
装置400的组件470与图3的装置300的组件370不同之处在于，组件370包括与晶体管T372电串联的晶体管T410；图3的组件的运算放大器378被运算放大器478所取代。运算放大器478接收恒定值VCST和节点150的电位之间的差，并控制晶体管T410；并且位于晶体管T375侧的晶体管T410的导电端子412被耦合，优选地被连接到电流镜374的晶体管T372和T360的栅极。
在所示的示例中，晶体管T410是N沟道MOS型。在该示例中，晶体管T410的源极耦合，优选地连接到施加参考电位GND的端子132。在该示例中，放大器478具有耦合(优选地连接)到节点134或施加等于或调节到恒定值的电位的节点的非反相输入(+)；耦合(优选地连接)到节点150的反相输入(-)；以及耦合(优选地连接)到晶体管T410的栅极的输出。换言之，晶体管T410将晶体管T372和T360的栅极耦合到施加固定电位GND的节点132。
在操作中，放大器478作用于晶体管T410的栅极电位。这导致对晶体管T360中的电流I3的作用，以将节点150的电位调节到恒定值VCST。因此控制晶体管T360以通过作用于电流I3来调节节点150的电位。
与图3的装置300相比，在装置400中，放大器478的输出因此经由晶体管T410控制晶体管T372的栅极。晶体管T410比晶体管T372小。以与图2的装置200相同的方式，放大器478对晶体管T372的控制比图3的装置300的放大器378对晶体管T372的控制更快。
以与图2的装置200相同的方式，在装置400中，与图3的装置300相比，由于晶体管T372的控制更快的事实，以及由于晶体管T410与晶体管T372串联的事实，装置400消耗的电流I5更快地跟随电路110消耗的电流I2的变化。与图3的装置300相比，这提供了对攻击的保护的改进和/或提供给电子电路的电流I2的更快变化和/或提供给电路的电压VDD的剩余变化的减少。
已经描述了各种实施例和变型。本领域技术人员将理解，可以组合这些实施例的某些特征，并且本领域技术人员将容易发现其他变体。具体地，尽管上文已经描述了正电压VCC和VDD，但本领域技术人员有能力使上述实施例适应负电压VCC和/或VDD，例如，通过交换晶体管的N和P沟道导电类型，通过交换运算放大器的反相和非反相输入，以及通过反相电流的方向。
此外，描述了晶体管由运算放大器控制的实施例。根据放大器的电源电压以及放大器和晶体管的特性，本领域技术人员有能力实现交换一个或多个晶体管的N和P沟道导电类型、交换有关放大器的反相和非反相输入的实施例。
最后，基于上面给出的功能指示，所描述的实施例和变型的实际实现在本领域技术人员的能力范围内。

Claims (20)

1.一种用于为电子电路供电的装置，所述装置被配置为：
使第一电流流过连接到节点的第一导体，所述第一电流是由所述电子电路消耗的第二电流的镜像；
使第三电流流过连接到所述节点的第二导体，电流镜的第一支路传导所述第三电流；
使第四恒定电流流过连接到所述节点的第三导体；
消耗第五电流，所述第五电流是所述第三电流的镜像；以及
通过作用于与所述电流镜的第二支路电串联的晶体管的栅极电位，来调节所述节点的电位。
2.根据权利要求1所述的装置，其中所述晶体管将施加固定电位的节点耦合到所述电流镜的晶体管的耦合在一起的栅极。
3.根据权利要求1所述的装置，其中所述晶体管小于所述电流镜的所述第二支路的第二晶体管。
4.根据权利要求1所述的装置，其中所述节点的所述电位被调节到恒定值。
5.根据权利要求4所述的装置，其中电阻元件传导所述第四恒定电流。
6.根据权利要求4所述的装置，其中所述恒定值是用于为所述电子电路供电的调节电位的值。
7.根据权利要求1所述的装置，其中：
另一电流镜的第一支路传导所述第一电流；以及
所述节点的所述电位被调节到所述另一电流镜的第二支路的端子的电位值。
8.根据权利要求7所述的装置，其中运算放大器接收所述节点和所述另一电流镜的所述第二支路的所述端子之间的电位差，并且作用于所述晶体管的所述栅极电位。
9.根据权利要求7所述的装置，其中所述另一电流镜的所述第二支路与所述电子电路电串联在以参考电位为基准施加电源电压的端子和施加所述参考电位的端子之间。
10.根据权利要求9所述的装置，其中所述第五电流由施加所述电源电压的所述端子提供。
11.根据权利要求8所述的装置，其中所述电流镜的所述第二支路的端子具有调节到所述节点的所述电位的电位。
12.根据权利要求11所述的装置，其中：
附加晶体管与所述电流镜的所述第二支路串联；以及
所述附加晶体管由第二运算放大器的输出控制，所述第二运算放大器接收所述节点的所述电位与所述电流镜的所述第二支路的所述端子的所述电位之间的差。
13.根据权利要求1所述的装置，其中所述第五电流和所述第三电流的值之间的比值等于所述第二电流的值和所述第一电流的值之间的另一比值，或者等于所述另一比值与1之和。
14.一种向电子电路供电的方法，所述方法包括：
使第一电流流过连接到节点的第一导体，所述第一电流是由所述电子电路消耗的第二电流的镜像；
使第三电流流过连接到所述节点的第二导体，电流镜的第一支路传导所述第三电流；
使第四恒定电流流过连接到所述节点的第三导体；
消耗第五电流，所述第五电流是所述第三电流的镜像；以及
通过作用于与所述电流镜的第二支路电串联的晶体管的栅极电位，来调节所述节点的电位。
15.根据权利要求14所述的方法，还包括：将所述节点的所述电位调节到恒定值。
16.根据权利要求15所述的方法，还包括：通过电阻元件传导所述第四恒定电流。
17.根据权利要求14所述的方法，还包括：
通过另一电流镜的第一支路传导所述第一电流；以及
将所述节点的所述电位调节为所述另一电流镜的第二支路的端子的电位值。
18.根据权利要求17所述的方法，还包括：
由运算放大器接收所述节点与所述另一电流镜的所述第二支路的所述端子之间的电位差；以及
由所述运算放大器作用于所述晶体管的所述栅极电位。
19.根据权利要求14所述的方法，其中所述第五电流和所述第三电流的值之间的比值等于所述第二电流的值和所述第一电流的值之间的另一比值，或者等于所述另一比值与1之和。
20.一种电子芯片，包括：
电子电路；以及
装置，被配置为向所述电子电路供电，并且被配置为：
使第一电流流过连接到节点的第一导体，所述第一电流是由所述电子电路消耗的第二电流的镜像；
使第三电流流过连接到所述节点的第二导体，电流镜的第一支路传导所述第三电流；
使第四恒定电流流过连接到所述节点的第三导体；
消耗第五电流，所述第五电流是所述第三电流的镜像；以及
通过作用于与所述电流镜的第二支路电串联的晶体管的栅极电位，来调节所述节点的电位。
CN202110975416.5A 2020-08-25 2021-08-24 用于电子电路供电的装置和方法 Pending CN114123744A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR2008675A FR3113777A1 (fr) 2020-08-25 2020-08-25 Alimentation de circuit électronique
FR2008675 2020-08-25
US17/399,674 2021-08-11
US17/399,674 US11698651B2 (en) 2020-08-25 2021-08-11 Device and method for electronic circuit power

Publications (1)

Publication Number Publication Date
CN114123744A true CN114123744A (zh) 2022-03-01

Family

ID=74205922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110975416.5A Pending CN114123744A (zh) 2020-08-25 2021-08-24 用于电子电路供电的装置和方法

Country Status (4)

Country Link
US (1) US11698651B2 (zh)
EP (1) EP3961345A1 (zh)
CN (1) CN114123744A (zh)
FR (1) FR3113777A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3104751B1 (fr) 2019-12-12 2021-11-26 St Microelectronics Rousset Procédé de lissage d’un courant consommé par un circuit intégré et dispositif correspondant
FR3113776A1 (fr) 2020-08-25 2022-03-04 Stmicroelectronics (Rousset) Sas Alimentation de circuit électronique
FR3113777A1 (fr) 2020-08-25 2022-03-04 Stmicroelectronics (Rousset) Sas Alimentation de circuit électronique

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004063827A1 (en) * 2003-01-08 2004-07-29 Agency For Science, Technology And Research Apparatus and method for making a constant current source
CN103795362A (zh) * 2012-10-26 2014-05-14 Em微电子-马林有限公司 具有双斜率的放大器自动增益控制电子电路
CN204180046U (zh) * 2014-06-30 2015-02-25 意法半导体研发(深圳)有限公司 电子电路及驱动电路
CN104820456A (zh) * 2014-01-31 2015-08-05 美国亚德诺半导体公司 电流源校准跟踪温度和偏置电流
CN205847214U (zh) * 2016-02-16 2016-12-28 世意法（北京）半导体研发有限责任公司 用于开关功率晶体管的电子电路和电子设备

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937469A (en) * 1988-08-30 1990-06-26 International Business Machines Corporation Switched current mode driver in CMOS with short circuit protection
FR2638869B1 (fr) 1988-11-10 1990-12-21 Sgs Thomson Microelectronics Dispositif de securite contre la detection non autorisee de donnees protegees
DE59108331D1 (de) * 1991-07-17 1996-12-12 Siemens Ag Integrierbarer Stromspiegel
WO1999066452A1 (de) 1998-06-12 1999-12-23 Kreft Hans Diedrich Chipkarte mit elektronischer sicherheitsschaltung
US6107868A (en) 1998-08-11 2000-08-22 Analog Devices, Inc. Temperature, supply and process-insensitive CMOS reference structures
FR2793904B1 (fr) 1999-05-21 2001-07-27 St Microelectronics Sa Procede et dispositif de gestion d'un circuit electronique
GB0221240D0 (en) 2002-09-13 2002-10-23 Koninkl Philips Electronics Nv Current source for cryptographic processor
FR2844896A1 (fr) 2002-09-19 2004-03-26 St Microelectronics Sa Alimentation d'un circuit de traitement asynchrone de donnees
FR2857804B1 (fr) 2003-07-17 2006-05-26 Atmel Corp Procede et appareil pour lisser la consommation de courant d ans un circuit integre
US6963188B2 (en) 2004-04-06 2005-11-08 Atmel Corporation On-chip power supply interface with load-independent current demand
KR100596978B1 (ko) 2004-11-15 2006-07-05 삼성전자주식회사 온도-비례 전류 제공회로, 온도-반비례 전류 제공회로 및이를 이용한 기준전류 제공회로
TWI259940B (en) * 2004-12-09 2006-08-11 Novatek Microelectronics Corp Voltage-controlled current source apparatus
DE102006020561B3 (de) * 2006-05-03 2007-11-29 Infineon Technologies Ag Spannungsversorgungsschaltung und Verfahren zum Versorgen einer Schaltung mit einer Versorgungsspannung
US7808842B1 (en) 2007-09-25 2010-10-05 Cypress Semiconductor Corporation System to adjust a reference current
US8786359B2 (en) * 2007-12-12 2014-07-22 Sandisk Technologies Inc. Current mirror device and method
JP4837111B2 (ja) 2009-03-02 2011-12-14 株式会社半導体理工学研究センター 基準電流源回路
JP5547429B2 (ja) 2009-06-19 2014-07-16 ルネサスエレクトロニクス株式会社 半導体装置
US8635467B2 (en) * 2011-10-27 2014-01-21 Certicom Corp. Integrated circuit with logic circuitry and multiple concealing circuits
US8334705B1 (en) 2011-10-27 2012-12-18 Certicom Corp. Analog circuitry to conceal activity of logic circuitry
FR3000815B1 (fr) * 2013-01-07 2019-10-11 Stmicroelectronics (Rousset) Sas Regulateur d'alimentation d'un circuit integre
FR3007857B1 (fr) * 2013-06-26 2018-11-16 Stmicroelectronics (Rousset) Sas Regulateur pour circuit integre
US10152944B2 (en) 2014-12-24 2018-12-11 Stmicroelectronics S.R.L. Method for radiometric compensated display, corresponding system, apparatus and computer program product
FR3042066B1 (fr) 2015-10-01 2017-10-27 Stmicroelectronics Rousset Procede de lissage d'un courant consomme par un circuit integre et dispositif correspondant
EP3273320B1 (en) * 2016-07-19 2019-09-18 NXP USA, Inc. Tunable voltage regulator circuit
FR3104751B1 (fr) 2019-12-12 2021-11-26 St Microelectronics Rousset Procédé de lissage d’un courant consommé par un circuit intégré et dispositif correspondant
US11507704B2 (en) * 2020-04-23 2022-11-22 Nvidia Corp. Current flattening circuit for protection against power side channel attacks
FR3113777A1 (fr) 2020-08-25 2022-03-04 Stmicroelectronics (Rousset) Sas Alimentation de circuit électronique
FR3113776A1 (fr) * 2020-08-25 2022-03-04 Stmicroelectronics (Rousset) Sas Alimentation de circuit électronique

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004063827A1 (en) * 2003-01-08 2004-07-29 Agency For Science, Technology And Research Apparatus and method for making a constant current source
CN103795362A (zh) * 2012-10-26 2014-05-14 Em微电子-马林有限公司 具有双斜率的放大器自动增益控制电子电路
CN104820456A (zh) * 2014-01-31 2015-08-05 美国亚德诺半导体公司 电流源校准跟踪温度和偏置电流
CN204180046U (zh) * 2014-06-30 2015-02-25 意法半导体研发(深圳)有限公司 电子电路及驱动电路
CN205847214U (zh) * 2016-02-16 2016-12-28 世意法（北京）半导体研发有限责任公司 用于开关功率晶体管的电子电路和电子设备

Also Published As

Publication number Publication date
US11698651B2 (en) 2023-07-11
EP3961345A1 (fr) 2022-03-02
US20220066488A1 (en) 2022-03-03
FR3113777A1 (fr) 2022-03-04

Similar Documents

Publication Publication Date Title
CN114123744A (zh) 用于电子电路供电的装置和方法
US11829178B2 (en) Device and method for protecting confidential data in an electronic circuit powered by a power supply
US7265616B2 (en) Charge amplifier
US20050180076A1 (en) Electrostatic discharge protection circuit
US7358708B2 (en) Linear voltage regulator
US7245155B2 (en) Data output circuit with improved overvoltage/surge protection
CN214174948U (zh) 电子设备
CN107251429B (zh) 用于大电阻的亚阈值金属氧化物半导体
KR0141157B1 (ko) 기준전압발생회로
EP2824835B1 (en) Impedance component having low sensitivity to power supply variations
JP2004194124A (ja) ヒステリシスコンパレータ回路
US7385415B2 (en) Semiconductor integrated circuit
US11249501B2 (en) Voltage regulator
JP2007036151A (ja) 抵抗分圧回路を備えた半導体装置
US7042205B2 (en) Reference voltage generator with supply voltage and temperature immunity
CN114089804B (zh) 用于电子电路供电的设备和方法
KR101257459B1 (ko) 온도 보상 회로 및 이를 구비한 장치
US20070126476A1 (en) Semiconductor integrated circuit
CN220271785U (zh) 电子设备
CN110364522B (zh) 能保护低电压元件的电路架构
US20100327919A1 (en) Differential amplifier circuit
US10673427B2 (en) Circuit capable of protecting low-voltage devices
US20100060249A1 (en) Current-restriction circuit and driving method therefor
JPH11312930A (ja) 差動増幅器
US7595662B2 (en) Transmission/reception apparatus for differential signals

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination