CN114122209A - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN114122209A
CN114122209A CN202110987052.2A CN202110987052A CN114122209A CN 114122209 A CN114122209 A CN 114122209A CN 202110987052 A CN202110987052 A CN 202110987052A CN 114122209 A CN114122209 A CN 114122209A
Authority
CN
China
Prior art keywords
substrate
semiconductor
laser
acute angle
vertical direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110987052.2A
Other languages
English (en)
Inventor
林子翔
陈之皓
吴玮哲
陈英杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of CN114122209A publication Critical patent/CN114122209A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)

Abstract

本发明公开一种半导体元件及其制造方法，其中该半导体元件包含：基板，包含上表面及第一侧面至第四侧面，其中上表面包含第一边连接第一侧面及第二边连接第二侧面；第一激光切痕，位于第一侧面及第二侧面；以及半导体叠层位于基板的上表面上，其中半导体叠层包含下表面，下表面包含第五边邻近第一边以及第六边相对第五边且邻近第二边；其中，第一边与第五边的距离为S1μm，第二边与第六边的距离为S2μm；自第三侧面观之，第一侧面与垂直方向形成第一锐角，其角度为θ1，第二侧面与垂直方向形成第二锐角，其角度为θ2，第一激光切痕于垂直方向上与上表面的距离为D1μm，且满足D1≤0.2×(S1+S2)/tanθa，其中θa＝(θ1+θ2)/2。

Description

半导体元件及其制造方法
技术领域
本发明涉及一种半导体元件及其制造方法，特别是涉及一种具有激光切割基板的半导体元件及其制造方法。
背景技术
随着科技的发展，III-V族半导体材料已可被制造成各种半导体元件，并广泛应用于照明、医疗、显示、通讯、感测、电源系统等领域。本发明即在提出一新颖的半导体元件及其制造方法以改善元件的良率。
发明内容
一种半导体元件，包括：一基板，包含一上表面、一第一侧面、一第二侧面相对第一侧面、一第三侧面连接第一侧面及第二侧面、以及一第四侧面相对第三侧面，其中，上表面包含一第一边连接第一侧面、一第二边相对第一边并且连接第二侧面、一第三边连接第三侧面以及一第四边相对第三边并且连接第四侧面；一水平方向平行上表面以及一垂直方向垂直上表面；一第一激光切痕，位于第一侧面及第二侧面；以及一半导体叠层，位于基板的上表面上，其中，半导体叠层包含一下表面连接基板的上表面，下表面包含一第五边邻近第一边以及一第六边相对第五边且邻近第二边；其中，第一边与第五边于水平方向的距离为S1μm，第二边与第六边于水平方向的距离为S2μm；其中，自第三侧面观之，第一侧面与垂直方向形成一第一锐角，其角度为θ1，第二侧面与垂直方向形成一第二锐角，其角度为θ2，第一激光切痕于垂直方向上与上表面的距离为D1μm，且满足D1≤0.2×(S1+S2)/tanθa，其中，θa＝(θ1+θ2)/2。
附图说明
图1A～图1D为本发明的半导体元件的一实施例，其中，图1A为半导体元件的上视示意图；图1B为半导体元件的第一侧面视图；图1C为半导体元件的第二侧面视图；图1D为半导体元件的第三侧面视图；
图2A～图2H为本发明的半导体元件的制造方法的示意图；
图3为本发明的半导体叠层的一实施例的示意图。
符号说明
100：基板
11、11’：切割道
100s、1000s：上表面
100s1：第一边
100s2：第二边
100s3：第三边
100s4：第四边
100a：第一侧面
100b：第二侧面
100c：第三侧面
100d：第四侧面
102：半导体叠层
102a：第一半导体层
102b：主动(有源)层
102c：第二半导体层
102s1：第五边
102s2：第六边
103：第一电极
104：第二电极
111：第一激光切痕
112：第二激光切痕
113：第三激光切痕
1000：基板晶片
2000：半导体薄膜
H：水平方向
N：垂直方向
θ1：第一锐角
θ2：第二锐角
θ3：第三锐角
θ4：第四锐角
S1、S2：距离
D1、D2、D3：深度
具体实施方式
图1A～图1D显示符合本发明的半导体元件的一实施例，其中，图1A显示半导体元件10的上视示意图；图1B为半导体元件10的第一侧面视图；
图1C为半导体元件10的第二侧面视图；图1D为半导体元件10的第三侧面视图。如图1A～图1D所示，半导体元件10包括基板100、半导体叠层102、第一电极103、第二电极104、第一激光切痕111、以及第二激光切痕112。具体地，基板100包含上表面100s、第一侧面100a、第二侧面100b相对第一侧面100a、第三侧面100c连接第一侧面100a及第二侧面100b、以及第四侧面100d相对第三侧面100c且连接第一侧面100a及第二侧面100b。上表面100s还包含第一边100s1连接第一侧面100a、第二边100s2相对第一边100s1且连接第二侧面100b、第三边100s3连接第三侧面100c、以及第四边100s4相对第三边100s3且连接第四侧面100d。基板100的材料例如为蓝宝石。水平方向H平行上表面100s以及垂直方向N垂直上表面100s。第一激光切痕111位于第一侧面100a及第二侧面100b，其中，第一激光切痕111例如包含多个点状切痕沿着水平方向H排列，在实施例中，所述的多个点状切痕彼此隔开不相连，每一点状切痕为自第一侧面100a或第二侧面100b的表面向内凹陷而呈一凹口。半导体叠层102位于基板100的上表面100s上，如图1A所示，半导体叠层102的面积小于基板100的上表面100s面积，使得部分基板100的上表面100s未被半导体叠层102覆盖，其中，未被半导体叠层102覆盖的基板100的上表面100s是作为管芯切割的切割道11以避免于切割制作工艺中损坏半导体叠层102，其中，自半导体元件10的上视观之，切割道11环绕半导体叠层102。于一实施例，基板100的上视形状为一矩形具有长边及短边，其中，所述的长边的边长大于所述的短边的边长，例如第一边100s1及第二边100s2为所述的长边，第三边100s3及第四边100s4为所述的短边，第一边100s1及第二边100s2的边长为X2μm，第三边100s3及第四边100s4的边长为X1μm，其中X2>X1。在一实施例中，50≤X1≤200以及75≤X2≤300。如图1B所示，自第三侧面100c观之，第一侧面100a与垂直方向N形成第一锐角，第二侧面100b与垂直方向N形成第二锐角，第一锐角的角度为θ1，第二锐角的角度为θ2。于一实施例中，第一边100s1及第二边100s2大致垂直一蓝宝石晶面方向，例如垂直于蓝宝石m轴(m-axis)，第一锐角及第二锐角大约相同或差异小于2度，因此第一锐角及第二锐角可概括性地表示为二者的平均角度θa，即θa＝(θ1+θ2)/2。在一实施例中，2°≤θa≤13°。在另一实施例中，第一边100s1及第二边100s2大致垂直于蓝宝石a轴(a-axis)。如图1A所示，半导体叠层102包含下表面连接基板100的上表面100s，半导体叠层102的下表面包含一第五边102s1邻近基板100的第一边100s1以及第六边102s2相对第五边102s1且邻近基板100的第二边100s2。在一实施例中，如图1B所示，在平行上表面100s的水平方向H上，基板100的第一边100s1与半导体叠层102的第五边102s1的距离为S1μm，基板100的第二边100s2与半导体叠层102的第六边102s2的距离为S2μm，其中，S1>S2，并且满足以下关系式：
第一侧面100a上的第一激光切痕111于水平方向上与半导体叠层102的距离为(S1-D1×tanθa)；
第二侧面100b上的第一激光切痕111于水平方向上与半导体叠层102的距离为(S2+D1×tanθa)；
并且(S1-D1×tanθa)＝(S2+D1×tanθa)，可得
(S1-S2)＝2×D1×tanθa.................................(a)式
S1及S2的差异反映基板于激光切割时的变异性，且为避免切割时损坏半导体叠层102而影响半导体元件10的良率，S1及S2符合：
0≤(S1-S2)/(S1+S2)≤0.4..............................(b)式
将(a)式代入(b)式可得：D1≤0.2×(S1+S2)/tanθa..........(c)式
在一实施例中，(S1-S2)≤7μm。
在一实施例中，如图1C所示，自第一侧面100a观之，第三侧面100c与垂直方向N形成第三锐角，第四侧面100d与垂直方向N形成第四锐角，第三锐角的角度为θ3，第四锐角的角度为θ4。其中，第三边100s3及第四边100s4垂直一蓝宝石晶面方向，例如为垂直于蓝宝石a轴(a-axis)。第三锐角及第四锐角大约相同或差异小于1度，因此第三锐角及第四锐角可概括性地表示为二者的平均角度θb，即θb＝(θ3+θ4)/2，并且θb<θa。在一实施例中，0≤θb≤2°。在另一实施例中，第三边100s3及第四边100s4垂直于蓝宝石m轴(m-axis)。半导体元件10还包含第二激光切痕112位于第三侧面100c及第四侧面100d，其中，第二激光切痕112于垂直方向N上与基板100的上表面100s的距离为D2μm，其中，D2≠D1，在实施例中，D2>D1，例如D2≥2×D1，或在一实施例中，10≤D1≤60。在一实施例中，基板100的厚度为50μm至200μm。第一电极103及第二电极104位于半导体叠层102上并与之电连接，其中，第一电极103及第二电极104用以电连接至其他元件或外部电源。
图2A～图2H显示符合本发明的半导体元件的制造方法。其中，图2A至图2D显示制造方法中的侧面视图，图2E至图2H显示制造方法中的上视图及其对应的剖面侧视图。所述的制造方法包括以下步骤：
提供基板晶片：提供一基板晶片1000，其中，基板晶片1000包含上表面1000s，水平方向H平行所述的上表面1000s以及垂直方向N垂直所述的上表面1000s，如图2A所示；
成长半导体薄膜：外延成长半导体薄膜2000于基板晶片1000的上表面1000s上，如图2B所示；
形成切割道：移除部分的半导体薄膜2000以形成多个彼此分离的半导体叠层102并露出基板晶片1000的部分表面，露出的基板晶片1000的区域是作为后续切割基板晶片1000的切割道11’，如图2C所示；
形成电极：形成第一电极103及第二电极104于半导体叠层102上，所形成的结构的上视图如图2E所示，图2D为图2E中沿线段LL’的剖面侧视图。其中，每一个半导体叠层102的上视形状为一矩形且各具有一对长边及一对短边；
实行第一切割步骤：如图2F所示，以隐藏式激光切割(Stealth Laser Dicing；SLD)方式沿着平行半导体叠层102的长边的延伸方向的多切割线12切割露出的基板晶片1000，其中，所述的第一切割步骤包含照射一激光聚焦于基板晶片1000的预定深度D1μm，使基板晶片1000内部于激光聚焦处产生物理及/或化学变化而形成第一激光切痕111，在实施例中，激光可以从基板晶片1000的上表面1000s或下表面射入聚焦于基板晶片1000内部。在实施例中，第一激光切痕111例如包含多个彼此分离的点状切痕并沿着切割线12呈一线型排列，其中，第一激光切痕111于垂直方向N上距上表面1000s的距离为D1μm。其中图2F的下方图沿线段AA’的剖面侧视图，即，沿线段AA’的剖面由侧视观之。图2F的右方图是沿线段BB’的剖面侧视图；
实行第二切割步骤：如图2G所示，以隐藏式激光切割(Stealth Laser Dicing；SLD)方式沿着平行半导体叠层102的短边的延伸方向的多条切割线13切割露出的基板晶片1000，其中，所述的第二切割步骤包含照射一激光聚焦于基板晶片1000的预定深度D2μm，使基板晶片1000内部于激光聚焦处产生物理及/或化学变化而形成第二激光切痕112，在实施例中，第二激光切痕112例如包含多个彼此分离的点状切痕沿着切割线13呈一线型排列，其中，第二激光切痕112于垂直方向N上距上表面1000s的距离为D2μm，在实施例中，D2>D1。其中图2G的下方图是沿线段CC’的剖面侧视图，图2G的右方图是沿线段DD’的剖面侧视图；
实行分离步骤：通过形成于基板晶片1000内的激光切痕111及112使基板晶片1000沿着切割线12、13分离成多个如图1A～图1D所示的半导体元件10，其中，基板晶片1000沿着激光切痕111自其上下方向裂开分离形成半导体元件10的第一侧面100a及第二侧面100b，且基板晶片1000沿着激光切痕112裂开分离形成半导体元件10的第三侧面100c及第四侧面100d，因此，第一锐角及第二锐角的角度大小决定于第一切痕111、第一侧面100a、及第二侧面100b的晶格面特性，相同地，第三锐角及第四锐角的角度大小决定于第二切痕112、第三侧面100c、及第四侧面100d的晶格面特性。
在所述的制造方法中，步骤一的第一切割步骤的预定深度D1是依据实验经验寻找出最佳的参数组合及范围使得所形成的半导体元件10符合D1<0.2×(S1+S2)/tanθa。
在所述的制造方法中，可在步骤六之后以及步骤七之前选择性实施第三切割步骤。如图2H所示，以隐藏式激光切割(Stealth Laser Dicing；SLD)方式沿着平行半导体叠层102的长边的延伸方向的多条切割线12切割露出的基板晶片1000，其中，所述的第三切割步骤包含照射一激光聚焦于基板晶片1000的预定深度D3μm，使基板晶片1000内部于激光聚焦处产生物理及/或化学变化而形成第三激光切痕113，在实施例中，第三激光切痕113例如包含多个彼此分离的点状切痕沿着切割线12呈一线型排列且与第一激光切痕111平行，其中，第三激光切痕113于垂直方向N上距上表面1000s的距离为D3μm，在实施例中，D3>D1及D3>D2。其中，图2H的下方图是沿线段EE’的剖面侧视图，图2H的右方图是沿线段FF’的剖面侧视图。因此，在步骤七实行分离步骤中，基板晶片1000沿着激光切痕111及113自其上下方向裂开分离形成半导体元件10的第一侧面100a及第二侧面100b，使半导体元件10的第一侧面100a及第二侧面100b具有激光切痕111及113。
在一实施例中，前述的第三切割步骤可选择性地实施于基板晶片1000较易产生斜裂的晶面，例如蓝宝石m面。通过第三激光切痕113，以避免切割道11’中基板晶片的裂面延伸至位于半导体叠层102正下方而损伤半导体叠层102。
在另一实施中，在第三切割步骤中实施隐藏式激光切割时，并非沿着多条切割线12切割露出的基板晶片1000。而是沿着位于切割道11’中，另一与切割线12于水平方向H上平行且保持一间距的切割线(图未示)来切割露出的基板晶片1000。通过设定此切割线与切割线12的间距，在基板晶片1000沿着激光切痕111及113裂开分离形成半导体元件10后，在第一侧面100a(及第二侧面100b)上的第一激光切痕111与第三激光切痕113之间的面为蓝宝石r面(r-plane)或大致平行于蓝宝石r面。
在另一实施例中，在实施第三切割步骤后，可选择性实施第四切割步骤(图未示)。以隐藏式激光切割方式沿着平行半导体叠层102的短边的延伸方向的多条切割线13切割露出的基板晶片1000，其中，所述的第四切割步骤包含照射一激光聚焦于基板晶片1000的预定深度D4μm，使基板晶片1000内部于激光聚焦处产生物理及/或化学变化而形成第四激光切痕在实施例中，第四激光切痕例如包含多个彼此分离的点状切痕沿着切割线13呈一线型排列且与第二激光切痕112平行，其中，第四激光切痕于垂直方向N上距上表面1000s的距离为D4μm，在实施例中，D4>D3及D4>D2。
在另一实施例中，第一切割步骤及第三切割步骤使用不同的激光参数，及/或第二切割步骤及第四切割步骤可以使用不同的激光参数。为了避免激光的过多能量损伤到半导体叠层，当激光聚焦于基板晶片1000的一预定深度，且此深度距离半导体叠层较近时，可以使用频率较低及/或能量较低的激光。例如第一切割步骤所使用的激光能量小于第三切割步骤所使用的激光能量，及/或第二切割步骤所使用的激光能量小于第四切割步骤所使用的激光能量。
在另一实施例中，实施在半导体叠层102的不同延伸方向上的切割步骤可以使用不同的激光参数。例如第一切割步骤所使用的激光参数不同于第二切割步骤所使用的激光参数。例如在基板晶片较易斜裂的晶面，例如蓝宝石m面，所使用的激光能量较高或频率较高。
在另一实施例中，第一切割步骤实施在平行半导体叠层102的短边的延伸方向上，第二切割步骤实施在平行半导体叠层102的长边的延伸方向上。以此类推。
在上述的各实施例中，如图3所示，半导体叠层102例如为一发光叠层，包含第一半导体层102a位于基板100上、主动层(active region)102b位于第一半导体层102a上、以及第二半导体层102c位于主动层102b上。其中，第一半导体层102a具有第一导电型并且第二半导体层102c具有第二导电型相反于第一导电型，第一导电型例如为n型使第一半导体层102a能提供电子至主动层102b，第二导电型例如为p型使第二半导体层102c能提供空穴至主动层102b，并且电子及空穴于主动层102b结合以发出特定波长的光线。第一电极103位于第一半导体层102a上并与之电连接；第二电极104位于第二半导体层102c上并与之电连接。
在上述的各实施例中，基板100为一外延基板用以通过例如有机金属化学气相沉积法(MOCVD)外延成长半导体叠层102。在一实施例，基板100的上表面100s具有多个彼此分开的凸起，用以改变光的行进路径以增加光摘出效率。在一实施例中，所述的凸起是直接图案化基板100的表面至一深度所形成，因此具有与基板100相同的组成材料。在另一实施例中，先于基板100的上表面形成一透光材料层后，再将透光材料层图案化以形成所述的凸起，其中，所述的凸起与基板100具有不同的组成材料。在一实施例中，所述的凸起仅形成于半导体叠层102与基板100之间，且不形成于基板100的切割道11上。或者，基板100可为一接合承载基板用，基板100与半导体叠层102之间还包含一接合层(bonding layer)(图未示)，原外延成长在外延基板上的半导体叠层102，可利用晶片接合(wafer bonding)技术将半导体叠层102通过接合层接合至基板100。其中接合层相对于半导体叠层102所发的光为透明，其材料可为绝缘材料与/或导电材料。绝缘材料包含聚亚酰胺(PI)、苯并环丁烯(BCB)、过氟环丁烷(PFCB)、氧化镁(MgO)、Su8、环氧树脂(Epoxy)、丙烯酸树脂(Acrylic Resin)、环烯烃聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚对苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚酰亚胺(Polyetherimide)、氟碳聚合物(Fluorocarbon Polymer)、玻璃(Glass)、氧化铝(Al2O3)、氧化硅(SiOx)、氧化钛(TiO2)、氮化硅(SiNx)或旋涂玻璃(SOG)。导电材料包含氧化铟锡(ITO)、氧化铟(InO)、氧化锡(SnO)、氧化镉锡(CTO)、氧化锑锡(ATO)、氧化铝锌(AZO)、氧化锌锡(ZTO)、氧化锌(ZnO)、氧化铟锌(IZO)、氧化钽(Ta2O5)、类钻碳薄膜(DLC)或氧化镓锌(GZO)等。在一实施例中，切割道暴露出接合层，在切割步骤中还包含先以一UV光激光切割接合层，再实施如前述实施例所述的隐藏式激光切割切割基板100。
半导体叠层102包含III-V族化合物半导体材料，例如AlInGaN系列或AlInGaP系列。其中，AlInGaN系列可表示为(Aly1In(1-y1))1-y2Gay2N，0≤y1≤1，0≤y2≤1。AlInGaP系列可表示为(Aly1In(1-y1))1-y2Gay2P，0≤y1≤1，0≤y2≤1。第一电极103及第二电极104包含单层或多层金属结构。第一电极103及第二电极104包含至少一材料选自于镍(Ni)、钛(Ti)、铂(Pt)、钯(Pd)、银(Ag)、金(Au)、铝(Al)及铜(Cu)所组成的群组。
上述实施例仅为例示性说明本申请案的原理及其功效，而非用于限制本申请案。任何本申请案所属技术领域中具有通常知识者均可在不违背本申请案的技术原理及精神的情况下，对上述实施例进行修改及变化。因此本申请案的权利保护范围如附上的权利要求所列。

Claims (10)

1.一种半导体元件，包括：
基板，包含上表面、第一侧面、第二侧面相对该第一侧面、第三侧面连接该第一侧面及该第二侧面、以及第四侧面相对该第三侧面，其中，该上表面包含第一边连接该第一侧面、第二边相对该第一边并且连接该第二侧面、第三边连接该第三侧面以及第四边相对该第三边并且连接该第四侧面；
一水平方向平行该上表面以及一垂直方向垂直该上表面；
第一激光切痕，位于该第一侧面；以及
半导体叠层，位于该基板的该上表面上，其中，该半导体叠层包含下表面连接该基板的该上表面，该下表面包含第五边邻近该第一边以及第六边相对该第五边且邻近该第二边；其中，该第一边与第五边于该水平方向的距离为S1μm，该第二边与该第六边于该水平方向的距离为S2μm；
其中，自该第三侧面观之，该第一侧面与该垂直方向形成第一锐角，该第二侧面与该垂直方向形成第二锐角，该第一锐角的角度为θ1，该第二锐角的角度为θ2，该第一激光切痕于该垂直方向上与该上表面的距离为D1μm，且满足D1≤0.2×(S1+S2)/tanθa，其中，θa＝(θ1+θ2)/2。
2.如权利要求1所述的半导体元件，其中，2°≤θa≤13°。
3.如权利要求1所述的半导体元件，其中，10≤D1≤60。
4.如权利要求1所述的半导体元件，其中S1>S2，且0≤(S1-S2)/(S1+S2)≤0.4。
5.如权利要求4所述的半导体元件，其中，(S1-S2)≤7μm。
6.如权利要求1所述的半导体元件，其中，自该第一侧面观之，该第三侧面与该垂直方向形成第三锐角，该第四侧面与该垂直方向形成第四锐角，其中，该第三锐角的角度为θ3，该第四锐角的角度为θ4，θb＝(θ3+θ4)/2，并且θb<θa以及0°≤θb≤2°。
7.如权利要求1所述的半导体元件，其中，该第一边及该第二边的边长为X2μm，该第三边及该第四边的边长为X1μm，其中X2>X1，以及50≤X1≤200，及/或该基板的厚度为50至200μm。
8.如权利要求1所述的半导体元件，还包含第二激光切痕，位于该第三侧面，其中，该第二激光切痕于该垂直方向上与该上表面的距离为D2μm，其中，D2≠D1。
9.如权利要求1所述的半导体元件，其中，该基板的材料为蓝宝石，该第一边及该第二边垂直蓝宝石m轴，及/或该第三边及该第四边垂直蓝宝石a轴。
10.如权利要求8所述的半导体元件，还包含第三激光切痕位于该第一侧面，其中，该第三激光切痕于该垂直方向上与该上表面的距离为D3μm，其中，D3>D2>D1。
CN202110987052.2A 2020-08-26 2021-08-26 半导体元件及其制造方法 Pending CN114122209A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109129098A TWI790470B (zh) 2020-08-26 2020-08-26 半導體元件及其製造方法
TW109129098 2020-08-26

Publications (1)

Publication Number Publication Date
CN114122209A true CN114122209A (zh) 2022-03-01

Family

ID=80358977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110987052.2A Pending CN114122209A (zh) 2020-08-26 2021-08-26 半导体元件及其制造方法

Country Status (3)

Country Link
US (1) US11948884B2 (zh)
CN (1) CN114122209A (zh)
TW (1) TWI790470B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129765A (ja) * 2009-12-18 2011-06-30 Showa Denko Kk 半導体発光素子の製造方法
JP5370262B2 (ja) * 2010-05-18 2013-12-18 豊田合成株式会社 半導体発光チップおよび基板の加工方法
KR101259483B1 (ko) * 2011-06-01 2013-05-06 서울옵토디바이스주식회사 반도체 발광 소자 및 그 제조 방법
US20140353705A1 (en) * 2012-03-23 2014-12-04 Sharp Kabushiki Kaisha Semiconductor light emitting element, method of manufacturing semiconductor light emitting element, semiconductor light emitting device and substrate
JP2016111119A (ja) * 2014-12-04 2016-06-20 株式会社ディスコ 光デバイスの加工方法
US10236413B2 (en) * 2015-04-20 2019-03-19 Epistar Corporation Light-emitting device and manufacturing method thereof
TWI697941B (zh) * 2016-04-20 2020-07-01 晶元光電股份有限公司 基板晶圓以及ⅲ族氮化物半導體元件之製造方法
CN111477647A (zh) * 2019-01-24 2020-07-31 晶元光电股份有限公司 发光元件及其制造方法

Also Published As

Publication number Publication date
TWI790470B (zh) 2023-01-21
US20220068792A1 (en) 2022-03-03
US11948884B2 (en) 2024-04-02
TW202209698A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US10749075B2 (en) Semiconductor light-emitting device
US10559717B2 (en) Light-emitting device and manufacturing method thereof
US9337394B2 (en) Semiconductor light-emitting device
TWI614914B (zh) 發光元件及其製造方法
US20120326118A1 (en) Semiconductor light emitting device and method for manufacturing the same
KR101658838B1 (ko) 발광 소자 및 그 제조방법
CN102714152A (zh) 功能元件及其制造方法
JP2016015467A (ja) 発光素子の製造方法
JP2013125961A (ja) 垂直発光ダイオードチップ及びその製造方法
EP2426741B1 (en) Method of fabricating a semiconductor light emitting device
US11894491B2 (en) Semiconductor light-emitting device
KR20090004450A (ko) Ｌｅｄ 칩의 제조 방법
CN105322057B (zh) 发光元件及其制造方法
US9159871B2 (en) Light-emitting device having a reflective structure and a metal mesa and the manufacturing method thereof
US20150162496A1 (en) Method for fabricating light-emitting diode device
CN114122209A (zh) 半导体元件及其制造方法
JPH10209506A (ja) 半導体発光素子の製法
KR20210086955A (ko) 발광소자 및 그 제조방법
US8803179B2 (en) Semiconductor light emitting device
CN113921670B (zh) 发光元件及其制备方法
TWI688114B (zh) 發光元件及其製造方法
KR20090103343A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR101305746B1 (ko) 반도체 발광소자
TW202230832A (zh) 發光元件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination