KR20090004450A - Ｌｅｄ 칩의 제조 방법 - Google Patents

Ｌｅｄ 칩의 제조 방법 Download PDF

Info

Publication number
KR20090004450A
KR20090004450A KR1020080034233A KR20080034233A KR20090004450A KR 20090004450 A KR20090004450 A KR 20090004450A KR 1020080034233 A KR1020080034233 A KR 1020080034233A KR 20080034233 A KR20080034233 A KR 20080034233A KR 20090004450 A KR20090004450 A KR 20090004450A
Authority
KR
South Korea
Prior art keywords
led chip
semiconductor layer
nitride
layer
buffer layer
Prior art date
Application number
KR1020080034233A
Other languages
English (en)
Inventor
유지 이마이
Original Assignee
우시오덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우시오덴키 가부시키가이샤 filed Critical 우시오덴키 가부시키가이샤
Publication of KR20090004450A publication Critical patent/KR20090004450A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

그 공정 상, 질화물계 반도체층의 형성에 이용되는 사파이어 기판을 용이하게 또한 효율적으로 제거할 수 있는 LED 칩의 제조 방법을 제공하는 것으로서, LED 칩의 제조 방법은, 질화물 반도체층을 가지는 LED 칩을 제조하기 위한 방법으로서, 사파이어 기판 상에 질화물계 버퍼층이 형성되어 있고, 당해 질화물계 버퍼층 상에 질화물계 반도체층이 형성되어 이루어지는 구조를 가지는 LED 칩 구조체에 대해서, 질화물계 버퍼층을 화학 에칭에 의해 제거하는 화학 에칭 공정을 가지는 것을 특징으로 한다.

Description

ＬＥＤ 칩의 제조 방법 {METHOD FOR MANUFACTURING LED CHIP}
본 발명은, LED 칩의 제조 방법에 관한 것이다.
최근, 질화물계 반도체층을 가지는 LED 칩이 방열 부재 상에 접합되어 이루어지는 구성의 LED 소자가 표시 장치나 조명 장치의 광원으로서 이용되고 있는데, 이러한 LED 칩을 광원의 구성 부재로서 이용한 장치에 있어서는, LED 칩으로부터 발생하는 열이 충분히 방열되지 않는 것에 기인하여, 예를 들면 고휘도화를 도모하는 것이 곤란한 등의 문제가 생긴다.
그 한 원인으로서 질화물계 반도체층을 가지는 LED 칩의 어느 종류에 대해서는, 사파이어 기판 상에 질화물계 반도체층이 적층되어 이루어지는 구조를 가지고 있고, 기판의 구성 재료인 사파이어가 열 전도율이 작은 것을 들 수 있다.
그런데, LED 칩의 제조 상에 있어서, 질화물계 반도체층을 형성하기 위해서는, 형성해야 할 질화물계 반도체층과의 관계, 구체적으로는 예를 들면 격자 정수의 관점에서, 기판으로서 사파이어 기판을 이용하는 것이 필요하고, 또한 당해 사파이어 기판이 제거된 형태의 것이 시판품으로서 제품화되어 있지는 않다.
또한, 사파이어 기판 상에 질화물계 반도체층이 형성되어 이루어지는 구성의 구조체에서의 사파이어 기판 자체를, 인산과 황산의 혼합액으로 이루어지는 사파이어를 용해하는 에칭액을 이용해, 화학 에칭에 의해서 제거하는 수법이 제안되어 있다(특허 문헌 1 참조).
그러나, 이러한 수법에 있어서는, 에칭 스톱층이 형성되지 않고, 또 사파이어가 양호한 용해성을 가지는 것이 아니므로, 느린 에칭 속도로, 또한 에칭 속도에 의거하는 시간 관리를 하면서 에칭 처리를 행할 필요가 있으므로, LED 칩을 효율적으로 얻을 수 없고, 또한 그 처리 자체가 용이하지 않다는 문제가 있다.
여기에, 특허 문헌 1에 의하면, 예를 들면 두께 300㎛의 사파이어 기판을 제거하기 위해서, 인산과 황산을 1대 2의 비율로 혼합하고, 온도를 350℃로 한 혼합액을 에칭액으로서 이용한 경우에는, 그 처리에 120분간의 시간을 요하게 된다.
<특허 문헌 1> 일본국 특개 2001-284314호 공보
본 발명은, 이상과 같은 사정에 의거해서 이루어진 것으로서, 그 목적은, 그 공정 상, 질화물계 반도체층의 형성에 이용되는 사파이어 기판을 용이하게 또한 효율적으로 제거할 수 있는 LED 칩의 제조 방법을 제공하는 것에 있다.
본 발명의 LED 칩의 제조 방법은, 질화물계 반도체층을 가지는 LED 칩을 제조하기 위한 LED 칩의 제조 방법으로서,
사파이어 기판 상에 질화물계 버퍼층이 형성되어 있고, 당해 질화물계 버퍼층 상에 질화물계 반도체층이 형성되어 이루어지는 구조를 가지는 LED 칩 구조체에 대해서, 질화물계 버퍼층을 화학 에칭에 의해 제거하는 화학 에칭 공정을 가지는 것을 특징으로 한다.
본 발명의 LED 칩의 제조 방법에 있어서는, LED 칩 구조체에서의 질화물계 버퍼층의 두께가 20∼300㎚인 것이 바람직하다.
본 발명의 LED 칩의 제조 방법에 있어서는, LED 칩 구조체에서의 질화물계 반도체층이 n-GaN으로 이루어지는 n형 반도체층, InGaN으로 이루어지는 발광층 및 p-GaN으로 이루어지는 p형 반도체층이 이 순서로 적층되어 이루어지는 구조를 가지고, 질화물계 버퍼층 상에 적층되어 있는 n형 반도체층의 두께가 50∼100㎛인 것이 바람직하다.
본 발명의 LED 칩의 제조 방법에 있어서는, 화학 에칭 공정에 제공하는 LED 칩 구조체의 질화물 반도체층 상에, 내산화성 및 내알칼리성을 가지는 접착제에 의해서 핸들링용 판재를 접착하는 것이 바람직하다.
본 발명의 LED 칩의 제조 방법에 의하면, 사파이어 기판 상에 질화물계 버퍼층 및 질화물계 반도체층이 이 순서로 적층되어 이루어지는 구조를 가지는 LED 칩 구조체에 있어서, 용제에 대한 용해성이 작은 사파이어로 이루어지는 사파이어 기판 자체를 화학 에칭에 의해서 제거하는 것이 아니라, 사파이어에 비해 용제에 대한 용해성이 큰 재료로 이루어지는 질화물계 버퍼층을 화학 에칭함으로써 질화물계 반도체층으로부터 사파이어 기판을 제거함으로써, 용이하게 또한 단시간에 사파이어 기판을 제거할 수 있으므로, 질화물계 반도체층의 형성에 이용되는 사파이어 기판을 용이하게 또한 효율적으로 제거할 수 있다.
또, 본 발명의 LED 칩의 제조 방법에 있어서는, 화학 에칭 공정에 있어서, 질화물계 반도체층으로부터 사파이어 기판을 제거할 수 있으므로, 칩 다이싱에, 매우 단단하고, 그 절단이 용이하지 않은 사파이어 기판을 절단하기 위한 특수한 가공이 필요하지 않으므로, 사파이어 기판을 절단하기 위한 특수한 가공을 하는 것에 기인하는 수율 저하 등의 폐해의 발생을 방지할 수 있다.
또, 본 발명의 LED 칩의 제조 방법에 의하면, 질화물계 반도체층의 형성에 사파이어 기판이 이용됨에도 불구하고, 사파이어 기판을 갖지 않는 구조의 LED 칩을 얻을 수 있으므로, 당해 LED 칩에는, 열 전도율이 작은 사파이어 기판을 가지는 것에 기인하는 폐해가 생기지 않고, 뛰어난 내열성 및 열 전도율을 얻을 수 있게 되고, 따라서, 당해 LED 칩은, 예를 들면 표시 장치나 조명 장치의 광원의 구성 재료로서 매우 적합하게 이용할 수 있다.
이하, 본 발명에 대해 상세하게 설명한다.
본 발명의 LED 칩의 제조 방법은, 사파이어 기판 상에 질화물계 버퍼층이 형성되어 있고, 당해 질화물계 버퍼층 상에 질화물계 반도체층이 형성되어 이루어지는 구조를 가지는 LED 칩 구조체에 대해서, 질화물계 버퍼층을 화학 에칭에 의해 제거하는 화학 에칭 공정을 가지는 것을 특징으로 하고, 이 제조 방법에 의해 얻어지는 LED 칩은, 도 1에 도시하는 바와같이, 사파이어 기판을 가지지 않고, 질화물계 반도체층으로 이루어지는 것이다.
도 1에 도시되는 LED 칩(10)은, 청색 발광 LED 칩으로서, n-GaN(질화갈륨)으로 이루어지는 n형 반도체층(11)과, InGaN으로 이루어지는 발광층(12)과, p-GaN으로 이루어지는 p형 반도체층(13)이 이 순서로 적층되어 이루어지는 질소물계 반도체층을 가지고, 당해 n형 반도체층(11)이, 그 상면(도 1에서 상면)에 단차를 가지고, 그 하단에 관계된 상면에, 예를 들면 AuGe 합금(금 게르마늄 합금)막, Ni(니켈)막 및 Au(금)막으로 이루어지는 n전극(16)이 형성되어 있고, 상단에 관계된 상면에 발광층(12) 및 p형 반도체층(13)이 적층되고, 당해 p형 반도체층(13)의 상면(도 1에서 상면)에, 예를 들면 Ti(티탄)막, Pt(백금)막 및 Au막으로 이루어지는 p전극(15)이 형성되어 이루어지는 것이다.
이하, 본 발명의 LED 칩의 제조 방법의 구체적인 일례로서 도 1에 관한 LED 칩(10)을 제조하기 위한 방법을, 도면을 이용해 상세하게 설명한다.
<화학 에칭 준비 공정>
우선, 도 2에 도시하는, 예를 들면 두께 300㎛의 사파이어 기판(21)의 상면(도 2에서 상면) 전면에 질화물계 버퍼층(이하, 간단히 「버퍼층」이라고도 한다)(22)이 형성되어 있고, 이 버퍼층(22)의 상면(도 2에서 상면)에, n-GaN으로 이루어지는 n형 반도체층(11)과, InGaN으로 이루어지는 발광층(12)과, p-GaN으로 이루어지는 p형 반도체층(13)이 이 순서로 적층되어 이루어지는 질소물계 반도체층이 형성되어 이루어지는 구조를 가지는 LED칩 구조체(20)를 준비한다.
이 예에서의 LED 칩 구조체(20)는 n형 반도체층(11)의 상면에 복수(3개)의 볼록부(11A) 및 오목부(11B)가 교대로 형성되어 있고, 볼록부(11A) 상에는, 각각, 발광층(12) 및 p형 반도체층(13)이 적층되고, 이에 따라 분리용 홈(23)이 형성되어 있다. 또, 분리용 홈(23)의 저면, 즉 n형 반도체층(11)의 상면에서의 오목부(11B) 상에는, 각각, n전극(16)이 형성되어 있고, p형 반도체층(13)의 상면(도 2에서 상면)에는, 각각, p전극(15)이 형성되어 있다.
LED 칩 구조체(20)에서, 버퍼층(22)은 예를 들면 질화알루미늄으로 이루어지는 것이다.
또, 버퍼층(22)은 그 두께가 20∼300㎚인 것이 바람직하고, 특히, 화학 에칭 공정에서의 용해 상의 관점으로부터, 100∼300㎚인 것이 바람직하다.
버퍼층(22)의 두께가 20㎚ 미만인 경우에는, 에칭액의 스며듬이 불충분하게 되어, 에칭 불량이 된다. 한편, 300㎚를 넘는 경우에는, 두께가 크기 때문에 에칭 에 면내 분포가 발생하여, 생산성이 나빠질 우려가 있다.
n형 반도체층(11)은, 그 두께가 50∼100㎛인 것이 바람직하고, 특히 70∼90㎛인 것이 바람직하다.
n형 반도체층(11)의 두께가 50㎛ 미만인 경우에는, LED 기판이 얇기 때문에, 핸들링용 판재를 떼어낸 후의 취급이 곤란해진다. 한편, 100㎛를 넘는 경우에는, 두께가 크기 때문에 열 전도성이 나빠져, LED 소자의 열 특성이 나빠질 우려가 있다.
또, LED 칩 구조체(20)에서의 질화물계 반도체층을 구성하는 발광층(12) 및 p형 반도체층(13)의 두께의 일례로는, 발광층(12)의 두께는, 예를 들면 2.5㎚이며, p형 반도체층(13)의 두께는, 예를 들면 210㎚이다.
이러한 구성을 가지는 LED 칩 구조체(20)는, 예를 들면 사파이어 기판(21)의 상면 전면에 적절한 수법에 의해 버퍼층(22)을 형성하고, 이 버퍼층(22)의 상면 전면에 에피텍셜 결정 성장법에 의해 n형 반도체층(11), 발광층(12) 및 p형 반도체층(13)이 이 순서로 적층되어 이루어지는 구조의 질화물계 반도체층을 형성하고, 그 후, 적절한 수법에 의해, 당해 질화물계 반도체층에 있어서의, 분리용 홈(23)을 형성해야 할 영역의 p형 반도체층(13) 및 발광층(12)과, n형 반도체층(11)의 일부를 제거함으로써 n형 반도체층(11)의 일부를 노출시킴과 더불어 분리용 홈(23)을 형성한 후, p형 반도체층(13) 상에 p전극(15) 및 n형 반도체층(11) 상에 n전극(16)을, 각각, 적절한 수법에 의해 형성함으로써 얻을 수 있다.
이어서, LED 칩 구조체(20)를 구성하는 사파이어 기판(21)보다 큰 직경, 즉 LED 칩 구조체(20)의 상면보다 대면적의 표면을 가지는, 예를 들면 두께 500㎛의 청판 유리 기판으로 이루어지는 핸들링용 판재(25)를 준비하고, 도 3에 도시하는 것처럼, LED 칩 구조체(20)의 상면(도 3에서 상면), 즉 질화물계 반도체층의 상면 전면에, p전극(15) 및 n전극(16)을 덮도록 하여 내산화성 및 내알칼리성을 가지는 접착제(이하, 「내산화성·내알칼리성 접착제」라고도 한다)를 도포함으로써 형성된 접착제층(26) 상에, 핸들링용 판재(25)를 접착해 고착한다.
접착제층(26)의 구성 재료인 내산화성·내알칼리성 접착제로는, 투명하고 비감광성을 가짐과 더불어, 높은 평탄성, 내가스성을 가지는 것이 바람직하고, 예를 들면 「FSC」(시프레이사 제) 등을 이용할 수 있다.
접착제층(26)의 두께는, 0.5∼20㎛인 것이 바람직하다.
접착제층(26)의 두께가 0.5㎛ 미만인 경우에는, 접착성이 나빠, 벗겨지기 쉬워질 우려가 있고, 한편, 20㎛를 넘는 경우에는, 접착성이 너무 높아서 잘 벗겨지지 않게 될 우려가 있다.
여기에, 「접착제층(26)의 두께」란, 도 3에 도시한 것처럼 LED 칩 구조체(20)가 그 상면에 요철을 가지는 경우에는, 최소치(도 3에서는, p전극(15)상에 형성된 접착제층의 두께)를 나타낸다.
<화학 에칭 공정>
그리고, LED 칩 구조체(20) 상에 접착제층(26)에 의해서 핸들링용 판재(25)가 고착된 구성의 피 화학 에칭 처리체(28)에서의 당해 LED 칩 구조체(20)에 대해서 화학 에칭을 실시함으로써, 당해 LED 칩 구조체(20)에서의 버퍼층(22)이 화학 에칭되고, 이 버퍼층(22)이 화학 에칭됨에 따라 사파이어 기판(21)이 당해 버퍼층(22)과 함께 LED 칩 구조체(20)로부터 제거되고, 그 결과, 도 4에 도시하는 것과 같은, 피 화학 에칭 처리체(28)에 있어서, 버퍼층(22) 및 사파이어 기판(21)이 제거되어 이루어지는 구성의 화학 에칭 처리 완료체(29)가 얻어진다.
에칭액은, 화학 에칭해야 할 버퍼층(22)의 구성 재료에 따라 적절히 선택되는데, 예를 들면 버퍼층(22)이 질화알루미늄으로 이루어지는 경우에는, 수산화칼륨(KOH) 용액, 수산화나트륨(NaOH) 용액 등을 이용할 수 있다.
또, 에칭액으로서 수산화칼륨(KOH) 용액 및 수산화나트륨(NaOH) 용액을 이용하는 경우에는, 순수로 희석되어 이루어지는, 그 농도가 5∼99vo1％거나, 농도가 100vol％여도 된다.
에칭 처리 조건으로, 에칭 처리 온도는, 상온(25℃)∼50℃이며, 또, 에칭 처리 시간은, 버퍼층(22)의 구성 재료 및 두께, 에칭 용액의 종류 및 농도에도 의하지만, 예를 들면 버퍼층(22)이 질화알루미늄으로 이루어지고, 그 두께가 20㎚임과 더불어, 에칭액으로서 농도 100％의 수산화칼륨 용액을 이용한 경우에는, 예를 들면 5~20초간이다.
피 화학 에칭 처리체(28)를 구성하는 버퍼층(22)은 노출되는 측면(도 3에 도시되는 피화학 에칭 처리체(28)에서 버퍼층(22)의 지면에 수직인 면 및 좌우면)으로부터, 안쪽 방향(도 3에서의 지면에 수직인 방향, 및 좌우 방향)을 향해 점차 화학 에칭되게 된다.
<화학 에칭 후처리 공정>
이와 같이 하여 얻어진 화학 에칭 처리 완료체(29)를 가열 처리함으로써, 접착제층(26)을 제거함과 더불어 핸들링용 판재(25)를 박리한 후, 다시 예를 들면 아세톤 등의 유기 용제에 의해서 세정함으로써 접착제층(26)의 찌꺼기를 제거함으로써, 도 5에 도시하는 것과 같은, LED 칩 구조체(20)에서, 버퍼층(22) 및 사파이어 기판(21)이 제거되어 이루어지는 구성의 LED 칩 연결체(30)가 얻어진다.
가열 처리 조건으로, 가열 온도는, 예를 들면 50∼200℃이며, 또, 가열 시간은, 예를 들면 가열 온도가 200℃인 경우에는, 통상, 1분간이다.
유기 용제에 의한 세정 처리는, 예를 들면 상온에서 5분간의 조건으로 행해진다.
<칩 다이싱 공정>
이와 같이 하여 얻어진 LED 칩 연결체(30)는 니켈계 블레이드 등에 의해, 분리용 홈(23)에서, n형 반도체층(11)의 볼록부(11A) 상에 적층되어 이루어지는 발광층(12) 및 p형 반도체층(13)의 한쪽 측면(도 5에서는 좌측면)을 따라서 n형 반도체층(11)이 절단되어 분리됨으로써, LED 칩(10)이 제조된다.
이상과 같은 본 발명의 LED 칩의 제조 방법에 의하면, 사파이어 기판(21) 상에 버퍼층(22) 및 질화물계 반도체층이 이 순서로 적층되어 이루어지는 구조를 가지는 LED 칩 구조체(20)에 대해서, 용제에 대한 용해성이 작은 사파이어로 이루어지는 사파이어 기판(21) 자체를 화학 에칭에 의해서 제거하는 것이 아니라, 사파이어에 비해 용제에 대한 용해성이 큰 재료로 이루어지는 버퍼층(22)을 에칭함으로써 질화물계 반도체층으로부터 사파이어 기판(21)을 제거하고, 사파이어 기판(21) 자 체를 화학 에칭하는 경우에 비해 용이하게 또한 단시간에 사파이어 기판(21)을 제거할 수 있으므로, 질화물계 반도체층의 형성에 이용되는 사파이어 기판(21)을 용이하게 또한 효율적으로 제거할 수 있다.
또, 이러한 LED 칩의 제조 방법에서는, LED 칩 구조체(20)를, 버퍼층(22) 및 질화물계 반도체층을 구성하는 n형 반도체층(11)의 두께가 큰 것으로 함으로써, 화학 에칭 공정에 있어서, 버퍼층(22)에 인접하는 n형 반도체층(11)에 큰 영향을 주지 않고, 당해 버퍼층(22)만을 에칭할 수 있다.
또한, 사파이어 기판 상에 질화물계 버퍼층 및 질화물계 반도체층이 이 순서로 적층되어서 이루어지는 구성을 가지는, 종래 공지의 LED 칩에서는, 질화물계 반도체층을 구성하는 n형 반도체층의 두께는, 통상, 5㎛ 정도로 되고, 또한, 질화물계 버퍼층의 두께는, 통상, 50∼100㎚으로 된다.
또한, 이러한 LED 칩의 제조 방법에서는, 칩 다이싱 공정에 제공되는 LED 칩 연결체(30)가 사파이어 기판을 가지지 않으므로, 매우 단단하고, 그 절단이 용이하지 않은 사파이어 기판(21)을 절단하기 위한 특수한 가공, 구체적으로는, 예를 들면 다이아몬드 컷터를 이용할 필요가 없고, 니켈계 블레이드 등을 매우 적합하게 이용할 수 있으므로, 다이아몬드 컷터를 이용하는 것에 기인해 생기는 수율의 저하 등을 방지할 수 있음과 더불어, 칩 다이싱에 필요로 하는 시간을 단축할 수 있다.
또한, 이러한 LED 칩의 제조 방법에 의하면, 질화물계 반도체층의 형성에 사파이어 기판(21)이 이용됨에도 불구하고, 사파이어 기판을 갖지 않는 구조의 LED 칩(10)을 얻을 수 있으므로, 당해 LED 칩(10)에는, 열 전도율이 작은 사파이어 기 판을 가지는 것에 기인하는 폐해가 생기지 않고, 뛰어난 내열성 및 열전도율이 얻어지게 되므로, 당해 LED 칩(10)이 방열 부재 상에 접합되어서 이루어지는 구성의 LED 소자는, 예를 들면 표시 장치나 조명 장치의 광원으로서 매우 적합하게 이용할 수 있다.
이러한 본 발명의 LED 칩의 제조 방법에 의해 얻어지는, 사파이어 기판을 갖지 않는 구조의 LED 칩(10)은, 도 6(a)에 도시하는 것처럼, 예를 들면 질화물계 반도체층을 구성하는 n형 반도체층(11)의 하면(도 6(a)에서 하면)에 접합부 형성용 재료 금속막(41)을 형성하고, 도 6(b)에 도시하는 것처럼, 예를 들면 질화알루미늄으로 이루어지는 방열 부재(45)의 상면(도 6(b)에서 상면)에, 당해 접합부 형성용 재료 금속막(41)과, 방열 부재(45)의 상면에 형성된 접합부 형성용 재료 금속막에 의해서 형성된 합금층(46)에 의해서 접합됨으로써, LED 소자로 된다.
도 6에서, 47은 접합부 형성용 재료 금속막(41)에 의해서 접합층(46)과 함께 형성된 배리어 메탈층이다.
본 발명의 LED 칩의 제조 방법에서는, LED 칩 구조체로서, 형성해야 할 LED 칩의 구조에 따른 것을 준비함으로써, 다양한 구조를 가지는 LED 칩을 제조할 수 있다.
예를 들면, 도 7(a)에 도시하는 것처럼, LED 칩으로서, n전극 및 p전극이 모두 설치되어 이루어지는 구조를 가지는 것이 아니라, p전극(15)만이 설치되고, n전극(16)은, 도 7(b)에 도시하는 것처럼, 접합되는 방열 부재(45) 상에 설치되는 구조를 가지는 것을 제조할 수도 있다.
도 7(a) 및 (b)에서, LED 칩(50)은, n형 반도체층(11) 상에 n전극(16)을 설치할 필요가 없으므로, n형 반도체층(11)의 상면 전면에 발광층(12) 및 p형 반도체층(13)이 이 순서대로 적층되어 이루어지는 구조를 가진다. 또, p전극(15)은 p형 반도체층(13) 상에 설치되어 있다.
이러한 구성을 가지는 LED 칩(50)을 구성 부재로 하는 LED 소자에서는, 예를 들면 도 7(c)에 도시하는 것처럼, LED 칩(50)이, 당해 LED 칩(50)이 접합되는 방열 부재(45)의 상면에 형성된, 예를 들면 알루미늄 또는 금 등으로 이루어지는 메탈 패턴(49)에 의해서 n전극(16)과 전기적으로 접속된다.
본 발명에서는, 상기의 실시의 형태에 한정되지 않고 다양한 변경을 가하는 것이 가능하다.
<실시예>
이하, 본 발명의 구체적인 실시예에 대해 설명하는데, 본 발명은 이에 한정되는 것은 아니다.
<실시예 1>
우선, 도 2에 도시하는 구조를 가지고, 두께 300㎛의 사파이어 기판 상에, 두께 300㎚의 질화 알루미늄으로 이루어지는 질화물계 버퍼층이 형성되어 있고, 이 질화물계 버퍼층 상에, 두께 70㎛의 n-GaN으로 이루어지는 n형 반도체층, 두께 2.5㎚의 InGaN으로 이루어지는 발광층 및 두께 210㎚의 p-GaN으로 이루어지는 p형 반도체층이 이 순서로 적층되어서 이루어지는 질화물계 반도체층이 형성되고, 또, p형 반도체층 상에, Ti막, Pt막 및 Au막으로 이루어지는 p전극이 형성되고, 분리용 홈의 저면을 구성하는 n형 반도체층 상에 AuGe 합금막, Ni막 및 Au막으로 이루어지는 n전극이 형성되어 이루어지는 구성의 LED 칩 구조체를 준비했다.
또, 이 LED 칩 구조체와 함께, 당해 LED 칩 구조체를 구성하는 사파이어 기판보다 대직경이고 LED 칩 구조체의 상면보다 대면적의 표면을 가지는, 두께 500㎛의 청판 유리 기판으로 이루어지는 핸들링용 판재를 준비했다.
이어서, LED 칩 구조체에서의 질화물계 반도체층의 상면 전면에, p전극 및 n전극을 덮도록 하여 내산화성·내알칼리성 접착제 「FSC」(시프레이사 제)를 도포함으로써, p전극 상에서의 두께가 10㎛가 되도록 접착제층을 형성하고, 이 접착제층 상에 핸들링용 판재를 접착하여 고착함으로써 피화학 에칭 처리체를 제작했다(도 3 참조).
얻어진 피화학 에칭 처리체를, 농도 100％의 수산화칼륨 용액으로 이루어지는 에칭액에 담그고, 에칭 처리 온도 25℃의 조건으로 질화물계 버퍼층의 화학 에칭을 행했다.
질화물계 버퍼층은, 에칭 처리 시간 20분동안 용해하고, 이에 따라, 당해 질화물계 버퍼층이 제거되고, 그에 따라 사파이어 기판이 제거되었다(도 4 참조).
그 후, 피화학 에칭 처리체로부터 질화물계 버퍼층 및 사파이어 기판이 제거되어 이루어지는 구성의 화학 에칭 처리 완료체를, 가열 온도 200℃, 가열 시간 1분간의 조건으로 가열 처리한 후, 다시, 아세톤에 의해서 상온, 5분간의 조건으로 세정 처리함으로써, 접착제층을 제거함과 더불어 핸들링용 판재를 박리함으로써, LED 칩 구조체에서, 버퍼층 및 사파이어 기판이 제거되어 이루어지는 구성의 LED 칩 연결체를 얻었다(도 5 참조).
얻어진 LED 칩 연결체를, 니켈계 블레이드를 이용해 분리용 홈에서, n형 반도체층의 볼록부 상에 적층되어 이루어지는 발광층 및 p형 반도체층의 한쪽 측면을 따라서 n형 반도체층을 절단하여 분리함으로써, 도 1에 도시하는 것처럼, 사파이어 기판을 갖지 않는 구성의 LED 칩을 얻었다. 이 LED 칩을 확인한 바, 치핑(chipping)은 생기지 않았다.
도 1은 본 발명의 LED 칩의 제조 방법에 의해 얻어지는 LED 칩의 구성의 일례를 나타내는 설명도이다.
도 2는 본 발명의 LED 칩의 제조 방법에 이용되는 LED 칩 구조체의 구성의 일례를 나타내는 설명도이다.
도 3은 도 2의 LED 칩 구조체 상에 접착제층이 형성됨과 더불어 핸들링용 판재가 고착되어서 이루어지는 구성의 피화학 에칭 처리체를 나타내는 설명도이다.
도 4는 도 3의 피화학 에칭 처리체로부터 질화물계 버퍼층 및 사파이어 기판이 제거되어 이루어지는 구성의 화학 에칭 처리 완료체를 나타내는 설명도이다.
도 5는 도 4의 화학 에칭 처리 완료체로부터 접착제층 및 핸들링용 판재가 제거되어 이루어지는 구성의 LED 칩 연결체를 나타내는 설명도이다.
도 6(a)는 본 발명의 LED 칩의 제조 방법에 의해 얻어지는 LED 칩의 일례를, 당해 LED 칩의 하면에 접합부 형성용 재료 금속막이 형성된 상태로 나타내는 설명도이며, (b)는 (a)에 관한 LED 칩이 방열 부재 상에 접합된 상태를 나타내는 설명도이다.
도 7(a)는 본 발명의 LED 칩의 제조 방법에 의해 얻어지는 LED 칩의 다른 예를, 당해 LED 칩의 하면에 접합부 형성용 재료 금속막이 형성된 상태로 나타내는 설명도이며, (b)는 (a)에 관한 LED 칩이 방열 부재 상에 접합된 상태를 나타내는 설명도이며, (c)는 (b)에 관한 방열 부재 상에 접합된 LED 칩을 윗쪽으로부터 본 상태를 나타내는 설명도이다.
<부호의 설명>
10 : LED 칩 11 : n형 반도체층
11A : 볼록부 11B : 오목부
12 : 발광층 13 : p형 반도체층
15 : P전극 16 : n전극
20 : LED 칩 구조체 21 : 사파이어 기판
22 : 질화물계 버퍼층 23 : 분리용 홈
25 : 핸들링용 판재 26 : 접착제층
28 : 피화학 에칭 처리체 29 : 화학 에칭 처리 완료체
30 : LED 칩 연결체 41 : 접합부 형성용 재료 금속막
45 : 방열 부재 46 : 접합층
47 : 배리어 메탈층 49 : 메탈 패턴
50 : LED 칩

Claims (4)

  1. 질화물계 반도체층을 가지는 LED 칩을 제조하기 위한 LED 칩의 제조 방법으로서,
    사파이어 기판 상에 질화물계 버퍼층이 형성되어 있고, 당해 질화물계 버퍼층 상에 질화물계 반도체층이 형성되어 이루어지는 구조를 가지는 LED 칩 구조체에 대해서, 질화물계 버퍼층을 화학 에칭에 의해 제거하는 화학 에칭 공정을 가지는 것을 특징으로 하는 LED 칩의 제조 방법.
  2. 청구항 1에 있어서,
    LED 칩 구조체에서의 질화물계 버퍼층의 두께가 20∼300㎚인 것을 특징으로 하는 LED 칩의 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    LED 칩 구조체에서의 질화물계 반도체층이 n-GaN으로 이루어지는 n형 반도체층, InGaN으로 이루어지는 발광층 및 p-GaN으로 이루어지는 p형 반도체층이 이 순서로 적층되어 이루어지는 구조를 가지고, 질화물계 버퍼층 상에 적층되어 있는 n형 반도체층의 두께가 50∼100㎛인 것을 특징으로 하는 LED 칩의 제조 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    화학 에칭 공정에 제공하는 LED 칩 구조체의 질화물 반도체층 상에, 내산화성 및 내알칼리성을 가지는 접착제에 의해서 핸들링용 판재를 접착하는 것을 특징으로 하는 LED 칩의 제조 방법.
KR1020080034233A 2007-06-08 2008-04-14 Ｌｅｄ 칩의 제조 방법 KR20090004450A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00152459 2007-06-08
JP2007152459A JP2008306021A (ja) 2007-06-08 2007-06-08 Ｌｅｄチップの製造方法

Publications (1)

Publication Number Publication Date
KR20090004450A true KR20090004450A (ko) 2009-01-12

Family

ID=39735308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080034233A KR20090004450A (ko) 2007-06-08 2008-04-14 Ｌｅｄ 칩의 제조 방법

Country Status (6)

Country Link
US (1) US20080305570A1 (ko)
EP (1) EP2001059A2 (ko)
JP (1) JP2008306021A (ko)
KR (1) KR20090004450A (ko)
CN (1) CN101320777A (ko)
TW (1) TW200849673A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021686A (zh) * 2018-09-01 2019-07-16 东莞市中晶半导体科技有限公司 一种mini LED芯片的制备方法及外延垒晶晶片、芯片

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054906A (zh) * 2009-11-09 2011-05-11 亿光电子工业股份有限公司 发光二极管的制作方法及发光二极管
CN102403436B (zh) * 2010-09-07 2014-01-22 昆山科技大学 半导体发光元件的散热座的制作方法
US8563334B2 (en) * 2010-09-14 2013-10-22 Tsmc Solid State Lighting Ltd. Method to remove sapphire substrate
CN101984509B (zh) * 2010-09-28 2012-07-04 映瑞光电科技(上海)有限公司 形成倒装蓝光led芯片的方法
CN102299169A (zh) * 2011-06-13 2011-12-28 协鑫光电科技（张家港）有限公司 便于去除蓝宝石衬底的外延结构
US9343641B2 (en) 2011-08-02 2016-05-17 Manutius Ip, Inc. Non-reactive barrier metal for eutectic bonding process
JP5734935B2 (ja) * 2012-09-20 2015-06-17 株式会社東芝 半導体装置及びその製造方法
JP7478947B2 (ja) * 2020-04-13 2024-05-08 日亜化学工業株式会社 発光装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4540763A (en) * 1984-09-14 1985-09-10 The Dow Chemical Company Polymers derived from poly(arylcyclobutenes)
US4812588A (en) * 1987-12-14 1989-03-14 The Dow Chemical Company Polyorganosiloxane-bridged bisbenzocyclobutene monomers
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
DE69431333T2 (de) * 1993-10-08 2003-07-31 Mitsubishi Cable Ind Ltd GaN-Einkristall
DE19943149A1 (de) * 1999-09-09 2001-04-05 Siemens Ag Verfahren zur Verkapselung von Bauelementen
JP3662806B2 (ja) 2000-03-29 2005-06-22 日本電気株式会社 窒化物系半導体層の製造方法
TW518771B (en) * 2001-09-13 2003-01-21 United Epitaxy Co Ltd LED and the manufacturing method thereof
TWI308397B (en) * 2004-06-28 2009-04-01 Epistar Corp Flip-chip light emitting diode and fabricating method thereof
JP4357389B2 (ja) * 2004-08-20 2009-11-04 富士通株式会社 タッチパネル装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021686A (zh) * 2018-09-01 2019-07-16 东莞市中晶半导体科技有限公司 一种mini LED芯片的制备方法及外延垒晶晶片、芯片

Also Published As

Publication number Publication date
EP2001059A2 (en) 2008-12-10
US20080305570A1 (en) 2008-12-11
JP2008306021A (ja) 2008-12-18
TW200849673A (en) 2008-12-16
CN101320777A (zh) 2008-12-10

Similar Documents

Publication Publication Date Title
KR20090004450A (ko) Ｌｅｄ 칩의 제조 방법
TWI284431B (en) Thin gallium nitride light emitting diode device
US7442565B2 (en) Method for manufacturing vertical structure light emitting diode
JP2005150675A (ja) 半導体発光ダイオードとその製造方法
TW200935634A (en) Compound semiconductor light-emitting diode
JP2008042143A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
KR100916366B1 (ko) 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
US20120199873A1 (en) Metal substrate for light-emitting diode, light-emitting diode, and method for manufacturing light-emitting diode
JP2008140872A (ja) Ｉｉｉ−ｖ族半導体素子、およびその製造方法
EP2642516A2 (en) Method of manufacturing semiconductor element
JP2011096707A (ja) 半導体素子の製造方法
KR20080053181A (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
TW201214746A (en) Method for manufacturing semiconductor light emitting device
TW201103168A (en) Light emitting device and method for manufacturing same
JP2009283762A (ja) 窒化物系化合物半導体ｌｅｄの製造方法
KR20090105462A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR101210426B1 (ko) 반도체 발광소자용 서브마운트 기판 및 이를 이용한 반도체 발광소자의 제조방법
US9218967B2 (en) Method for separating epitaxial layer from growth substrate
TWI489651B (zh) 發光二極體之製造方法及切斷方法
JP4570683B2 (ja) 窒化物系化合物半導体発光素子の製造方法
KR20090106294A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
TWI702733B (zh) 發光元件的安裝方法
JP4666158B2 (ja) 半導体発光素子の製造方法
TWI464797B (zh) 發光二極體之製造方法、切斷方法以及發光二極體
JP2012222033A (ja) 発光ダイオードの製造方法、切断方法及び発光ダイオード

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid