CN114121972A - 分栅式闪存存储器及其制造方法 - Google Patents
分栅式闪存存储器及其制造方法 Download PDFInfo
- Publication number
- CN114121972A CN114121972A CN202111428198.XA CN202111428198A CN114121972A CN 114121972 A CN114121972 A CN 114121972A CN 202111428198 A CN202111428198 A CN 202111428198A CN 114121972 A CN114121972 A CN 114121972A
- Authority
- CN
- China
- Prior art keywords
- gate
- semiconductor substrate
- sidewall
- protection layer
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 87
- 230000003647 oxidation Effects 0.000 claims abstract description 71
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 71
- 239000004065 semiconductor Substances 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 150000002500 ions Chemical class 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 238000007667 floating Methods 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 13
- 125000006850 spacer group Chemical group 0.000 claims description 10
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000007669 thermal treatment Methods 0.000 claims description 5
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 claims description 3
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 claims description 3
- 239000001272 nitrous oxide Substances 0.000 claims description 3
- 230000014759 maintenance of location Effects 0.000 abstract description 8
- 238000000137 annealing Methods 0.000 abstract description 7
- 230000000903 blocking effect Effects 0.000 abstract description 6
- 230000003213 activating effect Effects 0.000 abstract description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 etc. Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种分栅式闪存存储器及其制造方法，通过对半导体衬底进行热处理，来形成至少覆盖栅极结构的侧壁的氧化保护层，通过所述热处理形成的氧化保护层具有较高的致密性，可以对栅极结构中的电子起到较好的阻挡作用，防止栅极结构中的电子流失。进一步的，氧化保护层与其侧壁上的栅极侧墙相配合，可以进一步增加对栅极结构中电子的阻挡，从而有效防止栅极结构中的电子流失，进而提高分栅式闪存存储器的数据保持能力和可靠性。此外，在对所述半导体衬底进行热处理时，还能够激活半导体衬底中的源漏区中的掺杂离子，故可以省去用于激活掺杂离子的退火工艺，节省工艺制程及工艺时间，提高制程效率。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种分栅式闪存存储器及其制造方法。
背景技术
闪存以其便捷、存储密度高以及可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中。闪存为一种非易失性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。
一般而言，闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分栅式结构由于具有高的编程效率，应用尤为广泛。然而，在现有的分栅式闪存存储器的制造方法中，存在栅极结构侧壁的侧墙的隔离性能较为薄弱，从而导致栅极结构(栅极结构中的浮栅)中的电子流失，进而影响存储器的数据保持能力和可靠性。
发明内容
本发明的目的在于提供一种分栅式闪存存储器及其制造方法，以有效提高分栅式闪存存储器的数据保持能力。
为实现上述目的，本发明提供一种分栅式闪存存储器的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构两侧暴露出部分所述半导体衬底，暴露的所述半导体衬底中形成有离子未激活的源漏区；
对所述半导体衬底进行热处理，以形成至少覆盖所述栅极结构的侧壁的氧化保护层，并激活所述源漏区中的掺杂离子；
形成栅极侧墙，所述栅极侧墙覆盖所述氧化保护层的侧壁。
可选的，在所述的分栅式闪存存储器的制造方法中，所述氧化保护层的材料为氧化硅，所述热处理为热氧化处理。
可选的，在所述的分栅式闪存存储器的制造方法中，所述热氧化处理的工艺气体包括氧气，工艺温度为900℃～1000℃，工艺时间为5s～15s。
可选的，在所述的分栅式闪存存储器的制造方法中，所述氧化保护层的材料为氮氧化硅，所述热处理为氮氧化处理。
可选的，在所述的分栅式闪存存储器的制造方法中，所述氮氧化处理的工艺气体包括一氧化二氮、氧化氮和二氧化氮中的至少一种，工艺温度为900℃～1200℃，工艺时间为5s～15s。
可选的，在所述的分栅式闪存存储器的制造方法中，在对所述半导体衬底进行热处理之前，还在所述栅极结构上形成掩膜侧墙；
以及，在形成所述掩膜侧墙之后，还形成字线栅，所述字线栅在厚度方向上贯穿所述掩膜侧墙及所述栅极结构。
可选的，在所述的分栅式闪存存储器的制造方法中，在形成所述字线栅之后，所述栅极侧墙还覆盖所述掩膜侧墙远离所述字线栅的侧壁；
以及，在形成所述氧化保护层时，所述氧化保护层还覆盖所述栅极结构两侧的所述半导体衬底的表面以及所述字线栅的表面。
可选的，在所述的分栅式闪存存储器的制造方法中，所述栅极侧墙包括依次层叠的第一栅极侧墙、第二栅极侧墙和第三栅极侧墙，所述第一栅极侧墙覆盖所述掩膜侧墙远离所述字线栅的侧壁以及所述氧化保护层的侧壁，其中，所述第一栅极侧墙的材料和所述第三栅极侧墙的材料均为氧化硅，所述第二栅极侧墙的材料为氮化硅。
可选的，在所述的分栅式闪存存储器的制造方法中，所述栅极结构包括自下而上依次层叠的浮栅氧化层、浮栅层、栅间介质层和控制栅层。
基于同一发明构思，本发明还提供一种分栅式闪存存储器，所述分栅式闪存存储器包括：
半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构两侧暴露出部分所述半导体衬底，暴露出的所述半导体衬底中形成有源漏区；
氧化保护层，所述氧化保护层至少覆盖所述栅极结构的侧壁；
栅极侧墙，所述栅极侧墙覆盖所述氧化保护层的侧壁。
在本发明提供的分栅式闪存存储器及其制造方法中，通过对半导体衬底进行热处理，来形成至少覆盖栅极结构的侧壁的氧化保护层，通过所述热处理形成的氧化保护层具有较高的致密性，可以对栅极结构中的电子起到较好的阻挡作用，防止栅极结构中的电子流失。进一步的，氧化保护层与其侧壁上的栅极侧墙相配合，可以进一步增加对栅极结构中电子的阻挡，从而有效防止栅极结构中的电子流失，进而提高分栅式闪存存储器的数据保持能力和可靠性。此外，在对所述半导体衬底进行热处理时，还能够激活半导体衬底中的源漏区中的掺杂离子，故可以省去用于激活掺杂离子的退火工艺，节省工艺制程及工艺时间，提高制程效率。
附图说明
图1是本发明实施例的分栅式闪存存储器的制造方法的流程示意图；
图2至图8是本发明实施例的分栅式闪存存储器的制造方法中形成的结构示意图；
其中，附图标记说明如下：
100-半导体衬底；110-栅极结构；111-浮栅氧化层；112-浮栅层；113-栅间介质层；114-控制栅层；120-硬掩膜层；130-掩膜侧墙；140-字线栅；150-源漏区；160-氧化保护层；170-栅极侧墙；171-第一栅极侧墙；172-第二栅极侧墙；173-第三栅极侧墙。
具体实施方式
以下结合附图和具体实施例对本发明提出的分栅式闪存存储器及其制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
步骤S1：提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构两侧暴露出部分所述半导体衬底，暴露的所述半导体衬底中形成有离子未激活的源漏区；
步骤S2：对所述半导体衬底进行热处理，以形成至少覆盖所述栅极结构的侧壁的氧化保护层，并激活所述源漏区中的掺杂离子；
步骤S3：形成栅极侧墙，所述栅极侧墙覆盖所述氧化保护层的侧壁。
图2至图8是本发明实施例的分栅式闪存存储器的制造方法中形成的结构示意图。下文将结合附图2至图8对以上步骤进行更详细的描述。
参考图2～图6所示，在步骤S1中，提供半导体衬底100，所述半导体衬底100上形成有栅极结构110，所述栅极结构110两侧暴露出部分所述半导体衬底100，暴露的所述半导体衬底100中形成有离子未激活的源漏区150(如图6所示)。该半导体衬底100可以是单晶、多晶或非晶结构的硅或硅锗，也可以是绝缘体上硅SOI。本实施例中，所述半导体衬底100为硅衬底。
如图6所示，所述半导体衬底100上形成有栅极结构110，所述栅极结构110包括自上而下依次层叠的浮栅氧化层111、浮栅层112、栅间介质层113和控制栅层114。具体的形成方法包括：首先，如图2所示，采用低压化学气相沉积(LPCVD)、热氧化或者分子束外延等方法在所述半导体衬底100上形成浮栅氧化层111(GOX)；所述浮栅氧化层111覆盖所述半导体衬底100的全局表面，所述浮栅氧化层111包括但并不限于为二氧化硅，优选为二氧化硅，有利于增强层与层之间的界面粘附性，用于隔离半导体衬底100与浮栅层112，其厚度可以根据具体的工艺需求而定，例如为10埃～80埃。
本实施例中，浮栅层112可以为未掺杂多晶硅、掺杂磷等的掺杂多晶硅、金属纳米晶、硅锗纳米晶或者其他合适的导电材料，可以采用沉积工艺形成，例如化学气相沉积工艺，浮栅层112用于形成浮栅(FG)，能够俘获或失去电子，从而能够使最终形成的快闪存储器具有存储以及擦除的功能，其厚度可以根据具体的工艺需求而定。
本实施例中，浮栅层112的厚度范围可以为400埃至500埃，上述数值范围仅作为示例，并不对本发明的浮栅层112的厚度构成限制，浮栅层112的厚度可以根据具体的器件的尺寸要求设置合理的数值。
如图2所示，所述栅间介质层113可以为ONO层。具体的，栅间介质层113可以为自下而上依次层叠的氧化物-氮化物-氧化物总共三层的ONO三明治结构，本领域的技术人员应当理解的是，栅间介质层113也可以为一层氮化物、一层氧化物或者一层氮化物上形成一层氧化物等绝缘结构。可以使用包括但不限于：低压化学气相沉积方法、化学气相沉积方法和物理气相沉积方法形成栅间介质层113。以栅间介质层113的材料是ONO层为例，以低压化学气相沉积方法形成一层均匀的氧化硅层，接着，以低压化学气相沉积方法在氧化硅层上形成氮化硅层，然后，再以低压化学气相沉积方法形成另一层氧化硅层，氧化硅层的厚度范围可以为40～60埃，氮化硅层的厚度范围可以为35～45埃，另一氧化硅层的厚度范围可以为50～70埃。控制栅层114的材料也可以包括掺杂的多晶硅，所述控制栅层114可通过化学气相沉积方法形成。
如图3所示，在形成所述栅极结构110之后，在所述栅极结构110上形成硬掩膜层120，所述硬掩膜层120中具有一开口，所述开口暴露出部分所述栅极结构110。以及，如图4所示，在所述开口的侧壁上形成掩膜侧墙130，所述掩膜侧墙130的材料为氧化硅，采用正硅酸乙酯(TEOS)低压气相沉积(LPCVD)工艺形成。沉积掩膜侧墙130之后，可以继续对器件进行快速退火，以提高掩膜侧墙130的台阶覆盖性和致密性。沉积掩膜侧墙130的工艺温度可以为300℃～800℃，退火温度为800℃～1200℃，退火时间30s～100s，本实施例中的退火温度可以为1150℃。
接着，继续参考图4所示并结合图5所示，以所述掩膜侧墙130和所述硬掩膜层120为掩膜，刻蚀开口底部的栅极结构110以形成字线开口，并在字线开口中填充多晶硅以及对多晶硅进行掺杂，从而形成字线栅140，所述字线栅140的顶表面可以高于栅极结构110的顶表面，以及字线栅140的顶表面可以低于掩膜侧墙130的顶表面，如此一来，后续在进行热处理的过程中，因部分字线栅140被氧化而形成的氧化层的顶表面与掩膜侧墙130的顶表面可以接近平齐，以为后续工艺提供较为平整的工艺面。
此外，在形成所述字线栅140之前，还可在字线开口的侧壁上形成遂穿氧化层，以隔离字线栅140与栅极结构110，本实施例中，为了更好的阐述本发明的核心思想，故省略了遂穿氧化层的描述，同时，在附图2至8中省略了遂穿氧化层的图示。
如图6所示，在形成字线栅140之后，可以利用干法刻蚀工艺和/或湿法刻蚀工艺去除所述硬掩膜层120，以暴露出所述硬掩膜层120底部的栅极结构110。以及，利用干法刻蚀工艺对栅极结构110进行刻蚀，以去除暴露的所述栅极结构110，在对所述栅极结构110进行刻蚀之后，暴露出部分半导体衬底100的表面，即暴露出栅极结构110两侧的部分半导体衬底100。
之后，继续参考图6所示，可以利用离子注入工艺对栅极结构110两侧的待注入区域的半导体衬底100进行离子注入(LDD)，以形成源漏区150，所述源漏区150的离子处于未激活状态。所述离子注入的离子的类型可以为N型或P型，N型的离子种类可以包括硼、铟或镓等，P型的离子种类可以包括磷、砷或锑等。
参考图7所示，在步骤S2中，对所述半导体衬底100进行热处理，以形成至少覆盖所述栅极结构110的侧壁的氧化保护层160，并激活所述源漏区150中的掺杂离子，所述氧化保护层160可以保护栅极结构110，增加栅极结构110的隔离性能，防止栅极结构110中的电子流失。进一步的，由于所述氧化保护层160通过热处理的方式形成，相比化学气相沉积工艺等所形成的氧化保护层，具有较高的致密性，可以对栅极结构中的电子起到较好的阻挡作用。此外，所述氧化保护层与后续形成的栅极侧墙相配合，可以进一步有效的防止栅极结构110中的电子流失，提高分栅式闪存存储器的数据保持能力和可靠性。
本实施例中，所述氧化保护层160的厚度为30埃～40埃，发明人研究发现。若所述氧化保护层160的厚度太薄，如小于30埃则所述氧化保护层160对所述栅极结构110的保护作用不明显，栅极结构中的电子可能会流出；若所述氧化保护层160的厚度太厚，如大于40埃，则后较长的工艺周期来形成，可能会影响源漏区150中的掺杂离子扩散。故本实施例中，所述氧化保护层160的厚度为30埃～40埃，例如20埃、25埃或者30埃。
本实施例中，如图7所示，所述氧化保护层160的材料为氧化硅，所述氧化保护层160还覆盖栅极结构110两侧暴露的半导体衬底100表面以及字线栅140表面。其中，所述热处理为热氧化处理，即采用热氧化工艺(Rapid Thermal Oxidation，RTO)形成所述氧化保护层160。具体的，利用氧化炉或快速热退火腔室氧化炉或快速热退火腔室，在工艺温度为900℃～1000℃的环境下，例如900℃、950℃或者1000℃，采用的工艺气体包括氧气，所述氧气的气体流量例如可以为15sccm～20sccm，工艺时间为5s～15s。通过所述热氧化处理所形成的氧化保护层160的致密性较好，可以有效的防止栅极结构110中的电子流失。此外，在进行所述热氧化处理的过程中，工艺腔内的氧气含量为百分之九十以上，以提高氧化保护层160的致密性。在进行所述热氧化处理的过程中，氧气渗入栅极结构110远离字线栅140的侧壁(浮栅的侧壁及控制栅的侧壁)，进而氧化栅极结构110的侧壁表面，以及氧化字线栅140的表面和暴露的半导体衬底100表面，进而形成氧化硅，并利用氧化硅构成氧化保护层160。利用氧化硅所构成的氧化保护层160具有较高的致密性，可以防止浮栅层112中的电子流失。
在另一实施例中，所述氧化保护层160的材料为氮氧化硅，所述热处理为氮氧化处理，即采用快速热氮氧化工艺来形成所述氧化保护层160。所述氮氧化处理的工艺气体包括一氧化二氮、氧化氮和二氧化氮中的至少一种，工艺温度为900℃～1200℃，例如900℃、1000℃或者1200℃，工艺时间为5s～15s，从而在栅极结构110的侧壁、半导体衬底100表面以及字线栅140表面形成氮氧化硅，并利用氮氧化硅构成氧化保护层160。
此外，在对所述半导体衬底100进行热处理时，还能够激活半导体衬底100中的源漏区150中的掺杂离子，故可以省去用于激活掺杂离子的退火工艺，节省工艺制程及工艺时间，提高制程效率。
参考图8所示，在步骤S3中，形成栅极侧墙170，所述栅极侧墙170覆盖所述氧化保护层160的侧壁。其中，所述栅极侧墙170还覆盖所述掩膜侧墙130远离所述字线栅140的侧壁。本实施例中，所述栅极侧墙170包括依次层叠的第一栅极侧墙171、第二栅极侧墙172和第三栅极侧墙173，所述第一栅极侧墙171覆盖所述掩膜侧墙130远离所述字线栅140的侧壁以及所述氧化保护层160的侧壁，其中，所述第一栅极侧墙171的材料和所述第三栅极侧墙173的材料均为氧化硅，所述第二栅极侧墙172的材料为氮化硅。所述栅极侧墙170可进一步保护栅极结构的侧壁，避免栅极结构110在后续的刻蚀工艺或者离子注入工艺中的损伤。此外，所述栅极结构110还可进一步避免浮栅层112中的电子流失，其与氧化保护层160相配合，可以有效的防止栅极结构110中的电子流失，提高存储器的数据保持能力。
本实施例中，所述第一栅极侧墙171和所述第三栅极侧墙173例如可通过正硅酸乙酯(TEOS)低压气相沉积(LPCVD)工艺形成，以进一步防止浮栅层111中的电子流失，同时，因为第一栅极侧墙171与氧化保护层160的材质均为氧化硅，可以减小两者之间的应力。其中，所述第一栅极侧墙171的厚度可以为40埃～50埃，所述第三栅极侧墙173的厚度可以为50埃～80埃。所述第二栅极侧墙172可采用化学气相沉积工艺形成，所述第二栅极侧墙172的厚度可以为20埃～40埃。
基于同一发明构思，本发明还提供一种分栅式闪存存储器，如图8所示，所述分栅式闪存存储器包括：半导体衬底100，所述半导体衬底100上形成有栅极结构110，所述栅极结构110两侧暴露出部分所述半导体衬底100，暴露出的所述半导体衬底100中形成有源漏区150；氧化保护层160，所述氧化保护层160至少覆盖所述栅极结构110的侧壁；栅极侧墙170，所述栅极侧墙170覆盖所述氧化保护层160的侧壁。
本实施例中，所述氧化保护层160的材质可以为氧化硅，在另一实施例中，所述氧化保护层的材质可以为氮氧化硅，所述氧化保护层160与栅极侧墙170配合，可以有效的防止栅极结构110中的电子流失，提高分栅式闪存存储器的数据保持能力和可靠性。
综上可见，在本发明实施例提供的分栅式闪存存储器及其制造方法中，通过对半导体衬底进行热处理，来形成至少覆盖栅极结构的侧壁的氧化保护层，通过所述热处理形成的氧化保护层具有较高的致密性，可以对栅极结构中的电子起到较好的阻挡作用，防止栅极结构中的电子流失。进一步的，氧化保护层与其侧壁上的栅极侧墙相配合，可以进一步增加对栅极结构中电子的阻挡，从而有效防止栅极结构中的电子流失，进而提高分栅式闪存存储器的数据保持能力和可靠性。此外，在对所述半导体衬底进行热处理时，还能够激活半导体衬底中的源漏区中的掺杂离子，故可以省去用于激活掺杂离子的退火工艺，节省工艺制程及工艺时间，提高制程效率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种分栅式闪存存储器的制造方法，其特征在于，所述分栅式闪存存储器的制造方法包括：
提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构两侧暴露出部分所述半导体衬底，暴露的所述半导体衬底中形成有离子未激活的源漏区；
对所述半导体衬底进行热处理，以形成至少覆盖所述栅极结构的侧壁的氧化保护层，并激活所述源漏区中的掺杂离子；
形成栅极侧墙，所述栅极侧墙覆盖所述氧化保护层的侧壁。
2.如权利要求1所述的分栅式闪存存储器的制造方法，其特征在于，所述氧化保护层的材料为氧化硅，所述热处理为热氧化处理。
3.如权利要求2所述的分栅式闪存存储器的制造方法，其特征在于，所述热氧化处理的工艺气体包括氧气，工艺温度为900℃～1000℃，工艺时间为5s～15s。
4.如权利要求1所述的分栅式闪存存储器的制造方法，其特征在于，所述氧化保护层的材料为氮氧化硅，所述热处理为氮氧化处理。
5.如权利要求4所述的分栅式闪存存储器的制造方法，其特征在于，所述氮氧化处理的工艺气体包括一氧化二氮、氧化氮和二氧化氮中的至少一种，工艺温度为900℃～1200℃，工艺时间为5s～15s。
6.如权利要求1所述的分栅式闪存存储器的制造方法，其特征在于，在对所述半导体衬底进行热处理之前，还在所述栅极结构上形成掩膜侧墙；
以及，在形成所述掩膜侧墙之后，还形成字线栅，所述字线栅在厚度方向上贯穿所述掩膜侧墙及所述栅极结构。
7.如权利要求6所述的分栅式闪存存储器的制造方法，其特征在于，在形成所述字线栅之后，所述栅极侧墙还覆盖所述掩膜侧墙远离所述字线栅的侧壁；
以及，在形成所述氧化保护层之后，所述氧化保护层还覆盖所述栅极结构两侧的所述半导体衬底的表面以及所述字线栅的表面。
8.如权利要求7所述的分栅式闪存存储器的制造方法，其特征在于，所述栅极侧墙包括依次层叠的第一栅极侧墙、第二栅极侧墙和第三栅极侧墙，所述第一栅极侧墙覆盖所述掩膜侧墙远离所述字线栅的侧壁以及所述氧化保护层的侧壁，其中，所述第一栅极侧墙的材料和所述第三栅极侧墙的材料均为氧化硅，所述第二栅极侧墙的材料为氮化硅。
9.如权利要求1所述的分栅式闪存存储器的制造方法，其特征在于，所述栅极结构包括自下而上依次层叠的浮栅氧化层、浮栅层、栅间介质层和控制栅层。
10.一种分栅式闪存存储器，其特征在于，所述分栅式闪存存储器包括：
半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构两侧暴露出部分所述半导体衬底，暴露出的所述半导体衬底中形成有源漏区；
氧化保护层，所述氧化保护层至少覆盖所述栅极结构的侧壁；
栅极侧墙，所述栅极侧墙覆盖所述氧化保护层的侧壁。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111428198.XA CN114121972A (zh) | 2021-11-26 | 2021-11-26 | 分栅式闪存存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111428198.XA CN114121972A (zh) | 2021-11-26 | 2021-11-26 | 分栅式闪存存储器及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114121972A true CN114121972A (zh) | 2022-03-01 |
Family
ID=80370706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111428198.XA Pending CN114121972A (zh) | 2021-11-26 | 2021-11-26 | 分栅式闪存存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114121972A (zh) |
-
2021
- 2021-11-26 CN CN202111428198.XA patent/CN114121972A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229176B1 (en) | Split gate flash with step poly to improve program speed | |
| US8110461B2 (en) | Flash memory device and manufacturing method of the same | |
| US6538292B2 (en) | Twin bit cell flash memory device | |
| KR100827450B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US5856223A (en) | Method for manufacturing self-aligned split-gate flash memory cells | |
| US6420237B1 (en) | Method of manufacturing twin bit cell flash memory device | |
| KR100442883B1 (ko) | 측벽 게이트와 ｓｏｎｏｓ 셀 구조를 갖는 불휘발성메모리 소자의 제조 방법 | |
| US7235848B2 (en) | Nonvolatile memory with spacer trapping structure | |
| KR100806787B1 (ko) | 플래쉬 반도체 소자의 제조방법 | |
| CN1720618A (zh) | 在浮动栅器件中具有提高的耦合系数的自对准浅沟槽隔离 | |
| US6245614B1 (en) | Method of manufacturing a split-gate flash memory cell with polysilicon spacers | |
| US6620714B2 (en) | Method for reducing oxidation encroachment of stacked gate layer | |
| CN114121972A (zh) | 分栅式闪存存储器及其制造方法 | |
| KR20080114317A (ko) | 플래시 메모리 소자의 제조 방법 | |
| US7354824B2 (en) | Fabrication method of non-volatile memory | |
| KR20080060486A (ko) | 플래시 메모리 및 그 제조 방법 | |
| US20140357072A1 (en) | Methods and structures for split gate memory | |
| US20100167480A1 (en) | Method for Manufacturing Flash Memory Device | |
| TWI749466B (zh) | 記憶體結構及其製造方法 | |
| US11978772B2 (en) | Method of manufacturing semiconductor device | |
| CN113437073B (zh) | 存储器结构及其制造方法 | |
| KR100881018B1 (ko) | 반도체 소자의 제조 방법 | |
| US20240138144A1 (en) | Flash memory and manufacturing method thereof | |
| US7883981B2 (en) | Method for manufacturing flash memory device | |
| CN109461733B (zh) | 闪存器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |