CN114121115A - 用于通过冗余来刷新存储器的设备和方法 - Google Patents

用于通过冗余来刷新存储器的设备和方法 Download PDF

Info

Publication number
CN114121115A
CN114121115A CN202110996631.3A CN202110996631A CN114121115A CN 114121115 A CN114121115 A CN 114121115A CN 202110996631 A CN202110996631 A CN 202110996631A CN 114121115 A CN114121115 A CN 114121115A
Authority
CN
China
Prior art keywords
refresh
address
refresh address
signal
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110996631.3A
Other languages
English (en)
Inventor
杜斌
李亮
张煜
卢胤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114121115A publication Critical patent/CN114121115A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本公开涉及用于通过冗余来刷新存储器的设备和方法。本公开的实施例针对于用于在执行例如自动刷新和目标刷新操作等的各种刷新操作之前检查行地址的冗余信息的设备和方法。在一些实例中，刷新操作可为多泵刷新操作。在一些实例中，目标刷新操作可响应于多泵刷新操作在自动刷新操作之前执行。在一些实例中，可至少部分地在所述目标刷新操作期间执行所述自动刷新操作的冗余信息。在一些实例中，当所述冗余信息指示字线有缺陷或未使用时，可跳过对所述字线的刷新操作。

Description

用于通过冗余来刷新存储器的设备和方法
技术领域
本公开大体上涉及半导体装置，且更具体地说，涉及半导体存储器装置。具体地说，本公开涉及易失性存储器，例如动态随机存取存储器(DRAM)。
背景技术
信息可作为物理信号存储在存储器的个别存储器单元上(例如，电容性元件上的电荷)。存储器可以是易失性存储器，且物理信号可随时间推移衰减(其可能使存储于存储器单元中的信息降级或毁坏)。可能需要通过例如重写信息将物理信号恢复到初始值来周期性地刷新存储器单元中的信息。
存储器中的存储器单元中的一或多个可在制造时就有缺陷或随时间推移变得有缺陷。一些存储器可包含可用于替换有缺陷存储器单元的额外存储器单元。
随着存储器组件的大小减小，存储器单元的密度大大增加。重复存取特定存储器单元或存储器单元组(通常称为‘行锤击(row hammer)’)可能导致附近存储器单元中数据降级的速率增加。可能需要识别和刷新受行锤击影响的存储器单元。然而，在包含用于替换有缺陷存储器单元的额外存储器单元的存储器中，被锤击行附近的存储器单元可能并不处于被存储器使用中。
发明内容
在一个方面中，本公开涉及一种设备，其包括：存储器阵列，其包括多个正常字线和多个冗余字线；冗余信息电路，其被配置成存储和提供与所述多个正常字线中的重新映射到所述多个冗余字线中的对应冗余字线的正常字线有关的冗余信息；和冗余控制电路，其被配置成从所述冗余信息电路检索对应于第一刷新地址和第二刷新地址的字线的所述冗余信息，其中所述冗余控制电路被进一步配置成致使当所述冗余信息指示所述字线有缺陷或不在使用中时，跳过对应于所述第一刷新地址的字线或对应于所述第二刷新地址的字线中的至少一个的刷新操作。
在另一方面中，本公开涉及一种设备，其包括：存储器阵列，其包括多个正常字线和多个冗余字线；冗余信息电路，其被配置成存储和提供与所述多个正常字线中的重新映射到所述多个冗余字线中的对应冗余字线的正常字线有关的冗余信息；刷新控制电路，其被配置成引起第一刷新操作和第二刷新操作；和冗余控制电路，其被配置成从所述冗余信息电路检索对应于用于所述第一刷新操作的第一刷新地址和用于所述第二刷新操作的第二刷新地址的字线的所述冗余信息，其中在所述第一刷新操作期间检索所述第二刷新地址的所述冗余信息的至少一部分。
在又一方面中，本公开涉及一种方法，其包括：接收多泵刷新操作的第一泵信号；至少部分地响应于所述第一泵信号而检索与第一刷新地址相关联的字线的冗余信息；至少部分地响应于所述第一泵信号而检索与第二刷新地址相关联的多个字线的冗余信息；当所述冗余信息指示所述字线在使用中时，刷新与所述第一刷新地址相关联的所述字线；接收所述多泵刷新操作的第二泵信号；和当所述冗余信息指示所述多个字线中的对应个别字线在使用中时，响应于所述第二泵信号而刷新所述多个字线中的与所述第二刷新地址相关联的个别字线。
附图说明
图1是根据本公开的实施例的半导体装置的框图。
图2是根据本公开的实施例的刷新控制电路的框图。
图3是根据本公开的实施例的刷新地址产生器的框图。
图4是根据本公开的实施例的冗余控制电路的框图。
图5是根据本公开的实施例的半导体装置的至少一部分的框图。
图6是说明根据本公开的实施例的半导体装置的操作的定时图。
图7说明根据本公开的实施例的检索冗余信息和字线激活的实例。
图8说明根据本公开的实施例的用于各种双泵刷新序列的启用信号的状态。
图9是根据本公开的实施例的方法的流程图。
具体实施方式
以下对某些实施例的描述在本质上仅是示范性的，且决不意图限制本公开的范围或其应用或用途。在对本发明的系统和方法的实施例的以下详细描述中，参考形成本文的一部分的附图，以及借助于说明示出的其中可实践所描述的系统和方法的特定实施例。足够详细地描述这些实施例，以使所属领域的技术人员能够实践当前公开的系统和方法，且应理解，可利用其它实施例，且在不脱离本公开的精神和范围的情况下可进行结构和逻辑改变。此外，为清晰起见，某些特征的详细描述在其对于所属领域的技术人员来说将显而易见时将不予以论述，以免使本公开的实施例的描述混淆不清。因此，以下详细描述不应以限制性的意义来理解，且本公开的范围仅由所附权利要求书来限定。
易失性存储器装置中的信息可以存储在存储器单元(例如，作为电容性元件上的电荷)中，且可以随时间推移而衰减。存储器单元可组织成包含行(字线)和列(位线)的一或多个阵列，且存储器单元可逐行刷新。此逐行刷新可以有规律的(例如，周期性)方式执行于一些存储器装置中。对存储器的特定行(例如，侵害者行)的重复存取可能由于例如行之间的电磁耦合而导致相邻行(例如，受害者行)中的衰减速率增加。为了防止信息丢失，可能必需识别侵害者行，使得可以刷新对应受害者行以减少信息衰减。
可以监视行存取操作以确定哪些行是侵害者或潜在侵害者。为简便起见，作为潜在侵害者的行在本文中也将称为侵害者或侵害者行。在一些应用中，可以监视每一个存取操作以识别侵害者行。举例来说，可以基于给定时间段内对行的数次存取来识别侵害者行。在一些应用中，可以通过对所存取的行地址进行采样而不是监视每一次存取来识别行锤击事件。举例来说，可以产生采样准备信号，并且每次激活采样准备信号时，可以对行地址总线上的行地址的当前值进行采样(例如，锁存)。可基于所采样的行地址中的一或多个识别侵略者行。使用任何一种技术，所识别的侵害者行都可以用于计算受害者行。用于识别侵害者行、受害者行并使受害者行被刷新的电路系统可以统称为行锤击刷新电路系统。可以刷新受害者行以减少信息衰减。在一些应用中，可在存储器装置的正常逐行刷新操作之外刷新受害者行。用于受害者行的这些刷新操作可以被称作目标刷新操作。
如果阵列的字线中的一或多个存储器单元变成不可用(例如，无法提供或存储数据，与存储器单元相关联的导电路径短路或断线)，那么存储器装置可中止使用有缺陷字线。一些存储器装置可包含阵列中或额外阵列中的额外(例如，附加)字线。这些额外字线可以被称作“冗余”字线(最初指配给行地址的字线可以被称作“正常”字线)。在典型使用中，冗余字线不供存储器装置用于存储数据。然而，当发现字线有缺陷时，有缺陷字线的行地址可重新映射到冗余字线中的一个。接着存储器装置使用冗余字线而非有缺陷字线。关于有缺陷的正常字线和所使用的冗余字线的信息可作为冗余信息存储于存储器装置中。
在刷新操作期间，可刷新正常字线和冗余字线两者。在一些存储器装置中，可刷新每一个正常字线和冗余字线。因此，甚至可刷新有缺陷字线(正常字线和冗余字线可为有缺陷的)和未使用的冗余字线。然而，刷新未使用的字线可不必要地增加存储器装置的功率消耗。此外，在一些存储器装置中，刷新有缺陷字线可增加电流汲取和/或引起对相邻和/或其它附近字线的损坏。在刷新操作之前检查冗余信息可允许跳过对有缺陷和/或未使用字线的刷新。
对于一些刷新操作，例如本文中更详细地描述的自动刷新操作，提供经压缩刷新地址，其可对应于一或多个存储器组中的多个字线(例如，四个字线、八个字线、十六个字线等)。在一些存储器装置中可同步或几乎同步刷新这些多个字线。然而，在一些存储器装置中，可能不会并行检查个别字线的地址的冗余信息。因此，可能需要大量时间来检查多个字线的冗余信息，这可能需要延迟刷新操作。在一些应用中，延迟刷新操作可损害存储于存储器单元中的数据和/或干扰其它存储器操作。
根据本公开的实施例，存储器装置可执行在其中执行多个刷新操作的多泵刷新操作。举例来说，响应于泵的刷新操作可为目标刷新操作，且响应于连续泵的后续刷新操作可为自动刷新操作。可在对与行地址相关联的字线执行刷新操作之前检查与刷新操作的行地址相关联的冗余信息。在刷新操作的至少一部分期间，可在执行后续刷新操作之前检查与后续刷新操作相关联的行地址的冗余信息。如果与字线相关联的冗余信息指示字线有缺陷和/或未使用，那么可跳过对那些字线的刷新操作。
在一些应用中，在多泵刷新操作期间在自动刷新操作之前执行目标刷新操作可允许足够时间检查所有行地址的冗余信息以使得可降低或消除刷新操作的延迟。在一些应用中，跳过有缺陷字线上的刷新操作可降低损坏附近字线和/或存储器装置的其它组件的风险。在一些应用中，跳过未使用的字线上的刷新操作可减少存储器装置的电力消耗。
图1是根据本公开的实施例的半导体装置的框图。半导体装置100可为半导体存储器装置，例如集成在单个半导体芯片上的DRAM装置。
半导体装置100包含存储器阵列118。存储器阵列218示出为包含多个存储器组。在图1的实施例中，存储器阵列118示出为包含八个存储器组BANK0-BANK7。在其它实施例的存储器阵列118中可以包含更多或更少组。每一存储器组包含多个字线WL、多个位线BL和/BL，以及布置在所述多个字线WL和所述多个位线BL和/BL的相交处的多个存储器单元MC。字线WL的选择由行解码器108执行，且位线BL和/BL的选择由列解码器110执行。在图1的实施例中，行解码器108包含用于每一存储器组的相应行解码器，且列解码器110包含用于每一存储器组的相应列解码器。位线BL和/BL耦合到相应感测放大器(SAMP)。来自位线BL或/BL的读取数据由感测放大器SAMP放大，且通过互补局部数据线(LIOT/B)、传输门(TG)和互补主数据线(MIOT/B)传输到读取/写入放大器120。相反地，从读取/写入放大器120输出的写入数据通过互补主要数据线MIOT/B、传输门TG和互补局部数据线LIOT/B传输到感测放大器SAMP，且写入在耦合到位线BL或/BL的存储器单元MC中。
半导体装置100可采用多个外部端子，包含：耦合到命令和地址总线以接收命令和地址的命令和地址(C/A)端子；和用于接收时钟CK和/CK的CS信号时钟端子；用于提供数据的数据端子DQ；以及用于接收电源电势VDD、VSS、VDDQ和VSSQ的电源端子。
为时钟端子供应外部时钟CK和/CK，所述外部时钟CK和/CK提供到输入电路112。外部时钟可为互补的。输入电路112基于CK和/CK时钟产生内部时钟ICLK。ICLK时钟提供到命令解码器110和内部时钟产生器114。内部时钟产生器114基于ICLK时钟提供各种内部时钟LCLK。LCLK时钟可用于各种内部电路的定时操作。将内部数据时钟LCLK提供给输入/输出电路122，以对包含在输入/输出电路122中的电路的操作进行定时，例如提供给数据接收器以对写入数据的接收进行定时。
C/A端子可供应有存储器地址。经由命令/地址输入电路102将供应给C/A端子的存储器地址传送到地址解码器104。地址解码器104接收地址且将经解码行地址XADD供应给行解码器108且将经解码列地址YADD供应给列解码器110。地址解码器104还可供应经解码组地址BADD，其可指示含有经解码行地址XADD和列地址YADD的存储器阵列118的组。可为C/A端子供应命令。命令的实例包含用于控制各种操作的定时的定时命令、用于存取存储器的存取命令，例如用于执行读取操作的读取命令和用于执行写入操作的写入命令，以及其它命令和操作。存取命令可与用以指示待存取的存储器单元的一或多个行地址XADD、列地址YADD和组地址BADD相关联。
命令可以作为内部命令信号经由命令/地址输入电路102提供到命令解码器106。命令解码器106包含用以对内部命令信号进行解码以产生用于执行操作的各个内部信号和命令的电路。举例来说，命令解码器106可以提供用以选择字线的行命令信号和用以选择位线的列命令信号。
装置100可接收作为读取命令的存取命令。当接收到读取命令且及时向组地址、行地址和列地址供应所述读取命令时，从存储器阵列118中对应于所述行地址和列地址的存储器单元读取读取数据。通过命令解码器106接收读取命令，所述命令解码器106提供内部命令，使得读取数据从存储器阵列118提供到读取/写入放大器120。读取数据经由输入/输出电路122从数据端子DQ输出到外侧。
装置100可接收是写入命令的存取命令。当接收到写入命令且及时向组地址、行地址和列地址供应写入命令时，将供应到数据端子DQ的写入数据写入到存储器阵列118中对应于行地址和列地址的存储器单元。写入命令由命令解码器106接收，所述命令解码器106提供内部命令以使得写入数据由输入/输出电路122中的数据接收器接收。写入时钟还可提供到外部时钟端子，以对通过输入/输出电路122的数据接收器对写入数据的接收进行定时。写入数据经由输入/输出电路122供应给读取/写入放大器120，且通过读取/写入放大器120供应给存储器阵列118以写入到存储器单元MC中。
存储器阵列118的最初在半导体装置100的设计、制造期间以及制造完成后与行地址相关联的字线WL可以被称作“正常”字线。在一些实施例中，组BANK0-7中的一或多个可包含可用于替换组BANK0-7中的有缺陷字线的一或多个额外字线。这些额外字线可以被称作“冗余”字线。在一些实施例中，组BANK0-7中的一或多个可仅包含冗余字线。在一些实施例中，半导体装置100可包含具有冗余字线的额外存储器阵列118。当存储器阵列118的正常字线有缺陷时，与行地址XADD相关联的正常字线可重新映射到冗余字线中的一个。类似地，如果用以替换正常字线的冗余字线变成有缺陷，那么冗余字线可重新映射到另一冗余字线。当与行地址XADD相关联的字线重新映射到冗余字线时，重新映射信息(例如，冗余信息)可存储于冗余信息电路140中。在一些实施例中，冗余信息电路140可包含用于存储冗余信息的一或多个锁存器。在一些实施例中，锁存器可为熔丝锁存器。
冗余信息电路140可将行地址XADD与锁存器中的信息进行比较以用于发现行地址XADD的匹配是否存储于锁存器中。如果在冗余信息电路140中找到用于正常字线的匹配，那么指示正常字线有缺陷且已使用冗余字线替换所述有缺陷的正常字线。如果在冗余信息电路140中没有找到用于正常字线的匹配，那么指示正常字线处于使用中(例如，无缺陷)。如果在冗余信息电路140中找到用于冗余字线的匹配，那么指示冗余字线正在用以替换有缺陷的正常字线。如果未发现针对冗余字线的匹配，那么这指示冗余字线有缺陷和/或不处于使用中。冗余信息电路140可返回指示是否发现针对行地址XADD的匹配的冗余信息信号Red_Info。
在一些实施例中，在存取操作(例如，读取或写入)期间，行解码器108可将行地址XADD提供到冗余信息电路140以确定与行地址相关联的字线是否已重新映射到冗余字线。如果行地址XADD匹配冗余信息电路140中的行地址XADD，那么这指示已重新映射行地址XADD的字线，且行解码器可存取适当的冗余字线。如果行地址XADD不匹配冗余信息电路140中的行地址，那么这指示尚未重新映射行地址XADD的字线，且行解码器108可存取原始(例如，正常)字线。
装置100还可接收使其执行作为自刷新模式的部分的一或多个刷新操作的命令。在一些实施例中，自刷新模式命令可以在外部发到存储器装置100。在一些实施例中，自刷新模式命令可以通过装置的组件周期性地产生。在一些实施例中，当外部信号指示自刷新进入命令时，还可激活刷新信号AREF。刷新信号AREF可以是当命令解码器106接收指示进入自刷新模式的信号时被激活的脉冲信号。刷新信号AREF可紧接在命令输入之后激活，且此后可按所要内部定时循环激活。在一些实施例中，刷新信号AREF可致使执行多于一个刷新操作，这可以被称作“多泵”刷新。刷新信号AREF可用于在自刷新模式期间控制刷新操作的定时。因此，刷新操作可自动继续。自刷新退出命令可致使刷新信号AREF的自动激活停止。
刷新信号AREF被供应到刷新控制电路116。刷新控制电路116将刷新行地址RXADD供应给行解码器108，所述行解码器108可刷新由刷新行地址RXADD指示的一或多个字线WL。在一些实施例中，刷新地址RXADD可以表示单个字线。在一些实施例中，刷新地址RXADD可表示多个字线，所述字线可由行解码器108依序或同时刷新。在一些实施例中，由刷新地址RXADD表示的字线的数目可在不同刷新地址之间是不同的。刷新控制电路116可以控制刷新操作的定时，且可产生和提供刷新地址RXADD。可以控制刷新控制电路116以改变刷新地址RXADD的细节(例如，如何计算刷新地址、刷新地址的定时、由地址表示的字线的数目)，或可以基于内部逻辑进行操作。
刷新控制电路116可以选择性地输出目标刷新地址(例如，受害者地址)或自动刷新地址(automatic refresh address/auto refresh address)作为刷新地址RXADD。自动刷新地址可以来自基于刷新信号AREF的激活而提供的地址序列。刷新控制电路116可以通过信号AREF的激活确定的速率循环通过自动刷新地址序列。在一些实施例中，自动刷新操作通常可以这样的定时发生：循环自动刷新地址序列，使得对于给定字线，在自动刷新操作之间的时间中期望没有信息降级。换句话说，可执行自动刷新操作使得以快于预期的信息衰减速率的速率刷新每一字线。
刷新控制电路116还可以基于存储器阵列118中附近地址(例如，对应于侵害者行的侵害者地址)的存取模式来确定目标刷新地址，其为需要刷新的地址(例如，对应于受害者行的受害者地址)。刷新控制电路116可以使用装置100的一或多个信号来计算目标刷新地址RXADD。举例来说，可基于由地址解码器提供的行地址XADD来计算刷新地址RXADD。刷新控制电路116可以对地址解码器104沿着行地址总线提供的行地址XADD的当前值进行采样，并且基于所采样地址中的一或多个来确定目标刷新地址。
虽然一般来说，本公开涉及确定侵害者和受害者字线和地址，但应理解，如本文所使用，侵害者字线未必需要引起相邻字线中的数据降级，而受害者字线未必需要经受这种降级。刷新控制电路116可以使用一些标准来判断地址是否是侵略者地址，其可以捕获潜在的侵略者地址，而不是决定性地确定哪些地址是侵略者。举例来说，刷新控制电路116可以基于对地址的访问模式来确定潜在的侵略者地址，并且此准则可以包含一些不是侵略者的地址而错过一些是侵略者的地址。可以基于预期哪些字线将受到侵害者的影响来确定类似的受害者地址，而不是基于决定性地确定哪些字线正经历增加的数据衰减速率。
可以基于刷新信号AREF的定时向刷新地址RXADD提供定时。刷新控制电路116可具有对应于AREF的定时的时隙，且可在每一时隙期间提供一或多个刷新地址RXADD。在一些实施例中，目标刷新地址可以在(例如，“窃取”)时隙中发布，所述时隙原本已经分配给自动刷新地址。在一些实施例中，某些时隙可预留给目标刷新地址，且刷新控制电路116可确定是提供目标刷新地址，还是在所述时隙期间不提供地址，或在所述时隙期间替代地提供自动刷新地址。
目标刷新地址可基于从地址解码器104接收到的行地址XADD随时间推移而变的特性。在一些实施例中，刷新控制电路116可以在当前行地址XADD被提供在行地址总线上时对其进行采样以确定其随时间而变的特性。所述采样可为有规律的、随机的和/或伪随机的。在其它实施例中，可监测每一个接收到的行地址XADD。刷新控制电路116可以使用不同方法来基于所接收的行地址XADD计算目标刷新地址。举例来说，刷新控制电路116可以确定给定行是否是侵害者地址，且接着计算和提供与侵害者地址的受害者地址相对应的地址作为目标刷新地址。在一些实施例中，多于一个受害者地址可对应于给定侵略者地址。在此情况下，刷新控制电路可对多个目标刷新地址进行列队，且当确定应提供目标刷新地址时依序提供所述目标刷新地址。刷新控制电路116可以立即提供目标刷新地址，或可以对要在稍后时间(例如，在可用于目标刷新的下一时隙中)提供的目标刷新地址进行列队。
根据本公开的实施例，刷新控制电路116可将自动刷新地址和/或目标刷新地址提供到冗余信息电路140并且从Red_Info信号接收冗余信息以确定与所述地址相关联的字线是否是有缺陷和/或未使用的冗余字线。如果确定与刷新地址(例如，目标刷新地址、自动刷新地址)相关联的正常或冗余字线有缺陷和/或未使用，那么刷新控制电路116可致使跳过(例如，不执行)对字线的刷新操作。如果确定与刷新地址相关联的正常或冗余字线在使用中，那么刷新控制电路116可致使在刷新操作期间刷新字线。
在一些实施例中，刷新控制电路116可制止发送作为RXADD的特定自动刷新地址和/或目标刷新地址，从而跳过刷新字线。在一些实施例中，刷新控制电路116可将跳过信号Skip提供到行解码器108以指示不应刷新与RXADD地址相关联的特定字线。替代地，在一些实施例中，刷新控制电路116可将所有RXADD提供到行解码器108，且行解码器108可检查冗余信息以确定不应刷新哪些字线。
在一些应用中，自动刷新地址可对应于多个字线(例如，八个、十六个)，而目标刷新地址可对应于一个字线。换句话说，在一些应用中，自动刷新地址可截短或压缩。举例来说，如果从自动刷新地址截短3位(例如，其为M-3位行地址而非M位行地址)，那么自动刷新地址可与8个字线相关联。可在其它实例中使用其它压缩/截短程度和格式。在一些应用中，冗余信息电路140可一次为一个字线提供冗余信息。因此，在这些实施例中，可花费N个时钟循环接收用于目标刷新操作的冗余信息，但花费N*X个时钟循环接收用于自动刷新操作的冗余信息，其中X是对应于自动刷新地址的字线的数目。在一些应用中，检索用于与自动刷新地址相关联的所有字线的冗余信息所需的时钟循环数可致使自动刷新操作延迟，这可能并非所要的。
根据本公开的实施例，半导体装置100可当提供作用中AREF信号时执行多泵刷新操作。举例来说，对于双泵刷新操作，可执行两个刷新操作，其中每一刷新操作被称为‘泵’。在一些实施例中，可响应于泵而检查(例如，检索)用于泵的刷新地址和连续泵的刷新地址的冗余信息。可在响应于泵执行的刷新操作期间检查用于连续泵的刷新地址的冗余信息中的一些或全部。在一些实施例中，连续泵的冗余信息可在时间上用于响应于连续泵执行的刷新操作。
举例来说，在一些实施例中，对于至少一些多泵刷新操作，可执行用于泵的目标刷新操作并且可执行用于连续泵的自动刷新操作。举例来说，对于双泵刷新操作中的至少一些，可执行作为第一泵的目标刷新操作并且可执行作为第二泵的自动刷新操作。在一些实施例中，可在目标刷新操作期间检查目标刷新地址和自动刷新地址的冗余信息。在一些实施例中，因为目标刷新地址可对应于单个字线，所以可在准许以极少延迟或无延迟地执行目标刷新操作的时间范围内检查冗余信息。
在一些实施例中，因为执行目标刷新操作不另外要求冗余信息电路140或自动刷新地址信息，所以可在目标刷新地址之后，即使是目标刷新操作仍正在执行的情况下仍检查与自动刷新地址相关联的字线的冗余信息。完成目标刷新操作的时间可提供足够时间来检查与自动刷新地址相关联的字线的冗余信息，使得冗余信息在执行的自动刷新操作需要时是可用的。
当用于确定与目标刷新地址和/或自动刷新地址相关联的字线是否可用于适当的刷新操作的冗余信息可用时，可如本文中所描述跳过对与有缺陷字线和/或未使用的冗余字线相关联的字线的刷新。在一些应用中，跳过对有缺陷和/或未使用的字线的刷新操作可减小对半导体装置100的损坏和/或降低功耗。
向电源端子供应电源电势VDD和VSS。将电源电势VDD和VSS供应到内部电压产生器电路124。内部电压产生器电路124基于供应到电源端子的电源电势VDD和VSS产生各种内部电势VPP、VOD、VARY、VPERI等。内部电势VPP主要在行解码器108中使用，内部电势VOD和VARY主要在存储器阵列118中包含的感测放大器SAMP中使用，且内部电势VPERI在许多外围电路块中使用。
还向电源端子供应电源电势VDDQ和VSSQ。电源电势VDDQ和VSSQ供应给输入/输出电路222。在本公开的一些实施例中，供应给电源端子的电源电势VDDQ和VSSQ可为与供应给电源端子的电源电势VDD和VSS相同的电势。在本公开的另一实施例中，供应给电源端子的电源电势VDDQ和VSSQ可为与供应给电源端子的电源电势VDD和VSS不同的电势。供应给电源端子的电源电势VDDQ和VSSQ用于输入/输出电路122，以使得输入/输出电路122产生的电源噪声不传播到其它电路块。
图2是根据本公开的实施例的刷新控制电路的框图。在一些实施例中，刷新控制电路216可以包含在图1的刷新控制电路116中。展示刷新控制电路216的某些内部组件和信号以说明刷新控制电路216的操作。展示虚线218以表示在某些实施例中，组件(例如刷新控制电路216和行解码器208)中的每一个可以对应于特定存储器组，并且可以针对存储器组中的每一个重复这些组件。因此，可存在多个刷新控制电路216和行解码器208。出于简洁起见，将仅描述用于单个组的组件。
DRAM接口226可以向地址刷新控制电路216和行解码器208提供一或多个信号。刷新控制电路216可以包含采样定时电路230、侵害者检测器电路232、行锤击刷新(RHR)状态控制电路236和刷新地址产生器234。DRAM接口226可以提供一或多个控制信号，例如刷新信号AREF和行地址XADD。刷新控制电路216基于刷新信号AREF向刷新地址RXADD提供定时，其中一些刷新地址是基于接收到的行地址XADD。
侵略者检测器电路232可以响应于激活采样信号ArmSample来对当前行地址XADD进行采样。在一些实施例中，经采样的地址可以存储在侵略者电路232中和/或与先前存储的地址进行比较。侵略者检测器电路232可以基于当前采样的行地址XADD和/或先前采样的行地址匹配地址HitXADD。RHR状态控制电路236可以提供信号RHR以指示应发生行锤击刷新(例如，与所识别的侵害者行相对应的受害者行的刷新)。RHR状态控制电路236还可以提供内部刷新信号IREF，以指示应发生自动刷新。响应于RHR或IREF的激活，刷新地址产生器234可以提供刷新地址RXADD，其可以是自动刷新地址或可以是对应于侵略者行的受害者行的一或多个受害者地址，所述侵略者行对应于匹配地址HitXADD。行解码器208可响应于刷新地址RXADD和行锤击刷新信号RHR而执行刷新操作。行解码器208可基于刷新地址RXADD和内部刷新信号IREF而执行自动刷新操作。在一些实施例中，行解码器208可包含在行解码器108中。
DRAM接口226可以表示向组的组件提供信号的一或多个组件。在一些实施例中，DRAM接口226可以表示耦合到半导体存储器装置(例如，图1的装置100)的存储器控制器。在一些实施例中，DRAM接口226可表示例如图1的命令地址输入电路102、地址解码器104和/或命令解码器106等组件。DRAM接口226可以提供行地址XADD、刷新信号AREF，以及例如激活信号ACT和预充电信号Pre的存取信号。刷新信号AREF可以是周期性信号，其可指示自动刷新操作何时发生。通常可将存取信号ACT和Pre作为存取操作的部分连同行地址XADD一起提供。可提供激活信号ACT以激活存储器的给定组。可提供预充电信号Pre以对存储器的给定组进行预充电。行地址XADD可以是包含多个位的信号(其可串行或并行传输)且可对应于激活的存储器组的特定行。
在其中通过采样监测行存取(与监测每一个存取操作对比)的实施例中，采样定时电路230提供采样准备信号ArmSample。信号ArmSample可以是二进制信号，其可以处于高逻辑电平(可以由例如VDD的第一电压表示)或处于低逻辑电平(可以由例如接地或VSS的第二电压表示)。ArmSample的激活可以是‘脉冲’，其中ArmSample升高到高逻辑电平且接着返回到低逻辑电平。在一些实施例中，采样定时电路230可使用一或多个机制有规律地(例如，非随机地)、随机地、半随机地或伪任意地确定是否提供信号ArmSample的激活。.
在一些实施例中，采样定时电路230可接收存取信号ACT和Pre。在一些实施例中，信号ArmSample的激活可进一步基于信号ACT和Pre以确保信号ArmSample的每一次激活都与存取操作相关联。
侵略者检测器电路232可以从DRAM接口226接收行地址XADD，并从采样定时电路230接收信号ArmSample。当DRAM接口226将存取操作(例如，读取和写入操作)导引到存储器单元阵列(例如，图1的存储器单元阵列118)的不同行时，行地址总线上的行地址XADD可改变。每当侵害者检测器电路232接收到信号ArmSample的激活(例如，脉冲)时，侵害者检测器电路232可以对XADD的当前值进行采样。在一些实施例中，侵略者检测器电路232可以提供XADD的当前采样值作为匹配地址HitXADD。刷新地址产生器234可提供与匹配地址HitXADD相关联的一或多个受害者地址作为刷新地址RXADD。
在一些实施例中，响应于信号ArmSample的激活，侵略者检测器电路232可以基于所采样行地址XADD确定一或多个行是否是侵略者行，并且可以提供所识别的侵略者行作为匹配地址HitXADD。作为此确定的部分，侵害者检测器电路232可响应于ArmSample的激活而记录(例如，通过在寄存器中锁存和/或以其它方式存储)XADD的当前值。可以将XADD的当前值与先前记录在侵害者检测器电路232中的地址(例如，存储在锁存器/寄存器中的地址)进行比较，以确定所采样地址随时间推移的存取模式。如果侵略者检测器电路232确定地址(在一些实施例中，其可以是当前地址或先前存储的地址)是侵略者地址，则可以将所识别的侵略者提供为匹配地址HitXADD。在一些实施例中，可以响应于信号ArmSample来提供匹配地址HitXADD。在一些实施例中，匹配地址(例如，侵害者地址)HitXADD可以存储在锁存电路中，以在刷新地址产生器234确定需要匹配地址时由刷新地址产生器234稍后进行检索。
在一个实例实施例中，为了确定当前地址XADD是否是侵害者地址，可存储当前行地址XADD的采样值(例如，锁存在锁存电路)中。ArmSample的激活还可以使侵害者检测器电路232将当前所采样行地址XADD与侵害者检测器电路232中的先前存储的地址进行比较。如果当前行地址XADD匹配所存储的地址，那么当前行地址XADD可提供为匹配地址HitXADD。
在另一实例实施例中，侵略者检测器电路232可以将所采样地址的值存储在寄存器中，并且可以具有与每个所存储地址相关联的计数器。当激活ArmSample时，如果当前行地址XADD匹配所存储的地址中的一个，那么可递增计数器的值。响应于ArmSample的激活，侵略者检测器电路232可以提供与最高值计数器相关联的地址作为匹配地址HitXADD。在其它实例中可以使用识别侵略者地址的其它方法。
在其中监测每一个行存取命令的实施例中，可省略采样定时电路230。在这些实施例中，侵害者检测器电路232可响应于ACT/Pre信号而非ArmSample信号而执行以上功能。
RHR状态控制电路236可以接收刷新信号AREF且提供行锤击刷新信号RHR。刷新信号AREF可以周期性地产生且可以用于控制刷新操作的定时。存储器装置可执行一系列自动刷新操作，以便周期性地刷新存储器装置的行。可以产生RHR信号，以便指示装置应刷新特定目标行(例如，受害者行)而非来自自动刷新地址序列的地址。RHR状态控制电路236可以使用内部逻辑以提供RHR信号。在一些实施例中，RHR状态控制电路236可基于AREF的某些激活次数(例如，AREF的每4次激活、双泵刷新操作的每1或2泵)来提供RHR信号。RHR状态控制电路236还可以提供内部刷新信号IREF，其可以指示应进行自动刷新操作。在一些实施例中，信号RHR和IREF可以产生使得其不会同时起作用(例如两者不同时处于高逻辑电平)。
在一些实施例中，刷新控制电路216可以响应于刷新信号AREF的激活来执行多个刷新操作。举例来说，每次接收到刷新信号AREF时，刷新控制电路216可以通过提供M个不同的刷新地址RXADD来执行M个不同的刷新操作。每一刷新操作都可被称为‘泵’。在一些实施例中，刷新控制电路216可以具有固定模式，其中一些泵指配给给自动刷新操作，而一些泵指配给目标刷新操作。举例来说，在一些实施例中，对于双泵刷新操作，RHR状态控制电路236可激活用于第一泵的行锤击刷新信号RHR并且激活用于第二泵的内部刷新信号IREF。因此，在一些实施例中，RHR和/或IREF可以被称作用于多泵刷新操作的泵信号。在一些实施例中，刷新控制电路216可以动态地确定给定的泵是否与自动刷新操作、目标刷新操作或没有刷新操作相关联。
刷新地址产生器234可以接收行锤击刷新信号RHR、内部刷新信号IREF和匹配地址HitXADD。匹配地址HitXADD可以表示侵略者行。刷新地址产生器234可基于匹配地址HitXADD确定一或多个受害者行的位置，且当信号RHR指示目标刷新操作时将所述匹配地址提供为刷新地址RXADD。在一些实施例中，受害者行可包含物理上邻近于侵害者行的行(例如，HitXADD+1和HitXADD-1)。在一些实施例中，受害者行还可以包含物理上邻近于侵害者行的物理上邻近行的行(例如，HitXADD+2和HitXADD-2)。可在其它实例中使用受害者行与识别的侵害者行之间的替代性或额外关系。例如，还可以或可替代地刷新+/-3、+/-4和/或其它行。
刷新地址产生器234可以基于行锤击刷新信号RHR确定刷新地址RXADD的值。在一些实施例中，当内部刷新信号IREF处于作用中时，刷新地址产生器234可提供自动刷新地址序列中的一个。当信号RHR处于作用中时，刷新地址产生器234可提供例如受害者地址的目标刷新地址作为刷新地址RXADD。在一些实施例中，刷新地址产生器234可以对信号RHR的激活进行计数，并且相比更远离侵害者地址的受害者行(例如，HitXADD+/-2)可以更频繁地提供更靠近的受害者行(例如，HitXADD+/-1)。
行解码器208可以基于经接收信号和地址对存储器阵列(未示出)执行一或多个操作。举例来说，响应于激活信号ACT和行地址XADD(和处于低逻辑电平的IREF和RHR)，行解码器208可以指导对指定行地址XADD进行一或多个访问操作(例如，读取操作)。响应于RHR信号起作用，行解码器208可以刷新刷新地址RXADD。然而，如下文所论述，在一些实施例中，行解码器208可响应于由刷新地址产生器234提供的作用中刷新跳过信号而跳过刷新刷新地址RXADD。
在一些实施例中，刷新地址产生器234可在将刷新地址RXADD提供到行解码器208之前存取存储于冗余信息电路240中的冗余信息。刷新地址产生器234可将自动刷新地址和目标刷新地址Pre_RXADD提供到冗余信息电路240。冗余信息电路240可将Pre_RXADD与冗余信息进行比较以确定Pre_RXADD是否匹配存储于冗余信息电路240中的行地址并且将冗余信息(例如，是否找到匹配)返回到刷新地址产生器234。
对于与正常字线对应的行地址，如果冗余信息电路240找到匹配，那么这意味着正常字线有缺陷且不应被刷新。在一些实施例中，刷新地址产生器234可能不提供行地址作为RXADD以跳过刷新缺陷行。替代地或另外，当冗余信息指示应跳过字线的刷新时，刷新地址产生器234可提供作用中跳过信号，而不考虑刷新地址产生器234是否提供RXADD。如果冗余信息电路240未发现匹配，那么这意味着正常字线处于使用中并且应进行刷新。刷新地址产生器234可提供对应行地址作为RXADD以刷新字线和/或提供非作用中跳过信号。
对于与冗余字线对应的行地址(例如，冗余行地址)，如果发现针对冗余行地址的匹配，那么这意味着冗余字线正在用作用于正常字线的修复并且应进行刷新。刷新地址产生器234可提供对应行地址作为RXADD以刷新冗余字线和/或提供非作用中跳过信号。如果未发现针对冗余行地址的匹配，那么这意味着冗余字线不正被使用和/或有缺陷且不应进行刷新。刷新地址产生器234可能不提供冗余行地址作为RXADD，从而跳过刷新冗余字线和/或提供作用中跳过信号。
虽然多泵刷新操作不限于此类，但出于示范性目的，本公开将描述包含双泵刷新操作的实例。此外，本公开将描述包含目标自动刷新操作的实例，不过本公开的原理不限于这些特定类型的刷新操作或刷新操作的组合。举例来说，可在用于多个字线的自动刷新操作之前执行单一字线的自动刷新操作，且可在第一自动刷新操作期间执行这两个自动刷新操作的冗余信息。
如在本文中进一步详细描述，在双泵刷新操作期间，刷新地址产生器234可检查目标刷新地址的冗余信息，接着依序检查一或多个自动刷新地址的冗余信息。一旦提供目标刷新地址的冗余信息，刷新地址产生器234便可提供用于目标刷新操作的适当RXADD。提供适当的RXADD可包含不提供RXADD和/或提供作用中跳过信号，这可致使跳过受害者字线的刷新(例如，当受害者字线对应于未使用的或有缺陷的字线时)。在目标刷新操作的至少一部分期间，刷新地址产生器234可继续检查自动刷新地址的冗余信息。一旦已检查自动刷新地址的冗余信息，刷新地址产生器234便可提供用于自动刷新地址的适当RXADD，这可包含在一些情况下，不提供自动刷新地址中的一或多个和/或提供作用中跳过信号，可致使跳过相关联字线的刷新(例如，当字线对应于未使用的或有缺陷的字线时)。
替代地，在一些实施例中，可通过行解码器电路208而非刷新地址产生器234来对刷新地址RXADD执行冗余信息的的检查。在这些实施例中，可通过刷新地址产生器将所有目标和自动刷新地址提供到行解码器电路208。
图3是根据本公开的实施例的刷新地址产生器的框图。在一些实施例中，刷新地址产生器334可用于实施刷新地址产生器234。刷新地址产生器334可包含目标刷新地址产生器342、自动刷新(AREF)地址产生器344、多路复用器(MUX)346和冗余控制电路348。
目标刷新地址产生器342接收可对应于侵害者行地址的匹配地址HitXADD。可从例如侵害者检测器电路232的侵害者检测器电路接收匹配地址。至少部分地基于匹配地址HitXADD，目标刷新地址产生器342可计算一或多个目标刷新地址TXADD，其可对应于与匹配地址HitXADD相关联的侵害者字线的受害者字线。
AREF地址产生器344响应于可由例如RHR状态控制电路236的RHR状态控制电路提供的内部刷新信号IREF而产生自动刷新地址AXADD。作为自动刷新操作的一部分，自动刷新地址AXADD可以是待刷新的地址序列的一部分。在一些实施例中，自动刷新地址AXADD可对应于多个字线。刷新地址产生器344可响应于作用中IREF信号而将当前自动刷新地址AXADD更新到序列中的下一地址。还为AREF地址产生器344提供来自状态控制电路的行锤击刷新信号RHR。当RHR信号处于作用中时，AREF地址产生器344可停止更新自动刷新地址AXADD。如本文所描述，由于作用中RHR信号指示将进行目标刷新操作而非自动刷新操作，因此这允许在执行目标刷新时暂停自动刷新操作，并且当RHR信号不处于作用中时恢复自动刷新操作。
MUX 346接受目标刷新地址TXADD和自动刷新地址TXADD并且将其中的一个作为预刷新地址Pre_RXADD输出到冗余控制电路348。MUX 346可接收IREF和/或RHR信号以控制MUX346的输出。在一些实施例中，当RHR信号处于作用中状态且/或IREF信号处于非作用中状态时，MUX 346可提供目标刷新地址TXADD作为Pre_RXADD。在一些实施例中，当RHR信号处于非作用中状态且/或IREF信号处于作用中状态时，MUX 346可提供自动刷新地址AXADD。在一些实施例中，MUX 346可被配置成首先响应于作用中RHR信号而提供TXADD，接着当RHR信号和/或IREF信号指示其中一是目标刷新操作的双泵刷新操作时提供TXADD。
响应于接收到预刷新地址Pre_RXADD，冗余控制电路可将预刷新地址Pre_RXADD提供到例如冗余信息电路140和/或240等的冗余信息电路(图3中未示出)，并且接收关于预刷新地址Pre_RXADD的冗余信息Red_Info。当预刷新地址Pre-RXADD对应于正常字线且Red_Info指示正常字线尚未重新映射到冗余字线(例如，在冗余信息电路中未发现匹配)时，冗余控制电路348可将预刷新地址Pre-RXADD作为刷新地址RXADD提供到行解码器(图3中未示出)，例如行解码器108和/或208。在一些实施例中，冗余控制电路348也可将与刷新地址RXADD相关联的非作用中刷新操作跳过信号Skip提供到行解码器。当Red_Info指示正常字线有缺陷(例如，发现匹配)时，在一些实施例中，冗余控制电路348可能不提供预刷新地址Pre_RXADD作为刷新地址RXADD。在一些实施例中，不提供刷新地址RXADD可包含遮蔽RXADD信号。另外或替代地，冗余控制电路348可提供作用中跳过信号，指示不应执行与刷新地址RXADD相关联的字线的刷新操作。
当预刷新地址Pre-RXADD对应于冗余字线且Red_Info指示冗余字线有缺陷或不在使用中(例如，在冗余信息电路中未找到匹配)时，冗余控制电路348可能不提供预刷新地址Pre_RXADD作为刷新地址RXADD和/或提供作用中跳过信号。当Red_Info指示冗余字线在使用中(例如，找到匹配)时，冗余控制电路348可提供预刷新地址Pre_RXADD作为刷新地址RXADD。在一些实施例中，冗余控制电路348也可提供非作用中刷新操作跳过信号Skip。
如上文所描述，跳过信号可至少部分地基于Red_Info信号。在一些实施例中，跳过信号可对应于Red_Info信号。也就是说，冗余控制电路348可提供刷新地址RXADD和相关联冗余信息Red_Info作为跳过信号。
在一些实施例中，冗余控制电路348可进一步接收RHR和IREF信号。冗余控制电路348可检索冗余信息并且响应于RHR和IREF信号的各种状态而提供刷新地址RXADD和/或跳过信号。举例来说，在一些实施例中，当RHR信号对双泵刷新操作的第一泵作出响应时，冗余控制电路348可响应于作用中RHR信号而检索用于目标刷新地址和自动刷新地址两者的冗余信息。在一些实施例中，当IREF信号对双泵刷新操作的第二泵作出响应时，冗余控制电路348可响应于作用中IREF信号而停止检索冗余信息。参考图4提供冗余控制电路348对RHR和IREF信号的响应。
替代地，在一些实施例中，MUX 346可提供TXADD或AXADD作为RXADD且冗余控制电路348可包含在行解码器中。
图4是根据本公开的实施例的冗余控制电路的框图。在一些实施例中，冗余控制电路448可包含在冗余控制电路348中。在一些实施例中，冗余控制电路448可包含在例如刷新控制电路116和/或216的刷新控制电路中。在一些实施例中，冗余控制电路448可包含在例如行解码器108和/或208的行解码器中。冗余控制电路400可包含脉冲产生器450、脉冲产生器452、启用锁存器454、振荡器456、地址锁存器458和冗余信息锁存器460。
冗余控制电路448可从目标刷新地址产生器(例如，目标刷新地址产生器342)和自动刷新地址产生器(例如，AREF产生器344)接收目标刷新地址和/或自动刷新地址Pre_RXADD。在一些实施例中，可经由多路复用器(例如，MUX 346)提供Pre_RXADD。Pre_RXADD地址可提供给地址锁存器458。在一些实施例中，地址锁存器458可包含一或多个寄存器或用于存储一或多个地址的其它合适的存储电路系统。举例来说，对于自动刷新操作，可提供多个自动刷新地址作为Pre_RXADD。在一些实施例中，当Pre_RXADD与对应于多个字线的经截短或压缩地址相关联时，冗余控制电路400还可包含解码器(未示出)，其可将地址解码/解压缩成用于个别字线的行地址以存储于地址锁存器458中。
地址锁存器458可将用于个别字线的地址Pre_RXADD提供到冗余信息电路(图4中未示出)，例如冗余信息电路140和/或240。在一些实施例中，用于个别字线的地址信息可依序(例如，一次一个地)提供到冗余信息电路。
地址锁存器458可响应于作用中锁存启用信号Latch_En而提供个别字线的Pre_RXADD。如图4中所示，锁存启用信号Latch_En可为在高逻辑状态和/或电压电平与低逻辑状态和/或电压电平之间振荡的周期性信号462。在一些实施例中，每当周期性信号462转变到作用中状态时，地址锁存器458可提供与另一个别字线相关联的另一地址Pre_RXADD。在一些实施例中，每当周期性信号462转变到作用中状态时，地址锁存器458可提供与已接收到发往例如行解码器108和/或208的行解码器(未示出)所针对的个别字线相关联的刷新地址RXADD。
冗余信息锁存器460可包含一或多个触发器、寄存器和/或用于存储与一或多个字线(例如与Pre_RXADD相关联的字线)相关联的冗余信息Red_Info的其它合适的存储电路系统。Red_Info可响应于地址锁存器458提供的Pre_RXADD而从冗余信息电路接收。在一些实施例中，Red_Info可为指示是否在存储于冗余信息电路中的冗余信息中找到用于字线的匹配的单个位。冗余信息锁存器460可另外包含用于至少部分地基于Red_Info产生遮蔽信号Mask_RXADD和/或刷新操作跳过信号Skip的刷新地址的逻辑。在一些实施例中，Mask_RXADD和/或跳过信号可对应于Red_Info。
在一些实施例中，当Red_Info指示不应刷新与地址锁存器458提供的RXADD相关联的字线(例如，未使用或有缺陷字线)时，冗余信息锁存器460可将作用中Mask_RXADD提供到地址锁存器458，其可阻止地址锁存器458提供RXADD。另外或替代地，冗余信息锁存器460可将作用中跳过信号提供到行解码器以指示应跳过字线的刷新操作。当Red_Info指示应刷新与RXADD相关联的字线(例如，无缺陷正常字线或经使用冗余字线)时，冗余信息锁存器460可提供非作用中Mask_RXADD信号和/或非作用中跳过信号以准许将RXADD提供给行解码器并且在刷新操作期间进行刷新。
类似于地址锁存器458，冗余信息锁存器460可响应于激活Latch_En信号而提供Mask_RXADD和/或跳过信号。使地址锁存器458和冗余信息锁存器460两者响应于Latch_En信号而提供信号可允许RXADD与Mask_RXADD和/或跳过信号的同步化。也就是说，通过Latch_En信号启用地址锁存器458和冗余信息锁存器460可允许适当的冗余信息与适当的刷新地址相关联。
在一些实施例中，锁存启用信号Latch_En可由振荡器456提供。可通过启用锁存器454提供的振荡器启用信号Osc_En来启用振荡器456。在一些实施例中，可通过从脉冲产生器450和452接收的脉冲触发启用锁存器454。脉冲产生器450可从RHR状态控制电路(例如，RHR状态控制电路236)接收行锤击刷新信号RHR。当RHR信号转变到作用中状态时，脉冲产生器450可发出脉冲。所述脉冲可由启用锁存器454在置位输入S处接收，并且作为响应，启用锁存器454可提供作用中Osc_En信号。脉冲产生器452可从RHR状态控制电路接收内部刷新信号IREF。当IREF信号转变到作用中状态时，脉冲产生器452可发出脉冲。所述脉冲可由启用锁存器454在复位输入R处接收，并且作为响应，启用锁存器454可使作用中Osc_En信号转变到非作用中状态。
替代地，在一些实施例中，启用锁存器454可被配置成响应于作用中RHR信号而提供作用中Osc_En信号并且响应于非作用中RHR信号而提供非作用中Osc_En信号。如将参考图8更详细地描述，启用锁存器454可包含额外逻辑且/或额外逻辑电路可用于在所要时间长度内提供用于各种多泵刷新序列的Osc_En信号。
振荡器456的频率可经选择以使得在作用中Osc_En信号的持续时间期间，锁存启用信号Latch_En N次转变到作用中状态，N等于与将在双泵刷新操作中刷新的个别字线相关联的目标刷新地址和自动刷新地址的数目。在示出的实例中，Latch_En可九次转变到作用中状态以用于检索与目标刷新地址相关联的字线(例如，激活464)和与自动刷新地址相关联的八个字线(例如，激活466)的冗余信息。
图5是根据本公开的实施例的半导体装置的至少一部分的框图。在一些实施例中，半导体装置500可包含在半导体装置100中。半导体装置500可包含冗余控制电路548、行解码器508和冗余信息电路540。在一些实施例中，冗余控制电路548可包含冗余控制电路348和/或448。在一些实施例中，行解码器508可包含在行解码器108和/或208中。在一些实施例中，冗余信息电路540可包含在冗余信息电路140和/或240中。
冗余信息电路540可包含一或多个熔丝锁存器块568。每一熔丝锁存器块568可包含一或多个熔丝锁存器570。熔丝锁存器570可用于存储冗余信息。举例来说，熔丝锁存器可被编程以指示哪些正常字线已经重新映射到冗余字线(被称为行地址熔丝数据(RAF))，和/或指示哪些冗余字线正在用以替换有缺陷的正常字线和/或其它有缺陷的冗余字线(被称为电熔丝数据(EfuseData))。在一些实施例中，可通过半导体存储器装置(未示出)的后包装修复(PPR)模块编程熔丝锁存器570。虽然被称为熔丝，但在一些实施例中，熔丝锁存器570可包含反熔丝和/或其它形式的非易失性存储。
冗余控制电路548可将对应于字线的行地址Pre_RXADD提供到冗余信息电路540。可将Pre_RXADD的冗余信息分析为冗余字线地址、正常字线、或这两者。冗余信息电路540可将与Pre_RXADD的RAF数据或EfuseData相关的冗余信息Red_Info提供到冗余控制电路548。Red_Info可指示在与Pre_RXADD相关联的字线的EfuseData和/或RAF数据中是否发现匹配。在一些实施例中，Red_Info可为在发现匹配的情况下获取第一逻辑状态(例如，高‘1’)并且在RAF数据或Efuse数据未发现匹配的情况下获取第二逻辑状态(例如，低‘0’)的单个位。在一些实施例中，Red_Info可包含指示匹配信息是用于RAF数据还是EfuseData的第二位。
如参考图1所提及，半导体装置100的其它组件可存取冗余信息电路540。在一些实施例中，一或多个多路复用器可用于控制对冗余信息电路540的存取。举例来说，多路复用器572可包含确定冗余控制电路548或另一组件(未示出)是否可向冗余信息电路540请求用于EfuseData的匹配信息。多路复用器572可受一或多个控制信号(未示出)控制，例如，受基于由半导体装置500接收的命令(例如，PPR命令、ACT命令、REF命令)产生的内部信号控制。
至少部分地基于冗余信息电路540提供的Red_Info，冗余控制电路548可将刷新地址(例如，目标刷新地址、自动刷新地址)和/或跳过刷新操作信号Skip提供到行解码器508。行解码器508可致使刷新与RXADD相关联的在使用中的字线(例如，无缺陷的正常字线、无缺陷的使用中冗余字线)。
图6是说明根据本公开的实施例的半导体装置的操作的定时图。定时图600可说明例如半导体装置100和/或500的半导体装置在一或多个存储器操作期间的各个信号的状态。虽然将参考图1-5描述定时图600，但定时图600的信号和操作不限于这些装置。
定时图600的第一行指示全局行地址总线(GRA)上的数据。全局行地址总线可为将行地址提供到存储器阵列的所有组(例如存储器阵列118的BANK0-7)的地址总线。定时图600的第二行指示响应于刷新命令的刷新信号AREF的状态。在一些实施例中，存储器控制器可提供刷新命令。在一些实施例中，刷新命令可在内部由例如命令解码器106的命令解码器产生。定时图600的第三行和第四行指示双泵刷新操作的第一泵和第二泵的状态。在示出的实例中，如图2-4中所示，第一泵可与行锤击刷新信号RHR的激活相关联且第二泵可与内部刷新信号IREF的激活相关联。
定时图600的第五行指示锁存启用信号Latch_En的状态，其可用于控制存取与目标刷新和/或自动刷新地址相关联的字线的冗余信息的定时，如参考图4所论述。
第六行和第七行指示目标刷新地址(RHR Red_Info)和自动刷新地址(AREF Red_Info)的冗余信息的可用性。虽然示出为提供为图2-4中的单个位线Red_Info，但在一些实施例中，目标刷新地址和自动刷新地址的冗余信息可单独地存储和/或提供于单独数据线上。定时图600的最后行指示提供为用于执行刷新操作的刷新地址RXADD的行地址。
在时间T0处或附近，行地址N-1可设置于全局行地址总线上。在一些实施例中，行地址N-1可对应于多个字线。在示出的实例中，行地址N-1对应于八个字线。然而，在其它实例中，行地址N-1可对应于更多或更少字线。
在时间T1处或附近，可提供由刷新命令信号的激活指示的刷新命令。在示出的实例中，刷新命令可指示双泵刷新操作。在一些实施例中，刷新命令可指示第一泵对应于目标刷新操作且第二泵对应于自动刷新操作。在一些实施例中，半导体装置可经编程以使得所有双泵刷新操作以所述次序执行那些特定刷新操作。在一些实施例中，半导体装置可经编程以使得以特定方式执行每特定数目的双泵刷新操作。
至少部分地响应于刷新命令，在时间T2处或附近，可激活第一泵信号。如所提及，这可进一步对应于RHR信号的激活。至少部分地响应于第一泵信号的激活，Latch_En信号可开始在时间T3处或附近振荡。振荡Latch_En信号可例如通过来自冗余信息电路140、240和/或540的冗余控制电路348、448和/或548，启用目标刷新地址和自动刷新地址(基于全局行地址N-1)的冗余信息的检索。在示出的实例中，目标刷新地址对应于一个字线。
在时间T4处或附近，冗余信息RHR Red_Info可为可用的且目标刷新地址RHR ADD0(例如，TXADD)可提供为RXADD。可在充足时间内提供冗余信息和目标刷新地址以使得在分配给双泵刷新操作的时间段期间发生目标刷新操作。当然，如本文所描述，可在RHR Red_Info指示字线有缺陷和/或未使用的情况下跳过刷新操作。
在时间T5处或附近，第一泵信号可转变到非作用中状态，且Latch_En信号可停止振荡，这可停止对冗余信息的存取。然而，Latch_En可能已启用存取足够时间段以使得可检索所有自动刷新地址的冗余信息。因此，当第二泵信号在时间T6处或附近转变到作用中状态时，冗余信息AREF Red_Info是可用的且对应于N-1的刷新地址(例如，AXADD)可提供为RXADD。因此，用于双泵刷新操作的自动刷新操作可以及时方式发生。然而，如果AREF Red_Info指示字线中的一或多个有缺陷和/或不在使用中，那么可在自动刷新操作期间跳过对字线中的一些或全部的刷新。
替代地，在一些实施例中，例如在图4中示出的实施例中，Latch_En信号可响应于时间T6处或附近的第二刷新泵而停止振荡。
定时图600中示出对应于提供的额外全局行地址和刷新命令的额外双泵刷新操作。这些双泵刷新操作可以与如针对定时图600的第一双泵刷新操作所描述的方式基本上相同的方式发生。
图7说明根据本公开的实施例的检索冗余信息和字线激活的实例。在执行目标刷新操作所针对的双刷新操作的第一泵期间，检索与目标刷新地址TXADD相关联的字线702和与自动刷新地址AXADD相关联的字线704的冗余信息。在示出的实例中，发现与TXADD相关联的字线702处于使用中/无缺陷。因此，此后不久，在目标刷新操作期间如由箭头703所指示刷新字线702。继续所述实例，发现与自动刷新地址AXADD相关联的字线706中的两个有缺陷和/或不处于使用中。因此，在双刷新操作的第二泵期间，当执行自动刷新操作时，不刷新被发现有缺陷的两个字线706。在一些应用中，跳过对有缺陷和/或未使用的字线的刷新操作可降低损坏半导体装置的风险和/或减少半导体装置的电力消耗。
图8说明根据本公开的实施例的用于各种双泵刷新序列的启用信号的状态。本文所描述的实例(例如参考图6和7描述的那些实例)说明当双泵刷新操作序列全都被指配为目标刷新操作的第一泵和自动刷新操作的第二泵时的操作。然而，可以不同方式分配双泵刷新操作的泵，且双泵刷新操作序列可具有彼此不同的分配。举例来说，一些半导体装置准许通过外部命令起始一或多个目标刷新操作。这些外部命令可以被称作刷新管理(RFM)命令。在一些应用中，响应于RFM命令，双泵刷新操作的两个泵均可分配给目标刷新操作。在一些应用中，响应于RFM命令，专用于目标刷新操作的双泵刷新操作可与双泵刷新操作交替进行，在所述双泵刷新操作中，第一泵与目标刷新操作相关联且第二泵与自动刷新操作相关联。在图8的作为“双泵”部分的刷新泵的顶部行中示出双泵刷新操作的此模式。
如参考图3所论述，可在目标刷新操作期间暂停自动刷新地址的产生。因此，在目标刷新操作中的一个期间仅需要检索用于下一个自动刷新操作的自动刷新地址的冗余信息。在其它目标刷新操作期间，仅需要通过冗余控制电路(例如，冗余控制电路448)检索用于目标刷新操作的冗余信息。在图8的“双泵”部分的第三行中示出用于每一双泵操作的锁存启用信号Latch_En的振荡的数目。然而，当通过启用锁存器(例如启用锁存器454)基于接收到行锤击刷新RHR和内部刷新IREF信号进行启用时，产生锁存启用信号Latch_En的振荡器(例如，振荡器456)可在比振荡器启用信号Osc_En必需的时间段更长的时间段内启用(参见图4)。
为节省多次检索用于相同自动刷新地址的冗余信息消耗的能量，在一些实施例中，提供Osc_En的启用锁存器可经修改为包含当接收到RFM命令时调整Osc_En信号的额外逻辑。在一些实施例中，存储自动刷新地址的地址锁存器(例如地址锁存器458)可包含如下额外逻辑：其检测到已经请求用于存储于地址锁存器中的地址的冗余信息并且当进行了如此检测时忽略锁存启用信号Latch_En。在另一实例中，可提供如下额外逻辑：其检测自动刷新操作何时完成并且提供如图8中的“双泵”的第二行中所示的作用中自动刷新完成信号AR_Done。AR_Done信号可用于修改(例如，覆写)振荡器启用信号Osc_En，使得针对数次振荡激活Latch_En信号以当在一行中发生多个目标刷新操作时检索用于目标刷新地址的冗余。
在一些半导体装置中，可如图8的“跳过目标刷新”部分的第一行刷新泵中所示跳过一些目标刷新操作。跳过的目标刷新操作可包含在其中两个泵均专用于目标刷新操作的双泵操作中或包含在其中第一泵是目标刷新操作且第二泵是自动刷新操作的双泵操作中。如由图8的“跳过目标刷新”部分中的第三行所示，即使跳过了目标刷新操作仍需要在自动刷新操作之前锁存启用信号Latch_En检索用于自动刷新地址的冗余信息。然而，振荡器启用信号Osc_En可能不启用锁存信号Latch_En，这是因为当跳过目标刷新操作时可能不会激活RHR信号。
在一些实施例中，为避免当跳过了目标刷新操作时还跳过对用于自动刷新地址的冗余信息的检索，启用锁存器可经修改以包含逻辑和/或可将额外启用电路提供给接收刷新信号AREF的振荡器，使得考虑刷新操作的所有泵并且可及时完成自动刷新地址冗余信息的检索。在一些实施例中，如由图8的“跳过目标刷新”部分的第二行所指示，类似于“双泵部分”，基于自动刷新操作的检测提供的AR_Done信号可用于确保启用Latch_En以当跳过目标刷新操作时检索用于自动刷新地址的冗余信息。
如应从图8明了，在用于目标刷新操作的时间段期间检索用于自动刷新地址冗余信息的特征不限于双泵刷新操作，而是可适用于多泵刷新操作的任何数目个泵，只要在多泵刷新操作的每一自动刷新操作之前执行至少一个目标刷新操作即可。
图9是根据本公开的实施例的方法的流程图。在一些实施例中，方法900可由例如半导体装置100和/或500的半导体装置执行。在一些实施例中，方法900可至少部分地由例如刷新控制电路116和/或206的刷新控制电路和/或行解码器电路108、208和/或508执行。
在框902处，可执行“接收多泵刷新操作的第一泵信号”。在一些实施例中，第一泵信号可由例如刷新地址产生器234和/或334的刷新地址产生器接收。在一些实施例中，第一泵信号可对应于目标刷新操作。
在框904处，可执行“至少部分地响应于第一泵信号而检索与第一刷新地址相关联的字线的冗余信息”。在框906处，可执行“至少部分地响应于第一泵信号而检索与第二刷新地址相关联的多个字线的冗余信息”。在一些实施例中，可通过刷新地址产生器从例如冗余信息电路104、204和/或504的冗余信息电路检索冗余信息。在一些实施例中，可通过可与刷新控制电路或行解码器电路定位在一起的例如冗余控制电路348、448和/或548的冗余控制电路来检索冗余信息。在一些实施例中，第一刷新地址可为目标刷新地址且第二刷新地址可为自动刷新地址。
在框908处，可执行“当冗余信息指示与第一刷新地址相关联的字线在使用中时，刷新所述字线”。在一些实施例中，可在刷新与第一刷新地址相关联的字线期间，检索与第二刷新地址相关联的多个字线的冗余信息中的至少一些。也就是说，在一些实施例中，可同时执行框906和框908的至少部分。
在框910处，可执行“接收多泵刷新操作的第二泵信号”。在一些实施例中，第二泵信号可对应于自动刷新操作。在框912处，可执行“当冗余信息指示与第二刷新地址相关联的多个字线中的对应的个别字线在使用中时，响应于第二泵信号而刷新所述多个字线中的个别字线”。
在一些实施例中，方法900可包含框914，其中可执行“至少部分地响应于第一泵信号而启用振荡器以提供振荡锁存启用信号”。在一些实施例中，至少部分地响应于振荡锁存启用信号，执行与第一刷新地址相关联的字线的冗余信息和与第二刷新地址相关联的多个字线的冗余信息的检索。在一些实施例中，方法900可另外包含框916，其中可执行“至少部分地响应于第二泵信号而停用振荡器”。虽然在框912之前示出，但在一些实施例中，框916可在框912之后或同时执行。
如本文中所公开，可执行多泵刷新操作，其中响应于泵的刷新操作可为目标刷新操作且响应于连续泵的连续刷新操作可为自动刷新操作。在一些应用中，在多泵刷新操作期间在自动刷新操作之前执行目标刷新操作可允许足够时间用于检查所有行地址的冗余信息，使得可减小或消除刷新操作的延迟。检查刷新字线中的一些或全部的冗余信息可允许跳过对一些或所有有缺陷和/或未使用的字线的刷新操作。在一些应用中，跳过对有缺陷字线的刷新操作可减小损坏附近字线和/或存储器装置的其它组件的风险。在一些应用中，跳过对未使用的字线的刷新操作可降低存储器装置的功耗。
当然，应了解，本文中所描述的实例、实施例或过程中的任一个可与一或多个其它实例、实施例和/或过程组合或分离和/或在根据本发明系统、装置和方法的单独装置或装置部分当中执行。
最后，上文的论述仅旨在说明本发明系统，且不应解释为将所附权利要求书限于任何特定实施例或实施例群组。因此，虽然已参考示范性实施例详细地描述了本发明系统，但还应了解，在不脱离如在所附权利要求书中所阐述的本发明系统的更广和既定精神和范围的情况下，所属领域的技术人员可设计众多修改和替代实施例。因此，说明书和附图应以说明性方式看待，且并不旨在限制所附权利要求书的范围。

Claims (20)

1.一种设备，其包括：
存储器阵列，其包括多个正常字线和多个冗余字线；
冗余信息电路，其被配置成存储和提供与所述多个正常字线中的重新映射到所述多个冗余字线中的对应冗余字线的正常字线有关的冗余信息；和
冗余控制电路，其被配置成从所述冗余信息电路检索对应于第一刷新地址和第二刷新地址的字线的所述冗余信息，其中所述冗余控制电路被进一步配置成致使当所述冗余信息指示所述字线有缺陷或不在使用中时，跳过对应于所述第一刷新地址的字线或对应于所述第二刷新地址的字线中的至少一个的刷新操作。
2.根据权利要求1所述的设备，其中所述冗余控制电路包括：
地址锁存器，其被配置成存储所述第一刷新地址和所述第二刷新地址，请求对应于所述第一刷新地址和所述第二刷新地址的所述字线的所述冗余信息，以及提供第三刷新地址，其中所述第三刷新地址对应于所述第一刷新地址或所述第二刷新地址中的至少一个；和
冗余信息锁存器，其被配置成接收对应于所述第一刷新地址和所述第二刷新地址的所述字线的所述冗余信息并且至少部分地基于所述冗余信息提供遮蔽信号或刷新操作跳过信号中的至少一个，其中所述遮蔽信号掩蔽所述第三刷新地址且所述跳过信号致使当所述冗余信息指示与所述第三刷新地址相关联的字线有缺陷或不在使用中时跳过所述刷新操作。
3.根据权利要求2所述的设备，其另外包括振荡器，所述振荡器被配置成将锁存启用信号提供到所述地址锁存器和所述冗余信息锁存器，其中所述锁存启用信号被配置成至少部分地同步化所述地址锁存器和所述冗余信息锁存器的操作。
4.根据权利要求3所述的设备，其另外包括启用锁存器，所述启用锁存器被配置成将振荡器启用信号提供到所述振荡器，其中所述启用锁存器被配置成响应于第一刷新操作信号的激活而将所述振荡器启用信号转变到作用中状态并且响应于第二刷新操作信号的激活而将所述振荡器启用信号转变到非作用中状态。
5.根据权利要求3所述的设备，其中所述锁存启用信号被配置成使所述地址锁存器和所述冗余信息锁存器启用对应于与所述第一刷新地址和所述第二刷新地址相关联的字线的数目的次数。
6.根据权利要求1所述的设备，其中所述第一刷新地址对应于字线且所述第二刷新地址对应于多个字线。
7.根据权利要求1所述的设备，其另外包括包含所述冗余控制电路的刷新控制电路。
8.根据权利要求1所述的设备，其另外包括包含所述冗余控制电路的行解码器。
9.根据权利要求1所述的设备，其中所述第一刷新地址是目标刷新地址且所述第二刷新地址是自动刷新地址。
10.一种设备，其包括：
存储器阵列，其包括多个正常字线和多个冗余字线；
冗余信息电路，其被配置成存储和提供与所述多个正常字线中的重新映射到所述多个冗余字线中的对应冗余字线的正常字线有关的冗余信息；
刷新控制电路，其被配置成引起第一刷新操作和第二刷新操作；和
冗余控制电路，其被配置成从所述冗余信息电路检索对应于用于所述第一刷新操作的第一刷新地址和用于所述第二刷新操作的第二刷新地址的字线的所述冗余信息，其中在所述第一刷新操作期间检索所述第二刷新地址的所述冗余信息的至少一部分。
11.根据权利要求10所述的设备，其中所述冗余控制电路被进一步配置成致使当所述冗余信息指示所述字线有缺陷或不在使用中时，跳过对应于所述第一刷新地址的字线的所述第一刷新操作，且其中所述冗余控制电路被进一步配置成致使当所述冗余信息指示所述字线有缺陷或不在使用中时，跳过对应于所述第二刷新地址的字线的所述第二刷新操作。
12.根据权利要求10所述的设备，其中所述第一刷新操作是目标刷新操作，所述第二刷新操作是自动刷新操作，且所述第一刷新地址对应于目标刷新地址，所述第二刷新地址对应于自动刷新地址。
13.根据权利要求12所述的设备，其中所述冗余控制电路被配置成检索对应于第三刷新操作的第三刷新地址的字线的冗余信息并且当所述第三刷新操作是第二目标刷新操作并且在所述第二刷新操作之前发生时，存储在所述目标刷新操作期间检索的对应于所述自动刷新地址的所述字线的所述冗余信息。
14.根据权利要求10所述的设备，其中响应于多泵刷新操作的泵信号而执行所述第一刷新操作，并且响应于所述多泵刷新操作的连续泵信号而执行所述第二刷新操作。
15.一种方法，其包括：
接收多泵刷新操作的第一泵信号；
至少部分地响应于所述第一泵信号而检索与第一刷新地址相关联的字线的冗余信息；
至少部分地响应于所述第一泵信号而检索与第二刷新地址相关联的多个字线的冗余信息；
当所述冗余信息指示所述字线在使用中时，刷新与所述第一刷新地址相关联的所述字线；
接收所述多泵刷新操作的第二泵信号；和
当所述冗余信息指示所述多个字线中的对应个别字线在使用中时，响应于所述第二泵信号而刷新所述多个字线中的与所述第二刷新地址相关联的个别字线。
16.根据权利要求15所述的方法，其中在刷新与所述第一刷新地址相关联的所述字线期间检索与所述第二刷新地址相关联的所述多个字线的所述冗余信息中的至少一些。
17.根据权利要求15所述的方法，其另外包括至少部分地响应于所述第一泵信号而启用振荡器以提供振荡锁存启用信号。
18.根据权利要求17所述的方法，其中所述检索与所述第一刷新地址相关联的所述字线的所述冗余信息和与所述第二刷新地址相关联的所述多个字线的所述冗余信息是至少部分地响应于所述振荡锁存启用信号而执行。
19.根据权利要求17所述的方法，其另外包括至少部分地响应于所述第二泵信号而停用所述振荡器。
20.根据权利要求15所述的方法，其中通过刷新控制电路或行解码器的冗余控制电路来接收所述冗余信息。
CN202110996631.3A 2020-08-28 2021-08-27 用于通过冗余来刷新存储器的设备和方法 Pending CN114121115A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/005,579 US11152078B1 (en) 2020-08-28 2020-08-28 Apparatuses and methods for refreshing memories with redundancy
US17/005,579 2020-08-28

Publications (1)

Publication Number Publication Date
CN114121115A true CN114121115A (zh) 2022-03-01

Family

ID=78083385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110996631.3A Pending CN114121115A (zh) 2020-08-28 2021-08-27 用于通过冗余来刷新存储器的设备和方法

Country Status (2)

Country Link
US (2) US11152078B1 (zh)
CN (1) CN114121115A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023231263A1 (zh) * 2022-05-30 2023-12-07 长鑫存储技术有限公司 一种刷新地址产生电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152078B1 (en) 2020-08-28 2021-10-19 Micron Technology, Inc. Apparatuses and methods for refreshing memories with redundancy
US11417382B2 (en) * 2020-12-17 2022-08-16 Micron Technology, Inc. Apparatuses and methods for skipping wordline activation of defective memory during refresh operations
US11670356B2 (en) 2021-07-16 2023-06-06 Micron Technology, Inc. Apparatuses and methods for refresh address masking
KR20230035881A (ko) * 2021-09-06 2023-03-14 에스케이하이닉스 주식회사 스마트 리프레쉬 동작을 수행하기 위한 메모리 장치 및 이를 포함하는 메모리 시스템
CN115985379B (zh) * 2023-02-09 2023-08-04 长鑫存储技术有限公司 Mbist控制电路、方法、存储器及设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068071A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd 半導体メモリ
JP2015219938A (ja) * 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US10381064B1 (en) * 2018-01-19 2019-08-13 Micron Technology, Inc. Apparatuses and methods for refreshing memory of a semiconductor device
US10497420B1 (en) * 2018-05-08 2019-12-03 Micron Technology, Inc. Memory with internal refresh rate control
US10790005B1 (en) * 2019-04-26 2020-09-29 Micron Technology, Inc. Techniques for reducing row hammer refresh
US11152078B1 (en) 2020-08-28 2021-10-19 Micron Technology, Inc. Apparatuses and methods for refreshing memories with redundancy

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023231263A1 (zh) * 2022-05-30 2023-12-07 长鑫存储技术有限公司 一种刷新地址产生电路

Also Published As

Publication number Publication date
US11152078B1 (en) 2021-10-19
US20220068429A1 (en) 2022-03-03
US11605442B2 (en) 2023-03-14

Similar Documents

Publication Publication Date Title
US11380382B2 (en) Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11309012B2 (en) Apparatuses and methods for staggered timing of targeted refresh operations
US11257535B2 (en) Apparatuses and methods for managing row access counts
CN110827884B (zh) 用于刷新半导体装置的存储器的设备
US11715512B2 (en) Apparatuses and methods for dynamic targeted refresh steals
US11605442B2 (en) Apparatuses and methods for refreshing memories with redundancy
US11348631B2 (en) Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11557331B2 (en) Apparatuses and methods for controlling refresh operations
CN112420104A (zh) 用于模拟行存取速率确定的设备、系统及方法
CN114051640A (zh) 用于监测字线存取的设备及方法
CN111128268A (zh) 用于基于存取的刷新时序的设备及方法
US11600314B2 (en) Apparatuses and methods for sketch circuits for refresh binning
KR20210106585A (ko) 소프트 포스트/패키지 복구를 위한 장치 및 방법
US20230010619A1 (en) Apparatuses and methods for dynamically allocated aggressor detection
US20230047007A1 (en) Apparatuses and methods for countering memory attacks
US11783881B2 (en) Apparatuses, systems, and methods for direct refresh management commands
US11996134B2 (en) Apparatuses, systems, and methods for direct refresh management sampling protection
US11670356B2 (en) Apparatuses and methods for refresh address masking

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination