CN114121076A - 用于控制刷新操作的设备和方法 - Google Patents

用于控制刷新操作的设备和方法 Download PDF

Info

Publication number
CN114121076A
CN114121076A CN202110973900.4A CN202110973900A CN114121076A CN 114121076 A CN114121076 A CN 114121076A CN 202110973900 A CN202110973900 A CN 202110973900A CN 114121076 A CN114121076 A CN 114121076A
Authority
CN
China
Prior art keywords
refresh
address
signal
row
rfm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110973900.4A
Other languages
English (en)
Inventor
杜斌
李亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114121076A publication Critical patent/CN114121076A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter

Abstract

本公开涉及用于刷新操作的控制的设备和方法。在一些实例中，存储器装置可响应于内部和/或外部命令而执行刷新操作。内部刷新命令可包含自动刷新命令和行锤击(例如，目标)刷新命令。外部命令可包含刷新管理命令。在一些实例中，所述外部命令可使刷新操作在数个激活命令之后进行。所述存储器装置可监测与所述激活命令相关联的行地址。在一些实例中，如果与所述激活命令相关联的所述行地址都不是在高频率下产生，那么所述存储器装置可跳过由刷新管理命令指示的刷新操作。在一些实例中，如果接收到的行地址匹配先前接收到的行地址，那么行地址可以确定为侵略者行地址。

Description

用于控制刷新操作的设备和方法
技术领域
本公开大体上涉及半导体装置，且更具体地说，涉及半导体存储器装置。具体地说，本公开涉及易失性存储器，例如动态随机存取存储器(DRAM)。
背景技术
信息可以作为物理信号(例如，电容元件上的电荷)存储在存储器装置的各个存储器单元上。存储器装置可包含易失性存储器，且物理信号可随时间推移衰减(这可能会使存储于存储器单元中的信息降级或毁坏)。可能需要通过例如重写信息将物理信号恢复到初始值来周期性地刷新存储器单元中的信息。
随着存储器组件的大小减小，存储器单元的密度大大增加。重复存取特定存储器单元或存储器单元组(通常称为‘行锤击(row hammer)’)可能导致附近存储器单元中数据降级的速率增加。作为由存储器装置执行的目标刷新操作的部分，可以识别和刷新受行锤击效应影响的存储器单元。这些目标刷新操作可取代(例如，窃取)原本用于后台刷新操作(例如，自动刷新)的时隙。一些存储器装置准许外部命令使存储器装置执行刷新操作。在一些应用中，响应于外部命令执行的刷新操作可以添加到后台和目标刷新操作。可能需要平衡由存储器装置执行的多种刷新操作。
发明内容
在一个方面，本公开涉及一种设备，其包括：突发检测器电路，其配置成确定当由存储器接收的当前行地址以等于或大于截止频率的频率接收时所述当前行地址是不是侵略者行地址；以及跳过逻辑电路，其配置成至少部分地响应于确定所述侵略者行地址而传递作用刷新管理刷新信号，其中所述作用刷新管理刷新信号使所述存储器在刷新模式之外执行刷新操作。
在另一方面，本公开涉及一种系统，其包括：存储器控制器，其配置成对由存储器接收的激活命令的数目进行计数，并在所述激活命令的数目等于阈值时提供作用刷新信号；以及存储器，其包括：突发检测器，其配置成确定由存储器接收的行地址是不是侵略者行地址并响应于所述侵略者行地址而提供作用突发标志；以及跳过逻辑电路，其配置成响应于所述作用突发标志而传递所述作用刷新信号，并在所述突发标志非作用时掩蔽所述作用刷新信号。
在又一方面，本公开涉及一种方法，其包括：通过存储器接收多个存取请求和对应多个行地址；至少部分地基于所述存储器接收所述多个行地址中的行地址的频率而确定所述行地址是不是侵略者行地址，其中当所述频率等于或大于高通滤波器的截止频率时，所述行地址确定为所述侵略者行；以及响应于外部刷新管理信号及确定所述多个行地址中的所述行地址是所述侵略者行地址而执行刷新管理刷新操作。
附图说明
图1是根据本公开的实施例的半导体装置的框图。
图2是根据本公开的实施例的刷新控制电路的框图。
图3是根据本公开的实施例的刷新管理电路系统的框图。
图4是根据本公开的实施例的存取计数器电路的框图。
图5是根据本公开的实施例的突发检测器电路的框图。
图6是根据本公开的实施例的刷新管理地址存储电路的框图。
图7是根据本公开的实施例的跳过逻辑电路的框图。
图8是根据本公开的实施例的分布式刷新管理技术的时序图。
图9是根据本公开的实施例的简化RFM电路系统的实例的框图。
图10是根据本公开的实施例的推迟分布式刷新管理技术的时序图。
图11是根据本公开的实施例的方法的流程图。
具体实施方式
以下对某些实施例的描述在本质上仅是示范性的，且决不意图限制本公开的范围或其应用或用途。在对本发明的系统和方法的实施例的以下详细描述中，参考形成本文的一部分的附图，以及借助于说明示出的其中可实践所描述的系统和方法的特定实施例。足够详细地描述这些实施例，使所属领域的技术人员能够实践本发明所公开的系统和方法，且应理解，可以利用其它实施例，且在不脱离本公开的精神和范围的情况下可进行结构和逻辑改变。此外，出于清晰性的目的，当所属领域的技术人员清楚某些特征时将不再论述其详细描述，以免混淆本公开的实施例的描述。因此，以下详细描述不应以限制性的意义来理解，并且本公开的范围仅由所附权利要求书限定。
易失性存储器装置中的信息可以存储在存储器单元中(例如，作为电容性元件上的电荷)，并且可随时间推移衰减。存储器单元可以是组织成行(字线)和列(位线)，并且存储器单元可以逐行刷新。为了防止信息因为这种衰减而丢失或损坏，存储器可实行刷新进程，例如作为刷新模式的部分的刷新操作。在刷新操作期间，信息可以重写到字线以恢复其初始状态。可在存储器的字线上按顺序执行自动刷新操作，使得随时间推移，存储器中的每一个字线以快于预期的数据降级速率的速率刷新。
重复存取存储器的特定行(例如，侵略者行)可使接近侵略者行的行(例如，受害者行)中的衰减速率增加。这些重复存取可以是对存储器的有意攻击的一部分和/或可能是因为存储器的‘自然’存取模式。受害者行中增加的衰减速率可能需要它们作为目标刷新操作的部分来刷新。作为刷新模式的部分，存储器装置可周期性地执行目标刷新操作。例如，当存储器装置处于刷新模式中时，它可执行包含数个自动刷新操作和数个目标刷新操作的一组刷新操作，并且接着重复这一循环。在一些实施例中，目标刷新操作可‘窃取’原本用于自动刷新操作的时隙。通常，存储器装置可循环于在一段时间内执行存取操作、在一段时间内进入刷新模式、执行存取操作等等之间。
如果存储器开始以极高速率接收存取请求(例如，激活命令)，那么它可指示对存储器的攻击正在发生，并且可能需要执行刷新操作，即使在装置不处于刷新模式(例如，执行自动刷新或目标刷新)中时也如此。基于数个存取命令(例如，逐组)，可以发出额外刷新请求命令，这可能导致在存储器不处于刷新模式中时执行额外刷新操作。这些额外刷新请求可基于提供给存储器的外部命令而发起和/或配置。例如，存储器控制器可对提供给存储器的存取命令的数目进行计数，并且提供指示应该执行额外刷新操作的命令/信号。在另一实例中，被称为刷新管理(RFM)命令的外部命令可指示在应该执行额外刷新操作之前的存取请求数目(例如，每120个存取请求执行一次刷新操作)。额外刷新操作可以称为RFM刷新操作。在RFM刷新操作期间选择用于刷新的行(例如，受害者行)可以相同方式或与在目标刷新操作期间选择用于刷新的行不同的方式确定。
但是，存取请求的高速率并不始终对应于对存储器的攻击。例如，如果在高频率下未存取任何字线(例如，在存取请求的高速率期间存取许多不同字线)，那么邻近字线中的数据可能不需要额外刷新，以防降级。在这些情况下，RFM刷新操作中的一些或全部对于在存储器单元中保留数据来说可能不是必要的。在一些情况下，不必要的RFM刷新操作可能会减弱存储器装置的性能。在一些情况下，不必要的RFM刷新操作可能会导致刷新字线变成辅助侵略者字线。也就是说，RFM刷新操作可能会充当对刷新字线的辅助行锤击攻击。因此，可能需要管理RFM刷新操作来减少不必要的刷新操作。
根据本公开的实施例，至少部分地基于接收行地址的频率，存储器可以跳过一些RFM刷新操作。在一些实施例中，可以监测具有相关联的存取请求的行地址以确定是否以足够高的频率存取一或多个行地址，与行地址相关联的字线是侵略者行(例如，邻近字线中存在数据降级增大的风险)。在一些实施例中，高通滤波器可用于确定行地址是否与侵略者行相关联。高通滤波器的截止频率可确定行地址是否确定为侵略者行地址。例如，以低于截止频率的频率接收的行地址可确定为不是侵略者行地址，而以等于或大于截止频率的频率接收的行地址可确定为侵略者行地址。在一些实施例中，如果在多个连续存取请求内以不止一次的速率接收行地址，那么行地址可确定为以处于或高于截止频率的频率接收。
如果没有与存取请求相关联的行地址确定为侵略者行，那么可以跳过RFM刷新操作。也就是说，存储器可以忽略指示应该执行RFM刷新操作(从存储器外部接收或在内部基于外部RFM命令产生)的RFM信号。
如果与存取请求相关联的一或多个行地址确定为侵略者行，那么可执行RFM刷新操作。在一些实施例中，被高通滤波器识别为侵略者行的行地址可用于产生在RFM刷新操作期间刷新的字线的刷新地址。
图1是根据本公开的实施例的半导体装置的框图。半导体装置100可以是半导体存储器装置，例如集成在单个半导体芯片上的DRAM装置。
半导体装置100包含存储器阵列118。存储器阵列118示出为包含多个存储器组。在图1的实施例中，存储器阵列118示出为包含八个存储器组BANK0到BANK7。其它实施例的存储器阵列118中可以包含更多或更少个组。每一存储器组包含多个字线WL、多个位线BL和/BL及多个存储器单元MC，所述存储器单元MC布置在多个字线WL和多个位线BL和/BL的交叉点处。字线WL的选择由行解码器108执行，且位线BL和/BL的选择由列解码器110执行。在图1的实施例中，行解码器108包含用于每一存储器组的相应行解码器，且列解码器110包含用于每一存储器组的相应列解码器。位线BL和/BL耦合到相应感测放大器(SAMP)。来自位线BL或/BL的读取数据由感测放大器SAMP放大，并通过互补本地数据线(LIOT/B)、转移栅极(TG)和互补主数据线(MIOT/B)转移到读取/写入放大器120。相反地，从读取/写入放大器120输出的写入数据通过互补主数据线MIOT/B、转移栅极TG和互补本地数据线LIOT/B转移到感测放大器SAMP，并写入耦合到位线BL或/BL的存储器单元MC中。
半导体装置100可采用多个外部端子，包含：耦合到命令和地址总线以接收命令和地址的命令和地址(C/A)端子；和用于接收时钟CK和/CK的CS信号时钟端子；用于提供数据的数据端子DQ；以及用于接收电源电势VDD、VSS、VDDQ和VSSQ的电源端子。
时钟端子供应有提供给输入电路112的外部时钟CK和/CK。外部时钟可以是互补的。输入电路112基于CK和/CK时钟产生内部时钟ICLK。ICLK时钟被提供给命令解码器电路110和内部时钟产生器114。内部时钟产生器114基于ICLK时钟提供各种内部时钟LCLK。LCLK时钟可用于各种内部电路的定时操作。内部数据时钟LCLK被提供给输入/输出电路122以对输入/输出电路122中包含的电路的操作进行定时，例如，提供给数据接收器以对写入数据的接收进行定时。
C/A端子可供应有存储地址。被供应给C/A端子的存储器地址通过命令/地址输入电路102转移到地址解码器104。地址解码器104接收地址，并将经解码行地址XADD供应到行解码器108，将经解码列地址YADD供应到列解码器电路110。地址解码器104还可供应经解码组地址BADD，其可指示存储器阵列118中含有经解码行地址XADD和列地址YADD的组。C/A端子可供应有命令。命令的实例包含用于控制各种操作的定时的定时命令、用于存取存储器的存取命令，例如用于执行读取操作的读取命令和用于执行写入操作的写入命令，以及其它命令和操作。存取命令可与一或多个行地址XADD、列地址YADD及组地址BADD相关联，以指示要存取的存储器单元。在一些实施例中，命令和/或地址可以由在装置100外部的组件提供，所述组件例如是图1所示的与装置100通信的存储器控制器101。
命令可作为内部命令信号通过命令/地址输入电路102提供到命令解码器106。命令解码器106包含用于对内部命令信号进行解码以产生用于执行操作的各种内部信号和命令的电路。例如，命令解码器106可提供用于选择字线的行命令信号和用于选择位线的列命令信号。
装置100可接收存取命令，所述存取命令是读取命令。当接收到读取命令且组地址、行地址和列地址及时地供应有读取命令时，从存储器阵列118中对应于行地址和列地址的存储器单元读取读取数据。读取命令由命令解码器电路106接收，所述命令解码器电路106提供内部命令，使得来自存储器阵列118的读取数据被提供给读取/写入放大器120。读取数据通过输入/输出电路122输出到数据端子DQ之外。
装置100可接收存取命令，所述存取命令是写入命令。当接收到写入命令且组地址、行地址和列地址及时地供应有写入命令时，将供应给数据端子DQ的写入数据写入到存储器阵列118中对应于行地址和列地址的存储器单元。写入命令由命令解码器电路106接收，所述命令解码器电路106提供内部命令，使得写入数据由输入/输出电路122中的数据接收器接收。写入时钟还可提供给外部时钟端子，用于对输入/输出电路122的数据接收器接收写入数据进行定时。写入数据通过输入/输出电路122供应到读取/写入放大器120，并由读取/写入放大器120供应到存储器阵列118以写入存储器单元MC中。
装置100还可接收使其实行一或多个刷新操作作为自刷新模式的部分的命令。装置100可以周期性地处于刷新模式。因此，每当存储器装置处于刷新模式中时，可周期性地执行刷新操作。在一些实施例中，刷新模式命令可由外部发布到存储器装置100。在一些实施例中，刷新模式命令可由装置的组件周期性地产生。在一些实施例中，当外部信号指示刷新模式进入命令时，也可激活刷新信号AREF。刷新信号AREF可以是在命令解码器电路106接收指示进入自刷新模式的信号时激活的脉冲信号。刷新信号AREF可在命令输入之后立即激活，并且之后可以在所要内部定时循环地激活。刷新信号AREF可用于控制在刷新模式期间刷新操作的定时。自刷新退出命令可使刷新信号AREF的自动激活停止，并且可使装置100返回空闲状态和/或恢复其它操作。
刷新信号AREF被供应给刷新控制电路116。刷新控制电路116将刷新行地址RXADD供应到行解码器108，行解码器108可刷新由刷新行地址RXADD指示的一或多个字线WL。在一些实施例中，刷新地址RXADD可表示单个字线。在一些实施例中，刷新地址RXADD可表示多个字线，这些字线可通过行解码器108依序或同时刷新。在一些实施例中，由刷新地址RXADD表示的字线的数目对于不同刷新地址来说可为不同的。刷新控制电路116可控制刷新操作的定时，并且可产生和提供刷新地址RXADD。刷新控制电路116可以受控制以改变刷新地址RXADD的详细信息(例如，刷新地址如何计算、刷新地址的定时、由地址表示的字线的数目)，或者可基于内部逻辑操作。
刷新控制电路116可选择性地输出目标刷新地址(例如，其基于侵略者指定一或多个受害者地址)或自动刷新地址(例如，来自一系列自动刷新地址)作为刷新地址RXADD。基于刷新地址RXADD的类型，行解码器108可执行目标刷新或自动刷新操作。自动刷新地址可来自基于刷新信号AREF的激活而提供的一系列地址。刷新控制电路116可以通过AREF确定的速率循环一系列自动刷新地址。在一些实施例中，自动刷新操作可大体上以某一定时进行，使得一系列自动刷新地址循环，使得预期在给定字线的自动刷新操作之间的时间没有信息降级。换句话说，可执行自动刷新操作，使得每一字线以快于预期的信息衰减速率的速率刷新。
如本文中所使用，信号的激活可以指信号波形中电路做出响应的任何部分。例如，如果电路对上升边沿做出响应，那么从低电平切换到高电平的信号可为激活。激活的一个实例类型是脉冲，其中信号在一段时间内从低电平切换到高电平，并且接着回到低电平。这可触发对上升边沿、下降边沿和/或处于高逻辑电平的信号做出响应的电路。
刷新控制电路116还可确定目标刷新地址，所述目标刷新地址是需要基于存储器阵列118中的附近地址(例如，对应于侵略者行的侵略者地址)的存取模式进行更新(例如，对应于受害者行的受害者地址)的地址。刷新控制电路116可使用装置100的一或多个信号计算目标刷新地址。例如，刷新地址RXADD可以基于由地址解码器提供的行地址XADD来计算。
在一些实施例中，刷新控制电路116可对地址解码器104沿着行地址总线提供的行地址XADD的当前值进行取样，并基于所取样地址中的一或多个确定目标刷新地址。所取样地址可以存储在刷新控制电路的数据存储单元中。当行地址XADD进行取样时，它可以与存储在数据存储单元中的地址比较。在一些实施例中，侵略者地址可以基于所取样和/或所存储地址而确定。例如，所取样地址和所存储地址之间的比较可用于更新与所存储地址相关联的计数值(例如，存取计数)，并且侵略者地址可以基于计数值计算。接着，可基于侵略者地址使用刷新地址RXADD。
尽管本公开大体上是指确定侵略者和受害者字线和地址，但是应理解，如本文中所使用，侵略者字线不一定需要使相邻字线中的数据降级，且受害者字线不一定需要经受此类降级。刷新控制电路116可使用一些准则来判断地址是不是侵略者地址，这可以捕获潜在的侵略者地址，而不是决定性地确定哪些地址正在导致附近受害者中的数据降级。例如，刷新控制电路116可基于对地址的存取模式来确定潜在的侵略者地址，并且此准则可能会包含不是侵略者的一些地址，并且会遗漏是侵略者的一些地址。类似受害者地址可以基于哪些字线预期由侵略者实现而确定，而不是决定性地确定哪些字线正在经受增加的数据衰减速率。
可基于刷新信号AREF的定时向刷新地址RXADD提供一定时。在刷新模式的周期性刷新操作期间，刷新控制电路116可具有对应于AREF的定时的时隙，并且可在每一时隙期间提供一或多个刷新地址RXADD。在一些实施例中，目标刷新地址可以在原本已指派给自动刷新地址的(例如，“窃取”)时隙中发布。在一些实施例中，特定时隙可以保留用于目标刷新地址，并且刷新控制电路116可确定是提供目标刷新地址，还是在所述时隙期间不提供地址，还是在所述时隙期间实际上提供自动刷新地址。
刷新控制电路116可使用多种方法来确定目标刷新操作的定时。刷新控制电路116在刷新模式期间可具有周期性目标刷新操作，其中刷新控制电路116基于周期性计划执行自动刷新操作和目标刷新操作(例如，通过提供目标刷新地址作为刷新地址RXADD)。例如，在进入刷新模式之后，刷新控制电路116可执行特定数目个自动刷新操作，并且接着执行(例如，窃取)特定数目个目标刷新操作。
除了自动刷新和目标刷新操作之外，刷新控制电路116还可执行刷新管理(RFM)刷新操作，在一些应用中，RFM刷新操作可基于对与刷新控制电路116相关联的组的存取模式。存取模式的实例包含但不限于接收到的存取请求(例如，激活命令)的数目和存取请求速率。装置100可例如从存储器控制器101接收命令，所述命令是刷新管理命令(例如，可在命令/地址端子C/A处接收请求管理命令)。命令解码器电路106可基于刷新管理命令提供刷新管理命令信号RFMC。在一些实施例中，刷新管理命令可以是信号RFMC，它可以直接传递到刷新控制电路116。在一些实施例中，信号RFMC可配置包含在刷新控制电路116中的刷新管理电路系统。例如，信号RFMC可指示在执行RFM刷新操作之前接收的存取请求数目(例如，在发起RFM刷新操作之前的存取请求数目的阈值、RFM刷新模式类型)。在一些实施例中，响应于RFMC信号，刷新控制电路116可指示应该执行RFM刷新操作。
在一些实施例中，如参考图2-4更详细地论述，刷新管理电路系统中的至少一些可以包含在存储器控制器101中。例如，存储器控制器101可对提供给装置100的存取请求的数目进行计数。在此实例中，作为RFM命令信号RFMC的替代或补充，装置100可从存储器控制器101接收RFM信号RFM。
在一些实施例中，这些RFM刷新操作可发生在刷新模式之外。例如，对组的高速率存取可指示攻击正在发生。在一些实施例中，刷新控制电路116可监测具有存取命令的行地址。监测行地址可包含存储接收到的行地址和计数接收到行地址的次数。一旦存取命令计数超过阈值，就可在行地址中的一或多个被确定为以高于或等于截止频率的频率接收(也就是说，行地址中的一或多个确定为与侵略者行相关联)时执行RFM刷新操作。如果没有行地址确定为以高于或等于截止频率的频率接收，那么可以跳过RFM刷新操作。在一些实例中，在RFM刷新操作或跳过RFM刷新操作之后，可以调整存取命令和行地址的计数(例如，将其重置为初始值、使其减少)。应理解，在周期性和RFM目标刷新操作期间刷新字线的过程可为大体上相同的，差别一般可在于何时执行刷新的定时。
电源端子供应有电源电势VDD和VSS。电源电势VDD和VSS被供应给内部电压产生器电路124。内部电压产生器电路124基于被供应给电源端子的电源电势VDD和VSS而产生各种内部电势VPP、VOD、VARY、VPERI等等。内部电势VPP主要用于行解码器108，内部电势VOD和VARY主要用于存储器阵列118中包含的感测放大器SAMP，且内部电势VPERI用于许多外围电路块。
电源端子还供应有电源电势VDDQ和VSSQ。电源电势VDDQ和VSSQ被供应给输入/输出电路122。在本公开的实施例中，被供应给电源端子的电源电势VDDQ和VSSQ可以是与被供应给电源端子的电源电势VDD和VSS相同的电势。在本公开的另一实施例中，被供应给电源端子的电源电势VDDQ和VSSQ可以是与被供应给电源端子的电源电势VDD和VSS不同的电势。被供应给电源端子的电源电势VDDQ和VSSQ用于输入/输出电路122，使得由输入/输出电路122产生的电源噪声不会传播到其它电路块。
图2是根据本公开的实施例的刷新控制电路的框图。在一些实施例中，刷新控制电路216可包含在图1的刷新控制电路116中。示出刷新控制电路216的特定内部组件和信号以说明刷新控制电路216的操作。虚线218示出为表示在某些实施例中，每一个组件(例如，刷新控制电路216和行解码器208)可对应于特定存储器组，且这些组件可以针对每一个存储器组重复。因此，可存在多个刷新控制电路216和行解码器208。出于简洁起见，将只描述单个组的组件。
DRAM接口226可向地址刷新控制电路216和行解码器208提供一或多个信号。刷新控制电路216可包含刷新状态控制电路228、目标刷新电路系统230、刷新管理电路系统232和刷新地址产生器电路234。DRAM接口226可提供一或多个控制信号，例如刷新信号AREF、刷新管理命令信号RFMC、激活和预充电信号ACT/Pre及行地址XADD。当与刷新控制电路216相关联的组处于刷新模式中时，刷新控制电路216基于刷新信号AREF向刷新地址RXADD提供定时。刷新控制电路还可为RFM刷新操作提供刷新地址RXADD(和其它信号)。
DRAM接口226可表示向组的组件提供信号的一或多个组件。在一些实施例中，DRAM接口226可表示耦合到半导体存储器装置(例如，图1的装置100)的存储器控制器(例如，存储器控制器101)。在一些实施例中，DRAM接口226可表示组件，例如图1的命令地址输入电路102、地址解码器104和/或命令解码器电路106。DRAM接口226可提供行地址XADD、刷新信号AREF和存取信号，如激活信号ACT和预充电信号Pre。尽管图2中未展示，但是DRAM接口226还可提供组地址BADD，组地址BADD可指示所存取的行地址XADD位于哪个组。组地址BADD可激活与由组地址BADD指示的组相关联的特定刷新控制电路216。DRAM接口还可通过提供刷新信号AREF的激活来使刷新控制电路处于刷新模式。刷新信号AREF可以是在刷新模式期间提供的周期性信号，它可指示刷新操作的定时。作为存取操作的部分，可大体上提供存取信号ACT和Pre以及行地址XADD。可以提供激活信号ACT以激活存储器的给定组。可以提供预充电信号Pre，以对存储器的给定组进行预充电。行地址XADD可以是包含多个位(其可以依序或并行传输)的信号，并且可对应于所激活存储器组的特定行。
目标刷新电路系统230可包含一或多个电路，用于检测一或多个侵略者行，例如，行锤击攻击的侵略者行。目标刷新电路系统230可从DRAM接口226接收行地址XADD和ACT/Pre信号。在一些实例中，接收到的行地址(所取样地址或所有地址)可以进行存储和/或与先前存储的地址比较。目标刷新电路系统230可基于当前行地址XADD和/或先前存储的行地址而提供匹配地址RHR_ADD。在一些实施例中，匹配地址RHR_ADD可至少数次对应于在一段时间内接收最多的行地址。匹配地址RHR_ADD可以提供给刷新地址产生器电路234，用于计算与匹配地址RHR_ADD相关联的侵略者字线的受害者字线。用于实施目标刷新电路系统230的合适电路的实例可参考第9,805,783号美国专利、第10,685,696号美国专利和第16/268,818号美国专利申请。但是，目标刷新电路系统230不限于这些实例。
刷新管理(RFM)电路系统232可包含用于确定何时应该执行RFM刷新操作的一或多个电路。RFM电路系统232可接收RFM命令信号RFMC，其可指示用于确定何时应该执行RFM刷新操作的一或多个条件。RFM电路系统232可至少部分地基于激活信号ACT被激活的次数来接收ACT/Pre信号并对存取请求的数目进行计数。当计数达到阈值(其在一些实施例中可由RFMC信号设置)时，刷新管理电路系统232可激活提供给刷新状态控制电路228指示应该执行RFM刷新操作的RFM刷新(RFMR)信号。一旦达到阈值，存取请求的计数值就可进行调整(例如，递减、重置、设置为零)，并且存取请求的计数可继续。在一些实施例中，RFM电路系统232可接收行地址XADD。类似于目标刷新电路系统230，RFM电路系统232可存储和/或比较接收到的行地址(所取样地址或所有地址)与先前存储的地址。在一些实施例中，比较行地址与先前存储的行地址可用于至少部分地确定一或多个行地址是不是侵略者行。
如果确定接收到的行地址都不是侵略者行地址(例如，以处于或高于截止频率的频率接收)，那么当存取请求计数达到阈值时，刷新管理电路系统232可以不激活RFMR信号。在一些实施例中，即使在RFMR信号未激活时，存取请求的数目的计数值也可以调整。如果确定接收到的行地址中的一或多个与侵略者行相关联，那么所述一或多个地址可以作为RFM地址RFM_ADD提供到刷新地址产生器电路234并且可以激活RFMR信号。在一些实施例中，刷新管理电路系统232所存储的行地址还可在达到存取请求的阈值和/或激活RFMR信号时调整(例如，擦除、移位、覆写)。
如参考图1所论述，在一些实施例中，存取请求可以通过存储器控制器计数，例如存储器控制器101，而不是通过刷新控制电路216计数。在这些实施例中，刷新管理电路系统232可经由DRAM接口226接收RFM信号。当刷新管理电路系统232确定接收到的行地址是侵略者行时，刷新管理电路系统232可响应于接收到的RFM信号提供作用RFMR信号。
刷新状态控制电路228可提供刷新操作类型信号ROT，指示应该进行什么类型的刷新操作(例如，自动刷新、目标刷新、RFM刷新)。在一些实施例中，ROT可以是多位信号。ROT信号的状态可至少部分地基于刷新信号AREF和RFM刷新信号RFMR的状态。
作为刷新模式的部分，存储器装置可实施一系列刷新操作，以便周期性地刷新存储器装置的行。刷新状态控制电路228可确定给定刷新操作是自动刷新操作还是目标刷新操作。可以产生ROT信号，以便指示装置应该刷新特定目标行(例如，受害者行)，而不是所述一系列自动刷新地址中的地址。刷新状态控制电路228可调整ROT信号的状态，使得响应于刷新信号AREF的一或多个激活而执行一系列自动刷新操作和目标刷新操作。
在一些实施例中，刷新控制电路216可响应于刷新信号AREF的每一激活而执行多个刷新操作。例如，每当接收到刷新信号AREF时，刷新控制电路216可通过提供K个不同刷新地址RXADD来执行K个不同刷新操作。每一刷新操作可被称作‘泵(pump)’。K个不同刷新操作中的每一个可以是自动刷新操作或目标刷新操作。在一些实施例中，响应于刷新信号AREF的激活，在每一组泵中目标和自动刷新操作的数目可以是恒定的。在一些实施例中，它可以发生变化。
基于ROT信号的状态，刷新地址产生器电路234可提供可为自动刷新地址的刷新地址RXADD、对应于与匹配地址RHR_ADD对应的侵略者行的受害者行的一或多个受害者地址或对应于与RFM_ADD对应的侵略者行(例如，高频率行)的受害者行的一或多个受害者地址。行解码器208可响应于刷新地址RXADD和刷新操作类型信号ROT而执行刷新操作。
刷新地址产生器电路234可从目标刷新电路系统230接收匹配地址RHR_ADD。匹配地址RHR_ADD可表示侵略者行。刷新地址产生器电路234可基于匹配地址RHR_ADD而确定一或多个受害者行的位置，并在信号ROT指示目标刷新操作时将它们提供为刷新地址RXADD。在一些实施例中，受害者行可包含物理邻近侵略者行的行(例如，RHR_ADD+1和RHR_ADD-1)。在一些实施例中，受害者行还可包含物理邻近侵略者行的物理邻近行的行(例如，RHR_ADD+2和RHR_ADD-2)。可在其它实例中使用受害者行和所识别侵略者行之间的其它关系。例如，还可刷新+/-3、+/-4和/或其它行。
刷新地址产生器电路234可从RFM电路系统232接收RFM地址RFM_ADD。RFM地址RFM_ADD可表示以处于或高于截止频率的频率接收的行地址，它可对应于侵略者行。刷新地址产生器电路234可基于RFM地址RFM_ADD而确定一或多个受害者行的位置，并在信号ROT指示RFM刷新操作时将它们提供为刷新地址RXADD。类似于目标刷新操作，受害者行可包含物理邻近侵略者行的行和/或物理邻近侵略者行的物理邻近行的行。可在其它实例中使用受害者行和所识别侵略者行之间的其它关系。
刷新地址产生器电路234可基于ROT信号确定刷新地址RXADD的值。在一些实施例中，当信号ROT信号指示自动刷新操作时，刷新地址产生器电路234可提供一系列自动刷新地址中的一个。当ROT信号指示目标刷新操作时，刷新地址产生器电路234可提供目标刷新地址作为刷新地址RXADD，例如提供受害者地址。在一些实施例中，刷新地址产生器电路234可对ROT信号指示目标刷新操作的次数进行计数，并且可以比更远离侵略者地址的受害者行(例如，RHR_ADD+/-2)更加频繁地提供更接近的受害者行(例如，RHR_ADD+/-1)。当ROT信号指示RFM刷新操作时，刷新地址产生器电路234可提供对应于至少部分地基于RFM地址RFM_ADD产生的受害者地址(例如，RFM_ADD+/-1)的地址作为刷新地址RXADD。
替代地，在一些实施例中，刷新管理电路系统232可以不提供RFM地址RFM_ADD。实际上，刷新地址产生器电路234可接收匹配地址RHR_ADD以在RFM刷新操作期间产生刷新地址RXADD。
在一些实施例中，可至少部分地响应于刷新管理电路系统232提供RFMR信号而执行RFM刷新操作，即使刷新操作原本不会执行。例如，在提供信号RFMR之后，即使存储器装置当前不处于刷新模式，刷新控制电路216也可发出信号ROT，指示应该执行RFM刷新操作。在一些实施例中，当存储器执行RFM刷新时，存取操作可处于‘暂缓’状态，随后存取操作可以恢复。在一些实施例中，刷新操作类型ROT信号可指示应该执行多个RFM刷新操作(例如，通过多次指示RFM刷新操作)。例如，响应于ROT信号的RFM状态的每一激活，刷新状态控制电路228可指示应该执行两个RFM刷新操作。在其它实例中，响应于每一激活，可执行其它数目的RFM刷新操作。
行解码器208可基于接收信号和地址对存储器阵列(未示出)执行一或多个操作。例如，响应于激活信号ACT、行地址XADD和ROT信号，行解码器208可引导指定行地址XADD上的一或多个存取操作(例如，读取操作)。响应于ROT信号指示刷新操作，行解码器208可刷新刷新地址RXADD。应理解，实际执行目标刷新操作和RFM刷新操作的方法大体上可为相同的(例如，基于种子地址RHR_ADD或RFM_ADD刷新受害者字线)，不同术语意在区分特定刷新操作的起因。
图3是根据本公开的实施例的刷新管理电路系统的框图。在一些实施例中，刷新管理电路系统332可以包含在刷新管理电路系统232中。刷新管理电路系统300可包含存取计数器电路336、突发检测器电路338、RFM地址存储电路340和跳过逻辑电路342。
存取计数器电路336可接收激活信号ACT。激活信号ACT可由命令解码器电路提供，例如命令解码器电路106。存取计数器电路336可至少部分地基于激活信号ACT被激活的次数而对存取请求的数目进行计数。当存取请求的数目达到阈值时，存取计数器电路336可激活刷新管理信号RFM。在一些实施例中，RFM信号可以是在一段时间(例如，二分之一的或一或多个时钟循环)内从一个逻辑状态(例如，低)转变到另一逻辑状态(例如，高)接着转变回到初始逻辑状态的脉冲信号(例如，方波)。在一些实施例中，存取计数器电路336可以包含在以通信方式耦合到存储器的存储器控制器301中，所述存储器包含刷新管理电路系统300的其它组件。在一些实施例中，存储器控制器301可以包含在存储器控制器101中。
突发检测器电路338可接收激活信号ACT和行地址XADD。突发检测器电路338可存储和/或比较接收到的行地址XADD与先前接收到的行地址XADD，以确定是否已经以处于或高于截止频率的频率接收到行地址XADD(例如，侵略者行地址)。在一些实施例中，突发检测器电路338可存储和/或比较所有行地址XADD。在一些实施例中，突发检测器电路338可存储和/或比较行地址XADD中的几个。在一些实施例中，这几个可至少部分地基于激活信号ACT。当突发检测器电路338确定已经以处于或高于截止频率的频率接收到行地址XADD时，突发检测器电路338可激活突发标志时钟信号Burst_Flag_Clk。在一些实施例中，Burst_Flag_Clk信号可以是脉冲信号。突发检测器电路338可从存取计数器电路336接收RFM信号。在一些实施例中，至少部分地响应于RFM信号的激活，可以调整(例如，重置)突发检测器电路338的一或多个组件。
RFM地址存储电路340可从突发检测器电路338接收行地址XADD和Burst_Flag_Clk信号。响应于Burst_Flag_Clk信号的激活，如果当前行地址尚未存储在RFM地址存储电路340中，那么RFM地址存储电路340可存储当前行地址XADD。当前行地址可对应于突发检测器电路338所识别的侵略者行。在存储新地址时，RFM地址存储电路340可激活提供给跳过逻辑电路342的递增信号Incr。在一些实施例中，递增信号Incr可以是脉冲信号。RFM地址存储电路340可接收RFM信号。响应于作用RFM信号，RFM地址存储电路340可提供RFM地址RFM_ADD。在一些实施例中，RFM地址RFM_ADD可以提供给刷新地址产生器电路，例如刷新地址产生器电路234。
跳过逻辑电路342可从存取计数器电路336接收RFM信号并从RFM地址存储电路340接收递增信号Incr。跳过逻辑电路342可对接收到RFM信号和Incr信号的次数进行计数。如果接收到RFM信号的次数等于或小于接收到Incre信号的次数，那么它可指示在RFM地址存储电路340中存储有尚未作为RFM刷新地址RFM_ADD提供的侵略者行地址。因此，响应于RFM信号，跳过逻辑电路342可激活RFM刷新信号RFMR。在一些实施例中，RFMR信号可以提供给刷新状态控制电路，例如刷新状态控制电路228。如果接收到RFM信号的次数多于Incr信号，那么它可指示从先前RFM刷新操作开始尚未识别出侵略者行。因此，响应于RFM信号，跳过逻辑电路342可以不激活RFM刷新信号RFMR。这可引起基于将被跳过的存取请求的数目的RFM刷新操作。
尽管由存取计数器电路336提供的RFM信号和由跳过逻辑电路342提供的RFM刷新信号RFMR被描述为单独信号，但是在一些实施例中，这两个可以被视为相同信号，并且跳过逻辑电路342至少部分地基于Incr信号而选择性地掩蔽或阻挡作用RFM信号。
图4是根据本公开的实施例的存取计数器电路的框图。存取计数器电路436可用于实施存取计数器电路336。在一些实施例中，存取计数器电路436可包含计数器444和脉冲产生器446。在一些实施例中，存取计数器电路436可以包含在存储器控制器401中。在一些实施例中，存储器控制器401可以包含在存储器控制器301和/或存储器控制器101中。
在一些实施例中，计数器444可以是多位计数器，它在每次接收到作用激活信号ACT时使计数值递增。当多位计数器达到它的最大值时，计数器444可重置。计数器444的重置可激活刷新管理信号RFM。
在一些实施例中，例如图4中示出的实施例，计数器444可具有可编程阈值，例如，通过RFM命令信号RFMC编程。每次接收到激活信号ACT，计数值可以递增并与阈值比较。当发现计数值等于阈值时，计数器444可激活提供给脉冲产生器446的阈值信号Thresh。脉冲产生器446可产生用于作用RFM信号的脉冲。RFM信号可以提供给计数器444。响应于作用RFM信号，计数器444可调整计数值。在一些实施例中，调整计数值可包含重置为初始值(例如，零)。
在响应于作用RFM信号而重置和/或调整计数值之后，计数器444可继续响应于作用激活信号ACT而递增。尽管计数器444被描述为通过响应于激活信号ACT增加计数值来递增，但是在一些实施例中，计数器444可响应于激活信号ACT而减小计数值。例如，计数器444可从阈值倒数到零。
图5是根据本公开的实施例的突发检测器电路的框图。在一些实施例中，突发检测器电路538可用于实施突发检测器电路338。突发检测器电路538可包含先进先出(FIFO)电路548、比较器电路552和脉冲产生器554。
FIFO电路548可包含多个寄存器550，标记为R0-R3。寄存器550中的每一个可配置成存储行地址XADD。FIFO电路548可接收激活信号ACT。激活信号ACT可以从命令解码器电路接收，例如命令解码器电路106。激活信号ACT可充当时钟信号，用于控制FIFO电路548的内容。响应于作用激活信号ACT，FIFO电路548可在寄存器R0中锁存当前行地址XADD(XA0)。先前存储的行地址(XA1)可以从寄存器R0移位到寄存器R1。先前存储的行地址(XA2)可以从寄存器R1移位到寄存器R2，以此类推。最末寄存器R4中先前存储的匹配地址可以被舍弃。
当接收到新行地址XA0时，通过比较器电路552比较行地址XA0与寄存器550、R0-R3中的行地址XA1-XA4。如果行地址XA0匹配FIFO电路548中的行地址XA1-XA4中的一或多个(例如，与其相同)，那么它可指示行地址XA0正在以高频率(例如，处于或高于截止频率)接收。也就是说，与行地址XA0相关联的字线可以经由存取请求以高频率/速率存取。因此，与行地址XA0相关联的字线可以是侵略者行。如果当前行地址XA0匹配FIFO电路548中的行地址XA1-XA4中的一个(例如，与其相同)，那么比较器电路552可激活突发标志信号Burst_Flag。Burst_Flag信号可以由脉冲产生器554接收，脉冲产生器554可响应于作用Burst_Flag信号而激活脉冲信号突发标志时钟信号Burst_Flag_Clk。Burst_Flag_Clk可指示突发检测器电路538已识别出侵略者行。在一些实施例中，Burst_Flag_Clk信号可以提供给RFM地址存储电路，例如RFM地址存储电路340。如本文所公开的，Burst_Flag_Clk信号可以使RFM地址存储电路存储当前行地址XA0。
FIFO电路548可进一步从存取计数器电路接收刷新管理信号RFM，例如存取计数器电路436和/或存取计数器电路336。在一些实施例中，RFM信号可充当重置信号，并清除FIFO电路548的寄存器550。
尽管FIFO电路548示出有四个寄存器550，但是在其它实施例中可以包含更多或更少寄存器。突发检测器电路538可充当数字高通滤波器。以低频率接收的行地址可以被“滤出”，而以高频率接收的行地址可以通过激活Burst_Flag信号“传递”。换句话说，以低于截止频率的频率接收的行地址可以确定为不是侵略者行，而以处于或高于截止频率的频率接收的行地址可以确定为侵略者行。
截止频率可至少部分地由在N个连续存取请求内接收超过一次的行地址限定，其中N是FIFO电路548中的寄存器550的数目。通过增加FIFO电路548中的寄存器550的数目，截止频率减小，并且低频行地址可部分地因为更靠前的行地址存储在FIFO电路548中而传递。因此，寄存器550中的行地址匹配当前行地址XA0的可能性增加。通过减少FIFO电路548中的寄存器550的数目，截止频率增加，并且突发检测器电路538只会传递高频行地址。FIFO电路548的以赫兹为单位的截止频率的值可至少部分地取决于由突发检测器电路538接收的存取请求(例如，激活信号)的频率。因此，在一些实施例中，如果存取请求的频率变化，那么以赫兹为单位的频率也会变化。但是，在一些实施例中，基于在数个存取请求中接收某一行地址超过一次的截止频率可保持不变。
在图5中示出的实施例中，FIFO电路548响应于每个激活信号ACT而锁存行地址XADD。但是，在其它实施例中，突发检测器电路538可包含取样电路，其产生触发FIFO电路548的取样信号，而不是激活信号ACT。在一些实施例中，取样信号可至少部分地基于激活信号ACT。取样信号可以是非随机的(例如，周期性的)、随机的或伪随机的。
图6是根据本公开的实施例的刷新管理地址存储电路的框图。在一些实施例中，RFM地址存储电路640可以包含在RFM地址存储电路340中。RFM地址存储电路640可包含多个地址寄存器656和一个比较逻辑电路658。尽管图6中示出四个地址寄存器656ADD_Reg0-3，但是在其它实施例中，地址存储电路640可包含更多或更少地址寄存器656。
RFM地址存储电路640可接收行地址XADD和突发标志时钟信号Burst_Flag_Clk。Burst_Flag_Clk信号可以从突发检测器电路接收，例如突发检测器电路538和/或338。响应于作用Burst_Flag_Clk信号，比较逻辑电路658可比较当前行地址XADD与已经存储在地址寄存器656中的行地址。如果当前行地址XADD不匹配存储在地址寄存器656中的任一个地址，那么比较逻辑电路658可激活提供给地址寄存器656中的一个的新地址标志New_adr_flag信号。响应于作用New_adr_flag信号，对应地址寄存器656可存储当前行地址XADD。在一些实施例中，比较逻辑658使地址寄存器656中存储行地址的次序可以是连续的。例如，响应于第一Burst_Flag_Clk脉冲，行地址可以存储在Add_Reg0中。响应于第二Burst_Flag_Clk脉冲，行地址可以存储在Add_Reg1中，以此类推。在其它实施例中，行地址在地址寄存器656中存储的次序可以是随机或伪随机的。在一些实施例中，每次寄存器656中的一个中存储新地址，RFM地址存储电路640可以向跳过逻辑电路(例如跳过逻辑电路342)提供作用递增信号Incr。
如果当前行地址XADD匹配已经存储在寄存器656中的行地址中的一个，那么RFM地址存储电路640可以不存储(例如，忽略)当前行地址，并且Incr信号可以不激活(例如，保持非作用)。在一些实施例中，如果所有寄存器656当前都在存储行地址，那么新地址可以忽略，即使新地址不匹配存储在地址寄存器656中的任一个地址。在此情况下，可以不激活Incr信号。
RFM地址存储电路640可接收刷新管理信号RFM。RFM信号可以由存取计数器电路提供，例如存取计数器电路436和/或336。响应于作用RFM信号，RFM地址存储电路640可从地址寄存器656中的一个输出地址作为RFM地址RFM_ADD。在一些实施例中，RFM地址RFM_ADD可以提供给刷新地址产生器电路，例如刷新地址产生器电路234。在一些实施例中，从地址寄存器656提供地址的次序可以是连续的。例如，响应于第一RFM脉冲，可以提供存储在Add_Reg0中的地址。响应于第二RFM脉冲，可以提供存储在ADD_Reg1中的地址，以此类推。在一些实施例中，从地址寄存器656提供地址的次序可以是随机或伪随机的。
图7是根据本公开的实施例的跳过逻辑电路的框图。在一些实施例中，跳过逻辑电路742可以包含在跳过逻辑电路342中。跳过逻辑电路742可包含位计数器760和控制逻辑电路762。
位计数器760可从RFM地址存储电路接收递增信号Incr，例如RFM地址存储电路640和/或340。当位计数器760接收作用Incr信号时，位计数器760可增加计数值。位计数器760可接收刷新管理信号RFM。当位计数器760接收作用RFM信号时，位计数器760可减小计数值。在一些实施例中，计数值不会低于最小值(例如，零)。
如参考图6所提到，响应于存储在RFM地址存储电路中的新行地址而激活递增信号Incr。由此指示可能需要RFM刷新操作来刷新与存储在RFM地址存储电路中的行地址相关联的受害者行。当RFM信号激活时，它指示将执行RFM刷新操作，并且将从RFM地址存储电路提供行地址以产生刷新地址。因此，RFM信号可指示存储在RFM地址存储电路中的侵略者行地址少一个需要RFM刷新操作。
因此，当位计数器760具有大于最小值(例如，零)的值时，它可指示存在要通过RFM刷新操作来处理的存储在RFM地址存储电路中的侵略者行。当位计数器760具有等于最小值的值时，它可指示存储在RFM地址存储电路中的所有侵略者行在一或多个RFM刷新操作期间都已经提供给刷新地址产生器电路。
在一些实施例中，当位计数器760具有大于最小值的值时，它可提供非作用Skip信号。当位计数器760具有等于最小值的值时，它可提供作用Skip信号。Skip信号和RFM信号可以提供给控制逻辑电路762作为输入。控制逻辑电路762还可接收RFM信号作为输入。基于Skip信号的状态，控制逻辑电路762可响应于作用RFM信号而提供作用RFM刷新信号RFMR。
在图7所示的实例中，控制逻辑电路762包含AND门电路。在此实例中，Skip信号可以是低有效(例如，低逻辑状态)。因此，当位计数器760的计数值大于最小值时，Skip信号可以是高的，并且控制逻辑电路762可响应于作用RFM信号而提供作用RFM刷新信号RFMR。当位计数器760的计数值等于最小值时，Skip信号可以是低的，并且控制逻辑电路762可使RFM刷新信号RFMR保持非作用，即使接收到作用RFM信号也如此。使RFMR信号保持非作用可以称为掩蔽和/或阻挡作用RFM信号。逻辑门和信号状态只作为实例提供。在其它实施例中，可以在控制逻辑电路762中包含其它合适的逻辑电路，和/或Skip信号可以是高有效信号。
因此，通过在不存在存储于RFM地址存储电路中的新侵略者行地址时抑制RFM信号，可以减少不必要的RFM刷新操作。
如本文所公开的，由存储器装置(例如，装置100)执行的RFM刷新操作可以至少部分地基于外部命令来控制。在一些实施例中，外部命令(例如，RFM命令)可以由与存储器装置通信的存储器控制器和/或处理器提供。在一些应用中，RFM命令可准许对刷新操作的更大控制，因为自动和目标刷新操作通常受存储器装置内部的命令控制。例如，除了能够指示针对数个存取请求应该执行RFM刷新操作之外，RFM命令还可指示一旦存取请求的数目达到阈值所要执行的RFM刷新操作的数目。
在一些实施例中，当存取请求的数目达到阈值时，可执行单个RFM刷新操作。这可以称为“分布”RFM刷新操作。在其它实施例中，可执行多个RFM刷新操作。在一些实施例中，如果一达到存取请求的数目就执行多个RFM刷新操作，阈值可能大于执行单个RFM刷新操作时的情况。这可以称为“推迟”RFM刷新操作。
图8是根据本公开的实施例的分布式刷新管理技术的时序图。时序图800可示出存储器装置(例如，存储器装置100)的信号的状态。时序图800的第一排示出可对应于存取请求的激活命令ACT的相对时序及各个刷新操作。激活命令ACT示出为更短更细的线。但是，密集间隔的激活命令(例如，高频率)示出为用对角线填充的框。稀疏激活命令(例如，几个或没有)的周期示出为用点填充的框。自动刷新操作示出为更高的虚线。目标刷新操作示出为更高更粗的虚线。RFM刷新操作示出为更高的线，但是当RFM操作被跳过时，它示出为虚线。
在周期性刷新模式期间，可执行自动刷新和/或目标刷新操作(例如，基于周期性信号，如AREF)。在一些实施例中，例如图8中示出的实施例，存储器装置可在刷新模式期间执行“双泵”刷新操作。在图8所示的实例中，第一泵可执行自动刷新操作，第二泵可执行目标刷新操作。在一些实施例中，这两个泵可周期性地执行目标刷新操作。
与自动刷新和目标刷新操作相反，RFM刷新操作可响应于激活命令ACT的数目而执行，而不是基于时间周期性地执行。在一些实施例中，激活命令可以由存取计数器电路计数，例如存取计数器电路336和/或436，并且存取计数器电路可提供信号(在图8中未示出)，指示一旦计数值达到阈值就应该执行RFM刷新操作。因此，如图8中所示，相比于低速率的激活命令ACT的周期(例如，周期804)，RFM刷新操作的时间在高速率的激活命令ACT的周期(例如，周期802)期间是更紧密间隔的。
时序图800的第二排示出突发标志Burst_Flag信号的状态。Burst_Flag信号可以由突发检测器的一部分提供，例如，突发检测器电路538的比较器电路552。如参考图5所描述的，Burst_Flag可响应于确定当前行地址匹配先前接收到的存储在突发检测器(例如，FIFO电路548)中的行地址而转变到作用状态(例如，在图8所示的实例中的高状态)。这可指示行地址正在以处于或高于截止频率的频率接收且对应于侵略者行。突发标志Burst_Flag可至少部分地响应于执行RFM刷新操作而转变到非作用状态(例如，在图8所示的实例中的低状态)。
如图8中所示，在时间T0处或附近，突发检测器确定行地址对应于侵略者行且Burst_Flag转变到作用状态。一旦激活命令ACT的数目达到阈值，就在时间T1处或附近执行RFM刷新操作。RFM刷新操作可响应于跳过逻辑电路(例如，跳过逻辑电路342和/或742)至少部分地响应于突发检测器提供的作用Burst_Flag提供作用RFM刷新信号RFMR而执行，例如，如参考图5-7所描述。至少部分地响应于RFM刷新操作，Burst_Flag可在时间T1处或附近转变到非作用状态。
存取计数器电路可继续对在时间T1处或附近执行RFM刷新操作之后接收的激活命令ACT的数目进行计数。可在时间T2处或附近再次达到阈值。但是，在RFM刷新操作和再次达到阈值之间的时间期间，突发检测器不会检测侵略者行。也就是说，与激活命令ACT相关联的所有行地址可能都已经以低频率接收，因此成为侵略者行的风险较低。因此，Burst_Flag信号可保持为低，且跳过逻辑电路可将RFMR信号维持在非作用状态中。如由时间T2处或附近的虚线所示，可能不执行(例如，跳过)RFM刷新操作，即使存取计数器电路达到阈值也如此。相同情形发生在时间T3处或附近，且又一RFM刷新操作被跳过。
如图8中所示，Burst_Flag信号可在可变时间量内保持作用。Burst_Flag信号的脉冲宽度可基于在先前RFM刷新操作(或经调度RFM刷新操作)之后检测到侵略者行的速度。
尽管参考图3-7描述的RFM电路系统可用于实施图8中示出的分布式刷新管理技术，但是在一些实施例中，可以使用RFM电路系统的替代实施例。
图9是根据本公开的实施例的RFM电路系统的实例的框图。在一些实施例中，简化RFM电路系统932可以包含在RFM电路系统232中。简化RFM电路系统932可包含存取计数器电路936(在一些实施例中，其可以包含在存储器控制器901中)、突发检测器电路938和跳过逻辑电路942。在一些实施例中，存取计数器电路436可用于实施存取计数器电路932。
在一些实施例中，突发检测器电路938可等同于突发检测器538，但是脉冲产生器554可省略，且突发检测器938可提供突发标志信号Burst_Flag，而不是突发标志时钟信号Burst_Flag_Clk。跳过逻辑电路942可从存取计数器电路936接收RFM信号并从突发检测器938接收Burst_Flag。跳过逻辑电路942可包含适当的逻辑门(例如，AND门电路)，使得当Burst_Flag信号和RFM信号作用时，跳过逻辑电路942提供作用RFM刷新信号RFMR。在一些实施例中，刷新地址产生器电路(例如，刷新地址产生器电路234)可配置成在RFM刷新操作期间使用当前行地址XADD作为RFM地址RFM_ADD。在其它实施例中，RFM电路系统932可任选地进一步包含RFM地址寄存器940，其配置成响应于作用Burst_Flag信号而锁存行地址XADD。
图10是根据本公开的实施例的推迟分布式刷新管理技术的时序图。时序图1000可示出存储器装置的信号的状态，例如存储器装置100。在一些实施例中，存储器装置可包含RFM电路系统，例如RFM电路系统332，在一些实施例中，它可以由参考图4-7描述的电路实施。
时序图1000的第一排示出可对应于存取请求的激活命令ACT的相对时序及各个刷新操作。激活命令ACT示出为更短更细的线。但是，密集间隔的激活命令(例如，高频率)示出为用对角线填充的框。稀疏激活命令(例如，几个或没有)的周期示出为用点填充的框。自动刷新操作示出为更高的虚线。目标刷新操作示出为更高更粗的虚线。RFM刷新操作示出为更高的线，但是当RFM操作被跳过时，它示出为虚线。在一些实施例中，图10中示出的刷新操作可以通过与参考图8所描述的大体上相同的方式执行。但是，对于RFM刷新操作，当计数值达到阈值时，执行四个RFM刷新操作，而不是单个RFM刷新操作。四个RFM刷新操作仅出于说明性目的而提供，并且在一些实施例中，可执行任何数目的RFM刷新操作。
时序图1000的第二排示出突发标志时钟信号Burst_Flag_Clk，它可以由突发检测器电路提供，例如突发检测器电路538。时序图1000的第三排示出跳过逻辑电路的位计数器的值，例如跳过逻辑电路7422的位计数器760。时序图1000的其余排示出RFM地址存储电路(例如，地址存储电路640)的地址寄存器ADD_Reg0-3的状态。在一些实施例中，例如图10中示出的实施例，可以选择用于RFM地址存储电路的地址寄存器的数目以匹配响应于作用RFM刷新信号RFMR(在图10中未示出)而执行的RFM刷新操作的数目。
在时间T0处或附近，Burst_Flag_Clk信号转变到响应于突发检测器确定行地址对应于侵略者行而提供作用脉冲。响应于Burst_Flag_Clk脉冲，一个地址寄存器ADD_Reg0存储当前行地址Add_0。RFM地址存储电路可向跳过逻辑电路提供作用递增信号(在图10中未示出)。响应于递增信号，位计数器可使其中存储的值递增。在所示实例中，值从零递增到一。
在时间T1处或附近，Burst_Flag_Clk信号转变到响应于突发检测器确定另一行地址对应于侵略者行而提供作用脉冲。响应于Burst_Flag_Clk脉冲，一个地址寄存器ADD_Reg1存储当前行地址Add_1。RFM地址存储电路可向跳过逻辑电路提供作用递增信号，跳过逻辑电路作为响应使位计数器的值从1递增到2。
在时间T2处或附近，Burst_Flag_Clk信号转变到响应于突发检测器确定另一行地址对应于侵略者行而提供作用脉冲。响应于Burst_Flag_Clk脉冲，一个地址寄存器ADD_Reg2存储当前行地址Add_2。RFM地址存储电路可向跳过逻辑电路提供作用递增信号，跳过逻辑电路作为响应使位计数器的值从2递增到3。
在时间T3处或附近，Burst_Flag_Clk信号转变到响应于突发检测器确定另一行地址对应于侵略者行而提供作用脉冲。响应于Burst_Flag_Clk脉冲，一个地址寄存器ADD_Reg3存储当前行地址Add_3。RFM地址存储电路可向跳过逻辑电路提供作用递增信号，跳过逻辑电路作为响应使位计数器的值从3递增到4。
在时间T4处或之前，可达到激活命令ACT的数目的阈值。因为位计数器具有大于零的值(例如，四)，所以作用RFM刷新信号RFMR(在图10中未示出)可以提供给刷新状态控制器电路，例如刷新状态控制器电路228，并且RFM刷新操作可从时间T4处或附近开始由存储器装置执行。
响应于第一RFM刷新操作，存储在ADD_Reg0中的地址可以提供给刷新地址产生器电路，例如刷新地址产生器电路234，并且位计数器的值可以从4减小到3。因为位计数器的值仍然大于零，所以可以提供作用RFM刷新信号RFMR。响应于第二RFM刷新操作，存储在ADD_Reg1中的地址可以提供给刷新地址产生器电路，并且位计数器的值可以从3减小到2。针对第三和第四RFM刷新操作进行相同过程。在完成第四RFM刷新操作之后，位计数器的值返回到零，并且所有寄存器ADD_Reg0-3都为空(例如，不含有有效数据)。在一些实施例中，存取计数器的计数值可以重置，并且计数可从重置值(例如，零或存取计数器倒数情况下的阈值)继续。
在时间T5处或附近，Burst_Flag_Clk信号转变到响应于突发检测器确定另一行地址对应于侵略者行而提供作用脉冲。响应于Burst_Flag_Clk脉冲，一个地址寄存器ADD_Reg0存储当前行地址Add_4。RFM地址存储电路可向跳过逻辑电路提供作用递增信号，跳过逻辑电路作为响应使位计数器的值从0递增到1。
在时间T6处或附近，Burst_Flag_Clk信号转变到响应于突发检测器确定另一行地址对应于侵略者行而提供作用脉冲。响应于Burst_Flag_Clk脉冲，一个地址寄存器ADD_Reg1存储当前行地址Add_5。RFM地址存储电路可向跳过逻辑电路提供作用递增信号，跳过逻辑电路作为响应使位计数器的值从1递增到2。
在时间T7处或之前，可达到激活命令ACT的数目的阈值。因为位计数器具有大于零的值(例如，2)，作用RFM刷新信号RFMR可以提供给刷新状态控制器电路，并且RFM刷新操作可在时间T7处或附近开始由存储器装置执行。
响应于第一RFM刷新操作，存储在ADD_Reg0中的地址可以提供给刷新地址产生器电路，并且位计数器的值可以从2减小到1。因为位计数器的值仍然大于零，所以可以提供作用RFM刷新信号RFMR。响应于第二RFM刷新操作，存储在ADD_Reg1中的地址可以提供给刷新地址产生器电路，并且位计数器的值可以从1减小到0。但是，因为位计数器现在具有值零，不同于在时间T4处的前一组RFM刷新操作，作用RFM刷新信号RFMR不由跳过逻辑电路提供。因此，这四个RFM刷新操作中有两个不执行(例如，跳过)。
在时间T8处或附近，当这四个地址寄存器中的三个ADD_Reg0-2正在存储先前检测到的侵略者行地址时，突发检测器发出作用Burst_Flag_Clk信号。但是，在此情况下，RFM地址存储电路确定时间T8处或附近的当前行地址是已经存储在寄存器ADD_Reg0-2中的一个中的地址。因此，所述地址不进行存储(例如，忽略)，并且位计数器的值不递增(例如，仍然是三)。
在时间T9处或附近，Burst_Flag_Clk信号转变到响应于突发检测器确定另一行地址对应于侵略者行而提供作用脉冲。此时，确定当前行地址不存储在地址寄存器ADD_Reg0-2中的一个中，且ADD_Reg3存储当前行地址Add_9。
在时间T10处或附近，Burst_Flag_Clk信号转变到响应于突发检测器确定另一行地址对应于侵略者行而提供作用脉冲。但是，所有地址寄存器ADD_Reg0-3当前都在存储先前检测到的侵略者行地址，且地址不存储。位计数器的值不递增。因此，在一些实施例中，在一些应用中，并非所有识别出的侵略者行都可以通过RFM刷新操作寻址。在一些实施例中，可以选择存取计数器的阈值以降低遗漏突发检测器所识别的侵略者行地址的风险。
图11是根据本公开的实施例的方法的流程图。在一些实施例中，方法1100可由存储器装置执行，例如存储器装置100。
在框1102处，可执行“接收多个存取请求和对应多个行地址”。存取请求和行地址可以由存储器装置通过命令地址输入电路接收，例如命令地址输入电路102。在框1104处，可执行“对所述多个存取请求的数目进行计数”。在一些实施例中，计数可由存取计数器电路执行，例如存取计数器电路336、436和/或936。在一些实施例中，计数可由存储器控制器执行，例如存储器控制器101、301、401和/或901。
在框1106处，“确定所述多个行地址中的行地址是不是侵略者行地址”。在一些实施例中，确定行地址是不是侵略者行地址可至少部分地基于存储器接收行地址的频率。例如，当频率等于或大于高通滤波器的截止频率时，行地址可以确定为侵略者行。在一些实施例中，截止频率可以基于存取与行地址相关联的字线的频率而选择，在此频率下，物理邻近所述字线的字线中的数据具有数据降级的风险。在一些实施例中，确定可由突发检测器电路执行，例如突发检测器电路338、538和/或938。在一些实施例中，当行地址匹配至少一个先前接收到的存储在存储器的突发检测器的寄存器中的行地址时，行地址确定为侵略者行。
在框1108处，可执行“执行刷新管理刷新操作”。RFM刷新操作可响应于刷新管理刷新信号而执行，刷新管理刷新信号可以响应于所述多个存取请求的数目等于阈值且确定行地址是侵略者行地址而提供。在一些实施例中，刷新管理刷新信号可以是由存储器控制器提供的外部命令/信号。在一些实施例中，刷新管理刷新操作可由刷新控制电路(例如，刷新控制电路116和/或216)执行或至少由刷新控制电路引起执行。在一些实施例中，当由存储器接收的行地址各自以低频率——低于截止频率的频率——接收时，跳过RFM刷新操作。也就是说，以不会使存储在物理邻近对应于行地址的字线的字线中的数据出现数据降级的风险增加的频率接收行地址。在一些实施例中，响应于跳过逻辑电路(例如，跳过逻辑电路342、742和/或942)掩蔽作用RFM刷新信号而跳过RFM刷新操作。
本文中所公开的系统、方法和设备可允许监测具有相关联的存取请求的行地址，以确定一或多个行地址是否以高频率(例如，处于或高于高通频率的截止频率)存取，这可指示行地址与侵略者行相关联。如果与存取请求相关联的行地址都未确定为以高频率提供(例如，未确定为侵略者行)，那么可以跳过RFM刷新操作。在一些应用中，这可以减少不必要的刷新操作。
当然，应了解，本文所描述的实例、实施例或过程中的任一个可与一或多个其它实例、实施例和/或过程组合或分开和/或在根据本发明系统、装置和方法的单独装置或装置部分当中执行。
最后，上文的论述仅旨在说明本发明系统，且不应解释为将所附权利要求书限于任何特定实施例或实施例群组。因此，虽然已参看示范性实施例详细描述了本发明系统，但是还应了解，在不脱离如在所附权利要求书中阐述的本发明系统的更广和既定精神和范围的情况下，所属领域的技术人员可设计许多修改和替代性实施例。因此，说明书和附图应以说明性方式看待，且并不旨在限制所附权利要求书的范围。

Claims (20)

1.一种设备，其包括：
突发检测器电路，其配置成确定当由存储器接收的当前行地址以等于或大于截止频率的频率接收时所述当前行地址是不是侵略者行地址；以及
跳过逻辑电路，其配置成至少部分地响应于确定所述侵略者行地址而传递作用刷新管理刷新信号，其中所述作用刷新管理刷新信号使所述存储器在刷新模式之外执行刷新操作。
2.根据权利要求1所述的设备，其中所述突发检测器电路配置成比较所述当前行地址与一或多个先前接收到的行地址，其中所述突发检测器电路配置成当所述当前行地址匹配所述先前接收到的行地址中的一或多个时提供作用标志。
3.根据权利要求2所述的设备，其中所述突发检测器电路包括配置成提供所述作用标志作为脉冲信号的脉冲产生器。
4.根据权利要求3所述的设备，其中所述突发检测器电路进一步包括：
先进先出电路，其包括各自配置成存储所述先前接收到的行地址中的一个的多个寄存器；以及
比较器电路，其配置成比较所述当前行地址与所述先前接收到的行地址，并且在所述当前行地址匹配所述先前接收到的行地址中的一个时向所述脉冲产生器提供作用突发标志，其中所述脉冲产生器配置成响应于所述作用突发标志而提供所述作用标志作为所述脉冲信号。
5.根据权利要求2所述的设备，其进一步包括配置成响应于所述作用标志而存储所述当前行地址并提供作用递增信号的地址存储电路，其中所述地址存储电路包括：
多个地址寄存器；以及
比较器电路，其配置成响应于所述作用标志而比较所述当前行地址与存储在所述多个地址寄存器中的行地址，其中所述比较器电路配置成当所述当前行地址不匹配存储在所述多个地址寄存器中的所述行地址且所述多个地址寄存器中的至少一个未正在存储行地址时在所述多个地址寄存器中的一个中存储所述当前行地址。
6.根据权利要求5所述的设备，其中所述跳过逻辑电路包括位计数器，其中所述位计数器的值响应于所述作用递增信号而增加，且所述位计数器的所述值响应于所述刷新管理刷新信号而减小，其中所述跳过逻辑电路配置成当所述位计数器的所述值大于最小值时传递所述刷新管理刷新信号。
7.根据权利要求1所述的设备，其进一步包括存取计数器电路，所述存取计数器电路配置成对存取命令的数目进行计数，并且在所述存取命令的数目达到阈值时提供所述作用刷新管理刷新信号。
8.根据权利要求7所述的设备，其中所述存取计数器电路包括：
计数器电路，其配置成响应于所述存取命令而调整计数值；以及
脉冲产生器电路，其中所述脉冲产生器电路配置成当所述计数值达到所述阈值时提供所述作用刷新管理刷新信号作为脉冲信号。
9.一种系统，其包括：
存储器控制器，其配置成对由存储器接收的激活命令的数目进行计数，并在所述激活命令的数目等于阈值时提供作用刷新信号；以及
存储器，其包括：
突发检测器，其配置成确定由存储器接收的行地址是不是侵略者行地址并响应于所述侵略者行地址而提供作用突发标志；以及
跳过逻辑电路，其配置成响应于所述作用突发标志而传递所述作用刷新信号，并在所述突发标志非作用时掩蔽所述作用刷新信号。
10.根据权利要求9所述的系统，其中所述存储器进一步包括配置成响应于所述作用突发标志而存储所述行地址的地址寄存器。
11.根据权利要求10所述的系统，其中所述地址寄存器配置成当所述跳过逻辑电路传递所述作用刷新信号时提供所述行地址。
12.根据权利要求11所述的系统，其中所述存储器进一步包括：
刷新状态控制器电路，其配置成提供刷新操作类型信号，使得在从所述跳过逻辑电路接收所述作用刷新信号时执行刷新管理刷新操作；以及
刷新地址产生器电路，其配置成响应于指示所述刷新管理刷新操作的所述刷新操作类型信号并至少部分地基于从所述地址寄存器提供的所述行地址而产生刷新地址。
13.根据权利要求12所述的系统，其中所述刷新地址对应于物理邻近从所述地址存储电路提供的所述行地址的字线。
14.根据权利要求9所述的系统，其中所述突发检测器包括：
先进先出FIFO电路，其包括配置成存储由所述存储器接收的行地址的多个寄存器；以及
比较器电路，其配置成当所述行地址匹配存储在所述多个寄存器中的所述行地址中的至少一个时提供所述作用突发标志。
15.根据权利要求14所述的系统，其中所述FIFO电路配置成通过由所述存储器控制器提供的所述作用刷新信号重置。
16.根据权利要求14所述的系统，其中所述FIFO电路是高通滤波器，其中所述高通滤波器的截止频率至少部分地基于所述多个寄存器的数目。
17.一种方法，其包括：
通过存储器接收多个存取请求和对应多个行地址；
至少部分地基于所述存储器接收所述多个行地址中的行地址的频率而确定所述行地址是不是侵略者行地址，其中当所述频率等于或大于高通滤波器的截止频率时，所述行地址确定为所述侵略者行；以及
响应于外部刷新管理信号及确定所述多个行地址中的所述行地址是所述侵略者行地址而执行刷新管理刷新操作。
18.根据权利要求17所述的方法，其中当所述多个行地址各自以低于所述截止频率的频率接收时，跳过所述刷新管理刷新操作。
19.根据权利要求17所述的方法，其中当所述多个行地址中的所述行地址匹配存储在所述高通滤波器的多个寄存器中的多个先前接收到的行地址中的至少一个时，所述频率等于或大于所述截止频率。
20.根据权利要求17所述的方法，其中至少部分地响应于在所述存储器处接收数个存取请求而提供所述外部刷新管理信号。
CN202110973900.4A 2020-08-27 2021-08-24 用于控制刷新操作的设备和方法 Pending CN114121076A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/004,235 2020-08-27
US17/004,235 US11417384B2 (en) 2020-08-27 2020-08-27 Apparatuses and methods for control of refresh operations

Publications (1)

Publication Number Publication Date
CN114121076A true CN114121076A (zh) 2022-03-01

Family

ID=80357736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110973900.4A Pending CN114121076A (zh) 2020-08-27 2021-08-24 用于控制刷新操作的设备和方法

Country Status (2)

Country Link
US (1) US11417384B2 (zh)
CN (1) CN114121076A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230352075A1 (en) * 2022-04-28 2023-11-02 Micron Technology, Inc. Apparatuses and methods for access based refresh operations
US11935576B2 (en) 2018-12-03 2024-03-19 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
US11955158B2 (en) 2018-10-31 2024-04-09 Micron Technology, Inc. Apparatuses and methods for access based refresh timing

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220120771A (ko) * 2021-02-23 2022-08-31 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
JP2023130672A (ja) * 2022-03-08 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 メモリコントローラおよびメモリ制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192608B2 (en) * 2017-05-23 2019-01-29 Micron Technology, Inc. Apparatuses and methods for detection refresh starvation of a memory
US10957376B1 (en) * 2019-12-18 2021-03-23 Winbond Electronics Corp. Refresh testing circuit and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955158B2 (en) 2018-10-31 2024-04-09 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US11935576B2 (en) 2018-12-03 2024-03-19 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
US20230352075A1 (en) * 2022-04-28 2023-11-02 Micron Technology, Inc. Apparatuses and methods for access based refresh operations

Also Published As

Publication number Publication date
US11417384B2 (en) 2022-08-16
US20220068361A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
US11200942B2 (en) Apparatuses and methods for lossy row access counting
US11715512B2 (en) Apparatuses and methods for dynamic targeted refresh steals
US11302374B2 (en) Apparatuses and methods for dynamic refresh allocation
CN111128268B (zh) 用于基于存取的刷新时序的设备及方法
US10957377B2 (en) Apparatuses and methods for distributed targeted refresh operations
CN112185443B (zh) 用于调整受害者数据的设备和方法
US10964378B2 (en) Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11386946B2 (en) Apparatuses and methods for tracking row accesses
US20240062798A1 (en) Apparatuses and methods for controlling steal rates
US20220415427A1 (en) Apparatuses and methods for tracking word line accesses
CN112017712A (zh) 用于跟踪受害者行的设备和方法
CN113330518A (zh) 用于管理行存取计数的设备和方法
CN114121077A (zh) 用于提供刷新地址的设备和方法
CN114121076A (zh) 用于控制刷新操作的设备和方法
CN114077816A (zh) 刷新逻辑电路布局
CN114078508A (zh) 用于刷新模式的设备、系统和方法
CN114255800A (zh) 用于控制刷新操作的设备及方法
CN114822628A (zh) 用于动态分配的侵害者检测的设备和方法
CN116189734A (zh) 用于行地址跟踪的主草图和精细草图电路的装置、系统和方法
CN115705892A (zh) 用于抵消存储器攻击的设备和方法
US20230298654A1 (en) Apparatuses, systems, and methods for direct refresh management sampling protection
CN116580734A (zh) 用于采样速率调整的设备和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination