CN114096081A - 电路板及其制备方法 - Google Patents

电路板及其制备方法 Download PDF

Info

Publication number
CN114096081A
CN114096081A CN202010865687.0A CN202010865687A CN114096081A CN 114096081 A CN114096081 A CN 114096081A CN 202010865687 A CN202010865687 A CN 202010865687A CN 114096081 A CN114096081 A CN 114096081A
Authority
CN
China
Prior art keywords
circuit
layer
slot
line
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010865687.0A
Other languages
English (en)
Inventor
王胜辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN202010865687.0A priority Critical patent/CN114096081A/zh
Publication of CN114096081A publication Critical patent/CN114096081A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请提供一种电路板及其制备方法。所述电路板包括基层和设置于基层表面的第一线路层。所述电路板还包括第一绝缘层和第二线路层。所述第一绝缘层形成于所述第一线路层上。所述第一绝缘层远离所述第一线路层的表面开设有第一线路开槽和第二线路开槽。所述第二线路开槽的深度不同于所述第一线路开槽的深度。所述第二线路层填充于所述第一线路开槽和所述第二线路开槽中。本申请可达到有效控制阻抗的目的。

Description

电路板及其制备方法
技术领域
本申请涉及电路板制备领域，尤其涉及一种电路板及其制备方法。
背景技术
印刷电路板(Printed Circuit Board，PCB)作为电子元器件的支撑体，是电子产品的重要部件。随着信号传输速度的提高以及高频电路的广泛应用，信号传输的可靠性的高低成为电路板设计成功与否中的关键因素。因而，为了提高信号传输的可靠性，对电路板线路的布局提出了更高的要求。为实现完整、可靠、低干扰的信号传输，需要在对电路板进行线路布局的同时进行阻抗控制设计。然而，现有技术中，线路的阻抗往往不能得到有效控制，影响电路板的品质。
发明内容
为解决现有技术以上至少一不足之处，有必要提供一种能够控制线路阻抗的电路板的制备方法。
另，还有必要提供一种根据上述制备方法制得的电路板。
本申请提供一种电路板的制备方法，包括步骤：提供电路基板，包括基层和设置于所述基层表面的第一线路层；在所述第一线路层上分别覆盖第一绝缘层和第二铜箔层；在所述第二铜箔层中形成用于暴露部分所述第一绝缘层的第一开口和第二开口，然后分别通过所述第一开口和第二开口蚀刻所述第一绝缘层，以形成第一线路开槽和第二线路开槽，所述第二线路开槽的深度不同于所述第一线路开槽的深度；在所述第二铜箔层上形成线路材料，所述线路材料还填充于所述第一线路开槽和所述第二线路开槽中；及移除所述第二铜箔层和位于所述第二铜箔层上的所述线路材料，位于所述第一线路开槽和所述第二线路开槽中的所述线路材料形成第二线路层。
在一种可能的实现方式中，所述第一线路层分别形成于所述基层相对的两个表面，所述电路基板中还设有用于电性连接两个所述第一线路层的第一导通部。所述第一线路开槽和所述第二线路开槽中的其中一个与所述第一导通部位置对应。所述制备方法还包括：在位于与所述第一导通部对应的所述第一线路开槽或所述第二线路开槽底部的所述第一绝缘层中开设盲孔。其中，所述线路材料还填充于所述盲孔中，形成用于电性连接所述第二线路层和所述第一线路层的第二导通部。
在一种可能的实现方式中，所述第一线路开槽和所述第二线路开槽采用等离子蚀刻、喷砂处理或激光打孔方式形成。
在一种可能的实现方式中，所述线路材料采用化学镀铜、电镀铜、溅射、化学气相沉积或物理气相沉积方式形成。
在一种可能的实现方式中，所述线路材料采用印刷导电膏方式形成。
在一种可能的实现方式中，所述第二铜箔层和位于所述第二铜箔层上的所述线路材料采用化学蚀刻药水蚀刻或化学机械研磨方式移除。
在一种可能的实现方式中，所述第二线路层的顶面与所述第一绝缘层远离所述第一线路层的表面齐平，或低于所述第一绝缘层远离所述第一线路层的表面。
本申请还提供一种电路板，包括基层和设置于基层表面的第一线路层。所述电路板还包括第一绝缘层和第二线路层。所述第一绝缘层形成于所述第一线路层上。所述第一绝缘层远离所述第一线路层的表面开设有第一线路开槽和第二线路开槽。所述第二线路开槽的深度不同于所述第一线路开槽的深度。所述第二线路层填充于所述第一线路开槽和所述第二线路开槽中。
在一种可能的实现方式中，所述第一线路层分别形成于所述基层相对的两个表面，所述电路基板中还设有用于电性连接两个所述第一线路层的第一导通部，所述第一线路开槽和所述第二线路开槽中的其中一个与所述第一导通部位置对应；在位于与所述第一导通部对应的所述第一线路开槽或所述第二线路开槽底部的所述第一绝缘层中开设有盲孔，所述第二线路层还填充于所述盲孔中，形成用于电性连接所述第二线路层和所述第一线路层的第二导通部。
在一种可能的实现方式中，所述第二线路层的材质为金属铜或导电膏。
与现有技术相比，本申请由于第一线路开槽和第二线路开槽的尺寸互不相同，填充于第一线路开槽和第二线路开槽中的第二线路层的厚度也互不相同，即同一层第二线路层可具有不同的铜厚，通过在同一层线路层中设有不同的铜厚，达到有效控制阻抗的目的。
附图说明
图1为本申请一实施方式提供的覆铜板的剖面示意图。
图2为将图1所示的覆铜基板制作为电路基板的剖面示意图。
图3为在图2所示的电路基板的第一线路层上分别覆盖第一绝缘层和第二铜箔层后的剖面示意图。
图4为在图3所示的第二铜箔层上覆盖感光层后的剖面示意图。
图5为通过图4所示的感光层在第二铜箔层中蚀刻出第一开口后的剖面示意图。
图6为通过图5所示的第一开口蚀刻第一绝缘层以形成第一线路开槽后的剖面示意图。
图7为在图6所示的第一绝缘层中继续蚀刻第二线路开槽后的剖面示意图。
图8为在图7所示的第二线路开槽底部的第一绝缘层中开设盲孔后的剖面示意图。
图9为在图8所示的第二铜箔层上形成第一线路材料后的剖面示意图。
图10为移除图9所示的位于第二铜箔层上的第一线路材料以得到第二线路层后的剖面示意图。
图11为在图10所示的第二线路层上继续增层后得到的电路板的剖面示意图。
图12为本申请另一实施方式制备的电路板的剖面示意图。
主要元件符号说明
覆铜板 10
基层 11
第一铜箔层 12
第一线路层 13
第一导通部 14
第一绝缘层 21
第二铜箔层 22
感光层 23
第一线路材料 24
第二导通部 25
第二线路层 26
第三线路层 30
第二绝缘层 31
第三导通部 32
电路板 100，200
电路基板 101
第一线路开槽 211
第二线路开槽 212
第一盲孔 213
第一开口 221
第二开口 222
第三线路开槽 311
第四线路开槽 312
第二盲孔 313
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
为能进一步阐述本申请达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施方式，对本申请作出如下详细说明。
本技术方案提供的电路板的制备方法，可用于制备多层线路板。所述制备方法包括如下步骤：
S11，请参阅图1，提供覆铜板10，包括基层11和设置于基层11相对两表面的第一铜箔层12。
在一实施方式中，基层11的材质为绝缘树脂。具体地，基层11的材质可以选自聚丙烯(polypropylene，PP)、环氧树脂(epoxy resin)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚丙烯(polypropylene，PP)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)等树脂中的一种。
S12，请参阅图2，在每一第一铜箔层12中蚀刻出第一线路层13，得到电路基板101。具体地，可采用减成法制备第一线路层13，即通过覆铜板10中打孔钻孔、表面处理、电镀铜、覆膜、图形转移、撕膜等步骤获得。其中，经打孔和电镀铜后，基层11中形成第一导通部14，两个第一线路层13通过第一导通部14电性连接。
S13，请参阅图3，在每一第一线路层13上分别覆盖第一绝缘层21和第二铜箔层22。
在一实施方式中，第一绝缘层21的材质为绝缘树脂，具体地，第一绝缘层21的材质可以选自聚丙烯、环氧树脂、BT树脂、聚苯醚、聚丙烯、聚酰亚胺、聚对苯二甲酸乙二醇酯以及聚萘二甲酸乙二醇酯等树脂中的一种。本实施方式中第一绝缘层21的材质与基层11相同。在另一实施方式中，第一绝缘层21的材质也可以与基层11不同。
S14，请参阅图4和图5，在每一第二铜箔层22中形成用于暴露部分第一绝缘层21的第一开口221。
在一实施方式中，对每一第二铜箔层22进行曝光显影以形成第一开口221。具体地，可以在每一第二铜箔层22上覆盖一感光层23。对感光层23进行曝光显影以形成图形化开口(图未示)。然后，通过图形化开口蚀刻第二铜箔层22，从而得到与图形化开口对应的第一开口221。
S15，请参阅图6，通过第一开口221蚀刻所暴露的第一绝缘层21，以在第一绝缘层21中形成第一线路开槽211。
其中，可采用等离子蚀刻、喷砂(pumice)处理或激光打孔等非等向性蚀刻(即干蚀刻)方式蚀刻所暴露的部分第一绝缘层21。
S16，请参阅图7，在每一第二铜箔层22中形成用于暴露部分第一绝缘层21的第二开口222，然后通过第二开口222蚀刻所暴露的第一绝缘层21，以在第一绝缘层21中形成第二线路开槽212。其中，第一线路开槽211和第二线路开槽212中的其中一个与第一导通部14位置对应。第二线路开槽212的深度不同于第一线路开槽211的深度(定义所述深度为垂直于基层11延伸方向上第一线路开槽211或第二线路开槽212的尺寸)。
其中，可根据与步骤S14和S15相似的方式形成第二开口222和第二线路开槽212，本申请不作赘述。如图7所示，步骤S16中形成的第二开口222和对应的第二线路开槽212的数量也均为多个。如，先在每一第二铜箔层22中形成一个第二开口222，然后通过第二开口222蚀刻所暴露的第一绝缘层21以形成一个第二线路开槽212；然后，重复形成第二开口222和第二线路开槽212的步骤，从而得到多个第二开口222和多个第二线路开槽212。多个第二线路开槽212的深度均互不相同。如图7所示，其中一第二线路开槽212与第一导通部14位置对应。
S17，请参阅图8和图9，在位于与第一导通部14对应的第一线路开槽211或第二线路开槽212底部的第一绝缘层21中开设第一盲孔213，然后在每一第二铜箔层22上形成第一线路材料24。其中，第一线路材料24还填充于第一线路开槽211、每一第二线路开槽212和第一盲孔213中。填充于第一盲孔213中的部分第一线路材料24形成第二导通部25。
在一实施方式中，可采用化学镀铜、电镀铜、溅射、化学气相沉积(CVD)或物理气相沉积(PVD)等方式形成第一线路材料24。
在一实施方式中，可采用激光开孔方式形成第一盲孔213。
S18，请参阅图10，移除第二铜箔层22和位于第二铜箔层22上的部分第一线路材料24，剩余的位于第一线路开槽211和第二线路开槽212中的第一线路材料24即为第二线路层26。
其中，由于第二线路层26位于第一线路开槽211和第二线路开槽212中，即第二线路层26内埋于第一绝缘层21中，第二导通部25用于电性连接第二线路层26和第一线路层13。而且，由于第一线路开槽211和每一第二线路开槽212的尺寸互不相同，填充于第一线路开槽211和每一第二线路开槽212中的第二线路层26的厚度也互不相同，即同一层第二线路层26可具有不同的铜厚。通过在同一层线路层中设有不同的铜厚，有利于达到有效控制阻抗的目的。而且，由于第二线路层26内埋于第一绝缘层21中，可提高后续线路增层的制程能力。
另一方面，由于第二线路层26并非采用传统的曝光显影制程蚀刻得到，因此有利于避免曝光显影制程导致的线路层底部侧蚀问题。
在一实施方式中，如图10所示，第二线路层26的顶面与第一绝缘层21远离第一线路层13的表面齐平。在另一实施方式中，第二线路层26的顶面也可以低于第一绝缘层21远离第一线路层13的表面。
在一实施方式中，可采用化学蚀刻药水对第二铜箔层22和位于第二铜箔层22上的部分第一线路材料24进行蚀刻。在另一实施方式中，也可以使用化学机械研磨(Chemical-Mechanical Planarization,CMP)移除第二铜箔层22和位于第二铜箔层22上的部分第一线路材料24，化学机械研磨对移除第二铜箔层22和第一线路材料24具有较高的均匀性。
S19，请参阅图11，在每一第二线路层26上进行增层，即采用与步骤S13至S18相似的方式，以在第二线路层26上形成至少一第三线路层30，从而得到电路板100。
例如，步骤S19具体包括：在每一第二线路层26上分别覆盖第二绝缘层31和第三铜箔层(图未示)；在每一第三铜箔层中形成第三开口以及第四开口，以及在第二绝缘层31中形成分别与第三开口和第四开口对应的第三线路开槽311和第四线路开槽312，第三线路开槽311和第四线路开槽312的深度互不相同；在位于与第二导通部25对应的第三线路开槽311或第四线路开槽312底部的第二绝缘层31中开设第二盲孔313，然后在每一第三铜箔层上形成第二线路材料(图未示)，第二线路材料还填充于第三线路开槽311、第四线路开槽312和第二盲孔313中，填充于第二盲孔313中的部分第二线路材料形成第三导通部32；移除第二铜箔层22和位于第二铜箔层22上的部分第二线路材料，剩余的位于第三线路开槽311和第四线路开槽312中的第二线路材料即为一第三线路层30。
其中，位于最外侧的一第三线路层30即为外侧线路层。在一实施方式中，在形成外侧线路层后，可在外侧线路层上覆盖保护层(图未示)，如阻焊层或覆盖膜(CVL)。保护层用于防止外侧线路层氧化或焊接短路。
在另一实施方式中，步骤S19也可以省略，此时得到的电路板100即为四层电路板，且步骤S18得到的第二线路层26实际上为外侧线路层。
请参阅图12，本申请其它实施方式还提供一种电路板200的制备方法。与上述制备方法不同之处在于，第一线路材料24和第二线路材料均还可以替换为导电膏层。其中，导电膏层的材质可以为导电铜膏，具体可以通过印刷方式形成。
其中，采用印刷导电膏的方式有利于降低制程成本，制程产生的废液较少，有利于避免环境污染。
请参阅图11，本申请一实施方式还提供一种电路板100，包括基层11和设置于基层11相对两表面的第一线路层13。其中，基层11中形成有第一导通部14，两个第一线路层13通过第一导通部14电性连接。
在每一第一线路层13上分别形成有第一绝缘层21和内埋于第一绝缘层21中的第二线路层26。第一绝缘层21远离第一线路层13的表面开设有第一线路开槽211和第二线路开槽212。第二线路层26填充于第一线路开槽211和第二线路开槽212中。第一线路开槽211和第二线路开槽212中的其中一个与第一导通部14位置对应。第二线路开槽212的深度不同于第一线路开槽211的深度，即填充于第一线路开槽211和第二线路开槽212中的第二线路层26的厚度也互不相同。
位于与第一导通部14对应的第一线路开槽211或第二线路开槽212底部的第一绝缘层21中开设有第一盲孔213，第一盲孔213中设有第二导通部25。第二导通部25用于电性连接第二线路层26和第一线路层13。
在一实施方式中，每一第二线路层26上还可设有第二绝缘层31和内埋于第二绝缘层31中的第三线路层30。第二绝缘层31远离第二线路层26的表面开设有第三线路开槽311和第四线路开槽312。第三线路层30填充于第三线路开槽311和第四线路开槽312中。第三线路开槽311和第四线路开槽312中的其中一个与第二导通部25位置对应。第三线路开槽311的深度不同于第四线路开槽312的深度，即填充于第三线路开槽311和第四线路开槽312中的第三线路层30的厚度也互不相同。
在一实施方式中，第二线路层26和第三线路层30的材质为金属铜。
请参阅图12，本申请另一实施方式还提供一种电路板200，与上述电路板100不同之处在于，第二线路层26和第三线路层30的材质为导电膏(如导电铜膏)。
可以理解的是，对于本领域的普通技术人员来说，可以根据本申请的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本申请权利要求的保护范围。

Claims (10)

1.一种电路板的制备方法，其特征在于，包括步骤：
提供电路基板，包括基层和设置于所述基层表面的第一线路层；
在所述第一线路层上分别覆盖第一绝缘层和第二铜箔层；
在所述第二铜箔层中形成用于暴露部分所述第一绝缘层的第一开口和第二开口，然后分别通过所述第一开口和第二开口蚀刻所述第一绝缘层，以形成第一线路开槽和第二线路开槽，所述第二线路开槽的深度不同于所述第一线路开槽的深度；
在所述第二铜箔层上形成线路材料，所述线路材料还填充于所述第一线路开槽和所述第二线路开槽中；及
移除所述第二铜箔层和位于所述第二铜箔层上的所述线路材料，位于所述第一线路开槽和所述第二线路开槽中的所述线路材料形成第二线路层。
2.如权利要求1所述的电路板的制备方法，其特征在于，所述第一线路层分别形成于所述基层相对的两个表面，所述电路基板中还设有用于电性连接两个所述第一线路层的第一导通部，所述第一线路开槽和所述第二线路开槽中的其中一个与所述第一导通部位置对应；
所述制备方法还包括：
在位于与所述第一导通部对应的所述第一线路开槽或所述第二线路开槽底部的所述第一绝缘层中开设盲孔；
其中，所述线路材料还填充于所述盲孔中，形成用于电性连接所述第二线路层和所述第一线路层的第二导通部。
3.如权利要求1所述的电路板的制备方法，其特征在于，所述第一线路开槽和所述第二线路开槽采用等离子蚀刻、喷砂处理或激光打孔方式形成。
4.如权利要求1所述的电路板的制备方法，其特征在于，所述线路材料采用化学镀铜、电镀铜、溅射、化学气相沉积或物理气相沉积方式形成。
5.如权利要求1所述的电路板的制备方法，其特征在于，所述线路材料采用印刷导电膏方式形成。
6.如权利要求1所述的电路板的制备方法，其特征在于，所述第二铜箔层和位于所述第二铜箔层上的所述线路材料采用化学蚀刻药水蚀刻或化学机械研磨方式移除。
7.如权利要求1所述的电路板的制备方法，其特征在于，所述第二线路层的顶面与所述第一绝缘层远离所述第一线路层的表面齐平，或低于所述第一绝缘层远离所述第一线路层的表面。
8.一种电路板，包括基层和设置于基层表面的第一线路层，其特征在于，所述电路板还包括：
第一绝缘层，形成于所述第一线路层上，所述第一绝缘层远离所述第一线路层的表面开设有第一线路开槽和第二线路开槽，所述第二线路开槽的深度不同于所述第一线路开槽的深度；及
第二线路层，填充于所述第一线路开槽和所述第二线路开槽中。
9.如权利要求8所述的电路板，其特征在于，所述第一线路层分别形成于所述基层相对的两个表面，所述电路基板中还设有用于电性连接两个所述第一线路层的第一导通部，所述第一线路开槽和所述第二线路开槽中的其中一个与所述第一导通部位置对应；
在位于与所述第一导通部对应的所述第一线路开槽或所述第二线路开槽底部的所述第一绝缘层中开设有盲孔，所述第二线路层还填充于所述盲孔中，形成用于电性连接所述第二线路层和所述第一线路层的第二导通部。
10.如权利要求8所述的电路板，其特征在于，所述第二线路层的材质为金属铜或导电膏。
CN202010865687.0A 2020-08-25 2020-08-25 电路板及其制备方法 Withdrawn CN114096081A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010865687.0A CN114096081A (zh) 2020-08-25 2020-08-25 电路板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010865687.0A CN114096081A (zh) 2020-08-25 2020-08-25 电路板及其制备方法

Publications (1)

Publication Number Publication Date
CN114096081A true CN114096081A (zh) 2022-02-25

Family

ID=80294991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010865687.0A Withdrawn CN114096081A (zh) 2020-08-25 2020-08-25 电路板及其制备方法

Country Status (1)

Country Link
CN (1) CN114096081A (zh)

Similar Documents

Publication Publication Date Title
US6618940B2 (en) Fine pitch circuitization with filled plated through holes
KR100990546B1 (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
KR20060099245A (ko) 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
JP2009283739A (ja) 配線基板および配線基板の製造方法
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
KR20090110596A (ko) 인쇄회로기판 및 그 제조방법
JP2008016482A (ja) 多層プリント配線板の製造方法
US10292279B2 (en) Disconnect cavity by plating resist process and structure
KR20050095893A (ko) 다층 기판 및 그 제조 방법
US7080448B2 (en) PCB with inlaid outer-layer circuits and production methods thereof
US7278205B2 (en) Multilayer printed wiring board and production method therefor
JP3226959B2 (ja) 多層フレキシブルプリント基板の製法
KR100771293B1 (ko) 인쇄회로기판 및 그 제조방법
KR20090011528A (ko) 인쇄회로기판의 제조방법
US20080209722A1 (en) Method for forming via hole having fine hole land
KR100726238B1 (ko) 다층 인쇄회로기판 제조방법
CN114096081A (zh) 电路板及其制备方法
US20170271734A1 (en) Embedded cavity in printed circuit board by solder mask dam
JPH11261236A (ja) 多層プリント配線板およびその製造方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
US20070029109A1 (en) Multilayer printed wiring board and production method therefor
KR100441253B1 (ko) 범프를 이용한 다층인쇄회로기판의 제조방법
JP2005108941A (ja) 多層配線板及びその製造方法
KR100916649B1 (ko) 인쇄회로기판의 제조방법
KR100813441B1 (ko) 회로 선폭 및 피치를 미세화한 다층 인쇄 회로 기판 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20220225

WW01 Invention patent application withdrawn after publication