CN114095837A - 一种避免i2s音频接口发生通道调换系统 - Google Patents

一种避免i2s音频接口发生通道调换系统 Download PDF

Info

Publication number
CN114095837A
CN114095837A CN202111418638.3A CN202111418638A CN114095837A CN 114095837 A CN114095837 A CN 114095837A CN 202111418638 A CN202111418638 A CN 202111418638A CN 114095837 A CN114095837 A CN 114095837A
Authority
CN
China
Prior art keywords
slave
serial
clock signal
read
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111418638.3A
Other languages
English (en)
Inventor
林宇轩
李海军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Lichi Semiconductor Co ltd
Original Assignee
Shanghai Lichi Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Lichi Semiconductor Co ltd filed Critical Shanghai Lichi Semiconductor Co ltd
Priority to CN202111418638.3A priority Critical patent/CN114095837A/zh
Publication of CN114095837A publication Critical patent/CN114095837A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R5/00—Stereophonic arrangements
    • H04R5/04—Circuit arrangements, e.g. for selective connection of amplifier inputs/outputs to loudspeakers, for loudspeaker detection, or for adaptation of settings to personal preferences or hearing impairments
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16—Sound input; Sound output
    • G06F3/162—Interface to dedicated audio devices, e.g. audio drivers, interface to CODECs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/007—Protection circuits for transducers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S1/00—Two-channel systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Health & Medical Sciences (AREA)
  • Multimedia (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种避免I2S音频接口发生通道调换系统，包括，主机和从机，其中，所述从机，其接收所述主机发送的读串行时钟信号、读字段选择信号，以及与所述读串行时钟信号同步的串行数据，并检测所述读串行时钟信号是否出现异常丢失；接收所述主机发送的写串行时钟信号和写字段选择信号，并检测所述写串行时钟信号是否出现异常丢失，将并行数据转换成串行数据发送给所述主机。本发明的避免I2S音频接口发生通道调换系统，保证了I2S音频接口在发送或接收模式时不发生通道调换，使得串行音频数据能够正确传输，为用户带来更好的听觉体验。

Description

一种避免I2S音频接口发生通道调换系统
技术领域
本发明涉及音频数据传输技术领域，特别是涉及一种避免I2S音频接口发生通道调换系统。
背景技术
I2S(Inter IC Sound)总线，又称集成电路内置音频总线，飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准。
I2S总线拥有串行数据信号(Serial Data简称SD)、字段选择信号(Word Select简称WS)和串行时钟信号(Serial Clock简称SCK)3个主要信号，通过将数据和时钟信号分离，并以WS来区分左右声道。
现有I2S协议约定双方先传输左声道，再传输右声道，但若主机或从机有一方违反这个约定，则会导致右声道与左声道互换，从而使听到的声音发生左右声道的错位。即每一帧左右声道的数据不匹配。正确收发为，第一帧的左声道和第一帧的右声道为第一个完整数据帧。发生通道调换后会变成第一个的右声道和第二帧的左声道合并为一帧，第二帧的右声道和第三帧的左声道合并为第二帧，以此类推，从而听到错误的声音。
因此，如何在避免通道调换的发生，成为I2S接口电路设计中的关键点。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种避免I2S音频接口发生通道调换系统，作为从机在WS开始和结束时、在WS和SCK异常结束时进行保护，作为从机能在主机SCK和WS发送异常时，自主停止收/发数据，避免发生通道调换。
为实现上述目的，本发明提供的一种避免I2S音频接口发生通道调换系统，包括，主机和从机，其中，
所述从机，其接收所述主机发送的读串行时钟信号、读字段选择信号，以及与所述读串行时钟信号同步的串行数据，并检测所述读串行时钟信号是否出现异常丢失；接收所述主机发送的写串行时钟信号和写字段选择信号，并检测所述写串行时钟信号是否出现异常丢失，将并行数据转换成串行数据发送给所述主机。
进一步地，所述从机，对所述主机发送的读串行时钟信号、读字段选择信号、写串行时钟信号和写字段选择信号进行发送异常检测，当检测到上述任一信号异常时，停止接收或发送数据。
进一步地，所述从机，包括，从机接收模块和从机发送模块，其中，
所述从机接收模块，其接收所述主机发送的读串行时钟信号、读字段选择信号，以及与所述读串行时钟信号同步的串行数据，并检测所述读串行时钟信号是否出现异常丢失；
所述从机发送模块，其接收所述主机发送的写串行时钟信号和写串行时钟信号，并检测所述写串行时钟信号是否出现异常丢失，将并行数据转换成串行数据发送给所述主机。
进一步地，所述从机接收模块，还包括，从机读时钟监控器、从机读串并转换器和从机接收缓冲器，其中，
所述从机读时钟监控器，用于检测所述主机发送的读串行时钟信号是否出现异常丢失；
所述从机读串并转换器，其来自所述主机的串行数据转换成并行数据后送入所述从机接收缓冲器缓存。
进一步地，所述从机读时钟监控器，其对读串行时钟信号进行计数，每个时钟对二进制计数器加1；将二进制计数器转换成格雷码；将所述格雷码同步到系统时钟域；在系统时钟域下，一段时间产生一个寄存和比较信号，此时对格雷码的数值进行寄存，同时将该数值与前一次的寄存值进行比较；若两次比较数值不同，则表示所述读串行时钟信号正常；若比较出两值相同，则表示两值比较期间所述读串行时钟信号丢失；若所述读串行时钟信号丢失，则关闭使能信号，并将所述从机接收缓冲器复位，保证下次使能信号开启后数据传输正常。
进一步地，所述从机发送模块，还包括，从机写时钟监控器、从机写串并转换器和从机发送缓冲器，其中，
所述从机写时钟监控器，用于检测所述主机发送的写串行时钟信号是否出现异常丢失；
所述从机写串并转换器读取所述从机发送缓冲器的并行数据，并通过所述写串行时钟信号和写字段选择信号将其转换成串行数据，发送给所述主机。
更进一步地，所述从机写时钟监控器，其对写串行时钟信号进行计数，每个时钟对二进制计数器加1；将二进制计数器转换成格雷码；将所述格雷码同步到系统时钟域；在系统时钟域下，一段时间产生一个寄存和比较信号，此时对格雷码的数值进行寄存，同时将该数值与前一次的寄存值进行比较；若两次比较数值不同，则表示所述写串行时钟信号正常；若比较出两值相同，则表示两值比较期间所述写串行时钟信号丢失；若所述写串行时钟信号丢失，则关闭使能信号，并将所述从机发送缓冲器复位，保证下次使能信号开启后数据传输正常。
为了实现上述目的，本发明还提供一种音频处理芯片，包括上述避免I2S音频接口发生通道调换系统。
为了实现上述目的，本发明还提供一种电子设备，包括上述音频处理芯片。
本发明的避免I2S音频接口发生通道调换系统，与现有技术相比较具有以下有益效果：
针对I2S音频接口，对其进行保护，避免发生因通道调换产生的左右声道声音错位的异常情况出现；从机能准确的在一帧的开始收/发数，在主机SCK和WS发送异常时，自主停止收/发数；保证了I2S音频接口在发送/接收模式时不发生通道调换，使得串行音频数据能够正确传输，为用户带来更好的听觉体验。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的避免I2S音频接口发生通道调换系统示意图；
图2为根据本发明的从机开始保护时序图；
图3为根据本发明的从机正常结束保护的时序图；
图4为根据本发明的从机异常结束保护的时序图；
图5为根据本发明的时钟监测器工作流程图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
实施例1
图1为根据本发明的避免I2S音频接口发生通道调换系统示意图，如图1所示，本发明的避免I2S音频接口发生通道调换系统，包括，从机10，主机20，其中，
从机10，还包括，接收来自主机20的串行数据的从机接收模块11和向主机20发送串行数据从机发送模块12。
主机20，还包括，向从机10发送串行数据的主机发送模块21和接收来自从机10的串行数据的主机接收模块22。
从机接收模块11，还包括，从机读时钟监控器111、从机读串并转换器112和从机接收缓冲器113，其中，
从机读时钟监控器111，用于检测主机20的主机发送模块21发送的RXSCK(读串行时钟信号)是否出现异常丢失。
从机接收模块11，其接收主机20的主机发送模块21发送的RXSCK(读串行时钟信号)、RXWS(读字段选择信号)，以及与RXSCK同步的串行数据(RXDATA)，并通过读串并转换器112进行数据串并转换后，送往从机接收缓冲器(RX FIFO)113中进行缓存。
从机发送模块12，还包括，从机写时钟监控器121、从机写串并转换器122和从机发送缓冲器123，其中，
从机写时钟监控器121，用于检测主机20的主机接收模块22发送的TXSCK(写串行时钟信号)是否出现异常丢失。
从机写串并转换器122读取从机发送缓冲器123并行数据，并通过TXSCK和TXWS(写字段选择信号)转换成串行数据，发送给主机20的主机接收模块22。
图2为根据本发明的从机开始保护时序图，如图2所示，WS为1时传输左声道数据，WS为0时传输右声道数据；enable1和enable2表示使能信号同步到SCK时钟域的时间可能落在左声道，也可能落在右声道(使能信号enable1和enable2由从机10的系统时钟产生，并同步到接收/发送时钟域)。若收到使能信号后便立即开始收/发数，则会造成第一笔数据传输错误，并有一半的概率enable开启时刻落在右声道上，因而产生通道调换，造成后续数据的传输都是错误的。因此，为避免面因使能信号的随机性而产生的通道调换发生，在从机20接收到使能信号后，将使能信号延迟到下一帧左声道数据的开始，即图中enable_real的变化时刻才开始传输数据，保护传输不发生通道调换。
图3为根据本发明的从机正常结束保护的时序图，如图3所示，enable1和enable2表示使能信号在关闭时，也存在随机性，可能位于左声道，也可能位于右声道。若收到使能信号关闭便立即停止数据传输会造成最后一笔数据传输错误，并有一半的概率enable关闭时刻落在左声道上，因而产生通道调换，造成下一次使能开启后，数据的传输都是错误的。因此，避免面因使能信号关闭的随机性而产生的通道调换发生，从机20在接收到使能信号关闭后，将使能信号延迟到接收到完整的右声道数据之后，即图中enable_real的变化时刻才结束传输数据，保护传输不发生通道调换。
图4为根据本发明的从机异常结束保护的时序图，图5为根据本发明的时钟监测器工作流程图，下面将参考图4和图5，对本发明的时钟监测器的工作流程进行详细描述。
本发明实施例中，以从机发送模块20的从机写时钟监控器121为例，对其工作流程进行描述。从机读时钟监控器111的工作流程与从机写时钟监控器121相似。
(1)对TXSCK进行计数，每个时钟对计数器clk_cnt+1，计数器可溢出；
(2)将二进制计数器clk_cnt转换成格雷码；
(3)将该格雷码同步到系统时钟域；
(4)在系统时钟域下，一段时间产生一个寄存和比较信号cnt_cmp_vld，此时对格雷码的数值进行寄存，同时将该数值与前一次的寄存值进行比较；
(5)若两次比较数值不同，则表示TXSCK正常；若比较出两值相同，则表示两值比较期间TXSCK丢失；
(6)若TXSCK丢失，则关闭使能信号，并将FIFO复位，以保证下次使能信号开启后数据传输正常。
本发明的避免I2S音频接口发生通道调换系统，从机10，在使能信号打开之后，通过检测WS的边沿及计数，在一帧数据的开始，才开始计数，先接收左声道，再接收右声道；在使能信号关闭后，将完整的右声道数据接收/发送完成，才真正停止接收/发送；针对主机10的SCK/WS可能出现异常中断的情况，通过对SCK进行监测，当监测到SCK中断后，立即停止发送/接收数据。
监测手段：在SCK中设置一个计数器，每个SCK的上升沿，对其进行加1操作，并以格雷码的方式同步到系统时钟域，记录为CNT1，系统时钟域也会有一个计数器，用于在一定时间内去获取SCK时钟域的计数值；当比较到2次取的CNT1相等时，则表示SCK异常中断。
实施例2
本发明的实施例还提供一种音频处理芯片，包括上述实施例1中的避免I2S音频接口发生通道调换系统。
实施例3
本发明的实施例还提供一种电子设备，包括上述实施例2中的音频处理芯片。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种避免I2S音频接口发生通道调换系统，包括主机和从机，其特征在于，
所述从机，其接收所述主机发送的读串行时钟信号、读字段选择信号，以及与所述读串行时钟信号同步的串行数据，并检测所述读串行时钟信号是否出现异常丢失；接收所述主机发送的写串行时钟信号和写字段选择信号，并检测所述写串行时钟信号是否出现异常丢失，将并行数据转换成串行数据发送给所述主机。
2.根据权利要求1所述的避免I2S音频接口发生通道调换系统，其特征在于，所述从机，对所述主机发送的读串行时钟信号、读字段选择信号、写串行时钟信号和写字段选择信号进行发送异常检测，当检测到上述任一信号异常时，停止接收或发送数据。
3.根据权利要求1所述的避免I2S音频接口发生通道调换系统，其特征在于，所述从机，包括，从机接收模块和从机发送模块，其中，
所述从机接收模块，其接收所述主机发送的读串行时钟信号、读字段选择信号，以及与所述读串行时钟信号同步的串行数据，并检测所述读串行时钟信号是否出现异常丢失；
所述从机发送模块，其接收所述主机发送的写串行时钟信号和写串行时钟信号，并检测所述写串行时钟信号是否出现异常丢失，将并行数据转换成串行数据发送给所述主机。
4.根据权利要求3所述的避免I2S音频接口发生通道调换系统，其特征在于，所述从机接收模块，还包括，从机读时钟监控器、从机读串并转换器和从机接收缓冲器，其中，
所述从机读时钟监控器，用于检测所述主机发送的读串行时钟信号是否出现异常丢失；
所述从机读串并转换器，其来自所述主机的串行数据转换成并行数据后送入所述从机接收缓冲器缓存。
5.根据权利要求4所述的避免I2S音频接口发生通道调换系统，其特征在于，所述从机读时钟监控器，其对读串行时钟信号进行计数，每个时钟对二进制计数器加1；将二进制计数器转换成格雷码；将所述格雷码同步到系统时钟域；在系统时钟域下，一段时间产生一个寄存和比较信号，此时对格雷码的数值进行寄存，同时将该数值与前一次的寄存值进行比较；若两次比较数值不同，则表示所述读串行时钟信号正常；若比较出两值相同，则表示两值比较期间所述读串行时钟信号丢失；若所述读串行时钟信号丢失，则关闭使能信号，并将所述从机接收缓冲器复位，保证下次使能信号开启后数据传输正常。
6.根据权利要求3所述的避免I2S音频接口发生通道调换系统，其特征在于，所述从机发送模块，还包括，从机写时钟监控器、从机写串并转换器和从机发送缓冲器，其中，
所述从机写时钟监控器，用于检测所述主机发送的写串行时钟信号是否出现异常丢失；
所述从机写串并转换器读取所述从机发送缓冲器的并行数据，并通过所述写串行时钟信号和写字段选择信号将其转换成串行数据，发送给所述主机。
7.根据权利要求6所述的避免I2S音频接口发生通道调换系统，其特征在于，所述从机写时钟监控器，其对写串行时钟信号进行计数，每个时钟对二进制计数器加1；将二进制计数器转换成格雷码；将所述格雷码同步到系统时钟域；在系统时钟域下，一段时间产生一个寄存和比较信号，此时对格雷码的数值进行寄存，同时将该数值与前一次的寄存值进行比较；若两次比较数值不同，则表示所述写串行时钟信号正常；若比较出两值相同，则表示两值比较期间所述写串行时钟信号丢失；若所述写串行时钟信号丢失，则关闭使能信号，并将所述从机发送缓冲器复位，保证下次使能信号开启后数据传输正常。
8.一种音频处理芯片，其特征在于，所述音频处理芯片，包括权利要求1-7任一项所述的避免I2S音频接口发生通道调换系统。
9.一种电子设备，其特征在于，所述电子设备，包括权利要求8所述的音频处理芯片。
CN202111418638.3A 2021-11-26 2021-11-26 一种避免i2s音频接口发生通道调换系统 Pending CN114095837A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111418638.3A CN114095837A (zh) 2021-11-26 2021-11-26 一种避免i2s音频接口发生通道调换系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111418638.3A CN114095837A (zh) 2021-11-26 2021-11-26 一种避免i2s音频接口发生通道调换系统

Publications (1)

Publication Number Publication Date
CN114095837A true CN114095837A (zh) 2022-02-25

Family

ID=80304819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111418638.3A Pending CN114095837A (zh) 2021-11-26 2021-11-26 一种避免i2s音频接口发生通道调换系统

Country Status (1)

Country Link
CN (1) CN114095837A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115103291A (zh) * 2022-08-26 2022-09-23 南京芯驰半导体科技有限公司 一种fifo缓存控制方法、装置及系统
CN115174305A (zh) * 2022-06-28 2022-10-11 珠海一微半导体股份有限公司 基于iis接口的数据转换控制系统及芯片

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115174305A (zh) * 2022-06-28 2022-10-11 珠海一微半导体股份有限公司 基于iis接口的数据转换控制系统及芯片
CN115174305B (zh) * 2022-06-28 2023-11-03 珠海一微半导体股份有限公司 基于iis接口的数据转换控制系统及芯片
CN115103291A (zh) * 2022-08-26 2022-09-23 南京芯驰半导体科技有限公司 一种fifo缓存控制方法、装置及系统
CN115103291B (zh) * 2022-08-26 2022-11-04 南京芯驰半导体科技有限公司 一种fifo缓存控制方法、装置及系统

Similar Documents

Publication Publication Date Title
US9292036B2 (en) Data processing apparatus and method for communicating between a master device and an asynchronous slave device via an interface
CN114095837A (zh) 一种避免i2s音频接口发生通道调换系统
US8548011B2 (en) Dynamic host clock compensation
US9001950B2 (en) Information processing apparatus, serial communication system, method of initialization of communication therefor, and serial communication apparatus
US20150363353A1 (en) Communication system and electronic circuit
US10129371B2 (en) Serial communication device and serial communication method
US10237053B2 (en) Semiconductor device and data synchronization method
US11169952B2 (en) Data transmission code and interface
JP2011019188A (ja) シリアル通信装置、通信制御方法、通信制御プログラム
CN115567368A (zh) 一种SerDes问题检测方法、装置以及介质
US20040233937A1 (en) Device for transmitting asynchronous data having clock deviation control
US20230199306A1 (en) Communication device and communication system
US11487600B2 (en) Electronic circuit
CN109525350B (zh) 基于异步串口同步源的模块同步控制方法
EP3671720B1 (en) Real-time on-chip data transfer system
JP4065058B2 (ja) リモートリセット装置
JPS5853249A (ja) デ−タ送受信装置
US11265043B2 (en) Communication circuit, communication system, and communication method
US20240088939A1 (en) Communication device and communication method
KR100464326B1 (ko) 저전압 차등 신호 통신 시스템에서 노이즈를 검출하는장치 및 방법
CN109871342B (zh) 自适应连接的串行接口电路及其自适应连接方法
CN117686941A (zh) 通信装置及通信方法
SU1411759A1 (ru) Устройство дл сопр жени между абонентами
JP3127891B2 (ja) 情報応答方法、その装置および通信装置
CN116185936A (zh) 一种spi通信数据收发异常检测控制系统及检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination