CN114078968A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN114078968A
CN114078968A CN202110520642.4A CN202110520642A CN114078968A CN 114078968 A CN114078968 A CN 114078968A CN 202110520642 A CN202110520642 A CN 202110520642A CN 114078968 A CN114078968 A CN 114078968A
Authority
CN
China
Prior art keywords
stop layer
semiconductor device
layer
semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110520642.4A
Other languages
English (en)
Other versions
CN114078968B (zh
Inventor
黄尧峰
温文莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN114078968A publication Critical patent/CN114078968A/zh
Application granted granted Critical
Publication of CN114078968B publication Critical patent/CN114078968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种半导体装置的制造方法。半导体装置的制造方法包含将第一停止层形成于半导体结构之上。半导体装置的制造方法也包含将源极结构与漏极结构形成于半导体结构之上并与第一停止层相邻。源极结构与漏极结构彼此分离。半导体装置的制造方法更包含将堆叠结构形成于第一停止层、源极结构与漏极结构之上。部分堆叠结构位于源极结构与漏极结构之间。此外，半导体装置的制造方法包含通过多个湿刻蚀工艺与至少一干刻蚀工艺在堆叠结构中形成凹槽。凹槽裸露第一停止层的顶表面。半导体装置的制造方法也包含将栅电极层形成于凹槽中。本发明能有效解决阶梯覆盖的问题，同时可简化工艺进而缩短工艺时间并降低制造成本。

Description

半导体装置的制造方法
技术领域
本揭露实施例是有关于一种半导体装置的制造方法，且特别是有关于一种通过多个湿刻蚀工艺与至少一干刻蚀工艺以形成具有场板(field plate)的半导体装置的制造方法。
背景技术
在半导体工业中，常以III-V族化合物(例如，氮化镓(Gallium nitride，GaN)形成各种集成电路装置，例如：高电子迁移率电晶体(HEMT)装置。III-V族化合物所形成的元件因具有低导通电阻、高速切换频率、高击穿电压及高温操作等优越性能，常应用于高功率元件/模组产业中。
因III-V族化合物(例如，氮化镓(GaN))元件进行开关操作时容易受到不同偏压和脉冲条件的影响，使得外延片或元件内部的缺陷抓住或释放电子，导致元件的导通电阻会随着偏压条件或操作频率而变化，产生电流坍塌(current collapse)的现象，造成元件的动态特性劣化。为了有效改善元件的动态特性，可使用元件表面防护层(surfacepassivation)、场板(field plate)等设计来改善电流坍塌的现象。
然而，在一般形成场板的工艺中，需要进行多层的导电材料(例如，包含金属层或半导体结构)堆叠，造成工艺繁杂。此外，在堆叠导电材料的过程中，可能由于堆叠产生的阶梯结构，造成阶梯覆盖(step coverage)的问题(即场板覆盖不完整导致导电材料断线)。
发明内容
本揭露实施例是有关于一种形成具有场板的半导体装置的制造方法，其通过多个湿刻蚀工艺与至少一干刻蚀工艺，能有效解决阶梯覆盖的问题。再者，所形成的场板为一单层结构，不需要进行多层的导电材料堆叠，可简化工艺进而缩短工艺时间并降低制造成本。
本揭露实施例包含一种半导体装置的制造方法。半导体装置的制造方法包含将第一停止层形成于半导体结构之上。半导体装置的制造方法也包含将源极结构与漏极结构形成于半导体结构之上并与第一停止层相邻。源极结构与漏极结构彼此分离。半导体装置的制造方法更包含将堆叠结构形成于第一停止层、源极结构与漏极结构之上。部分堆叠结构位于源极结构与漏极结构之间。此外，半导体装置的制造方法包含通过多个湿刻蚀工艺与至少一干刻蚀工艺在堆叠结构中形成凹槽。凹槽裸露第一停止层的顶表面。半导体装置的制造方法也包含将栅电极层形成于凹槽中。
本揭露实施例包含一种半导体装置的制造方法。半导体装置的制造方法包含将第一停止层形成于半导体结构之上。半导体装置的制造方法也包含将源极结构与漏极结构形成于半导体结构之上并与第一停止层相邻。源极结构与漏极结构彼此分离。半导体装置的制造方法更包含将第一绝缘层、第二停止层与第二绝缘层依序形成于第一停止层、源极结构与漏极结构之上。部分第一绝缘层、部分第二停止层及部分第二绝缘层位于源极结构与漏极结构之间。此外，半导体装置的制造方法包含执行湿刻蚀工艺以在第二绝缘层上形成第一移除空间。半导体装置的制造方法也包含执行干刻蚀工艺以移除第二停止层的一部分。半导体装置的制造方法更包含执行另一湿刻蚀工艺以在第一绝缘层上形成第二移除空间。再者，半导体装置的制造方法包含将栅电极层形成于第一移除空间与第二移除空间中。
本揭露实施例包含一种半导体装置的制造方法。半导体装置的制造方法包含将第一停止层形成于半导体结构之上。半导体装置的制造方法也包含将源极结构与漏极结构形成于半导体结构之上并与第一停止层相邻。源极结构与漏极结构彼此分离。半导体装置的制造方法更包含将堆叠结构形成于第一停止层、源极结构与漏极结构之上。部分堆叠结构位于源极结构与漏极结构之间。此外，半导体装置的制造方法包含通过多个湿刻蚀工艺与多个干刻蚀工艺在堆叠结构中形成凹槽。湿刻蚀工艺与干刻蚀工艺的数量相同，且凹槽裸露半导体结构的部分顶表面。半导体装置的制造方法也包含将栅电极层形成于凹槽中。
附图说明
以下将配合所附图式详述本揭露实施例。应注意的是，各种特征部件并未按照比例绘制且仅用以说明例示。事实上，元件的尺寸可能经放大或缩小，以清楚地表现出本揭露实施例的技术特征。
图1至图7是根据本揭露一实施例绘示在制造半导体装置的各个阶段的剖面示意图。
图8是根据本揭露另一实施例绘示在半导体装置的剖面示意图。
图9是根据本揭露又一实施例绘示在半导体装置的剖面示意图。
附图标记：
100，102，104：半导体装置
10：半导体结构
10T：顶表面
21，21’，23，25：停止层
31：源极结构
33：漏极结构
35，35’：栅电极层
35D：漏极端的栅极场板
35G，35G’：栅极结构
35S：源极端的栅极场板
41，43，45：绝缘层
45T：顶表面
D：堆叠方向
D1，D2：干刻蚀工艺
R1，R2，R3：移除空间
R1S，R2S，R3S：倾斜侧壁
T1，T2，T3：最大宽度
V：凹槽
W1，W2，W3：湿刻蚀工艺
具体实施方式
以下的揭露内容提供许多不同的实施例或范例以实施本案的不同特征。以下的揭露内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本揭露实施例叙述了一第一特征部件形成于一第二特征部件之上或上方，即表示其可能包含上述第一特征部件与上述第二特征部件是直接接触的实施例，亦可能包含了有附加特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与第二特征部件可能未直接接触的实施例。
应理解的是，额外的操作步骤可实施于所述方法之前、之间或之后，且在所述方法的其他实施例中，部分的操作步骤可被取代或省略。
此外，其中可能用到与空间相关用词，例如“在…下方”、“下方”、“较低的”、“在…上方”、“上方”、“较高的”及类似的用词，这些空间相关用词为了便于描述图示中一个(些)元件或特征部件与另一个(些)元件或特征部件之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及图式中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。
在说明书中，“约”、“大约”、“大抵”的用语通常表示在一给定值或范围的20％之内，或10％之内，或5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“大抵”的情况下，仍可隐含“约”、“大约”、“大抵”的含义。
除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与此篇揭露所属领域的技术人员所通常理解的相同涵义。能理解的是，这些用语，例如在通常使用的字典中定义的用语，应被解读成具有与相关技术及本揭露的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本揭露实施例有特别定义。
以下所揭露的不同实施例可能重复使用相同的参考符号及/或标记。这些重复为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。
在本揭露实施例中，提供一种半导体装置的制造方法。此半导体装置的制造方法可包含以下步骤：将第一停止层形成于半导体结构之上；将源极结构与漏极结构形成于半导体结构之上并与第一停止层相邻，源极结构与漏极结构彼此分离；将堆叠结构形成于第一停止层、源极结构与漏极结构之上，其中部分堆叠结构位于源极结构与漏极结构之间；通过多个湿刻蚀工艺与至少一干刻蚀工艺在堆叠结构中形成凹槽，凹槽裸露第一停止层的顶表面或裸露半导体结构；以及将栅电极层形成于凹槽中。
由于前述半导体装置的制造方法是通过多个湿刻蚀工艺与至少一干刻蚀工艺形成凹槽，再将栅电极层(部分栅电极层可作为场板)形成于此凹槽中，可有效解决阶梯覆盖的问题。再者，前述半导体装置的制造方法不需要进行多层的导电材料堆叠，可简化工艺进而缩短工艺时间并降低制造成本。
以下将通过图1至图7的一制造范例更详细地说明本揭露实施例的半导体装置100的制造方法。图1至图7是根据本揭露一实施例绘示在制造半导体装置100的各个阶段的剖面示意图。应特别注意的是，为了简便起见，图1至图7中可能省略(半导体装置100的)部分部件。
参照图1，首先，提供半导体结构10。在一些实施例中，半导体结构10可包含基底，基底可为整块的(bulk)半导体基底或包含由不同材料所形成的复合基底，并且可以将基底掺杂(例如使用p型或n型掺质)或不掺杂。举例来说，基底可包含半导体基底、玻璃基底或陶瓷基底，例如硅基底、硅锗基底、碳化硅、氮化铝基底、蓝宝石(Sapphire)基底、前述的组合或类似的材料，但本揭露实施例并非以此为限。在一些实施例中，基底可包含绝缘体上覆半导体(semiconductor-on-insulator，SOI)基底，其经由在绝缘层上设置半导体材料所形成。
在一些实施例中，半导体结构10可包含缓冲层。缓冲层的材料可包含III-V族化合物半导体材料，例如III族氮化物。举例来说，缓冲层的材料可包含氮化镓(GaN)、氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、类似的材料或前述的组合，但本揭露实施例并非以此为限。在一些实施例中，缓冲层可通过沉积工艺所形成，例如化学气相沉积、原子层沉积、分子束外延片、液相外延片、类似的工艺或前述的组合，但本揭露实施例并非以此为限。
在一些实施例中，半导体结构10可包含通道层，通道层的材料可包含一或多种III-V族化合物半导体材料，例如III族氮化物。在一些实施例中，通道层的材料例如为氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)、氮化铟镓铝(InGaAlN)、类似的材料或前述的组合。类似地，通道层可通过沉积工艺所形成。沉积工艺的范例如前所述，在此不多加赘述。
在一些实施例中，半导体结构10可包含阻障层，阻障层的材料可包含III-V族化合物半导体材料，例如III族氮化物。举例来说，阻障层可包含氮化铝(AlN)、氮化镓铝(AlGaN)、氮化铝铟(AlInN)、氮化铟镓铝(InGaAlN)、类似的材料或前述的组合，但本揭露实施例并非以此为限。类似地，阻障层可通过沉积工艺所形成。沉积工艺的范例如前所述，在此不多加赘述。
参照图1，接着，将停止层21形成于半导体结构10之上。在一些实施例中，停止层21的材料可包含例如氧化硅的氧化物、例如氮化硅的氮化物、类似的材料或前述的组合，但本揭露实施例并非以此为限。在一些实施例中，停止层21可通过沉积工艺所形成。沉积工艺的范例如前所述，在此不多加赘述。
参照图1，接着，将源极结构31与漏极结构33形成于停止层21之上(即，源极结构31与漏极结构33可与停止层21相邻)，但本揭露实施例并非以此为限。在一些其他的实施例中，源极结构31与漏极结构33也可形成于半导体结构10之上(即，源极结构31与漏极结构33可与半导体结构10直接接触)。如图1所示，源极结构31与漏极结构33彼此分离。在一些实施例中，源极结构31与漏极结构33的材料可包含n型或p型掺杂的氮化镓，并且可以使用掺质进行掺杂，但本揭露实施例并非以此为限。在一些其他的实施例中，源极结构31与漏极结构33的材料可包含钛、铝、铜、铁、金、镍铁合金、铍铜合金或前述的组合。
在一些实施例中，可执行沉积工艺将前述材料形成于停止层21之上，接着对此材料进行一图案化工艺，以形成彼此分离的源极结构31与漏极结构33。沉积工艺的范例如前所述，在此不多加赘述。在一些实施例中，图案化工艺例如为一光刻工艺。光刻工艺可包含光刻胶涂布(例如，旋转涂布)、软烘烤(soft baking)、光掩模对准(mask aligning)、曝光(exposure)、曝光后烘烤(post-exposure baking，PEB)、显影(developing)、清洗(rinsing)、干燥(例如，硬烘烤)、其他合适的工艺或前述的组合，但本揭露实施例并非以此为限。
参照图1，接着，将堆叠结构形成于停止层21、源极结构31与漏极结构33之上，且部分堆叠结构可位于源极结构31与漏极结构33之间。如图1所示，堆叠结构包含多个绝缘层与至少一停止层，停止层设置于绝缘层之间。亦即，将堆叠结构形成于停止层21、源极结构31与漏极结构33之上的步骤可包含将多个绝缘层与至少一停止层形成于停止层21之上。
具体而言，如图1所示，将绝缘层41、停止层23、绝缘层43、停止层25与绝缘层45沿着堆叠方向D依序形成于停止层21、源极结构31与漏极结构33之上，且部分绝缘层41、部分停止层23、部分绝缘层43、部分停止层25与部分绝缘层45可位于源极结构31与漏极结构33之间，但本揭露实施例并非以此为限。在一些实施例中，绝缘层41、停止层23、绝缘层43、停止层25与绝缘层45可通过沉积工艺所形成。沉积工艺的范例如前所述，在此不多加赘述。
在一些实施例中，停止层23与停止层25的材料与停止层21的材料相同或相似。在一些实施例中，绝缘层41、绝缘层43、与绝缘层45的材料相同或相似。绝缘层41、绝缘层43与绝缘层45的材料可包含例如氧化硅的氧化物、例如氮化硅的氮化物、类似的材料或前述的组合，但本揭露实施例并非以此为限。
在一些实施例中，停止层21、停止层23及停止层25的材料与绝缘层41、绝缘层43及绝缘层45的材料彼此不同。举例来说，当停止层21、停止层23及停止层25的材料为例如氧化硅的氧化物时，绝缘层41、绝缘层43及绝缘层45的材料可为例如氮化硅的氮化物；反之，当停止层21、停止层23与停止层25的材料为例如氮化硅的氮化物时，绝缘层41、绝缘层43、与绝缘层45的材料可为例如氧化硅的氧化物，但本揭露实施例并非以此为限。
参照图2，执行湿刻蚀工艺W1以在绝缘层45形成移除空间R1。具体而言，执行湿刻蚀工艺W1将绝缘层45的一部分移除。由于绝缘层45与停止层25的材料不同，执行湿刻蚀工艺W1时将不会移除停止层25。亦即，停止层25可作为执行湿刻蚀工艺W1时的刻蚀停止层。在一些实施例中，湿刻蚀工艺可使用氢氟酸、氢氧化铵或其他合适的液体作为刻蚀剂，但本揭露实施例并非以此为限。
在完成湿刻蚀工艺W1后，可裸露出停止层25的部分顶表面25T。此外，移除空间R1是通过湿刻蚀工艺W1所形成，因此，移除空间R1在图2所示的剖面中可具有倾斜侧壁R1S。
参照图3，执行干刻蚀工艺D1以移除停止层25的一部分。具体而言，执行干刻蚀工艺D1以将停止层25裸露的部分移除。由于停止层25与绝缘层43及绝缘层45的材料不同，执行干刻蚀工艺D1时对于绝缘层43及绝缘层45将有适当的刻蚀选择比，故不会有过多的损耗。在完成干刻蚀工艺D1后，可裸露出绝缘层43的部分顶表面43T。在一些实施例中，干刻蚀工艺可包含反应性离子刻蚀(reactive ion etch，RIE)、感应耦合式电浆(inductively-coupled plasma，ICP)刻蚀、中子束刻蚀(neutral beam etch，NBE)、电子回旋共振式(electron cyclotron resonance，ERC)刻蚀、类似的刻蚀工艺或前述的组合，但本揭露实施例并非以此为限。
参照图4，执行湿刻蚀工艺W2以在绝缘层43形成移除空间R2。具体而言，执行湿刻蚀工艺W2将绝缘层43的一部分移除。由于绝缘层43与停止层23的材料不同，执行湿刻蚀工艺W2时将不会移除停止层23。亦即，停止层23可作为执行湿刻蚀工艺W2时的刻蚀停止层。湿刻蚀工艺所使用的液体的范例如前所述，在此不多加赘述，但本揭露实施例并非以此为限。
在完成湿刻蚀工艺W2后，可裸露出停止层23的部分顶表面23T。此外，移除空间R2是通过湿刻蚀工艺W2所形成，因此，移除空间R2在图4所示的剖面中可具有倾斜侧壁R2S。在本实施例中，如图4所示，移除空间R2在剖面中的最大宽度T2(见图4)小于移除空间R1在剖面中的最大宽度T1(见图2)。
参照图5，执行干刻蚀工艺D2以移除停止层23的一部分。具体而言，执行干刻蚀工艺D2以将停止层23裸露的部分移除。由于停止层23与绝缘层41、绝缘层43及绝缘层45的材料不同，执行干刻蚀工艺D2时对于绝缘层41、绝缘层43及绝缘层45将有适当的刻蚀选择比，故不会有过多的损耗。在完成干刻蚀工艺D2后，可裸露出绝缘层41的部分顶表面41T。干刻蚀工艺的范例如前所述，在此不多加赘述，但本揭露实施例并非以此为限。
参照图6，执行湿刻蚀工艺W3以在绝缘层41形成移除空间R3。具体而言，执行湿刻蚀工艺W3将绝缘层41的一部分移除。由于绝缘层41与停止层21的材料不同，执行湿刻蚀工艺W3时将不会移除停止层21。亦即，停止层21可作为执行湿刻蚀工艺W3时的刻蚀停止层。湿刻蚀工艺所使用的液体的范例如前所述，在此不多加赘述，但本揭露实施例并非以此为限。
在完成湿刻蚀工艺W3后，可裸露出停止层21的部分顶表面21T。此外，移除空间R3是通过湿刻蚀工艺W3所形成，因此，移除空间R3在图6所示的剖面中可具有倾斜侧壁R3S。在本实施例中，如图6所示，移除空间R3在剖面中的最大宽度T3(见图6)小于移除空间R2在剖面中的最大宽度T2(见图4)，也小于移除空间R1在剖面中的最大宽度T1(见图2)。
如图6所示，移除空间R1、移除空间R2与移除空间R3可视为凹槽V。亦即，在本揭露实施例的半导体装置100的制造方法中，可通过多个湿刻蚀工艺(即湿刻蚀工艺W1、湿刻蚀工艺W2与湿刻蚀工艺W3)与多个干刻蚀工艺(即干刻蚀工艺D1与干刻蚀工艺D2)在堆叠结构中形成凹槽V，凹槽V可裸露停止层21的顶表面21T，但本揭露实施例并非以此为限。在一些其他的实施例中，也可移除停止层21的一部分，即凹槽V也可裸露半导体结构10的顶表面。
参照图7，将栅电极层35形成于移除空间R1、移除空间R2与移除空间R3中。亦即，将栅电极层35形成于凹槽V中，以形成半导体装置100。具体而言，栅电极层35可填充于凹槽V(移除空间R1、移除空间R2与移除空间R3)中，并延伸至绝缘层45的部分顶表面45T之上。在一些实施例中，栅电极层35的材料可包含n型或p型掺杂的氮化镓，并且可以使用掺质进行掺杂，但本揭露实施例并非以此为限。在一些其他的实施例中，栅电极层35的材料可包含钛、铝、铜、铁、金、镍铁合金、铍铜合金或前述的组合。
在一些实施例中，可执行沉积工艺将前述材料形成于凹槽V(移除空间R1、移除空间R2与移除空间R3)与绝缘层45的部分顶表面45T之上，以形成栅电极层35。沉积工艺的范例如前所述，在此不多加赘述。
如图7所示，在本实施例中，栅电极层35可被区分为栅极结构35G、源极端的栅极场板35S及漏极端的栅极场板35D。栅极结构35G设置于停止层21(或半导体结构10)之上(例如，栅极结构35G可与停止层21直接接触)，源极端的栅极场板35S与漏极端的栅极场板35D连接于栅极结构35G并分别朝向源极结构31与漏极结构33延伸。亦即，停止层21可视为栅极绝缘层，但本揭露实施例并非以此为限。
承上述说明与图1至图7的流程步骤，相较于一般形成场板的工艺中需要进行多层的导电材料(例如，金属层或半导体结构)堆叠，本揭露实施例的半导体装置100不需要堆叠导电材料，能有效避免导电材料在堆叠过程中断线的问题，并可简化工艺进而缩短工艺时间并降低制造成本。
此外，由于半导体装置100的制造方法是通过多个湿刻蚀工艺W1、W2、W3与干刻蚀工艺D1、D2形成凹槽V(移除空间R1、移除空间R2与移除空间R3)，且凹槽V中可包含移除空间R1的倾斜侧壁R1S、移除空间R2的倾斜侧壁R2S与移除空间R3的倾斜侧壁R3S，再将栅电极层35形成于此凹槽V中，可有效解决阶梯覆盖的问题。
应注意的是，在本揭露实施例的堆叠结构中，绝缘层的数量与停止层的数量并非限定于图1至图7所示的实施例，且湿刻蚀工艺的次数与干刻蚀工艺的次数应视绝缘层的数量与停止层的数量而定。
图8是根据本揭露另一实施例绘示在半导体装置102的剖面示意图。类似地，为了简便起见，图8中可能省略(半导体装置102的)部分部件。
参照图8，在本揭露实施例的半导体装置102的制造方法中，湿刻蚀工艺的数量与干刻蚀工艺的数量可相同。亦即，可通过这些湿刻蚀工艺与干刻蚀工艺将部分绝缘层45、部分停止层25、部分绝缘层43、部分停止层23、部分绝缘层41及部分停止层21移除，以形成凹槽V，凹槽V可裸露半导体结构10的部分顶表面10T。接着，将栅电极层35’形成于凹槽V中，以形成半导体装置102。
类似地，如图8所示，栅电极层35’可被区分为栅极结构35G’、源极端的栅极场板35S及漏极端的栅极场板35D。在本实施例中，栅极结构35G’设置于半导体结构10之上(例如，栅极结构35G’可与停止层21直接接触)，源极端的栅极场板35S与漏极端的栅极场板35D连接于栅极结构35G’并分别朝向源极结构31与漏极结构33延伸。
图9是根据本揭露又一实施例绘示在半导体装置104的剖面示意图。类似地，为了简便起见，图9中可能省略(半导体装置104的)部分部件。
参照图9，半导体装置104具有与图7所示的半导体装置100类似的结构，其源极结构31与漏极结构33形成于半导体结构10之上并与停止层21’相邻。与图7所示的半导体装置100的不同之处在于，半导体装置104的部分停止层21’可设置于半导体结构10与源极结构31之间，且部分停止层21’可设置于半导体结构10与漏极结构33之间，但本揭露实施例并非以此为限。
以上概述数个实施例的部件，以便在本揭露所属技术领域中技术人员可以更理解本揭露实施例的观点。在本揭露所属技术领域中技术人员应所述理解，他们能以本揭露实施例为基础，设计或修改其他工艺和结构以达到与在此介绍的实施例相同的目的及/或优势。在本揭露所属技术领域中技术人员也应所述理解到，此类等效的结构并无悖离本揭露的精神与范围，且他们能在不违背本揭露的精神和范围之下，做各式各样的改变、取代和替换。因此，本揭露的保护范围当视上述权利要求所界定者为准。另外，虽然本揭露已以数个较佳实施例揭露如上，然其并非用以限定本揭露。
整份说明书对特征、优点或类似语言的引用，并非意味可以利用本揭露实现的所有特征和优点应所述或者可以在本揭露的任何单个实施例中实现。相对地，涉及特征和优点的语言被理解为其意味着结合实施例描述的特定特征、优点或特性包括在本揭露的至少一个实施例中。因而，在整份说明书中对特征和优点以及类似语言的讨论可以但不一定代表相同的实施例。
再者，在一个或多个实施例中，可以任何合适的方式组合本揭露的所描述的特征、优点和特性。根据本文的描述，相关领域的技术人员将意识到，可在没有特定实施例的一个或多个特定特征或优点的情况下实现本揭露。在其他情况下，在某些实施例中可辨识附加的特征和优点，这些特征和优点可能不存在于本揭露的所有实施例中。

Claims (10)

1.一种半导体装置的制造方法，其特征在于，所述半导体装置包括：
将第一停止层形成于半导体结构之上；
将源极结构与漏极结构形成于所述半导体结构之上并与所述第一停止层相邻，其中所述源极结构与所述漏极结构彼此分离；
将堆叠结构形成于所述第一停止层、所述源极结构与所述漏极结构之上，其中部分所述堆叠结构位于所述源极结构与所述漏极结构之间；
通过多个湿刻蚀工艺与至少干刻蚀工艺在所述堆叠结构中形成凹槽，其中所述凹槽裸露所述第一停止层的顶表面；以及
将栅电极层形成于所述凹槽中。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，将所述堆叠结构形成于所述第一停止层之上的步骤包括：
将多个绝缘层与至少一第二停止层形成于所述第一停止层之上，其中所述至少一第二停止层设置于所述多个绝缘层之间。
3.如权利要求2所述的半导体装置的制造方法，其特征在于，形成所述凹槽的步骤包括：
通过所述多个湿刻蚀工艺将每一所述绝缘层的一部分移除；及
通过所述至少一干刻蚀工艺将所述至少一第二停止层的一部分移除。
4.如权利要求3所述的半导体装置的制造方法，其特征在于，所述多个湿刻蚀工艺将所述每一所述绝缘层的一部分移除后形成移除空间，所述移除空间在半导体装置的剖面中具有倾斜侧壁。
5.如权利要求1所述的半导体装置的制造方法，其特征在于，所述第一停止层与所述半导体结构直接接触。
6.如权利要求1所述的半导体装置的制造方法，其特征在于，部分所述第一停止层设置于所述半导体结构与所述源极结构之间，且部分所述第一停止层设置于所述半导体结构与所述漏极结构之间。
7.一种半导体装置的制造方法，其特征在于，所述半导体装置的制造方法包括：
将第一停止层形成于半导体结构之上；
将源极结构与漏极结构形成于所述半导体结构之上并与所述第一停止层相邻，其中所述源极结构与所述漏极结构彼此分离；
将第一绝缘层、第二停止层与第二绝缘层依序形成于所述第一停止层、所述源极结构与所述漏极结构之上，其中部分所述第一绝缘层、部分所述第二停止层及部分所述第二绝缘层位于所述源极结构与所述漏极结构之间；
执行湿刻蚀工艺以在所述第二绝缘层上形成第一移除空间；
执行干刻蚀工艺以移除所述第二停止层的一部分；
执行另一湿刻蚀工艺以在所述第一绝缘层上形成第二移除空间；以及
将栅电极层形成于所述第一移除空间与所述第二移除空间中。
8.如权利要求7所述的半导体装置的制造方法，其特征在于，所述第一移除空间与所述第二移除空间在半导体装置的剖面中分别具有倾斜侧壁。
9.如权利要求8所述的半导体装置的制造方法，其特征在于，所述第二移除空间在半导体装置的所述剖面中的最大宽度小于所述第一移除空间在半导体装置的所述剖面中的最大宽度。
10.一种半导体装置的制造方法，其特征在于，包括：
将第一停止层形成于半导体结构之上；
将源极结构与漏极结构形成于所述半导体结构之上并与所述第一停止层相邻，其中所述源极结构与所述漏极结构彼此分离；
将堆叠结构形成于所述第一停止层、所述源极结构与所述漏极结构之上，其中部分所述堆叠结构位于所述源极结构与所述漏极结构之间；
通过多个湿刻蚀工艺与多个干刻蚀工艺在所述堆叠结构中形成凹槽，其中所述多个湿刻蚀工艺与所述多个干刻蚀工艺的数量相同，且所述凹槽裸露所述半导体结构的部分顶表面；以及
将栅电极层形成于所述凹槽中。
CN202110520642.4A 2020-08-18 2021-05-13 半导体装置的制造方法 Active CN114078968B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109128030A TWI811562B (zh) 2020-08-18 2020-08-18 半導體裝置的製造方法
TW109128030 2020-08-18

Publications (2)

Publication Number Publication Date
CN114078968A true CN114078968A (zh) 2022-02-22
CN114078968B CN114078968B (zh) 2023-07-28

Family

ID=80283048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110520642.4A Active CN114078968B (zh) 2020-08-18 2021-05-13 半导体装置的制造方法

Country Status (2)

Country Link
CN (1) CN114078968B (zh)
TW (1) TWI811562B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180968B1 (en) * 1996-05-31 2001-01-30 Nec Corporation Compound semiconductor device and method of manufacturing the same
US20100270559A1 (en) * 2007-11-19 2010-10-28 Nec Corporation Field effect transistor and process for manufacturing same
US20120091507A1 (en) * 2010-10-13 2012-04-19 Cheng-Guan Yuan Structure of heterojunction field effect transistor and a fabrication method thereof
CN102598275A (zh) * 2009-08-28 2012-07-18 特兰斯夫公司 具有场板的半导体器件
US20130082305A1 (en) * 2011-09-30 2013-04-04 Cheng-Guan Yuan Structure of a high electron mobility transistor and a fabrication method thereof
US20130252386A1 (en) * 2005-07-20 2013-09-26 Cree, Inc. Methods of fabricating nitride-based transistors with an etch stop layer
US20140264509A1 (en) * 2010-07-09 2014-09-18 Yu-Jin Ahn Image Sensors Including Hydrophobic Interfaces and Methods of Fabricating the Same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180968B1 (en) * 1996-05-31 2001-01-30 Nec Corporation Compound semiconductor device and method of manufacturing the same
US20130252386A1 (en) * 2005-07-20 2013-09-26 Cree, Inc. Methods of fabricating nitride-based transistors with an etch stop layer
US20100270559A1 (en) * 2007-11-19 2010-10-28 Nec Corporation Field effect transistor and process for manufacturing same
CN102598275A (zh) * 2009-08-28 2012-07-18 特兰斯夫公司 具有场板的半导体器件
US20140264509A1 (en) * 2010-07-09 2014-09-18 Yu-Jin Ahn Image Sensors Including Hydrophobic Interfaces and Methods of Fabricating the Same
US20120091507A1 (en) * 2010-10-13 2012-04-19 Cheng-Guan Yuan Structure of heterojunction field effect transistor and a fabrication method thereof
US20130082305A1 (en) * 2011-09-30 2013-04-04 Cheng-Guan Yuan Structure of a high electron mobility transistor and a fabrication method thereof

Also Published As

Publication number Publication date
TWI811562B (zh) 2023-08-11
CN114078968B (zh) 2023-07-28
TW202209679A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
JP6434625B2 (ja) 斜めフィールドプレートパワーデバイス及び斜めフィールドプレートパワーデバイスの製造方法
US9614069B1 (en) III-Nitride semiconductors with recess regions and methods of manufacture
CN107452625B (zh) 高功率和高频率异质结场效应晶体管
KR20160039671A (ko) 인핸스먼트 모드 갈륨나이트라이드(GaN) 트랜지스터용 자기-정렬된 레지를 가지는 게이트
US11114532B2 (en) Semiconductor structures and methods of forming the same
JP6834546B2 (ja) 半導体装置及びその製造方法
CN111492490A (zh) 高电子迁移率晶体管及其制造方法
US10964788B1 (en) Semiconductor device and operating method thereof
CN111312808B (zh) 半导体装置及其制造方法
EP1271630A2 (en) Nitride compound based semiconductor device and manufacturing method of same
CN114078968B (zh) 半导体装置的制造方法
US11127846B2 (en) High electron mobility transistor devices and methods for forming the same
CN117981087A (zh) 降低漏电流的氮化镓半导体装置及其制造方法
KR102165249B1 (ko) 고전자 이동도 트랜지스터의 핀 구조 형성 방법
CN111987155A (zh) 高电子迁移率晶体管装置及其制造方法
US20230361198A1 (en) Transistor with dielectric spacers and method of fabrication therefor
US20230361183A1 (en) Transistor with dielectric spacers and field plate and method of fabrication therefor
CN111599684B (zh) 鳍体制造方法、鳍式场效应晶体管及一鳍体结构
TWI719538B (zh) 半導體裝置及其操作方法
CN111952179B (zh) 半导体装置的制造方法
JP2011082501A (ja) 電界変調部を有する半導体構造体及びその製造方法
KR20190025480A (ko) GaN 트랜지스터 제조 방법
CN117766579A (zh) 高电子迁移率晶体管及其制造方法
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
KR20240084311A (ko) 정전용량이 작은 게이트로 구성된 GaN 반도체 전력소자의 구조 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant