CN114078849A - 存储器及其制作方法 - Google Patents

存储器及其制作方法 Download PDF

Info

Publication number
CN114078849A
CN114078849A CN202010802218.4A CN202010802218A CN114078849A CN 114078849 A CN114078849 A CN 114078849A CN 202010802218 A CN202010802218 A CN 202010802218A CN 114078849 A CN114078849 A CN 114078849A
Authority
CN
China
Prior art keywords
gate
conductive layer
groove
substrate
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010802218.4A
Other languages
English (en)
Inventor
刘志拯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010802218.4A priority Critical patent/CN114078849A/zh
Priority to PCT/CN2020/138090 priority patent/WO2022032957A1/zh
Priority to EP20949449.1A priority patent/EP4184580A4/en
Priority to US17/372,893 priority patent/US11864375B2/en
Publication of CN114078849A publication Critical patent/CN114078849A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明实施例提供一种存储器及其制作方法，存储器包括：衬底，所述衬底包括隔离结构和位于相邻所述隔离结构之间的有源区；第一栅极结构，所述第一栅极结构位于所述隔离结构内的第一凹槽内，所述第一栅极结构包括填充于所述第一凹槽的第一栅极，所述第一栅极包括填充于所述第一凹槽底部的第一导电层以及位于所述第一导电层上方的第二导电层，所述第一导电层的材料的功函数大于所述第二导电层的材料的功函数；第二栅极结构，所述第二栅极结构位于所述有源区的第二凹槽内，所述第二栅极结构包括填充于所述第二凹槽的第二栅极，所述第二栅极的材料与所述第二导电层的材料相同。本发明有利于减少位于隔离结构两侧的有源区之间的信号干扰。

Description

存储器及其制作方法
技术领域
本发明实施例涉及半导体领域，特别涉及一种存储器及其制作方法。
背景技术
存储器是用来存储程序和各种数据信息的记忆部件，按存储器的使用类型可分为只读存储器和随机存取存储器。存储器通常包括电容器以及与电容器连接的晶体管，电容器用来存储代表存储信息的电荷，晶体管是控制电容器的电荷流入和释放的开关。其中，晶体管中形成有源极、漏极和栅极，栅极连接至字线。
然而，随着工艺节点的不断缩小，存储器信号干扰的问题越来越严重，如何解决这一问题已成为存储器工艺优化的重要方向。
发明内容
本发明实施例提供了一种存储器及其制作方法，有利于减少位于隔离结构两侧的有源区之间的信号干扰。
为解决上述问题，本发明实施例提供一种存储器，包括：衬底，所述衬底包括隔离结构和位于相邻所述隔离结构之间的有源区；第一栅极结构，所述第一栅极结构位于所述隔离结构内的第一凹槽内，所述第一栅极结构包括填充于所述第一凹槽的第一栅极，所述第一栅极包括填充于所述第一凹槽底部的第一导电层以及位于所述第一导电层上方的第二导电层，所述第一导电层的材料的功函数大于所述第二导电层的材料的功函数；第二栅极结构，所述第二栅极结构位于所述有源区的第二凹槽内，所述第二栅极结构包括填充于所述第二凹槽的第二栅极，所述第二栅极的材料与所述第二导电层的材料相同。
另外，所述第一栅极结构包括覆盖所述第一凹槽底面和侧壁的第一栅介电层，所述第二栅极结构包括覆盖所述第二凹槽底面和侧壁的第二栅介电层，所述第一栅介电层材料与所述第二栅介电层材料相同。
另外，所述第一栅极在所述衬底内的深度大于所述第二栅极在所述衬底内的深度。
另外，所述隔离结构还包括第三凹槽，在平行于所述衬底表面的方向上，所述第一凹槽的开口宽度大于所述第三凹槽的开口宽度，所述第三凹槽内填充有第三栅极结构，所述第三栅极结构的材料与所述第二栅极结构相同。
另外，在垂直于所述衬底表面的方向上，所述第一导电层的顶面低于或平齐于所述第二栅极的底面。
另外，所述第一栅极结构还包括第一阻挡层，所述第一阻挡层位于所述第一栅极和所述第一栅介电层之间，所述第二栅极结构还包括第二阻挡层，所述第二阻挡层位于所述第二栅极和所述第二栅介电层之间，所述第一阻挡层材料和所述第二阻挡层材料相同。
另外，在垂直于所述衬底表面的方向上，所述第一导电层的厚度为1nm～5nm。
另外，所述第一导电层的材料包括氮化钛、钨、镍或钴中的至少一者。
另外，所述第二导电层的材料包括钨，所述第一导电层中的钨的晶向包括[100]和[110]，所述第二导电层中的钨的晶向包括[111]、[113]或[116]。
相应地，本发明实施例还提供一种存储器的制作方法，包括：提供衬底，所述衬底包括隔离结构和位于相邻所述隔离结构之间的有源区；进行刻蚀工艺，形成位于所述隔离结构内的第一凹槽和有源区的第二凹槽；进行第一沉积工艺，形成填充于所述第一凹槽底部的第一导电层；进行第二沉积工艺，形成第二导电层，第二导电层填充于所述第一导电层上和所述第二凹槽内，第一导电层的功函数大于第二导电层的功函数，填充于所述第一凹槽内的所述第一导电层和所述第二导电层构成第一栅极，填充于所述第二凹槽内的所述第二导电层构成第二栅极。
另外，在进行所述第一沉积工艺之前，还包括：形成覆盖所述第一凹槽底面和侧壁的第一栅介电层以及覆盖所述第二凹槽底面和侧壁的第二栅介电层，所述第一栅介电层材料与所述第二栅介电层材料相同。
另外，在垂直于所述衬底表面的方向上，形成的位于所述隔离结构内的第一凹槽的深度大于所述有源区内的第二凹槽的深度。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，第一栅极在第二栅极的基础上增加了材料功函数较大的第一导电层，使得第一栅极结构相对于第二栅极结构具有较大的阈值电压，在施加给第一栅极的工作电压不变的情况下，第一栅极结构的阈值电压增大，工作电压所能够作动的电子数量减少，聚集在隔离结构下方的沟道区域的电子数量减少，沟道较难形成，如此，电子难以通过沟道区域从一有源区跃迁至另一有源区，从而减少位于隔离结构两侧的有源区之间的信号干扰。
另外，第一栅极在衬底内的深度大于第二栅极在衬底内的深度，如此，有利于降低字线在隔离结构内的部分的电阻，进而提高字线的信号传输能力。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1至图3为存储器的结构示意图；
图4至图17为本发明实施例提供的存储器的制作方法各步骤对应的剖面结构示意图。
具体实施方式
参考图1，存储器包括有源区12和位于相邻有源区12之间的隔离结构13；位线10位于有源区12和隔离结构13上方，字线11位于有源区12和隔离结构13内；参考图2，图2为图1所示存储器的第一截面方向的剖面示意图；参考图3，图3为图1所示存储器的第二截面方向的剖面示意图。
由于字线11同时位于有源区12和隔离结构13内，因此在刻蚀形成字线11的过程中，除了有源区12内会形成有栅极结构133以外，隔离结构13内也会形成有栅极结构133，栅极结构133由栅极135和栅介电层134构成。
由于隔离结构13内具有栅极结构133，在向字线11施加工作电压时，隔离结构13内的栅极135会作动位于隔离结构13两侧的有源区12内的电子，被作动的电子会聚集在位于隔离结构13下方的沟道区域内，进而形成沟道，电子可以通过沟道在相邻有源区12之间跃迁，进而造成信号干扰。被作动的电子数量与栅极结构133的阈值电压有关，在工作电压相同的情况下，阈值电压越大，栅极135能够作动的电子数量越少。
其中，阈值电压的大小与栅极135在第一截面方向AA上的宽度L有关，宽度L越大，栅极135在工作电压下的电场越强，阈值电压越小；此外，阈值电压的大小与还与栅极134在衬底10内的深度d有关，深度d越大，栅极135的电场越强，阈值电压越小。
隔离结构13可以根据在第一截面方向AA上的宽度L分为两部分，即第一隔离结构131和第二隔离结构132，第一隔离结构131的宽度L小于第二隔离结构132的宽度L。由于第二隔离结构132的宽度L较宽，第二隔离结构132内的栅极135的电场强度较高，阈值电压较小，因此位于第二隔离结构132两侧的有源区12内的电子更容易受到作动而发生跃迁，进而造成信号干扰问题。
相对的，由于第一隔离结构131的宽度L较窄，第一隔离结构131内的栅极135的电场强度较低，阈值电压较大，因此位于第一隔离结构131两侧的有源区12内的电子不容易受到作动而发生跃迁，信号干扰问题相对不严重。
为解决上述问题，本发明实施例提供一种存储器及其制作方法，通过在第二导电层的基础上增加位于第一凹槽底部的第一导电层，使得第一栅极结构具有较高的阈值电压而第二栅极结构具有较低的阈值电压，在施加给第一栅极的工作电压不变的情况下，由于第一栅极结构的阈值电压较大，被作动的电子数量较少，聚集在隔离结构下方的沟道区域的电子数量减少，沟道难以形成，如此，电子难以通过沟道区域从一有源区跃迁至另一有源区，从而减少位于隔离结构两侧的有源区之间的信号干扰。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图4至图17为本发明实施例提供的存储器的制作方法各步骤对应的剖面结构示意图。为了便于理解，每一制作步骤都给出了第一截面方向AA和第二截面方向BB的剖面结构示意图。
参考图4和图5，提供衬底20，衬底20包括隔离结构21和位于相邻隔离结构21之间的有源区22。
本实施例中，在第一截面方向AA上，隔离结构21包括宽度不同的第一隔离结构211和第二隔离结构212，第二隔离结构212的宽度大于第一隔离结构211的宽度。由于刻蚀负载效应的存在，第二隔离结构212在衬底20内的深度大于第一隔离结构211在衬底20内的深度。
刻蚀负载效应指的是，在同一刻蚀工艺下，刻蚀形成的凹槽的深度与凹槽的顶部开口宽度有关，顶部开口宽度越大，作用于刻蚀的等离子气体越多，凹槽的深度越深。
本实施例中，衬底20顶部还具有介质层20a，介质层20a可起到保护衬底20或者支撑其他结构的作用。为了图示上的简洁，介质层20a在第一截面方向AA的剖面结构示意图中并未示出。
参考图6和图7，进行刻蚀工艺，形成位于隔离结构21内的第一凹槽213和有源区22内的第二凹槽221。
本实施例中，第一凹槽213在衬底20内的深度大于第二凹槽221在衬底20内的深度，以使得后续可以填充形成在垂直于衬底20表面方向上厚度较厚的栅极，进而减小字线在第二隔离结构212内的电阻；在其他实施例中，第一凹槽在衬底内的深度等于或小于第二凹槽在衬底内的深度。
本实施例中，第一凹槽213的深度大于第二凹槽221的深度，还有利于使得后续填充于第一凹槽213底部的第一导电层与填充于第二凹槽221内的第二栅极在垂直于衬底20表面方向上错开，避免第一导电层的设置影响第二栅极的性能。
第一凹槽213在衬底20内的深度与后续形成于第一凹槽213内的第一栅极的电阻以及第一栅极结构的阈值电压有关。具体地，第一栅极结构包括第一栅极和第一栅介电层，在第一栅介电层的厚度相同的情况下，第一凹槽213的深度越深，后续形成的第一栅极在垂直于衬底20方向上的横截面积越大，第一栅极在字线延伸方向上的电阻越小；此外，在填充同一导电材料的情况下，第一凹槽213的深度越深，第一栅极的尺寸越大，第一栅极的电场越强，第一栅极结构的阈值电压越小。
本实施例中，第一凹槽213与第二凹槽221在衬底20内的第一深度差d1为第一凹槽213深度的10％～50％，例如20％、30％或40％；。第一深度差d1过小，不利于减小字线在第二隔离结构212内的电阻，且容易使得后续形成的第一导电层在平行于衬底表面的方向上与填充于第二凹槽221内的第二栅极正投影重叠，进而影响第二栅极的性能；第一深度差d1过大，则容易因深宽比过大而造成刻蚀缺陷。
本实施例中，刻蚀工艺形成位于第一隔离结构211内的第三凹槽215和第二隔离结构212内的第一凹槽213，在平行于衬底20表面的方向上，第三凹槽215的开口宽度小于第一凹槽213的开口宽度。由于刻蚀负载效应的存在，第三凹槽215的深度小于第一凹槽213的深度。由于第三凹槽215的开口宽度小于第一凹槽213的开口宽度，第三凹槽215的深度小于第一凹槽213的深度，在栅介电层的厚度相同且栅极导电材料相同的情况下，第三凹槽215内的栅极结构的阈值电压小于第一凹槽213内的栅极结构的阈值电压，第二隔离结构212两侧的有源区22的电子容易受到作动而聚集在第二隔离结构212下方的沟道区域内，进而发生电子跃迁以及造成信号干扰。
本文以调整第二隔离结构212内的栅极以提高栅极阈值电压作为示例性说明，即第二隔离结构212内的栅极结构与第一隔离结构211内的栅极结构不同，后续仅在第二隔离结构212内形成第一导电层。实际上，第一导电层也可以填充于第三凹槽215内。本实施例中，将第一凹槽213内的栅极结构称为第一栅极结构，将有源区22内的栅极结构称为第二栅极结构，将第三凹槽215内的栅极结构称为第三栅极结构，第三栅极结构的材料与第二栅极结构的材料相同。
参考图8和图9，形成覆盖第一凹槽213底面和侧壁的第一栅介电层214以及覆盖第二凹槽221底面和侧壁的第二栅介电层222。
本实施例中，在同一道沉积工艺中，形成第一栅介电层214和第二栅介电层222，第一栅介电层214的材料与第二栅介电层222的材料相同。此外，第一栅介电层214还位于有源区22上方。
第一栅介电层214的厚度与第一栅极结构的阈值电压和字线在第二隔离结构212内的电阻有关。具体地，第一栅介电层214的厚度越厚，第一栅介电层214对第一栅极的电场的隔离效果就越强，且由于第一栅介电层214较厚，第一栅极的预留空间就较少，第一栅极的尺寸就较小，第一栅极的电场就较弱，第一栅极结构的阈值电压就越大；此外，第一栅极的尺寸越小，字线在第二隔离结构212内的电阻就越小。
为使得第一栅极结构具有较大的阈值电压，同时使得字线在第二隔离结构212内具有较低的电阻，可以设置第一栅介电层214在垂直于衬底20表面方向上的第一厚度d2大于在平行于衬底20表面方向上的第二厚度d3。
本实施例中，参考图10至图13，进行第一沉积工艺，形成填充于第一凹槽213底部的第一导电层23。
其中，第一沉积工艺包括：形成填充满第一凹槽213和第二凹槽221的第一导电膜231；对第一导电膜231进行刻蚀，形成仅填充于第一凹槽213底部的第一导电层23。
本实施例中，第一导电层23的材料的功函数大于后续形成的第二导电层的材料的功函数。如此，有利于提高第二隔离结构212内的第一栅极的功函数，进而提高第一栅极结构的阈值电压。第一栅极结构的阈值电压越大，在施加相同的工作电压的情况下，就越难形成沟道，即电子就越难从第二隔离结构212一侧的有源区22跃迁至另一侧的另一有源区22，如此，有利于减少第二隔离结构212相邻两侧的有源区22之间的信号干扰。
本实施例中，第一导电层23的材料包括氮化钛、钨、镍或钴中的至少一者，其中，第一导电层23中的钨的晶向包括[100]和[110]。需要说明的是，当后续形成的第二导电层的材料也是钨时，第二导电层中的钨的晶向包括[111]、[113]或[116]，即第二导电层中的钨的功函数小于第一导电层23中的钨的功函数。
本实施例中，在垂直于衬底20表面的方向上，第一导电层23的厚度为1nm～5nm，例如为2nm、3nm或4nm。第一导电层23的厚度过薄，则对于阈值电压的提升较小，对信号干扰问题的抑制作用较弱；第一导电层23的厚度过厚，则可能会影响有源区22内的第二栅极结构的性能。
本实施例中，在形成第一导电层23之前，还会形成覆盖第一栅介电层214底面和侧壁的第一阻拦层(未图示)以及覆盖第二栅介电层222底面和侧壁的第二阻拦层(未图示)，第一阻拦层的材料可与第二阻拦层的材料相同。阻拦层用于阻拦栅极内的金属离子迁移至栅介电层和衬底20内。第一阻拦层和第二阻拦层可在同一工艺步骤中形成。
参考图14和图15，进行第二沉积工艺，形成第二导电层24，第二导电层24填充于第一导电层23上和第二凹槽221内。
本实施例中，填充于第一凹槽213内的第一导电层23和第二导电层24构成第一栅极，第一栅极和第一栅介电层214构成第一栅极结构，填充于第二凹槽221内的第二导电层24构成第二栅极，第二栅极与第二栅介电层222构成第二栅极结构。
参考图16和图17，形成隔离层25。
隔离层25用于起到电隔离的作用，隔离层25的材料包括氮化硅。
本实施例中，在第二栅极的基础上增加了材料功函数较大的第一导电层以构成第一栅极，第一栅极结构相对于第二栅极结构具有较大的阈值电压，在施加给第一栅极的工作电压不变的情况下，由于第一栅极结构的阈值电压增大，被作动的电子数量减少，聚集在隔离结构下方的沟道区域的电子数量减少，沟道难以形成，如此，电子难以通过沟道区域从一有源区跃迁至另一有源区，从而减少位于隔离结构两侧的有源区之间的信号干扰。
相应地，本发明实施例还提供一种存储器，存储器可采用上述存储器的制作方法形成。
参考图16和图17，存储器包括：衬底20，衬底20包括隔离结构21和位于相邻隔离结构21之间的有源区22；第一栅极结构(未标示)，第一栅极结构位于隔离结构21内的第一凹槽213内，第一栅极结构包括填充于第一凹槽213的第一栅极(未标示)，第一栅极包括填充于第一凹槽213底部的第一导电层23以及位于第一导电层23上方的第二导电层24，第一导电层23的材料的功函数大于第二导电层24的材料的功函数；第二栅极结构(未标示)，第二栅极结构位于有源区22的第二凹槽221内，第二栅极结构包括填充于第二凹槽221的第二栅极(未标示)，第二栅极的材料与第二导电层的材料相同。
本实施例中，第一栅极结构包括覆盖第一凹槽213底面和侧壁的第一栅介电层214，第二栅极结构包括覆盖第二凹槽221底面和侧壁的第二栅介电层222，第一栅介电层214的材料与第二栅介电层222的材料相同。
本实施例中，第一栅极在衬底20内的深度大于第二栅极在衬底20内的深度。
本实施例中，隔离结构21还包括第三凹槽(未标示)，在平行于衬底20表面的方向上，第一凹槽213的开口宽度大于第三凹槽的开口宽度，第三凹槽内填充有第三栅极结构，第三栅极结构与第二栅极结构的材料相同。
本实施例中，在垂直于衬底20表面的方向上，第一导电层23的顶面低于或平齐于第二栅极的底面。
本实施例中，第一栅极结构还包括第一阻挡层，第一阻挡层位于第一栅极和第一栅介电层214之间，第二栅极结构还包括第二阻拦层，第二阻拦层位于第二栅极和第二栅介电层222之间，第一阻拦层材料与第二阻拦层材料相同。
本实施例中，在垂直于衬底20表面的方向上，第一导电层23的厚度为1nm～5nm，例如为2nm、3nm或4nm。
本实施例中，第一导电层23的材料包括氮化钛、钨、镍或钴中的至少一者，其中，第一导电层23中的钨的晶向包括[100]和[110]。需要说明的是，当后续形成的第二导电层的材料也是钨时，第二导电层中的钨的晶向包括[111]、[113]或[116]，即第二导电层中的钨的功函数小于第一导电层23中的钨的功函数。
本实施例中，第一栅极在第二栅极的基础上增加了材料功函数较大的第一导电层，使得第一栅极结构相对于第二栅极结构具有较大的阈值电压，在施加给第一栅极的工作电压不变的情况下，第一栅极结构的阈值电压增大，工作电压所能够作动的电子数量减少，聚集在隔离结构下方的沟道区域的电子数量减少，沟道较难形成，如此，电子难以通过沟道区域从一有源区跃迁至另一有源区，从而减少位于第二隔离结构两侧的有源区之间的信号干扰。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (12)

1.一种存储器，其特征在于，包括：
衬底，所述衬底包括隔离结构和位于相邻所述隔离结构之间的有源区；
第一栅极结构，所述第一栅极结构位于所述隔离结构内的第一凹槽内，所述第一栅极结构包括填充于所述第一凹槽的第一栅极，所述第一栅极包括填充于所述第一凹槽底部的第一导电层以及位于所述第一导电层上方的第二导电层，所述第一导电层的材料的功函数大于所述第二导电层的材料的功函数；
第二栅极结构，所述第二栅极结构位于所述有源区的第二凹槽内，所述第二栅极结构包括填充于所述第二凹槽的第二栅极，所述第二栅极的材料与所述第二导电层的材料相同。
2.根据权利要求1所述的存储器，其特征在于，所述第一栅极结构包括覆盖所述第一凹槽底面和侧壁的第一栅介电层，所述第二栅极结构包括覆盖所述第二凹槽底面和侧壁的第二栅介电层，所述第一栅介电层材料与所述第二栅介电层材料相同。
3.根据权利要求1所述的存储器，其特征在于，所述第一栅极在所述衬底内的深度大于所述第二栅极在所述衬底内的深度。
4.根据权利要求1所述的存储器，其特征在于，所述隔离结构还包括第三凹槽，在平行于所述衬底表面的方向上，所述第一凹槽的开口宽度大于所述第三凹槽的开口宽度，所述第三凹槽内填充有第三栅极结构，所述第三栅极结构的材料与所述第二栅极结构的材料相同。
5.根据权利要求1所述的存储器，其特征在于，在垂直于所述衬底表面的方向上，所述第一导电层的顶面低于或平齐于所述第二栅极的底面。
6.根据权利要求2所述的存储器，其特征在于，所述第一栅极结构还包括第一阻挡层，所述第一阻挡层位于所述第一栅极和所述第一栅介电层之间，所述第二栅极结构还包括第二阻挡层，所述第二阻挡层位于所述第二栅极和所述第二栅介电层之间，所述第一阻挡层材料和所述第二阻挡层材料相同。
7.根据权利要求1所述的存储器，其特征在于，在垂直于所述衬底表面的方向上，所述第一导电层的厚度为1nm～5nm。
8.根据权利要求1或7所述的存储器，其特征在于，所述第一导电层的材料包括氮化钛、钨、镍或钴中的至少一者。
9.根据权利要求8所述的存储器，其特征在于，所述第二导电层的材料包括钨，所述第一导电层中的钨的晶向包括[100]和[110]，所述第二导电层中的钨的晶向包括[111]、[113]或[116]。
10.一种存储器的制作方法，其特征在于，包括：
提供衬底，所述衬底包括隔离结构和位于相邻所述隔离结构之间的有源区；
进行刻蚀工艺，形成位于所述隔离结构内的第一凹槽和有源区的第二凹槽；
进行第一沉积工艺，形成填充于所述第一凹槽底部的第一导电层；
进行第二沉积工艺，形成第二导电层，第二导电层填充于所述第一导电层上和所述第二凹槽内，第一导电层的功函数大于第二导电层的功函数，填充于所述第一凹槽内的所述第一导电层和所述第二导电层构成第一栅极，填充于所述第二凹槽内的所述第二导电层构成第二栅极。
11.根据权利要求10所述的存储器的制作方法，其特征在于，在进行所述第一沉积工艺之前，还包括：形成覆盖所述第一凹槽底面和侧壁的第一栅介电层以及覆盖所述第二凹槽底面和侧壁的第二栅介电层，所述第一栅介电层材料与所述第二栅介电层材料相同。
12.根据权利要求10所述的存储器的制作方法，其特征在于，在垂直于所述衬底表面的方向上，形成的位于所述隔离结构内的第一凹槽的深度大于所述有源区内的第二凹槽的深度。
CN202010802218.4A 2020-08-11 2020-08-11 存储器及其制作方法 Pending CN114078849A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010802218.4A CN114078849A (zh) 2020-08-11 2020-08-11 存储器及其制作方法
PCT/CN2020/138090 WO2022032957A1 (zh) 2020-08-11 2020-12-21 存储器及其制作方法
EP20949449.1A EP4184580A4 (en) 2020-08-11 2020-12-21 MEMORY AND PRODUCTION PROCESS THEREOF
US17/372,893 US11864375B2 (en) 2020-08-11 2021-07-12 Memory and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010802218.4A CN114078849A (zh) 2020-08-11 2020-08-11 存储器及其制作方法

Publications (1)

Publication Number Publication Date
CN114078849A true CN114078849A (zh) 2022-02-22

Family

ID=80246723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010802218.4A Pending CN114078849A (zh) 2020-08-11 2020-08-11 存储器及其制作方法

Country Status (2)

Country Link
CN (1) CN114078849A (zh)
WO (1) WO2022032957A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119285A1 (en) * 2010-11-15 2012-05-17 Hynix Semiconductor Inc. Semiconductor device and method for manufacturing the same
CN103915384A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105390542A (zh) * 2014-08-21 2016-03-09 爱思开海力士有限公司 具有旁路栅极的半导体器件及其制备方法
CN108807384A (zh) * 2017-05-04 2018-11-13 联华电子股份有限公司 半导体元件及其制作方法
CN111063734A (zh) * 2018-10-17 2020-04-24 三星电子株式会社 半导体装置
CN111199974A (zh) * 2018-11-16 2020-05-26 三星电子株式会社 半导体装置及其制造方法
CN112018115A (zh) * 2019-05-29 2020-12-01 三星电子株式会社 集成电路装置及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583615B2 (en) * 2015-02-17 2017-02-28 Sandisk Technologies Llc Vertical transistor and local interconnect structure
KR20180088187A (ko) * 2017-01-26 2018-08-03 삼성전자주식회사 저항 구조체를 갖는 반도체 소자
TWI629795B (zh) * 2017-09-29 2018-07-11 帥群微電子股份有限公司 溝槽式功率半導體元件及其製造方法
CN210245492U (zh) * 2019-07-02 2020-04-03 长鑫存储技术有限公司 半导体结构及存储器
CN210156376U (zh) * 2019-08-30 2020-03-17 长鑫存储技术有限公司 半导体结构、存储装置
CN110896053B (zh) * 2019-12-06 2022-04-29 绍兴中芯集成电路制造股份有限公司 屏蔽栅场效应晶体管及其形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119285A1 (en) * 2010-11-15 2012-05-17 Hynix Semiconductor Inc. Semiconductor device and method for manufacturing the same
CN103915384A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105390542A (zh) * 2014-08-21 2016-03-09 爱思开海力士有限公司 具有旁路栅极的半导体器件及其制备方法
CN108807384A (zh) * 2017-05-04 2018-11-13 联华电子股份有限公司 半导体元件及其制作方法
CN111063734A (zh) * 2018-10-17 2020-04-24 三星电子株式会社 半导体装置
CN111199974A (zh) * 2018-11-16 2020-05-26 三星电子株式会社 半导体装置及其制造方法
CN112018115A (zh) * 2019-05-29 2020-12-01 三星电子株式会社 集成电路装置及其制造方法

Also Published As

Publication number Publication date
WO2022032957A1 (zh) 2022-02-17

Similar Documents

Publication Publication Date Title
KR101077302B1 (ko) 반도체 소자의 제조 방법
US9082848B2 (en) Semiconductor device and method of fabricating the same
US8278201B2 (en) Semiconductor device having a buried gate and method for manufacturing the same
US8729617B2 (en) Semiconductor memory device and method for manufacturing the same
US20100102385A1 (en) Semiconductor Devices Including Transistors Having Recessed Channels
CN210607254U (zh) 半导体结构
CN116314298A (zh) 半导体结构及其形成方法
US20220406787A1 (en) Semiconductor device and method of forming same
US11864375B2 (en) Memory and method for manufacturing same
KR20060121066A (ko) 리세스 채널을 갖는 모스 트랜지스터 및 그 제조방법
US20080318402A1 (en) Semiconductor device having a recess channel and method for fabricating the same
CN114078849A (zh) 存储器及其制作方法
CN113517337B (zh) 半导体结构及其形成方法
CN114078853B (zh) 存储器及其制作方法
US8197275B2 (en) Method for manufacturing semiconductor device
CN114068535B (zh) 存储器和存储器的制备方法
WO2023045057A1 (zh) 半导体结构及其制造方法
CN117525117B (zh) 晶体管器件及其制备方法
CN117529084A (zh) 半导体结构的制造方法和半导体结构
CN115988870A (zh) 半导体结构的制作方法及其结构
CN113764504A (zh) 半导体结构及其形成方法
CN115132651A (zh) 半导体结构及其制备方法
KR20040079171A (ko) 반도체소자의 제조방법
CN116722036A (zh) 半导体结构及半导体结构的制造方法
CN114078816A (zh) 半导体结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination