CN114078816A - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN114078816A
CN114078816A CN202010843298.8A CN202010843298A CN114078816A CN 114078816 A CN114078816 A CN 114078816A CN 202010843298 A CN202010843298 A CN 202010843298A CN 114078816 A CN114078816 A CN 114078816A
Authority
CN
China
Prior art keywords
conductive layer
layer
substrate
metal
conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010843298.8A
Other languages
English (en)
Inventor
刘志拯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010843298.8A priority Critical patent/CN114078816A/zh
Priority to PCT/CN2021/100700 priority patent/WO2022037222A1/zh
Priority to US17/477,758 priority patent/US11864377B2/en
Publication of CN114078816A publication Critical patent/CN114078816A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例提供一种半导体结构及其制作方法，半导体结构包括：衬底和位于所述衬底上的第一导电层；第二导电层，所述第二导电层位于所述第一导电层远离所述衬底的表面；第三导电层，所述第三导电层覆盖所述第一导电层的侧壁且与所述第二导电层接触，所述第三导电层与所述第二导电层的接触电阻小于所述第一导电层与所述第二导电层的接触电阻。本发明有利于提高半导体结构的信号传输性能。

Description

半导体结构及其制作方法
技术领域
本发明实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。
背景技术
存储器是用来存储程序和各种数据信息的记忆部件，按存储器的使用类型可分为只读存储器和随机存取存储器。存储器通常包括电容器以及与电容器连接的晶体管，电容器用来存储代表存储信息的电荷，晶体管是控制电容器的电荷流入和释放的开关。其中，晶体管中形成有源极、漏极和栅极，漏极与位线连接。
然而，随着工艺节点的不断缩小，存储器信号传输受阻的问题越来越严重，如何解决这一问题已成为存储器工艺优化的重要方向。
发明内容
本发明实施例提供一种半导体结构及其制作方法，有利于提高半导体结构的信号传输性能。
为解决上述问题，本发明实施例提供一种半导体结构，包括：衬底和位于所述衬底上的第一导电层；第二导电层，所述第二导电层位于所述第一导电层远离所述衬底的表面；第三导电层，所述第三导电层覆盖所述第一导电层的侧壁且与所述第二导电层接触，所述第三导电层与所述第二导电层的接触电阻小于所述第一导电层与所述第二导电层的接触电阻。
另外，所述第三导电层顶面与所述第二导电层底面接触。如此，有利于减小第二导电层底面与其他有源区的接触电阻，使得流经第二导电层底面的电流信号具有较好的传输效果。
另外，所述第一导电层的侧壁包括自所述第一导电层底部向上延伸的第一子侧壁以及第二子侧壁，所述第一子侧壁位于所述第二子侧壁与所述第一导电层底部之间，所述第三导电层覆盖所述第二子侧壁。
另外，在垂直于所述衬底表面的方向上，所述第二子侧壁的高度与所述第一子侧壁的高度的比值为5～10。如此，既有利于保证半导体结构具有较好的信号传输效果，又有利于避免第三导电层与衬底过近而造成衬底与第二导电层之间的信号串扰。
另外，在垂直于所述衬底表面的方向上，所述第一导电层还位于所述第三导电层和所述衬底之间。
另外，在平行于所述衬底表面的方向上，所述第三导电层的顶部宽度大于所述第三导电层的底部宽度。如此，有利于使得位于衬底与第二导电层之间的有源区在靠近第二导电层的一侧具有较低的电阻，在靠近衬底的一侧具有较高的电阻，从而使得电流信号更倾向于从第二导电层传输至衬底内，而不容易从衬底内传输至第二导电层中，从而避免衬底内的电流信号干扰第二导电层内的电流信号。
另外，在平行于所述衬底表面的方向上，所述第一导电层的顶部宽度小于所述第一导电层的底部宽度。
另外，所述第一导电层的侧壁表面为弧面，在所述第二导电层朝向所述衬底的方向上，所述第一导电层在平行于所述衬底表面的方向上的宽度递增。
另外，所述衬底内具有有源区，所述第一导电层与所述有源区接触，所述有源区包括N型掺杂半导体层。
另外，半导体结构还包括：金属导电层和顶层介质层，所述金属导电层位于所述第二导电层远离所述第一导电层的一侧，所述顶层介质层位于所述金属导电层远离所述衬底的一侧；所述第一导电层、第二导电层、第三导电层、金属导电层、顶层介质层构成位线结构。
另外，所述第一导电层的材料包括多晶硅，所述第二导电层和第三导电层的材料包括金属化合物。位线结构通过多晶硅与有源区接触，能够避免金属-硅接触界面产生的有源区的结应力(junction stress)和结漏电(junction leakage)问题。
另外，所述第二导电层的材料包括氮化钛，所述第三导电层的材料包括硅化钴或硅化钛。
相应地，本发明实施例还提供一种半导体结构的制作方法，包括：提供衬底和位于所述衬底上的位线结构，所述位线结构包括依次层叠的第一导电层、第二导电层、金属导电层和顶层介质层；形成覆盖所述第一导电层的侧壁且与所述第二导电层接触的第三导电层，所述第三导电层与所述第二导电层的接触电阻小于所述第一导电层与所述第二导电层的接触电阻。
另外，位线结构可以通过自对准双重图案化工艺(SADP)和自对准四重图案化工艺(SAQP)形成。
另外，在形成所述第三导电层之前，对所述第一导电层进行刻蚀工艺，以使所述第一导电层在平行于所述衬底表面方向上的顶部宽度小于底部宽度。
另外，所述第一导电层的材料包括多晶硅，所述第二导电层和第三导电层的材料包括金属化合物。
另外，形成所述第三导电层的工艺步骤包括：形成覆盖所述第一导电层的侧壁的金属层；将所述金属层转换为金属硅化物层，形成所述第三导电层。
另外，形成所述金属硅化物层的工艺步骤包括：进行高温工艺，以使所述第一导电层与所述金属层发生反应，形成所述金属硅化物层。
另外，形成覆盖所述第一导电层的侧壁的金属层的工艺步骤包括：形成金属膜，所述金属膜覆盖所述衬底和所述位线结构暴露的表面；去除所述衬底表面的金属膜以形成金属层，所述金属层至少覆盖所述第一导电层的部分侧壁、所述第二导电层的侧壁以及所述金属导电层的侧壁。
另外，形成所述第三导电层之后还包括：去除所述位线结构的侧壁上未发生反应的金属层。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，通过设置与第二导电层接触电阻较小的第三导电层，减小第二导电层与其他有源区之间的接触总电阻，进而减小位于第二导电层与衬底之间的电流传输路径上的电阻，保证从第二导电层流向衬底的电流信号具有较好的信号传输效果。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1至图5为本发明实施例提供的不同半导体结构的剖面结构示意图；
图6至图9为本发明一实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图；
图10为本发明另一实施例提供的半导体结构的制作方法中一步骤对应的剖面结构示意图；
图11为本发明另一实施例提供的半导体结构的制作方法中一步骤对应的剖面结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
参考图1，半导体结构包括：衬底10和位于衬底10上的第一导电层11；第二导电层12，第二导电层12位于第一导电层11远离衬底10的表面；第三导电层13，第三导电层13覆盖第一导电层11侧壁且与第二导电层12接触，第三导电层13与第二导电层12的接触电阻小于第一导电层11与第二导电层12的接触电阻。
本实施例中，衬底10内具有有源区101，有源区101两侧还具有隔离结构102，由于在垂直于衬底10表面的方向上，隔离结构102的顶部宽度通常大于底部宽度，因此位于相邻隔离结构102之间的有源区101的顶部宽度通常小于底部宽度。为使得第一导电层11与有源区101之间具有较大的接触面积，可通过刻蚀衬底10增大有源区101的暴露面积，从而减小第一导电层11与有源区101之间的接触电阻，提高电流传输效果。
本实施例中，第三导电层13的设置相当于在第二导电层12与衬底10之间并联了一电阻，电阻的并联会减小第二导电层12与衬底10之间的导电路径上的总电阻，进而提高电流传输速率与增大电流裕度；此外，第三导电层13与第二导电层12的接触电阻较小，第三导电层13的设置相当于并联了一阻值较小的电阻，由于多个电阻并联后的总阻值小于多个电阻中最小的阻值，因此第三导电层13的设置有利于进一步减小导电路径的总电阻，从而实现更好的电流传输效果。
本实施例中，第三导电层13顶面与第二导电层12底面接触，如此，有利于减小垂直于第二导电层12底面方向上的接触电阻，使得流经第二导电层12底面的电流信号具有较好的信号传输效果；在其他实施例中，参考图2，第三导电层23与第二导电层22侧壁相接触，由于增大接触面积，第三导电层23与第二导电层22侧壁接触也能够起到减小导电路径总电阻的作用。
本实施例中，在平行于衬底10表面的方向上，第三导电层13相对于第二导电层12部分凸出；在其他实施例中，参考图3，在垂直于衬底30表面的方向上，第三导电层33的正投影与第二导电层32的正投影边界重合；在另一实施例中，第三导电层的正投影还可以位于第二导电层的正投影内。
本实施例中，第一导电层11的侧壁包括自第一导电层11底部向上延伸的第一子侧壁(未标示)以及第二子侧壁(未标示)，第一子侧壁位于第二子侧壁与第一导电层11底部之间，第三导电层13覆盖第二子侧壁。第三导电层13仅覆盖第一导电层11的部分侧壁，有利于避免第三导电层13与衬底10接触而形成新的界面，进而避免新界面的形成破坏第一导电层11与衬底10之间的信号传输特性。
本实施例中，在垂直于衬底10表面的方向上，第二子侧壁的高度与第一子侧壁的高度的比值为5～10，例如为6、8或9。其中，第一子侧壁的高度范围为2nm～10nm，第二子侧壁的高度范围为10nm～50nm。采用该范围内的比值，既有利于保证第三导电层13与第一导电层11之间具有较大的接触面积，使得第三导电层13具有较好地降低总电阻的效果，又有利于避免第三导电层13与衬底10过近而造成衬底10与第三导电层13之间的信号串扰，进而避免衬底10内的信号对第二导电层12内的信号造成干扰。
本实施例中，在垂直于衬底10表面的方向上，第一导电层11还位于第三导电13和衬底10之间，以起到阻隔第三导电层13和衬底10的目的。
本实施例中，有源区101包括N型掺杂半导体层。
本实施例中，有源区101为漏极，第一导电层11为位线接触，第二导电层12为阻挡层，位线结构内的信号需要通过第二导电层12和第一导电层11传输至漏极中以实现数据的存储。
其中，有源区101的材料可以是单晶硅，第一导电层11的材料可以是多晶硅；此外，第一导电层11的材料可以是N型掺杂的多晶硅，第一导电层11内的离子掺杂可以是重掺杂，如此，有利于使得第一导电层11具有良好的导电性能。位线结构通过多晶硅与有源区接触，能够避免由金属-硅直接接触形成的接触界面产生的有源区的结应力和结漏电问题。
本实施例中，在平行于衬底10表面的方向上，第一导电层11侧壁不同位置处的第三导电层13厚度相等。需要说明的是，“相等”这一表述并非指代数值上的绝对相等，限于工艺水平的限制，两者之间的差值处于预设范围内且不影响结构性能时，即可认为厚度“相等”。
在其他实施例中，参考图4，在平行于衬底40表面的方向上，第三导电层43的顶部宽度大于底部宽度。
由于电流的流动是具有倾向性的，在电流的流动方向上，电流更倾向于往电阻较低的方向流动，而在平行于衬底40表面的方向上，第三导电层43的宽度越大，位于衬底40和第二导电层42之间的导电路径的横截面积越大，导电路径的电阻越小。
通过控制第三导电层43的顶部宽度大于底部宽度，有利于使得导电路径在靠近第二导电层42的一侧具有较低的电阻，在靠近衬底40的一侧具有较高的电阻，如此，有利于保证第二导电层42内的电流信号能够传输至衬底40内，且有利于阻止衬底40内的信号传输至第二导电层42中，从而避免衬底40内的电流信号干扰第二导电层42内的电流信号。
需要说明的是，由于第三导电层43并不与有源区401接触，，避免了产生有源区的结应力和结漏电问题。
此外，在平行于衬底40表面的方向上，第一导电层41的顶部宽度小于底部宽度。如此，部分第三导电层43可置于第一导电层41和第二导电层42之间，从而减小第三导电层43相对于第二导电层42的凸出程度，使得整体结构占据较小的空间位置，有利于为位于相邻位线结构之间的其他结构预留更大的空间以及缩减半导体结构的尺寸。在本发明又一实施例中，参考图5，第一导电层51的侧壁表面为弧面，在第二导电层52朝向衬底50的方向上，第一导电层51在平行于衬底50表面方向上的宽度递增；相应的，在第二导电层52朝向衬底50的方向上，第三导电层53在平行于衬底50表面方向上的宽度递减。
本实施例中，半导体结构还包括：金属导电层14和顶层介质层15，金属导电层14位于第二导电层12远离第一导电层11的一侧，第二导电层12用于阻拦金属导电层14中的金属扩散，顶层介质层15位于金属导电层14远离衬底10的一侧，顶层介质层15起到电隔离的作用。
本实施例中，第一导电层11、第二导电层12、第三导电层13、金属导电层14和顶层介质层15共同构成位线结构，其中，第一导电层11作为位线接触，第二导电层12作为阻挡层，金属导电层14作为位线导电层，顶层介质层15作为位线保护层。
本实施例中，第一导电层11的材料为多晶硅，第二导电层12和第三导电层13的材料包括金属化合物，选用材料类型与第二导电层12的材料类型一致的第三导电层13，能够使得第二导电层12与第三导电层13之间具有较小的接触电阻；在其他实施例中，第一导电层的材料还可以是其他导电材料。金属导电层14内的信号需要通过第一导电层11和第二导电层12传输至有源区中以实现数据的存储，由于接触电阻的减小，可以使得存储器的读写性能得到提升。
此外，第三导电层13与第一导电层11之间的接触电阻小于第二导电层12与第一导电层11之间的接触电阻。如此，有利于进一步提高第二导电层12与衬底10之间的信号传输效果。
具体地，第二导电层12的材料包括氮化钛，第三导电层13的材料包括金属硅化物，金属硅化物包括硅化钴或硅化钛。
本实施例中，通过设置与第二导电层接触电阻较小的第三导电层，减小第二导电层与其他有源区的接触总电阻，进而减小位于第二导电层与衬底之间的导电路径上的电阻，保证从第二导电层流向衬底的电流信号具有较好的信号传输效果。
相应地，本发明实施例还提供一种半导体结构的制作方法，可用于制作上述半导体结构。
图6至图9为本发明一实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图。
参考图6，提供衬底10和在衬底10上依次层叠的第一导电层11和第二导电层12，第二导电层12位于第一导电层11远离衬底10的表面。
半导体结构还包括位于第二导电层12远离衬底10表面的金属导电层14，以及位于金属导电层14远离衬底10表面的顶层介质层15，金属导电层14用于传输位线信号，可以是钨、钛、钽等金属材料，顶层介质层15用于起到电隔离的作用，可以是钛氮化物、钽氮化物、钨氮化物等金属氮化物。第一导电层11、第二导电层12、金属导电层14、顶层介质层15以及后续形成的第三导电层构成位线结构。
本实施例中，衬底10内具有隔离结构102和位于相邻隔离结构102之间的有源区101，第一导电层11与有源区101电连接。其中，第一导电层11可以是N型掺杂多晶硅，有源区101可以是N型掺杂单晶硅。
本实施例中，根据第一导电层11不同位置的侧壁形貌差异，可将第一导电层11分为底部导电层111和顶部导电层112，底部导电层111与有源区101接触，顶部导电层112与第二导电层12接触。在垂直于衬底10表面的方向上，顶部导电层112的正投影与第二导电层12的正投影边界重合或者位于第二导电层12的正投影内，顶部导电层112的正投影位于底部导电层111的正投影内。
底层导电层111完全覆盖有源区101被暴露的表面，从而可阻隔后续形成的第三导电层和有源区101，避免第三导电层和有源区101直接接触；相应地，由于底部导电层111可以起到隔离作用，因此顶部导电层112可以具有较窄的宽度，进而实现位线结构的尺寸缩减，为位于相邻位线结构中间的其他结构预留更大的空间。
底部导电层111的形成原因包括：刻蚀过程中刻蚀成分减少和刻蚀成分朝刻蚀中心聚集，从而导致部分第一导电层11的材料未刻蚀。
参考图7，形成待刻蚀的金属膜131。
金属膜131覆盖衬底10表面、第一导电层11侧壁、第二导电层12侧壁、金属导电层14侧壁以及顶层介质层15侧壁和顶面。金属膜131可由原子层沉积工艺形成，以较好地控制位于第一导电层11侧壁的金属膜131的厚度，从而控制后续形成的第三导电层在平行于衬底10表面方向上的厚度。
在其他实施例中，参考图8，在形成金属膜之前对第一导电层51进行刻蚀，形成弧面侧壁，在第二导电层52朝向衬底50的方向上，第一导电层51在平行于衬底50表面方向上的宽度递减。如此，第一导电层51可容纳部分后续形成的第三导电层，进而减小位线结构在平行于衬底50表面方向上的宽度以及位线结构占据的空间体积。
参考图9，刻蚀金属膜131(参考图7)，形成待反应的金属层132。
本实施例中，可采用干法刻蚀工艺去除衬底10表面的金属膜131以形成金属层132，刻蚀后的金属层132至少覆盖第一导电层11的部分侧壁、第二导电层12侧壁以及金属导电层14侧壁。如此，有利于避免刻蚀工艺对第二导电层12和金属导电层14造成损伤，以及避免后续的第三导电层形成工艺对第二导电层12和金属导电层14造成损伤，使得位线信号具有较好的传输效果。
此外，还可以去除第一导电层11底部侧壁的部分金属膜131，避免该位置的金属膜在后续工艺制程中与位于金属层132和衬底10之间的的第一导电层11发生反应，进而避免因第一导电层11被消耗而导致的第三导电层与有源区101相接触。
参考图10，进行高温工艺，将覆盖第一导电层11侧壁的金属层132转换为金属硅化物层，形成第三导电层13。
本实施例中，金属层132的材料包括钴或钛，高温工艺促使覆盖第一导电层11的金属层132与第一导电层11中的硅原子发生反应生成金属硅化物，形成第三导电层13；在其他实施例中，可采用离子注入工艺向金属层注入硅原子等原子，将部分或全部金属层转换为第三导电层。
相对于离子注入工艺，采用高温工艺形成第三导电层，有利于使得第三导电层13能够与第二导电层12底面接触，进而通过刻蚀第三导电层13，使得在垂直于衬底10表面的方向上，第三导电层13的正投影位于第二导电层12的正投影内。
在进行高温工艺之后，去除位线结构的侧壁上未反应的金属层132，即可形成图1所示结构。
在其他实施例中，参考图8，若在形成金属膜之前对第一导电层51进行刻蚀，则最终可形成图5或图11所示结构，图11与图5的区别在于，在第二导电层62朝向衬底60的方向上，第三导电层63在不同位置的宽度相等，在平行于衬底60表面的方向上，第三导电层63具有相对于第二导电层62凸出的部分，若将该部分去除，则与图5所示结构相同。
本实施例中，通过设置与第二导电层接触电阻较小的第三导电层，减小第二导电层与其他有源区的接触总电阻，进而减小位于第二导电层与衬底之间的导电路径上的电阻，保证从第二导电层流向衬底的电流信号具有较好的信号传输效果。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (19)

1.一种半导体结构，其特征在于，包括：
衬底和位于所述衬底上的第一导电层；
第二导电层，所述第二导电层位于所述第一导电层远离所述衬底的表面；
第三导电层，所述第三导电层覆盖所述第一导电层的侧壁且与所述第二导电层接触，所述第三导电层与所述第二导电层的接触电阻小于所述第一导电层与所述第二导电层的接触电阻。
2.根据权利要求1所述的半导体结构，其特征在于，所述第三导电层顶面与所述第二导电层底面接触。
3.根据权利要求1所述的半导体结构，其特征在于，所述第一导电层的侧壁包括自所述第一导电层底部向上延伸的第一子侧壁以及第二子侧壁，所述第一子侧壁位于所述第二子侧壁与所述第一导电层底部之间，所述第三导电层覆盖所述第二子侧壁。
4.根据权利要求3所述的半导体结构，其特征在于，在垂直于所述衬底表面的方向上，所述第二子侧壁的高度与所述第一子侧壁的高度的比值为5～10。
5.根据权利要求3所述的半导体结构，其特征在于，在垂直于所述衬底表面的方向上，所述第一导电层还位于所述第三导电层和所述衬底之间。
6.根据权利要求1所述的半导体结构，其特征在于，在平行于所述衬底表面的方向上，所述第三导电层的顶部宽度大于所述第三导电层的底部宽度。
7.根据权利要求6所述的半导体结构，其特征在于，在平行于所述衬底表面的方向上，所述第一导电层的顶部宽度小于所述第一导电层的底部宽度。
8.根据权利要求6所述的半导体结构，其特征在于，所述第一导电层的侧壁表面为弧面，在所述第二导电层朝向所述衬底的方向上，所述第一导电层在平行于所述衬底表面的方向上的宽度递增。
9.根据权利要求1所述的半导体结构，其特征在于，所述衬底内具有有源区，所述第一导电层与所述有源区接触，所述有源区包括N型掺杂半导体层。
10.根据权利要求1所述的半导体结构，其特征在于，还包括：金属导电层和顶层介质层，所述金属导电层位于所述第二导电层远离所述第一导电层的一侧，所述顶层介质层位于金属导电层远离衬底的一侧；所述第一导电层、第二导电层、第三导电层、金属导电层、顶层介质层构成位线结构。
11.根据权利要求1或10所述的半导体结构，其特征在于，所述第一导电层的材料包括多晶硅，所述第二导电层和第三导电层的材料包括金属化合物。
12.根据权利要求11所述的半导体结构，其特征在于，所述第二导电层的材料包括氮化钛，所述第三导电层的材料包括硅化钴或硅化钛。
13.一种半导体结构的制作方法，其特征在于，包括：
提供衬底和位于所述衬底上的位线结构，所述位线结构包括依次层叠的第一导电层、第二导电层、金属导电层和顶层介质层；
形成覆盖所述第一导电层的侧壁且与所述第二导电层接触的第三导电层，所述第三导电层与所述第二导电层的接触电阻小于所述第一导电层与所述第二导电层的接触电阻。
14.根据权利要求13所述的半导体结构的制作方法，其特征在于，在形成所述第三导电层之前，对所述第一导电层进行刻蚀工艺，以使所述第一导电层在平行于所述衬底表面方向上的顶部宽度小于底部宽度。
15.根据权利要求13所述的半导体结构的制作方法，其特征在于，所述第一导电层的材料包括多晶硅，所述第二导电层和第三导电层的材料包括金属化合物。
16.根据权利要求13或15所述的半导体结构的制作方法，其特征在于，形成所述第三导电层的工艺步骤包括：形成覆盖所述第一导电层的侧壁的金属层；将所述金属层转换为金属硅化物层，形成所述第三导电层。
17.根据权利要求16所述的半导体结构的制作方法，其特征在于，形成所述金属硅化物层的工艺步骤包括：进行高温工艺，以使所述第一导电层与所述金属层发生反应，形成所述金属硅化物层。
18.根据权利要求16所述的半导体结构的制作方法，其特征在于，形成覆盖所述第一导电层的侧壁的金属层的工艺步骤包括：形成金属膜，所述金属膜覆盖所述衬底和所述位线结构暴露的表面；去除所述衬底表面的金属膜以形成金属层，所述金属层至少覆盖所述第一导电层的部分侧壁、所述第二导电层的侧壁以及所述金属导电层的侧壁。
19.根据权利要求18所述的半导体结构的制作方法，其特征在于，形成所述第三导电层之后还包括：去除所述位线结构的侧壁上未发生反应的金属层。
CN202010843298.8A 2020-08-20 2020-08-20 半导体结构及其制作方法 Pending CN114078816A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010843298.8A CN114078816A (zh) 2020-08-20 2020-08-20 半导体结构及其制作方法
PCT/CN2021/100700 WO2022037222A1 (zh) 2020-08-20 2021-06-17 半导体结构及其制作方法
US17/477,758 US11864377B2 (en) 2020-08-20 2021-09-17 Semiconductor structure and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010843298.8A CN114078816A (zh) 2020-08-20 2020-08-20 半导体结构及其制作方法

Publications (1)

Publication Number Publication Date
CN114078816A true CN114078816A (zh) 2022-02-22

Family

ID=80281866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010843298.8A Pending CN114078816A (zh) 2020-08-20 2020-08-20 半导体结构及其制作方法

Country Status (2)

Country Link
CN (1) CN114078816A (zh)
WO (1) WO2022037222A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101087936B1 (ko) * 2009-11-30 2011-11-28 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
US9418897B1 (en) * 2015-06-15 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap around silicide for FinFETs
CN110364483B (zh) * 2018-03-26 2021-08-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111584432A (zh) * 2020-05-28 2020-08-25 福建省晋华集成电路有限公司 动态随机存取存储器及其制作方法

Also Published As

Publication number Publication date
WO2022037222A1 (zh) 2022-02-24

Similar Documents

Publication Publication Date Title
KR101077302B1 (ko) 반도체 소자의 제조 방법
US8623723B2 (en) Method for manufacturing a semiconductor device with a bit line contact hole
US7915121B1 (en) Method for manufacturing semiconductor device having buried gate
US8415733B2 (en) Semiconductor memory device and method for fabricating the same
KR101095745B1 (ko) 반도체 소자 및 그 제조 방법
KR101139987B1 (ko) 반도체 소자 및 그 제조 방법
US10163784B2 (en) Semiconductor device and method for manufacturing the same
US8274111B2 (en) Method for fabricating a semiconductor memory device having a buried word line structure
US10529719B2 (en) Semiconductor structure and fabrication method thereof
US8716777B2 (en) Semiconductor device and method for manufacturing the same
US6861313B2 (en) Semiconductor memory device and fabrication method thereof using damascene bitline process
GB2434486A (en) Semiconductor device and manufacturing method thereof
US20230363146A1 (en) Semiconductor memory device
CN115116967A (zh) 半导体结构及其制备方法、半导体装置
US5930623A (en) Method of forming a data storage capacitor with a wide electrode area for dynamic random access memory using double spacers
US8492812B2 (en) Semiconductor device having dummy pattern and method of fabricating a semiconductor device comprising dummy pattern
US5854106A (en) Method of forming a data storage capacitor with a wide electrode area for dynamic random access memory
US8197275B2 (en) Method for manufacturing semiconductor device
CN114078816A (zh) 半导体结构及其制作方法
CN213093202U (zh) 半导体存储装置
US11864377B2 (en) Semiconductor structure and method for manufacturing same
CN115643751A (zh) 半导体结构及其制备方法
CN117525117B (zh) 晶体管器件及其制备方法
US20220352305A1 (en) Manufacturing method of semiconductor structure and semiconductor structure
US20110260226A1 (en) Semiconductor device and method for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination