CN114078841A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114078841A
CN114078841A CN202110791228.7A CN202110791228A CN114078841A CN 114078841 A CN114078841 A CN 114078841A CN 202110791228 A CN202110791228 A CN 202110791228A CN 114078841 A CN114078841 A CN 114078841A
Authority
CN
China
Prior art keywords
layer
source
structures
fin
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110791228.7A
Other languages
English (en)
Inventor
杨智铨
包家豪
耿文骏
洪连嵘
王屏薇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114078841A publication Critical patent/CN114078841A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半导体装置与其制作方法，装置包括鳍状结构于第一隔离区与第二隔离区之间。第一源极/漏极结构形成于第一鳍状结构的凹陷部分上。第一源极/漏极结构与第一隔离区的上表面交界第一距离，并与第二隔离区的上表面交界第二距离。第一距离与第二距离不同。源极/漏极结构在一方向中偏离。

Description

半导体装置
技术领域
本发明实施例一般涉及半导体装置，更特别涉及需分开的相邻装置的源极/漏极结构的方法与装置。
背景技术
半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代具有更小且更复杂的电路。在集成电路演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸(如采用的制作制程所能产生的最小构件或线路)缩小而增加。尺寸缩小的制程通常有利于增加产能与降低相关成本。尺寸缩小亦增加处理与制造集成电路的复杂度。
举例来说，随着集成电路技术朝更小的技术节点进展，导入多栅极装置以增加栅极-通道耦合、减少关闭状态电流、以及降低短通道效应以改善栅极控制。多栅极装置指的是栅极结构或其部分位于通道区的多侧上的装置。鳍状场效晶体管为多栅极装置的一例，其为泛用于更高效能与低漏电流的有力候补。鳍状场效晶体管具有隆起的通道，且栅极可包覆通道的多侧(举例来说，栅极可包覆自基板延伸的半导体材料的鳍状物的顶部与侧壁)。另一多栅极装置型态包括围绕式栅极晶体管或全绕式栅极晶体管，其栅极结构围绕通道区。全绕式栅极晶体管的通道区可由纳米线、纳米片、或其他纳米结构所形成，因此晶体管亦可视作纳米线晶体管或纳米片晶体管。
集成电路装置可包含重复的物理设计区块，其可视作标准单元。这些标准单元可包含逻辑栅极或存储器位元，比如静态随机存取存储器单元。达到更小几何尺寸的方法之一为减少标准单元的尺寸。由于标准单元重复多次，标准单元的尺寸缩小可转换成尺寸的实质缩小。标准单元可包含多个主动区(如多个鳍状结构)，其可隔有隔离材料(用于隔离相邻装置)。然而随着几何尺寸缩小，在相邻装置如源极/漏极结构之间容纳充分隔离物的作法面临挑战。因此虽然形成装置的现有方法通常是用于其预期目的，但无法符合所有方面的需求。
发明内容
本发明一例示性的实施例关于半导体装置，其包括：第一隔离区与第二隔离区，位于基板上。第一鳍状结构，延伸于第一隔离区与第二隔离区之间。第一源极/漏极结构，形成于第一鳍状结构的凹陷部分上。第一源极/漏极结构与第一隔离区的上表面交界第一距离，并与第二隔离区的上表面交界第二距离。第一距离与第二距离不同。
此处所述的另一半导体装置，包括：基板，具有第一鳍状结构与第二鳍状结构。第一隔离结构自第一鳍状结构的第一侧壁延伸至第二鳍状结构的第二侧壁。第二隔离结构，与第一鳍状结构的第三侧壁相邻。第三侧壁与第一侧壁相对；以及第三隔离结构，与第二鳍状结构的第四侧壁相邻。第四侧壁与第二侧壁相对。在半导体装置中，第一源极/漏极结构，位于第一鳍状结构上；以及第二源极/漏极结构，位于第二鳍状结构上。第一源极/漏极结构在第一方向中偏离第一鳍状结构，且第二源极/漏极结构在第二方向中偏离第二鳍状结构。第一方向平行于第二方向并与第二方向相反。
此处所述的半导体装置的形成方法，包括提供第一鳍状结构于基板上。形成第一厚度的覆层于第一鳍状结构的侧壁上。形成遮罩单元于基板上，包含形成遮罩单元于第一鳍状结构上的覆层的第一部分上，并提供开口于第一鳍状结构上的覆层的第二部分上的遮罩单元中。方法还包括蚀刻覆层的第二部分，以减少第一鳍状结构上的覆层的厚度至第二厚度。形成隔离结构以邻接第二厚度的覆层。形成隔离结构之后，移除覆层并使第一鳍状结构凹陷；以及成长第一源极/漏极结构于凹陷的第一鳍状结构上。
附图说明
图1是本发明一或多个实施例中，形成半导体装置的方法的流程图。
图2、图3、图4、图5A、图6、图7、图8、图9、图10、图11、及图12是本发明一或多个实施例中，依据图1的方法制作的结构的部分剖视图。
图5B是本发明一或多个实施例中，依据图1的方法制作的结构的部分上视图。
图13是本发明一或多个实施例中，半导体装置布局的部分上视图。
其中，附图标记说明如下：
d1，d2，d3，l1，l2：距离
S1，S2：空间
t1，t2，t3：厚度
100：方法
102，104，106，108，110，112，114，116，118，120，122，124，126：步骤200：装置
202：基板
203：隔离结构
204：堆叠
206：牺牲层
208：通道层
210：硬遮罩层
212，212-1，212-2，212-3，212-4，212-5：鳍状结构
220：第一介电层
222：第二介电层
228：盖层
402：覆层
502：遮罩单元
504：开口
702：虚置栅极
902，902-1，902-2，902-3，902-4，1102，1102-1，1102-2，1102-3，1102-4，1102-5：沟槽
1002，1002-1，1002-2，1002-3，1002-4，1002-5：源极/漏极结构
1200，1200-1，1200-2，1200-3，1200-4，1200-5：金属栅极结构
1202：介电层
具体实施方式
下述详细描述可搭配图式说明，以利理解本发明的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
下述内容提供的不同实施例或实例可实施本发明的不同结构。下述特定构件与排列的实施例是用以简化本发明内容而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本发明的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
此外，本发明的多种实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。此外，本发明实施例的结构形成于另一结构上、连接至另一结构、及/或耦接至另一结构中，结构可直接接触另一结构，或可形成额外结构于结构及另一结构之间。此外，空间性的相对用语如“下方”、“其下”、“下侧”、“上方”、“上侧”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。此外，当数值或数值范围的描述有“约”、“近似”、或类似用语时，除非特别说明否则其包含所述数值的+/-10％。举例来说，用语“约5nm”包含的尺寸范围为4.5nm至5.5nm。
如上所述，多栅极晶体管可视作鳍状场效晶体管、围绕式栅极晶体管、全绕式栅极晶体管、纳米片晶体管、或纳米线晶体管，且可为n型或p型。对标准单元的设计而言，可包含自鳍状结构形成的多个多栅极晶体管。在一些实施技术中，鳍状结构彼此平行，且隔离结构位于鳍状结构之间。隔离结构部分的作用，是分隔形成于相邻鳍状结构上的相邻装置的源极/漏极结构。然而随着装置之间的空间缩小，隔离结构可能不足或阻止相邻源极/漏极结构合并。因此需要在相邻结构之间提供充分隔离的装置与方法。
本发明实施例一般关于需分开的相邻装置的源极/漏极结构的方法与装置。在一些实施方式中，相邻装置之间的较小空间维持源极/漏极结构分离的方法，可为使源极/漏极结构偏离较小的空间区。举例来说，可修整结构之间较小分隔距离的区域上的覆层，进而提供额外空间以形成隔离结构于所数较小的分隔区中。在一些实施方式中，可实施偏离的源极/漏极结构与其制作方法，并维持金属栅极结构形成其中的适当空间，进而减少金属栅极结构的层状物填充不足的风险。本发明实施例的制程与结构可缩小装置结构及/或改善装置结构的效能，比如缩小装置结构及/或改善标准单元的效能。此处所述的实施例以全绕式栅极晶体管为例，然而应理解此处所述的方法与结构亦可用于其他结构，比如鳍状场效晶体管的鳍状结构。
图1显示制作半导体装置200的方法100，其部分剖视图如图2、图3、图4、图5A、图6、图7、图8、图9、图10、图11、及图12所示，而其部分上视图如图5B所示。方法100仅用于举例，而非局限本发明实施例至其实际记载处。在方法100之前、之中、与之后可提供额外步骤，而方法的额外实施例可置换、省略、或调换一些所述步骤。此处不需详述所有步骤，以简化说明。除了本发明实施例的图式实际显示的结构以外，半导体的装置200可包含额外晶体管、双极接面晶体管、电阻、电容器、二极管、熔丝、或类似物。在下述内容中，相同标号将用于标示类似结构，除非另外说明。
方法100一开始的步骤102接收基板。以图2为例，提供基板202。在一实施例中，基板202可为硅基板。在一些其他实施例中，基板202可包含其他半导体如锗、硅锗、或III-V族半导体材料。III-V族半导体材料的例子可包含砷化镓、磷化铟、磷化镓、氮化镓、磷砷化镓、砷化铝铟、砷化铝镓、砷化铝铟、砷化铝镓、磷化镓铟、或砷化镓铟。基板202亦可包含绝缘层如氧化硅层，以具有绝缘层上硅结构或绝缘层上锗结构。在一些实施例中，基板202可包含一或多个井区，比如掺杂n型掺质(如磷或砷)的n型井区，或掺杂p型掺质(如硼)的p型井区，以形成不同型态的装置。掺杂n型井与p型井的方法可采用离子布植或热扩散。
如图2所示，堆叠204可位于基板202上。堆叠204可包含交错的多个通道层208与多个牺牲层206。通道层208与牺牲层206可具有不同的半导体组成。可一个接一个的交错沉积牺牲层206与通道层208，以形成堆叠204。在一些实施方式中，通道层208的组成为硅而牺牲层206的组成为硅锗。在一些实施方式中，牺牲层206中的额外锗浓度可用于选择性移除牺牲层206或使牺牲层206凹陷，而实质上不损伤通道层208，如下所述。在一些实施例中，堆叠204包括牺牲层206与通道层208，其形成方法可采用外延制程以沉积材料。例示性的技术包括但不限于化学气相沉积技术(如气相外延及/或超高真空化学气相沉积)、分子束外延、及/或其他合适制程。值得注意的是图2显示4个牺牲层206与3个通道层208垂直地交错设置，但此仅用于说明目的而非局限本发明实施例至权利要求未实际记载处。层状物的数目取决于半导体的装置200所需的通道组件数目。在一些实施例中，通道层208的数目介于2至10之间。为了图案化的目的，硬遮罩层210可位于堆叠204上。硬遮罩层210可为单层或多层。在一实施方式中，硬遮罩层210包含氧化硅层与氮化硅层。
方法100的步骤104接着形成多个鳍状结构。每一鳍状结构定义主动区于基板上。以图3为例，形成的鳍状结构212分别包含鳍状结构212-1、212-2、212-3、212-4、及212-5。虽然图式中有五个鳍状结构，但此仅用于说明目的而非局限本发明实施例至权利要求未实际记载处。鳍状结构212的制作方法可采用合适制程，包括光微影与蚀刻制程。光微影制程可包含形成光阻层于基板202上、曝光光阻层至一图案、进行曝光后烘烤制程、以及显影光阻层以形成含光阻层的遮罩单元。在一些实施例中，遮罩单元可更包含硬遮罩层210。在一些实施例中，图案化光阻层以形成遮罩单元的方法，可采用电子束微影制程。随着技术节点缩小，鳍状结构212的图案化方法可采用合适制程，包含双重图案化或多重图案化制程。一般而言，双重图案化或多重图案化制程结合光微影与自对准制程，其产生的图案间距小于采用单一的直接光微影制程所得的图案间距。举例来说，一实施例形成材料层于基板上，并采用光微影制程图案化材料层。采用自对准制程以沿着图案化的材料层侧部形成间隔物。接着移除材料层，而保留的间隔物或芯之后可用于图案化鳍状结构。
接着可采用上述的遮罩单元以保护堆叠204及/或基板202的区域，并蚀刻鳍状结构212。蚀刻凹陷的方法可采用干蚀刻如化学氧化物移除法、湿蚀刻、反应性离子蚀刻、及/或其他合适制程。亦可采用方法的多种其他实施例，以形成鳍状结构212于基板202上。
鳍状结构212垂直地(Y方向)延伸于基板202上，且长度方向沿着Z方向延伸(至页面中)。每一鳍状结构212包括自基板202形成的基底部分，以及自堆叠204的材料形成的上方部分。
鳍状结构212与相邻的鳍状结构各自隔有X方向中的一段距离。在一些实施例中(包含图3所示的一些实施例)，鳍状结构212可有不同空间。鳍状结构212-1与鳍状结构212-2隔有空间S1。鳍状结构212-2与鳍状结构212-3隔有空间S2。鳍状结构212-3与鳍状结构212-4隔有空间S1。鳍状结构212-4与鳍状结构212-5隔有空间S1。在一些实施例中，空间S2小于空间S1。在一些例子中，空间S1可介于约39nm至约50nm之间，而空间S2可介于约32nm至约39nm之间。
在一实施例中，空间S2位于鳍状结构212-2与鳍状结构212-3之间，而鳍状结构212-2及212-3设计为形成p型场效晶体管装置。在一实施例中，空间S2位于鳍状结构212-2与鳍状结构212-3之间，而鳍状结构212-2及212-3设计为形成不同装置型态(如p型场效晶体管与n型场效晶体管)或设计为形成两个n型场效晶体管装置。在一实施例中，空间S2位于鳍状结构212-2与鳍状结构212-3之间，而鳍状结构212-2及212-3设计为形成n型场效晶体管装置。可选择空间S1及/或S2以提供装置200所需的效能及/或尺寸限制(如封装密度)。
方法100的步骤106接着形成隔离结构于鳍状结构之间。以图3为例，可形成隔离结构203于鳍状结构212之间，且隔离结构203亦可视作浅沟槽隔离结构。隔离结构203可填入鳍状结构212的底部区域的空间S1及S2。隔离结构203可包含介电材料，其可先沉积于基板202上以填入鳍状结构212之间。在一些实施例中，介电材料可包含氧化硅、氮化硅、氮氧化硅、氟硅酸盐玻璃、低介电常数的介电层、上述的组合、及/或本技术领域已知的其他合适材料。在多种例子中，介电材料的沉积方法可为化学气相沉积制程、次压化学气相沉积制程、可流动的化学气相沉积制程、原子层沉积制程、物理气相沉积制程、或其他合适制程。隔离结构203可包含多层结构。在沉积隔离结构203的绝缘材料之后，可进行化学机械平坦化制程与之后的回蚀刻制程，使鳍状结构212的上侧部分延伸高于隔离结构203的上表面。在一些实施例中，可额外或改为实施场氧化物、局部氧化硅结构、及/或其他合适的隔离结构于基版之上及/或之中。
方法100的步骤108接着形成覆层于鳍状结构上。以图4为例，覆层402形成于每一鳍状结构212上。在一些实施例中，覆层402的组成可与牺牲层206的组成类似。在一些实施例中，覆层402的组成为硅锗。在一些实施方式中，覆层402与牺牲层206包括的组成在后续制程以单一蚀刻剂释放通道层208时，可选择性移除牺牲层206与覆层402，如下所述。在一实施例中，覆层402的外延成长方法可采用气相外延、分子束外延、或其他合适制程。在一实施例中，覆层402的形成方法可为沉积制程如化学气相沉积制程、次压化学气相沉积制程、可流动的化学气相沉积制程、原子层沉积制程、物理气相沉积制程、或其他合适制程。一些实施例在沉积之后，步骤108可进行回蚀刻制程以自隔离结构203上移除顺应性沉积的覆层402的材料。
覆层402具有厚度t1。厚度t1在鳍状结构212之间可实质上一致。在一些实施例中，厚度t1介于近似9nm至近似12nm之间。覆层402的厚度可使移除覆层之后，产生间隙于通道层的末端与周围的介电层之间。间隙尺寸会影响通道释放制程的蚀刻剂所用的路径尺寸，以及后续形成栅极结构于通道周围的可行空间。见图11及图12。若覆层402过薄，则不利于制作制程(造成足够蚀刻剂所用的路径过窄，或多层栅极沉积所用的空间过小)。若覆层402过厚，则会增加装置脚位及/或对装置效能造成其他影响。举例来说，覆层402提供的空间会决定栅极尺寸，及/或一些实施例中移除覆层所提供的间隙中的内侧间隔物，而增加内侧间隔物尺寸会增加装置电容(较大的内侧间隔物会提供较大电阻的区域)。
方法100的步骤110形成遮罩单元于基板上。遮罩单元可为光阻层，其可图案化以提供一或多个开口。如图5A所示，遮罩单元502形成于基板202上。遮罩单元502具有开口504于具有长度如空间S2的鳍状结构212之间的空间上。开口504的一实施例如图5B所示。
在此提醒，长度如空间S2可小于鳍状结构212提供的其他主动区之间的空间的长度如空间S1。开口504露出具有缩小的长度如空间S2的间隙中的覆层402的一部分。换言之，开口504露出鳍状物的侧壁上的覆层402的一部分，其定义的空间具有长度如空间S2。在一实施例中，露出鳍状结构212-2的第一侧壁上的覆层的距离d1。在一实施例中，露出鳍状结构212-3的第一侧壁上的覆层402的距离d2。在一些实施例中，距离d1实质上等于距离d2。距离d1与距离d2各自小于覆层402的厚度t1。遮罩单元502覆盖其余的装置200。遮罩单元502亦覆盖侧壁上的覆层402的第二部分，其定义具有长度如空间S2的空间，且第二部分分别具有厚度t1-d1或t1-d2。值得注意的是，本发明实施例形成单一开口504于图5A中。然而此仅为举例，而位于鳍状单元之间(隔有距离如空间S2，或一些实施例中隔有小于空间S2的距离)的间隙上的其他开口亦属可能。图5B是含有装置200的结构的一部分的例示性上视图。在一些实施例中，图5B显示五个主动区的重复设置，其可提供标准单元如静态随机存取存储器单元的一部分。在一些实施例中，可进行修整制程以用于每一标准单元的至少一区域。
为了形成遮罩单元502，一些实施例可先采用旋转涂布或合适制程以涂布光阻层于装置200上。为了图案化光阻层以形成遮罩单元502或其部分，可软烘烤光阻层、曝光光阻至自光罩反射或穿过光罩的射线、在曝光后烘烤制程中烘烤光阻、在显影剂溶液中显影光阻、冲洗光阻、与使光阻干燥。在一些实施方式中，遮罩单元502可包含多层光阻、抗反射涂层、硬遮罩层、及/或其他合适的可图案化层。
方法100的步骤112接着修整依据遮罩层定义的区域的覆层。在一实施例中，修整与鳍状物之间较窄的间隙相邻的鳍状物侧壁邻接的覆层的区域。换言之，修整主动区之间的空间减少的区域中的覆层。因此对鳍状结构212之间的空间减少的这些区域而言，由于薄化/修整的覆层402而可提供额外空间。以图6为例，蚀刻或修整开口504中的覆层402以减少其厚度。在一实施例中，覆层402的厚度自厚度t1分别减少到厚度t2及t3。在一实施例中，厚度t2实质上等于厚度t3。厚度t2可实质上等于厚度t3，其中开口504基本上对准中心线。
在一实施例中，蚀刻修整覆层402的方法为合适的干蚀刻制程。举例来说，合适的干蚀刻制程可采用含氧气体、氢气、含氟气体(如四氟化碳、六氟化硫、二氟甲烷、氟仿、及/或六氟乙烷)、含氯气体(如氯气、氯仿、四氯化碳、及/或三氯化硼)、其他合适气体及/或等离子体、及/或上述的组合。
在一实施例中，厚度t2介于近似1/4*t1至3/4*t1之间。举例来说，其他实施例的厚度t2可近似于1/3的厚度t1。在一些实施例中，厚度t2可介于近似3nm至10nm之间。厚度t1-t2或t1-t3维持在空间S2上的侧壁上。选定的修整后的厚度t2取决于偏离程度以及额外介电材料形成其中的可行间隙，如下述的步骤114。如上所述，修整的厚度t2及t3在具有尺寸如空间S2的区域中，为后续填隙的介电材料提供额外空间。若厚度t1与t2及/或t3之间的差异过小则无法达到此优点，且间隙过小而无法使所述材料适当地填隙。若厚度t1与t2及/或t3之间的差异过大，则无法提供充足的覆层以达覆层功能(比如保护鳍状物侧壁及/或提供空间于介电层与通道层末端之间)，见图11。由于覆层402的功能之一为移除覆层402(与牺牲层206)可产生释放通道层时的蚀刻剂所用的路径，若覆层过薄则蚀刻剂无法充分抵达并移除堆叠的牺牲层206。类似地，若覆层过厚则栅极结构过小及/或难以形成于给定空间中。在一些实施方式中，较小的空间S2需要较小的厚度t2。
如图7所示，选择性修整覆层402之后，可由灰化或其他合适制程移除遮罩单元502。
方法100的步骤114接着沉积多个介电层于装置上。以图8为例，显示的第一介电层220、第二介电层222、与盖层228可提供隔离结构或分隔结构，以隔离相邻结构(如源极/漏极与栅极)。
在一实施例中，先顺应性沉积第一介电层220所用的材料于装置200上，包括沿着鳍状结构212的侧壁与隔离结构203的上表面。第一介电层220可视作底接点蚀刻停止层。在一些实施例中，第一介电层220可包含碳氮化隙、碳氮氧化硅、及/或其他合适的介电材料。第一介电层220的沉积方法可采用化学气相沉积、原子层沉积、或其他合适制程。在沉积第一介电层220之后，可沉积第二介电层222于装置200上，包括沉积于第一介电层220上。在一些实施例中，第二介电层222可包含氧化硅或其他合适的介电材料。在一些实施例中，第二介电层222可视作层间介电层。第二介电层222的沉积方法可采用旋转涂布、可流动的化学气相沉积制程、及/或其他合适的沉积制程。在沉积第二介电层222之后，可进行平坦化制程如化学机械平坦化制程以平坦化第一介电层220与第二介电层222的上表面。亦可进行退火制程以改善一或多种介电组成的品质。在平坦化之后，可进行回蚀刻制程如干蚀刻，以提供盖层228所用的足够空间，如下所述。在一些实施方式中，第一介电层220与第二介电层222以及盖层228可视作分离结构或鳍状物，其可主动区、鳍状结构212、及/或形成其上的栅极结构之间的适当隔离。举例来说，用语如虚置鳍状物、隔离鳍状物、介电鳍状物、或混合鳍状物亦可用于说明介电层所提供的分隔结构。
值得注意的是，由于覆层402的修整厚度(如厚度t2及t3)在空间S2的间隙空间中，因此一些实施例形成于空间S2中的第一介电层220与第二介电层222具有足够空间。
沉积介电层或盖层228于第一介电层220与第二介电层222上。在一些实施例中，盖层228可包含高介电常数的介电材料如金属氧化物。高介电常数的介电材料指的是介电常数大于氧化硅的介电常数(约3.9)的介电材料。合适的高介电常数的介电层可包含氧化铪、氧化锆、氧化钛、氧化钽、或氧化铝。在一些实施例中，盖层228的沉积方法可采用化学气相沉积、可流动的化学气相沉积、及/或其他合适的沉积方法，之后可进行平坦化制程如化学机械平坦化制程，以提供图8所示的平坦上表面。在一些实施例中，盖层228的区域之间的盖层228的下表面实质上共平面。换言之，具有空间S1的隔离结构203上的盖层228的表面，与具有空间S2的隔离结构203上的盖层228的表面实质上共平面。
方法100的步骤116接着提供多个虚置栅极于鳍状结构的个别通道区上。虚置栅极可位于鳍状结构的通道区上，比如位于鳍状结构的两个源极/漏极区之间的区域。虚置栅极在后续制程时可保护鳍状结构的通道区，之后可置换为功能栅极如下述。这可视作栅极置换制程。然而其他制程与设置亦可能用于形成装置200。虚置栅极位于图9的剖视图的平面之外，其可提供鳍状结构212的源极/漏极区。然而可由虚线表示虚置栅极，以显示一或多个虚置栅极702的相对位置。虽然图式中的虚置栅极702为连续结构，其长度方向沿着越过鳍状结构212的X方向延伸，且虚置栅极702可包含多个虚置栅极部件(见图13)。
在形成虚置栅极702之前，可蚀刻硬遮罩层210、覆层402、与盖层228，以形成虚置栅极702延伸其中的凹陷。每一虚置栅极702可包含虚置介电层与虚置栅极层。在一些实施例中，虚置栅极702的形成方法可为多种制程步骤，比如沉积层状物、图案化层状物、蚀刻层状物、以及其他合适的制程步骤。例示性的层状物沉积制程包括低压化学气相沉积、化学气相沉积、等离子体辅助化学气相沉积、物理气相沉积、原子层沉积、热氧化、电子束蒸镀、其他合适的沉积技术、或上述的组合。图案化制程可包含微影制程(如光微影或电子束微影)，其可进一步包含涂布光阻(如旋转涂布)、软烘烤、对准光罩、曝光、曝光后烘烤、光阻显影、冲洗、干燥(如旋干及/或硬烘烤)、其他合适的微影技术、及/或上述的组合。在一些实施例中，蚀刻制程可包含干蚀刻(如反应性离子蚀刻)、湿蚀刻、及/或其他蚀刻方法。在一些实施例中，虚置介电层可包含氧化硅而虚置栅极层可包含多晶硅。虚置栅极702可包含一或多个栅极间隔物沿着虚置栅极702的侧壁沉积。
方法100的步骤118接着使鳍状结构的源极/漏极区凹陷。蚀刻鳍状结构以形成沟槽或开口，其中将形成源极/漏极结构(如搭配步骤120说明的下述内容)。以图9为例，使鳍状结构212的源极/漏极区凹陷以形成沟槽902。沟槽902可分别标示为沟槽902-1、902-2、902-3、及902-4。沟槽902的形成方法可为干蚀刻制程及/或其他合适的蚀刻制程。举例来说，干蚀刻制程可实施含氧气体、氢气、含氟气体(如四氟化碳、六氟化硫、二氟甲烷、氟仿、及/或六氟乙烷)、含氯气体(如氯气、氯仿、四氯化碳、及/或三氯化硼)、含溴气体(如溴化氢及/或溴仿)、含碘气体、其他合适气体及/或等离子体、及/或上述的组合。一些实施例在形成鳍状结构212的源极/漏极区的凹陷时，亦自鳍状结构212的源极/漏极区移除覆层402。
沟槽902露出凹陷的鳍状结构212的上表面，以及隔离结构203的上表面的周围区域。在修整覆层之后，具有减少的空间S2的隔离结构203的上表面的区域可分别露出长度如距离d2或d3。在一实施例中，长度如距离d2实质上等于长度如距离d3。具有较大空间S1的隔离结构203的上表面的区域可露出长度如距离d1。长度如距离d1大于长度如距离d2或长度如距离d3。在一实施例中，长度如距离d2近似于1/4至3/4的长度如距离d1。在其他实施例中，长度如距离d2近似于1/3的长度如距离d1。在一实施例中，长度如距离d3为1/4至3/4的长度如距离d1。在其他实施例中，长度如距离d3近似于1/3的长度如距离d1。长度如距离d1可实质上等于厚度t1。长度如距离d2可实质上等于厚度t2。长度如距离d3可实质上等于厚度t3。值得注意的是，长度如距离d2与长度如距离d3为修整覆层402的厚度所造成的结果。因此长度如距离d1(未修整的覆层)与长度如距离d2及d3(修整的覆层)之间的比较，如上述的厚度t1、t2、及t3。值得注意的是，对主动区(如鳍状结构212)而言，一侧具有距离d1(覆层的厚度t1)，而相反侧具有距离d2(如覆层的厚度t2)。因此一侧得利于较大的覆层，而相反侧牺牲较厚覆层的优点但得利于额外空间(其中形成有第一介电层220与第二介电层222)。
因此一些实施例的沟槽偏离鳍状结构212的中心线或上表面。具体而言，沟槽902-1与沟槽902-2各自露出个别鳍状结构212-2及212-3的一侧上的隔离结构203较大的距离d1，并露出个别鳍状结构的另一侧上的隔离结构203较小的距离d2或d3。其他沟槽如例示性的沟槽902-3实质上对称，而鳍状结构212的每一侧上露出的隔离结构203的区域实质上相同(比如距离d1)。
方法100的步骤120接着形成源极/漏极结构于凹陷的鳍状结构上。源极/漏极结构可外延成长于含有凹陷的鳍状结构的上表面的晶种区上。在一些实施例中，外延制程可为气相外延、超高真空化学气相沉积、分子束外延、及/或其他合适制程。如图10所示，源极/漏极结构1002标示如1002-1、1002-2、1002-3、1002-4、及1002-5可形成于凹陷的鳍状结构212上。可外延成长并适当地掺杂源极/漏极结构1002，以提供相关的导电型态(如n型或p型)。在多种实施例中，成长形成源极/漏极结构1002的半导体材料可包含锗、硅、砷化镓、砷化铝镓、硅锗、磷砷化镓、磷化硅、碳化硅、及/或其他合适材料。源极/漏极结构1002的形成方法可为一或多道外延制程。在一些实施例中，可在外延制程时原位掺杂源极/漏极结构1002。举例来说，一些实施例中外延成长的硅锗源极/漏极结构可掺杂硼。在一些例子中，外延成长的硅源极/漏极结构可掺杂碳以形成碳化硅的源极/漏极结构、掺杂磷以形成磷化硅的源极/漏极结构、或掺杂碳与磷以形成碳磷化硅的源极/漏极结构。在一些实施例中，不原位掺杂源极/漏极结构1002，而改为进行布植制程以掺杂源极/漏极结构1002。在一些实施例中，可由分开的制程顺序形成源极/漏极结构1002，以各自用于n型及p型的源极/漏极结构。
在一实施例中，源极/漏极结构1002-2及1002-3为第一型态的装置(如p型场效晶体管)所用的源极/漏极结构。在其他实施例中，源极/漏极结构1002-1、1002-4、及1002-5为第二型态的装置(如n型场效晶体管)所用的源极/漏极结构。在其他实施例中，其他设置的装置型态亦属可能。由于特定的源极/漏极结构1002与其他的源极/漏极结构1002不同，可采用遮罩层分开形成源极/漏极结构1002。
源极/漏极结构1002-2与宽度为空间S1的隔离结构交界的距离为距离d1，而与宽度为空间S2的隔离结构交界的距离为距离d2。距离d2小于距离d1。距离d2与距离d1实质上类似，如搭配沟槽902说明的上述内容。源极/漏极结构1002-3与宽度为空间S1的隔离结构交界的距离为距离d1，而与宽度为空间S2的隔离结构交界的距离为距离d3。距离d3小于距离d2。在一些实施例中，距离d3可与距离d2实质上类似。距离d3与距离d1实质上类似，如搭配沟槽902说明的上述内容。
图10亦显示半导体的装置200的剖视图，亦说明相对于鳍状单元的这些源极/漏极结构1002，而源极/漏极结构1002形成于鳍状单元上。举例来说，源极/漏极结构1002-2偏离鳍状结构212-2。在另一例中，源极/漏极结构1002-3偏离鳍状结构212-3。具体而言，源极/漏极结构1002-2及1002-3的中心线(一些实施例为近似对称轴)，偏离源极/漏极结构形成其上的个别鳍状结构212的中心线。在一实施例中，中心线分别偏离距离d1-d2与距离d1-d3。在一实施例中，源极/漏极结构1002-2在第一方向中偏离鳍状结构212-2，比如在X方向中向左偏离。在一实施例中，源极/漏极结构1002-3在第二方向(平行于第一方向并与第一方向相反)中偏离鳍状结构212-3，比如在X方向中向右偏离。如图10所示，这些方向垂直于基板202的上表面。与此相较，源极/漏极结构1002-1、1002-4、及1002-5的中心线，实质上对准源极/漏极结构各自形成其上的鳍状结构212的中心线。值得注意的是，源极/漏极结构的偏离特性将搭配图13说明如下。
方法100的步骤122移除鳍状结构的通道区中的虚置栅极，并释放堆叠的通道层。虚置栅极的移除方法及/或通道层的释放方法可包含一或多个蚀刻步骤。在一些实施例中，选择性湿蚀刻包括氢氧化铵、过氧化氢、与水的混合物的蚀刻。在一些实施例中，牺牲层206与覆层402的组成为硅锗，而选择性移除包括硅锗的氧化制程与之后硅锗的氧化物的移除制程。举例来说，可由臭氧提供氧化，接着以蚀刻剂如氢氧化铵移除硅锗的氧化物。以图11为例，显示穿过鳍状结构212的通道区的剖视图(在z方向偏离图10中穿过源极/漏极区的剖视图)。虚线表示自通道区移除的虚置栅极702、移除的覆层402、与移除的牺牲层206，其可形成沟槽1102如沟槽1102-1、1102-2、1102-3、1102-4、及1102-5。在一些实施例中，牺牲层206与覆层402为类似组成，且可由单一的选择性蚀刻制程移除并保留通道层208。
一些实施例在形成下述的金属栅极之前，可形成内侧间隔物。一些实施例在回蚀刻鳍状结构212的源极/漏极区之后与外延成长源极/漏极结构1002之前，可形成内侧间隔物。
方法100的步骤124接着形成金属栅极结构于通道区上。以图12为例，金属栅极结构1200如金属栅极结构1200-1、1200-2、1200-3、1200-4、及1200-5可形成于鳍状结构212的通道区上。
在一些实施例中，金属栅极结构包括栅极介电层与栅极位于栅极介电层上。在一些实施例中，栅极介电层可包含界面层与高介电常数的介电层。此处所述的高介电常数的栅极介电层包含的介电材料，其介电常数大于热氧化硅的的介电常数(约3.9)。界面层可包含介电材料如氧化硅、硅酸铪、或氮氧化硅。界面层的沉积方法可采用化学氧化、原子层沉积、化学气相沉积、及/或其他合适方法。高介电常数的介电层可包含氧化铪。高介电常数的介电层可改为包含其他高介电常数的介电层，比如氧化铪、氧化钛、氧化铪锆、氧化钽、氧化铪硅、二氧化锆、氧化锆硅、氧化镧、氧化铝、氧化锆、氧化钇、钛酸锶、钛酸钡、氧化钡锆、氧化铪镧、氧化镧硅、氧化铝硅、氧化铪钽、氧化铪钛、钛酸钡锶、氮化硅、氮氧化硅、上述的组合、或其他合适材料。高介电常数的介电层的形成方法可为原子层沉积、物理气相沉积、化学气相沉积、氧化、及/或其他合适方法。
金属栅极结构1200的栅极可包含多层结构，比如具有选定功函数以增进装置效能的金属层(功函数金属层)、衬垫层、湿润层、粘着层、金属合金、或金属硅化物的多种组合。举例来说，栅极可为氮化钛、钛铝、氮化钛铝、氮化钽、钽铝、氮化钽铝、碳化钽铝、碳氮化钽、铝、钨、镍、钛、钌、钴、铂、碳化钽、氮化钽硅、铜、其他耐火金属、其他合适的金属材料、或上述的组合。在多种实施例中，栅极结构的栅极的形成方法可为原子层沉积、物理气相沉积、化学气相沉积、电子束蒸镀、或其他合适制程。在多种实施例中，可进行平坦化制程如化学机械研磨制程，以移除多余材料而提供栅极结构的实质上平坦上表面。这些金属结构(如金属栅极结构1200-1及1200-2)可耦接在一起。金属栅极结构1200-3及1200-4亦可耦接在一起。盖层228可作为金属栅极结构1200的线路部分之间的分隔结构。
在一些实施例中，与具有减少的空间S2的隔离结构203相邻的栅极结构具有金属栅极结构1200的一部分(比如与具有长度如空间S2的隔离结构相邻或此隔离结构之上)，其比通道的其他侧上(比如具有长度如空间S1的隔离结构上)的金属栅极结构1200薄。这可比较距离l1以说明，而距离l1大于金属栅极结构1200-2中的距离l2(其亦可用于金属栅极结构1200-3)。然而金属栅极结构1200-1、1200-4、及1200-5亦可实质上对称。
方法100的步骤126接着进行后续制程。举例来说，这些额外制程可包含沉积额外的接点蚀刻停止层、沉积额外的层间介电层、以及形成上方的导电结构如接点通孔与金属线路。在一些实施例中，以图12的介电层1202表示中间接点蚀刻停止层与层间介电层。在制程的例子中，先沉积中间接点蚀刻停止层于装置200上。接点蚀刻停止层可包含氮化硅、氧化硅、氮氧化硅、及/或本技术领域已知的其他材料。接点蚀刻停止层的沉积方法可采用原子层沉积、等离子体辅助化学气相沉积制程、及/或其他合适的沉积或氧化制程。可沉积层间介电层于接点蚀刻停止层上。在一些实施例中，层间介电层的材料可包含四乙氧基硅烷的氧化物、未掺杂的硅酸盐玻璃、或掺杂氧化硅(如硼磷硅酸盐玻璃、氟硅酸盐玻璃、磷硅酸盐玻璃、或硼硅酸盐玻璃)、及/或其他合适的介电材料。后续制程可提供接点结构以穿过介电层1202，使接点结构延伸至金属栅极结构1200及/或源极/漏极结构1002。
较小的空间S2有利于装置或其部分中的特定晶体管(与其主动区)具有较大封装密度。在具有多个n型晶体管与多个p型晶体管的标准单元中，减少相邻的n型晶体管或相邻的p型晶体管之间的空间，可减少单元的X方向尺寸以用于单元阵列的较大封装密度，而单元阵列通常提供装置如静态随机存取存储器。在减少空间S2时，提供分隔结构于相邻的结构(如源极/漏极结构)之间的挑战增加。解决此挑战的方法可为此处所述的覆层修整制程。
图13显示半导体的装置200的上视图，亦显示减少晶体管空间的空间S2以减少X方向中的空间。在一实施例中，装置200为静态随机存取存储器单元的一部分，而图示的晶体管可包含功能如下拉晶体管、上拉晶体管、与穿闸晶体管如静态随机存取存储器单元的一般晶体管。在一实施例中，上述的源极/漏极结构1002-2及1002-3的上述偏离特性，如鳍状结构212的主动区轮廓与上视图所示。源极/漏极结构1002-2及1002-3各自偏离源极/漏极结构形成其上的鳍状结构212。具体而言，源极/漏极结构1002-2及1002-3的中心线(在一些实施例中为近似对称轴)，偏离源极/漏极结构形成其上的个别鳍状结构212的中心线。在一实施例中，中心线偏离的距离为t1-t2。在一实施例中，源极/漏极结构1002-2在第一方向中偏离鳍状结构212-2，比如在上视图中的X方向中向左偏离。在一实施例中，源极/漏极结构1002-3在第二方向中偏离鳍状结构212-3，第二方向平行于第一方向且与第一方向相反，比如在上视图中的X方向中向右偏离。值得注意的是，上视图中的此方向平行于基板202的上表面。与此相较，源极/漏极结构1002-1、1002-4、及1002-5的中心线，可实质上对准源极/漏极结构各自形成其上的鳍状结构212的中心线。源极/漏极结构1002-2及1002-3可分别增加个别鳍状结构之间的空间S2上的结构之间的开口。增加的开口可容纳多种绝缘材料，如上所述。
本发明一例示性的实施例关于半导体装置，其包括：第一隔离区与第二隔离区，位于基板上。第一鳍状结构，延伸于第一隔离区与第二隔离区之间。第一源极/漏极结构，形成于第一鳍状结构的凹陷部分上。第一源极/漏极结构与第一隔离区的上表面交界第一距离，并与第二隔离区的上表面交界第二距离。第一距离与第二距离不同。
在其他实施例中，半导体装置还包括：第二源极/漏极结构形成于第二鳍状结构的凹陷部分上。第二源极/漏极结构与第一隔离区的上表面在第二鳍状结构的第一侧上交界第三距离，并与第三隔离区的上表面在第二鳍状结构的第二侧上交界第二距离。第二侧与第一侧相对，且第二距离与第三距离不同。在一些实施方式中，第三距离实质上等于第一距离。在一实施例中，第一隔离区与第二隔离区各自为浅沟槽隔离结构。在一实施例中，第二距离介于1/4至3/4之间的第一距离。
在一实施例中，半导体装置还包括第二鳍状结构。第一隔离区位于第二鳍状结构与第一鳍状结构之间。装置可还包括第三鳍状结构。第二隔离区位于第一鳍状结构与第三鳍状结构之间。第一隔离区延伸第一长度于第一鳍状结构与第二鳍状结构之间，且第二隔离区延伸第二长度于第一鳍状结构与第三鳍状结构之间。在一些实施方式中，第二长度与第一长度不同。在一实施例中，第二源极/漏极结构形成于第二鳍状结构上，且第二源极/漏极结构与第一隔离区交界一大致第一距离。在一些实施例中，第一源极/漏极结构的中心线偏离第一鳍状结构的中心线。
此处所述的另一半导体装置，包括：基板，具有第一鳍状结构与第二鳍状结构。第一隔离结构自第一鳍状结构的第一侧壁延伸至第二鳍状结构的第二侧壁。第二隔离结构，与第一鳍状结构的第三侧壁相邻。第三侧壁与第一侧壁相对；以及第三隔离结构，与第二鳍状结构的第四侧壁相邻。第四侧壁与第二侧壁相对。在半导体装置中，第一源极/漏极结构，位于第一鳍状结构上；以及第二源极/漏极结构，位于第二鳍状结构上。第一源极/漏极结构在第一方向中偏离第一鳍状结构，且第二源极/漏极结构在第二方向中偏离第二鳍状结构。第一方向平行于第二方向并与第二方向相反。
在其他实施例中，第一源极/漏极结构与第二隔离结构交界第一长度，且与第一隔离结构交界第二长度。第二长度小于第一长度。在一实施例中，第二源极/漏极结构与第一隔离结构交界第三长度，且与第三隔离结构交界第四长度。第三长度小于第四长度。第四长度大致等于第一长度，而第二长度大致等于第三长度。
在其他实施例中，第一方向中的偏离包括第一源极/漏极结构的中心线自第一鳍状结构的中心线朝第一方向偏离。中心线的延伸方向垂直于基板的上表面。在一实施例中，第一方向中的偏离包括第一源极/漏极结构的中心线自第一鳍状结构的中心线朝第一方向偏离。在此实施例中，中心线的延伸方向平行于基板的上表面。
此处所述的半导体装置的形成方法，包括提供第一鳍状结构于基板上。形成第一厚度的覆层于第一鳍状结构的侧壁上。形成遮罩单元于基板上，包含形成遮罩单元于第一鳍状结构上的覆层的第一部分上，并提供开口于第一鳍状结构上的覆层的第二部分上的遮罩单元中。方法还包括蚀刻覆层的第二部分，以减少第一鳍状结构上的覆层的厚度至第二厚度。形成隔离结构以邻接第二厚度的覆层。形成隔离结构之后，移除覆层并使第一鳍状结构凹陷；以及成长第一源极/漏极结构于凹陷的第一鳍状结构上。
在一实施例中，形成覆层的步骤包括沉积硅锗。在一些实施方式中，形成隔离结构的步骤包括：沉积接点蚀刻停止层；沉积层间介电层；以及沉积高介电常数的介电层于接点蚀刻停止层于层间介电层上。在一实施例中，方法还包括在蚀刻覆层的第二部分之后，形成虚置栅极于第一鳍状结构与覆层上。在一实施例中，成长第一源极/漏极结构的步骤包括成长半导体材料，半导体材料与和第一鳍状结构相邻的第一浅沟槽隔离结构具有第一界面，且半导体材料与和第一鳍状结构的相反侧相邻的第二浅沟槽隔离结构具有第二界面。第一界面比第二界面长。
上述实施例的特征有利于本技术领域中具有通常知识者理解本发明。本技术领域中具有通常知识者应理解可采用本发明作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中具有通常知识者亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换、或更动。

Claims (1)

1.一种半导体装置，包括：
一第一隔离区与一第二隔离区，位于一基板上；
一第一鳍状结构，延伸于该第一隔离区与该第二隔离区之间；
一第一源极/漏极结构，形成于该第一鳍状结构的一凹陷部分上，其中该第一源极/漏极结构与该第一隔离区的上表面交界一第一距离，并与该第二隔离区的上表面交界一第二距离，其中该第一距离与该第二距离不同。
CN202110791228.7A 2020-10-14 2021-07-13 半导体装置 Pending CN114078841A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/949,103 2020-10-14
US16/949,103 US11600625B2 (en) 2020-10-14 2020-10-14 Semiconductor device having an offset source/drain feature and method of fabricating thereof

Publications (1)

Publication Number Publication Date
CN114078841A true CN114078841A (zh) 2022-02-22

Family

ID=80283156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110791228.7A Pending CN114078841A (zh) 2020-10-14 2021-07-13 半导体装置

Country Status (3)

Country Link
US (2) US11600625B2 (zh)
CN (1) CN114078841A (zh)
TW (1) TW202230740A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11908910B2 (en) * 2020-10-27 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having embedded conductive line and method of fabricating thereof
US20240145468A1 (en) * 2022-10-27 2024-05-02 Applied Materials, Inc. Substrate isolated strained gate-all-around field effect transistor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059269B2 (en) * 2013-01-10 2015-06-16 International Business Machines Corporation Silicon-on-insulator heat sink
KR102068980B1 (ko) * 2013-08-01 2020-01-22 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US10199502B2 (en) 2014-08-15 2019-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Structure of S/D contact and method of making same
KR102293185B1 (ko) * 2015-04-21 2021-08-24 삼성전자주식회사 콘택 플러그들을 갖는 반도체 소자 및 그 형성 방법
US9818872B2 (en) 2015-06-30 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US9899387B2 (en) 2015-11-16 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US9754840B2 (en) 2015-11-16 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Horizontal gate-all-around device having wrapped-around source and drain
US10032627B2 (en) 2015-11-16 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming stacked nanowire transistors
US9887269B2 (en) 2015-11-30 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US9899269B2 (en) 2015-12-30 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd Multi-gate device and method of fabrication thereof
US9899398B1 (en) 2016-07-26 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Non-volatile memory device having nanocrystal floating gate and method of fabricating same
US10535652B2 (en) * 2016-10-27 2020-01-14 International Business Machines Corporation Fabrication of vertical fin field effect transistors having top air spacers and a self-aligned top junction
US10290546B2 (en) 2016-11-29 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Threshold voltage adjustment for a gate-all-around semiconductor structure
US10475902B2 (en) 2017-05-26 2019-11-12 Taiwan Semiconductor Manufacturing Co. Ltd. Spacers for nanowire-based integrated circuit device and method of fabricating same
KR102550651B1 (ko) * 2018-06-22 2023-07-05 삼성전자주식회사 반도체 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
US11600625B2 (en) 2023-03-07
TW202230740A (zh) 2022-08-01
US20220115387A1 (en) 2022-04-14
US20220367483A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
US11688631B2 (en) Semiconductor structure with air gap and method sealing the air gap
US11721544B2 (en) Cut metal gate process for reducing transistor spacing
CN108962994B (zh) 用于形成不同晶体管的源极/漏极区的注入
US11848327B2 (en) Integrated circuit device including a power supply line and method of forming the same
US11476159B2 (en) Shared contact structure and methods for forming the same
KR20180121321A (ko) 비대칭 컨택을 구비한 finfet 디바이스를 위한 구조 및 방법
CN112563266A (zh) 半导体装置
CN110729350A (zh) 多栅极半导体装置的制作方法
US20220367482A1 (en) Source/Drain Feature Separation Structure
US11908910B2 (en) Semiconductor device having embedded conductive line and method of fabricating thereof
US20220367483A1 (en) Semiconductor device having an offset source/drain feature and method of fabricating thereof
CN112510090A (zh) 集成电路器件及其形成方法
TW202242971A (zh) 積體電路結構之製造方法
CN113270367A (zh) 半导体装置的制作方法
CN221727116U (zh) 半导体结构
KR102425698B1 (ko) 반도체 디바이스 및 방법
US20230137766A1 (en) Semiconductor Structures Having A Continuous Active Region
US20240147685A1 (en) Semiconductor device structure and methods of forming the same
TW202431546A (zh) 製造半導體結構的方法及半導體結構
CN118841371A (zh) 半导体装置与其制造方法
TW202306034A (zh) 半導體裝置的製作方法
TW202310414A (zh) 半導體結構
CN113130623A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20220222