CN114078815A - 半导体结构及半导体结构的制造方法 - Google Patents

半导体结构及半导体结构的制造方法 Download PDF

Info

Publication number
CN114078815A
CN114078815A CN202010811914.1A CN202010811914A CN114078815A CN 114078815 A CN114078815 A CN 114078815A CN 202010811914 A CN202010811914 A CN 202010811914A CN 114078815 A CN114078815 A CN 114078815A
Authority
CN
China
Prior art keywords
diffusion barrier
hole
substrate
layer
barrier material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010811914.1A
Other languages
English (en)
Inventor
汪雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010811914.1A priority Critical patent/CN114078815A/zh
Priority to PCT/CN2021/094441 priority patent/WO2022033100A1/zh
Priority to US17/409,876 priority patent/US20220051974A1/en
Publication of CN114078815A publication Critical patent/CN114078815A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体技术领域，提出了一种半导体结构及半导体结构的制造方法。半导体结构包括半导体基体、扩散阻挡层以及导电栓塞，半导体基体上设置有栓塞接触孔，栓塞接触孔底部的侧壁上设置有凹槽；扩散阻挡层设置在栓塞接触孔的孔壁上，且填充凹槽；导电栓塞设置在扩散阻挡层内。通过在半导体基体内镶嵌扩散阻挡层，从而增加了扩散阻挡层与半导体基体的接触面积，以此改善漏电流，提升半导体结构的稳定性。

Description

半导体结构及半导体结构的制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及半导体结构的制造方法。
背景技术
随着半导体的集成度越来越高，电路尺寸逐渐变小，导电栓塞接触结构达到的深度增加且电流密度增大，导电栓塞接触结构在经受高密度电流之后容易产生严重的漏电流问题，影响器件性能。
发明内容
本发明提供一种半导体结构及半导体结构的制造方法，以改善半导体结构的性能。
根据本发明的第一个方面，提供了一种半导体结构，包括：
半导体基体，半导体基体上设置有栓塞接触孔，栓塞接触孔底部的侧壁上设置有凹槽；
扩散阻挡层，扩散阻挡层设置在栓塞接触孔的孔壁上，且填充凹槽；
导电栓塞，导电栓塞设置在扩散阻挡层内。
在本发明的一个实施例中，半导体基体包括：
衬底；
介质层，介质层设置在衬底上，介质层具有第一通孔；
保护层，保护层设置在介质层上方，保护层具有第二通孔，第一通孔和第二通孔相连通，第二通孔朝向衬底的垂直投影位于第一通孔朝向衬底的垂直投影内；
其中，衬底与保护层之间形成凹槽。
在本发明的一个实施例中，凹槽在第一方向上的深度为5nm～20nm，第一方向垂直第一通孔的延伸方向。
在本发明的一个实施例中，介质层在第二方向上的厚度为20nm～200nm，保护层在第二方向上的厚度为50nm～500nm，第二方向垂直衬底。
在本发明的一个实施例中，半导体基体与导电栓塞之间均设置扩散阻挡层。
在本发明的一个实施例中，扩散阻挡层包括第一主体部和第一凸起部，第一凸起部设置在栓塞接触孔的孔壁上，且填充凹槽，第一主体部设置在半导体基体上，且位于栓塞接触孔的外侧；
导电栓塞包括第二主体部和第二凸起部，第二凸起部设置在第一主体部和第一凸起部内，第二主体部设置在第一主体部上。
在本发明的一个实施例中，第一主体部在第二方向上的厚度为10nm～50nm，第二主体部在第二方向上的厚度为100nm～800nm，第二方向垂直衬底。
在本发明的一个实施例中，扩散阻挡层包括第一扩散阻挡材料和第二扩散阻挡材料，第一扩散阻挡材料填充于凹槽内，第二扩散阻挡材料覆盖第一扩散阻挡材料的内壁和保护层的内壁。
根据本发明的第二个方面，提供了一种半导体结构的制造方法，包括：
形成具有栓塞接触孔的半导体基体，在栓塞接触孔底部的侧壁上设置有填充了第一扩散阻挡材料的凹槽；
在半导体基体上形成第二扩散阻挡材料，第二扩散阻挡材料覆盖第一扩散阻挡材料的内壁和覆盖栓塞接触孔的孔壁，第一扩散阻挡材料和第二扩散阻挡材料形成扩散阻挡层；
在扩散阻挡层内填充形成导电栓塞。
在本发明的一个实施例中，形成具有栓塞接触孔的半导体基体，包括：
提供衬底；
在衬底上形成具有第一通孔的介质层；
使第一扩散阻挡材料填满第一通孔，并覆盖介质层；
去除介质层上的第一扩散阻挡材料，以露出介质层，且保留的第一扩散阻挡材料的上表面与介质层的上表面齐平；
部分蚀刻第一通孔内的第一扩散阻挡材料，以在第一扩散阻挡材料内形成开口，并露出衬底；
在介质层上形成具有第二通孔的保护层，第二通孔与开口相连通，且第二通孔的孔口与开口的孔口相重合。
在本发明的一个实施例中，形成保护层，包括：
使保护材料填满开口，并覆盖介质层和第一扩散阻挡材料；
蚀刻保护材料，以在保护材料上形成具有第二通孔的保护层，并蚀刻出开口。
在本发明的一个实施例中，在形成保护层后，半导体结构的制造方法还包括：
使第二扩散阻挡材料覆盖开口的孔壁、第二通孔的孔壁以及保护层。
根据本发明的第三个方面，提供了一种半导体结构的制造方法，包括：
形成具有栓塞接触孔的半导体基体，在栓塞接触孔底部的侧壁上设置有凹槽；
在半导体基体上形成扩散阻挡层，扩散阻挡层设置在栓塞接触孔的孔壁上，且填充凹槽；
在扩散阻挡层内填充形成导电栓塞。
在本发明的一个实施例中，形成半导体基体，包括：
提供衬底；
在衬底上形成具有第一通孔的介质层；
在介质层上形成具有第二通孔的保护层，第一通孔和第二通孔相连通，第二通孔朝向衬底的垂直投影位于第一通孔朝向衬底的垂直投影内；
其中，衬底与保护层之间形成凹槽。
本发明的半导体结构通过在半导体基体内镶嵌扩散阻挡层，从而增加了扩散阻挡层与半导体基体的接触面积，以此改善漏电流，提升半导体结构的稳定性。
附图说明
通过结合附图考虑以下对本发明的优选实施方式的详细说明，本发明的各种目标，特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1是根据一示例性实施方式示出的一种半导体结构的结构示意图；
图2是根据一示例性实施方式示出的一种半导体结构的制造方法的流程示意图；
图3是根据一示例性实施方式示出的一种半导体结构的制造方法在衬底上形成介质材料的结构示意图；
图4是根据一示例性实施方式示出的一种半导体结构的制造方法在衬底上形成介质层的结构示意图；
图5是根据一示例性实施方式示出的一种半导体结构的制造方法形成第一扩散阻挡材料的结构示意图；
图6是根据一示例性实施方式示出的一种半导体结构的制造方法去除部分第一扩散阻挡材料的结构示意图；
图7是根据一示例性实施方式示出的一种半导体结构的制造方法形成开口的结构示意图；
图8是根据一示例性实施方式示出的一种半导体结构的制造方法形成保护材料的结构示意图；
图9是根据一示例性实施方式示出的一种半导体结构的制造方法形成保护层的结构示意图；
图10是根据一示例性实施方式示出的一种半导体结构的制造方法形成扩散阻挡层的结构示意图；
图11是根据另一示例性实施方式示出的一种半导体结构的制造方法的流程示意图。
附图标记说明如下：
10、半导体基体；11、衬底；12、介质层；121、第一通孔；13、保护层；131、第二通孔；14、栓塞接触孔；15、凹槽；20、扩散阻挡层；21、第一主体部；22、第一凸起部；30、导电栓塞；31、第二主体部；32、第二凸起部；40、第一扩散阻挡材料；41、开口；42、介质材料；43、保护材料；44、第二扩散阻挡材料。
具体实施方式
体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。
在对本发明的不同示例性实施方式的下面描述中，参照附图进行，附图形成本发明的一部分，并且其中以示例方式显示了可实现本发明的多个方面的不同示例性结构，系统和步骤。应理解的是，可以使用部件，结构，示例性装置，系统和步骤的其他特定方案，并且可在不偏离本发明范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”，“之间”，“之内”等来描述本发明的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本发明的范围内。
本发明的一个实施例提供了一种半导体结构，请参考图1，半导体结构包括：半导体基体10，半导体基体10上设置有栓塞接触孔14，栓塞接触孔14底部的侧壁上设置有凹槽15，扩散阻挡层20设置在栓塞接触孔14的孔壁上，且填充凹槽15；导电栓塞30，导电栓塞30设置在扩散阻挡层20内。
本发明一个实施例的半导体结构通过在半导体基体10内镶嵌扩散阻挡层20，从而增加了扩散阻挡层20与半导体基体10的接触面积，以此改善漏电流，提升半导体结构的稳定性。
具体的，半导体基体10上设置有栓塞接触孔14，可以理解为半导体基体10具有容纳槽孔，栓塞接触孔14具有一个开口，而凹槽15沿栓塞接触孔14的周向方向环绕栓塞接触孔14的孔壁设置，即在栓塞接触孔14的孔壁形成了一个环形凹槽，相对于栓塞接触孔14为内嵌凹槽。
扩散阻挡层20设置在栓塞接触孔14的孔壁上，即与凹槽15的开口相对的外侧也设置有扩散阻挡层20，而不是单纯的仅凹槽15内设置有扩散阻挡层20，即导电栓塞30的底端侧壁与半导体基体10之间的扩散阻挡层20相对较厚。
在一个实施例中，导电栓塞30可以是金属材料，例如，Cu、Al、W或其合金。
在一个实施例中，扩散阻挡层20可以包括Ta、Ti、Ru、TaN、TiN、RuTa、RuTaN、W或Ir等。扩散阻挡层20可以是防止导电材料扩散通过的任何其它材料。
在一个实施例中，半导体基体10包括：衬底11；介质层12，介质层12设置在衬底11上，介质层12具有第一通孔121；保护层13，保护层13设置在介质层12上方，保护层13具有第二通孔131，第一通孔121和第二通孔131相连通，第二通孔131朝向衬底11的垂直投影位于第一通孔121朝向衬底11的垂直投影内；其中，衬底11与保护层13之间形成凹槽15。
具体的，结合图4和图9进行说明，衬底11上设置有介质层12，介质层12的中部开设有第一通孔121，即露出衬底11的上表面，而介质层12的上方设置有保护层13，保护层13的中部开设有第二通孔131，即可以露出第一通孔121的部分孔段，由于第二通孔131的孔径小于第一通孔121的孔径，故保护层13会覆盖一部分的第一通孔121，而此覆盖部分正是夹设于衬底11与保护层13之间的空间，即形成了凹槽15(结合图9，凹槽15内填充有第一扩散阻挡材料40)。
在一个实施例中，衬底11可以包括半导体衬底。半导体衬底可以由含硅材料形成。半导体衬底可以由任何合适的材料形成，例如，包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗以及碳掺杂硅中的至少一种。
在一个实施例中，介质层12可以包括SiN、SiCN等材料。
在一个实施例中，保护层13可以包括SiO2、SiOC等材料。
在一个实施例中，凹槽15在第一方向上的深度为5nm～20nm，第一方向垂直第一通孔121的延伸方向。在覆盖于栓塞接触孔14孔壁上的扩散阻挡层20的厚度基础上，增加5nm～20nm厚度的扩散阻挡层20，以此提高导电栓塞30底部侧壁扩散阻挡层20的厚度，从而避免形成导电栓塞30的金属材料的扩散。
需要说明的是，第一通孔121的延伸方向即为垂直于衬底11的方向，故，第一方向可以理解为平行衬底11。相应地，第二方向垂直衬底11，因此，第一方向垂直于第二方向。垂直于衬底11可以理解为是垂直于衬底11的上表面。
需要注意的是，凹槽15内可均填充有扩散阻挡层20。
在一个实施例中，介质层12在第二方向上的厚度为20nm～200nm。
在一个实施例中，保护层13在第二方向上的厚度为50nm～500nm。
在一个实施例中，如图1所示，半导体基体10与导电栓塞30之间均设置扩散阻挡层20，即半导体基体10与导电栓塞30之间完全通过扩散阻挡层20进行隔离。
在一个实施例中，扩散阻挡层20包括第一主体部21和第一凸起部22，第一凸起部22设置在栓塞接触孔14的孔壁上，且填充凹槽15，第一主体部21设置在半导体基体10上，且位于栓塞接触孔14的外侧；导电栓塞30包括第二主体部31和第二凸起部32，第二凸起部32设置在第一主体部21和第一凸起部22内，第二主体部31设置在第一主体部21上。
具体的，结合图1进行说明，扩散阻挡层20的第一凸起部22设置在半导体基体10的内部，即位于栓塞接触孔14的孔壁上以及凹槽15内，而扩散阻挡层20的第一主体部21覆盖半导体基体10的上表面，相应地，导电栓塞30的第二凸起部32填充在第一主体部21和第一凸起部22形成的容纳空间内，而导电栓塞30的第二主体部31覆盖在扩散阻挡层20的上表面，即半导体基体10与导电栓塞30之间完全通过扩散阻挡层20进行分隔。
在一个实施例中，第一主体部21在第二方向上的厚度为10nm～50nm。
在一个实施例中，第二主体部31在第二方向上的厚度为100nm～800nm。
在一个实施例中，如图1所示，扩散阻挡层20包括第一扩散阻挡材料40和第二扩散阻挡材料44，第一扩散阻挡材料40填充于凹槽15内，第二扩散阻挡材料44覆盖第一扩散阻挡材料40的内壁和保护层13的内壁。
具体的，第一扩散阻挡材料40和第二扩散阻挡材料44可以是一体成型的，即一次成型于凹槽15和栓塞接触孔14内。或者，第一扩散阻挡材料40和第二扩散阻挡材料44是独立成型的，即在将第一扩散阻挡材料40填充于凹槽15后，在经过其他步骤之后，在将第二扩散阻挡材料44成型于栓塞接触孔14内。
结合图1进行说明，扩散阻挡层20包括第一扩散阻挡材料40和第二扩散阻挡材料44，扩散阻挡层20的第一主体部21包括部分的第二扩散阻挡材料44，即覆盖半导体基体10上表面的部分，而扩散阻挡层20的第一凸起部22包括其他的第二扩散阻挡材料44和全部的第一扩散阻挡材料40。
本发明的半导体结构通过将扩散阻挡层20的部分内嵌入半导体基体10中，以此平衡导电栓塞30形成的金属应力以应对高密度的电流冲刷，从而提升半导体结构的稳定性。
本发明的一个实施例还提供了一种半导体结构的制造方法，请参考图2，包括：
S101，形成具有栓塞接触孔14的半导体基体10，在栓塞接触孔14底部的侧壁上设置有填充了第一扩散阻挡材料40的凹槽15；
S103，在半导体基体10上形成第二扩散阻挡材料44，第二扩散阻挡材料44覆盖第一扩散阻挡材料40的内壁和栓塞接触孔14的孔壁，第一扩散阻挡材料40和第二扩散阻挡材料44形成扩散阻挡层20；
S105，在扩散阻挡层20内填充形成导电栓塞30。
本发明一个实施例的半导体结构的制造方法通过在半导体基体10的凹槽15内填充扩散阻挡层20，即形成了内嵌式扩散阻挡层20，从而可以增加扩散阻挡层20与半导体基体10的接触面积，以此改善漏电流，提升半导体结构的稳定性。
需要说明的是，凹槽15内填充第一扩散阻挡材料40，而栓塞接触孔14内填充第二扩散阻挡材料44，即第一扩散阻挡材料40和第二扩散阻挡材料44形成了扩散阻挡层20。
在一个实施例中，形成具有栓塞接触孔14的半导体基体10，包括：提供衬底11；在衬底11上形成具有第一通孔121的介质层12；使第一扩散阻挡材料40填满第一通孔121，并覆盖介质层12；去除介质层12上的第一扩散阻挡材料40，以露出介质层12，且保留的第一扩散阻挡材料40的上表面与介质层12的上表面齐平；部分蚀刻第一通孔121内的第一扩散阻挡材料40，以在第一扩散阻挡材料40内形成开口41，并露出衬底11；在介质层12上形成具有第二通孔131的保护层13，第二通孔131与开口41相连通，且第二通孔131的孔口与开口41的孔口相重合。
在一个实施例中，形成半导体基体10，包括：提供衬底11；在衬底11上形成具有第一通孔121的介质层12；在介质层12上形成具有第二通孔131的保护层13，第一通孔121和第二通孔131相连通；其中，衬底11与保护层13之间形成凹槽15。
半导体基体10可包括衬底11、介质层12以及保护层13，且介质层12以及保护层13依次形成于衬底11上，即在衬底11上形成介质层12后，在于介质层12上形成保护层13。
需要说明的是，衬底11可以选择含硅材料的半导体衬底。半导体衬底可以由任何合适的材料形成，例如，包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗以及碳掺杂硅中的至少一种。
在一个实施例中，如图3所示，使介质材料42覆盖衬底11后，蚀刻介质材料42，从而在介质材料42上蚀刻出第一通孔121，并露出衬底11的上表面，如图4所示，此时在衬底11上形成具有第一通孔121的介质层12。
具体的，介质材料42可以包括SiN、SiCN等材料。介质材料42可以采用物理气相沉积(Physical Vapor Deposition，PVD)工艺、化学气相沉积(Chemical Vapor Deposition，CVD)工艺或原子层沉积(Atomic Layer Deposition，ALD)工艺形成于衬底11上。然后可以采用干法蚀刻或者湿法蚀刻介质材料42，以此形成第一通孔121。其中，介质层12的厚度为20nm～200nm。
在一个实施例中，在形成保护层13之前，使第一扩散阻挡材料40填满第一通孔121，并覆盖介质层12。在形成第一通孔121后先采用第一扩散阻挡材料40进行填充，然后去除大部分的第一扩散阻挡材料40，但保留少量的第一扩散阻挡材料40填充第一通孔121，即填充于凹槽15内，以此形成扩散阻挡层20内嵌于半导体基体10内的部分。
具体的，第一扩散阻挡材料40可以包括Ta、Ti、Ru、TaN、TiN、RuTa、RuTaN、W或Ir等。第一扩散阻挡材料40可以是防止导电材料扩散通过的任何其它材料。
在图4的基础上，第一扩散阻挡材料40可以采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺形成于介质层12上，第一扩散阻挡材料40填满第一通孔121，并覆盖介质层12，如图5所示。
采用干法蚀刻或者化学机械研磨(Chemical Mechanical Polishing，CMP)去除覆盖在介质层12上的第一扩散阻挡材料40，以此露出介质层12，且介质层12与位于第一通孔121内的第一扩散阻挡材料40平齐，如图6所示。
然后采用干法蚀刻第一通孔121内的第一扩散阻挡材料40，在第一扩散阻挡材料40内形成开口41，并露出衬底11，如图7所示。其中，最终剩余的第一扩散阻挡材料40的厚度为5nm～20nm，即凹槽15在第一方向上的深度为5nm～20nm。
在一个实施例中，形成保护层13，包括：使保护材料43填满开口41，并覆盖介质层12和第一扩散阻挡材料40；蚀刻保护材料43，以在保护材料43上形成具有第二通孔131的保护层13，并蚀刻出开口41。
具体的，保护材料43可以包括SiO2、SiOC等材料。
在图7的基础上，保护材料43可以采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺形成于介质层12以及第一扩散阻挡材料40上，且保护材料43填满开口41，如图8所示。
采用干法蚀刻保护材料43，且蚀刻方向为开口41所在方向，从而将开口41所在方向的保护材料43完全除去，即露出完整的开口41，此时，形成具有第二通孔131的保护层13，第二通孔131与开口41的孔径相等，即第二通孔131与开口41的横截面积相等，如图9所示。其中，位于介质层12以及第一扩散阻挡材料40上的保护材料43的厚度为50nm～500nm，即保护层13的厚度为50nm～500nm。
具体的，介质层12在第二方向上的厚度与保护层13在第二方向上的厚度的比例可以为5％～30％，比如8％，10％，15％，20％等。相应的，在最终形成的半导体结构中，凹槽15在第二方向上的高度与栓塞接触孔在第二方向上的高度的比例可以为5％～30％。
在一个实施例中，在形成保护层13后，半导体结构的制造方法还包括：使第二扩散阻挡材料44覆盖开口41的孔壁、第二通孔131的孔壁以及保护层13，第一扩散阻挡材料40和第二扩散阻挡材料44形成扩散阻挡层20。
具体的，第二扩散阻挡材料44可以包括Ta、Ti、Ru、TaN、TiN、RuTa、RuTaN、W或Ir等。第二扩散阻挡材料44可以是防止导电材料扩散通过的任何其它材料。其中，第一扩散阻挡材料40和第二扩散阻挡材料44可以选择相同的材料，当然也不排除选择不同的材料。
在图9的基础上，第二扩散阻挡材料44可以采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺形成于开口41的孔壁、第二通孔131的孔壁以及保护层13的上表面，如图10所示。其中，第二扩散阻挡材料44覆盖保护层13的厚度为10nm～50nm，此时位于凹槽15内的第一扩散阻挡材料40和第二扩散阻挡材料44组成了扩散阻挡层20，即扩散阻挡层20由两个步骤制备而成。
最后将Cu、Al、W或其合金可以采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺填充于第二扩散阻挡材料44内，以及覆盖第二扩散阻挡材料44的上表面以形成导电栓塞30，从而完成图1所示的半导体结构的制造。其中，导电栓塞30覆盖第二扩散阻挡材料44的上表面的厚度为100nm～800nm。
在一个实施例中，半导体结构的制造方法用于制造上述的半导体结构。
本发明的半导体结构的制造方法，先后采用第一扩散阻挡材料40和第二扩散阻挡材料44填充半导体基体10，并使得第一扩散阻挡材料40内嵌于半导体基体10内，以此平衡导电栓塞30形成的金属应力以应对高密度的电流冲刷，从而提升半导体结构的稳定性。
本发明的一个实施例还提供了一种半导体结构的制造方法，请参考图11，包括：
S201，形成具有栓塞接触孔14的半导体基体10，在栓塞接触孔14底部的侧壁上设置有凹槽15；
S203，在半导体基体10上形成扩散阻挡层20，扩散阻挡层20设置在栓塞接触孔14的孔壁上，且填充凹槽15；
S205，在扩散阻挡层20内填充形成导电栓塞30。
本发明一个实施例的半导体结构的制造方法通过在半导体基体10的凹槽15内填充扩散阻挡层20，即形成了内嵌式扩散阻挡层20，从而可以增加扩散阻挡层20与半导体基体10的接触面积，以此改善漏电流，提升半导体结构的稳定性。
需要说明的是，本实施例中的扩散阻挡层20一次性填充入凹槽15以及栓塞接触孔14内。
在一个实施例中，形成半导体基体10，包括：提供衬底11；在衬底11上形成具有第一通孔121的介质层12；在介质层12上形成具有第二通孔131的保护层13，第一通孔121和第二通孔131相连通，第二通孔131朝向衬底11的垂直投影位于第一通孔121朝向衬底11的垂直投影内；其中，衬底11与保护层13之间形成凹槽15。
具体的，凹槽15以及栓塞接触孔14是通过两个过程获得，即依次形成了第一通孔121和第二通孔131，并在形成第一通孔121和第二通孔131后，一次性填充扩散阻挡层20。
在一个实施例中，采用侧蚀刻或者调整蚀刻选择比的方式，在半导体基体10内蚀刻出凹槽15以及栓塞接触孔14，然后在凹槽15和栓塞接触孔14内形成扩散阻挡层20。
具体的，在衬底11上依次形成介质层12和保护层13，然后蚀刻保护层13和介质层12，通过侧蚀刻或者调整蚀刻选择比的方式，在介质层12内蚀刻出更宽的通孔，从而在介质层12和保护层13内形成了凹槽15和栓塞接触孔14。
在一个实施例中，半导体结构的制造方法用于制造上述的半导体结构。
本发明的半导体结构的制造方法，扩散阻挡层20一次性填充半导体基体10，并使得扩散阻挡层20内嵌于半导体基体10内，以此平衡导电栓塞30形成的金属应力以应对高密度的电流冲刷，从而提升半导体结构的稳定性。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和示例实施方式仅被视为示例性的，本发明的真正范围和精神由前面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (14)

1.一种半导体结构，其特征在于，包括：
半导体基体(10)，所述半导体基体(10)上设置有栓塞接触孔(14)，所述栓塞接触孔(14)底部的侧壁上设置有凹槽(15)；
扩散阻挡层(20)，所述扩散阻挡层(20)设置在所述栓塞接触孔(14)的孔壁上，且填充所述凹槽(15)；
导电栓塞(30)，所述导电栓塞(30)设置在所述扩散阻挡层(20)内。
2.根据权利要求1所述的半导体结构，其特征在于，所述半导体基体(10)包括：
衬底(11)；
介质层(12)，所述介质层(12)设置在所述衬底(11)上，所述介质层(12)具有第一通孔(121)；
保护层(13)，所述保护层(13)设置在所述介质层(12)上方，所述保护层(13)具有第二通孔(131)，所述第一通孔(121)和所述第二通孔(131)相连通，所述第二通孔(131)朝向所述衬底(11)的垂直投影位于所述第一通孔(121)朝向所述衬底(11)的垂直投影内；
其中，所述衬底(11)与所述保护层(13)之间形成所述凹槽(15)。
3.根据权利要求2所述的半导体结构，其特征在于，所述凹槽(15)在第一方向上的深度为5nm～20nm，所述第一方向垂直所述第一通孔(121)的延伸方向。
4.根据权利要求3所述的半导体结构，其特征在于，所述介质层(12)在第二方向上的厚度为20nm～200nm，所述保护层(13)在所述第二方向上的厚度为50nm～500nm，所述第二方向垂直所述衬底(11)。
5.根据权利要求2所述的半导体结构，其特征在于，所述半导体基体(10)与所述导电栓塞(30)之间均设置所述扩散阻挡层(20)。
6.根据权利要求5所述的半导体结构，其特征在于，所述扩散阻挡层(20)包括第一主体部(21)和第一凸起部(22)，所述第一凸起部(22)设置在所述栓塞接触孔(14)的孔壁上，且填充所述凹槽(15)，所述第一主体部(21)设置在所述半导体基体(10)上，且位于所述栓塞接触孔(14)的外侧；
所述导电栓塞(30)包括第二主体部(31)和第二凸起部(32)，所述第二凸起部(32)设置在所述第一主体部(21)和所述第一凸起部(22)内，所述第二主体部(31)设置在所述第一主体部(21)上。
7.根据权利要求6所述的半导体结构，其特征在于，所述第一主体部(21)在第二方向上的厚度为10nm～50nm，所述第二主体部(31)在所述第二方向上的厚度为100nm～800nm，所述第二方向垂直所述衬底(11)。
8.根据权利要求2所述的半导体结构，其特征在于，所述扩散阻挡层(20)包括第一扩散阻挡材料(40)和第二扩散阻挡材料(44)，所述第一扩散阻挡材料(40)填充于所述凹槽(15)内，所述第二扩散阻挡材料(44)覆盖所述第一扩散阻挡材料(40)的内壁和所述保护层(13)的内壁。
9.一种半导体结构的制造方法，其特征在于，包括：
形成具有栓塞接触孔(14)的半导体基体(10)，在所述栓塞接触孔(14)底部的侧壁上设置有填充了第一扩散阻挡材料(40)的凹槽(15)；
在所述半导体基体(10)上形成第二扩散阻挡材料(44)，所述第二扩散阻挡材料(44)覆盖所述第一扩散阻挡材料(40)的内壁和覆盖所述栓塞接触孔(14)的孔壁，所述第一扩散阻挡材料(40)和所述第二扩散阻挡材料(44)形成扩散阻挡层(20)；
在所述扩散阻挡层(20)内填充形成导电栓塞(30)。
10.根据权利要求9所述的半导体结构的制造方法，其特征在于，形成具有栓塞接触孔(14)的半导体基体(10)，包括：
提供衬底(11)；
在所述衬底(11)上形成具有第一通孔(121)的介质层(12)；
使所述第一扩散阻挡材料(40)填满所述第一通孔(121)，并覆盖所述介质层(12)；
去除所述介质层(12)上的第一扩散阻挡材料(40)，以露出所述介质层(12)，且保留的第一扩散阻挡材料(40)的上表面与所述介质层(12)的上表面齐平；
部分蚀刻所述第一通孔(121)内的所述第一扩散阻挡材料(40)，以在所述第一扩散阻挡材料(40)内形成开口(41)，并露出所述衬底(11)；
在所述介质层(12)上形成具有第二通孔(131)的保护层(13)，所述第二通孔(131)与所述开口(41)相连通，且所述第二通孔(131)的孔口与所述开口(41)的孔口相重合。
11.根据权利要求10所述的半导体结构的制造方法，其特征在于，形成所述保护层(13)，包括：
使保护材料(43)填满所述开口(41)，并覆盖所述介质层(12)和所述第一扩散阻挡材料(40)；
蚀刻所述保护材料(43)，以在所述保护材料(43)上形成具有所述第二通孔(131)的所述保护层(13)，并蚀刻出所述开口(41)。
12.根据权利要求10所述的半导体结构的制造方法，其特征在于，在形成所述保护层(13)后，所述半导体结构的制造方法还包括：
使所述第二扩散阻挡材料(44)覆盖所述开口(41)的孔壁、所述第二通孔(131)的孔壁以及所述保护层(13)。
13.一种半导体结构的制造方法，其特征在于，包括：
形成具有栓塞接触孔(14)的半导体基体(10)，在所述栓塞接触孔(14)底部的侧壁上设置有凹槽(15)；
在所述半导体基体(10)上形成扩散阻挡层(20)，所述扩散阻挡层(20)设置在所述栓塞接触孔(14)的孔壁上，且填充所述凹槽(15)；
在所述扩散阻挡层(20)内填充形成导电栓塞(30)。
14.根据权利要求13所述的半导体结构的制造方法，其特征在于，形成所述半导体基体(10)，包括：
提供衬底(11)；
在所述衬底(11)上形成具有第一通孔(121)的介质层(12)；
在所述介质层(12)上形成具有第二通孔(131)的保护层(13)，所述第一通孔(121)和所述第二通孔(131)相连通，所述第二通孔(131)朝向所述衬底(11)的垂直投影位于所述第一通孔(121)朝向所述衬底(11)的垂直投影内；
其中，所述衬底(11)与所述保护层(13)之间形成所述凹槽(15)。
CN202010811914.1A 2020-08-13 2020-08-13 半导体结构及半导体结构的制造方法 Pending CN114078815A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010811914.1A CN114078815A (zh) 2020-08-13 2020-08-13 半导体结构及半导体结构的制造方法
PCT/CN2021/094441 WO2022033100A1 (zh) 2020-08-13 2021-05-18 半导体结构及半导体结构的制造方法
US17/409,876 US20220051974A1 (en) 2020-08-13 2021-08-24 Semiconductor structure and method for manufacturing semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010811914.1A CN114078815A (zh) 2020-08-13 2020-08-13 半导体结构及半导体结构的制造方法

Publications (1)

Publication Number Publication Date
CN114078815A true CN114078815A (zh) 2022-02-22

Family

ID=80247618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010811914.1A Pending CN114078815A (zh) 2020-08-13 2020-08-13 半导体结构及半导体结构的制造方法

Country Status (2)

Country Link
CN (1) CN114078815A (zh)
WO (1) WO2022033100A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220068708A1 (en) * 2020-08-26 2022-03-03 Macom Technology Solutions Holdings, Inc. Atomic layer deposition of barrier metal layer for electrode of gallium nitride material device
CN115312454A (zh) * 2022-10-11 2022-11-08 合肥新晶集成电路有限公司 半导体结构及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750943B1 (ko) * 2006-07-03 2007-08-22 삼성전자주식회사 반도체 장치의 배선 구조물 및 그 형성 방법
US10043852B2 (en) * 2015-08-11 2018-08-07 Toshiba Memory Corporation Magnetoresistive memory device and manufacturing method of the same
US10049980B1 (en) * 2017-02-10 2018-08-14 International Business Machines Corporation Low resistance seed enhancement spacers for voidless interconnect structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220068708A1 (en) * 2020-08-26 2022-03-03 Macom Technology Solutions Holdings, Inc. Atomic layer deposition of barrier metal layer for electrode of gallium nitride material device
CN115312454A (zh) * 2022-10-11 2022-11-08 合肥新晶集成电路有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
WO2022033100A1 (zh) 2022-02-17

Similar Documents

Publication Publication Date Title
US8159042B2 (en) Adopting feature of buried electrically conductive layer in dielectrics for electrical anti-fuse application
KR100442863B1 (ko) 금속-절연체-금속 커패시터 및 다마신 배선 구조를 갖는반도체 소자의 제조 방법
US11521895B2 (en) Semiconductor device
CN102468300B (zh) 后段制程平面电阻器及其形成方法
US9263452B2 (en) Reservoir capacitor of semiconductor device
CN102420210A (zh) 具有硅通孔(tsv)的器件及其形成方法
KR20090130030A (ko) 무공극 콘택트 플러그
US8492269B2 (en) Hybrid contact structure with low aspect ratio contacts in a semiconductor device
WO2022033100A1 (zh) 半导体结构及半导体结构的制造方法
US8623735B2 (en) Methods of forming semiconductor devices having capacitor and via contacts
CN108183087B (zh) 用于形成应力降低装置的方法
TWI726231B (zh) 半導體元件
CN112563242A (zh) 半导体装置
US7892967B2 (en) Semiconductor device and method for manufacturing the same
CN215183937U (zh) 金属互连结构及半导体器件
US10453794B2 (en) Interconnect structure for semiconductor devices
CN114121880B (zh) 半导体结构及半导体结构的制造方法
US20220051974A1 (en) Semiconductor structure and method for manufacturing semiconductor structure
CN114256181A (zh) 半导体器件及其制造方法
KR101168507B1 (ko) 반도체 소자 및 그 형성 방법
JP7068118B2 (ja) 半導体装置の製造方法
CN110880475A (zh) 空气隙形成方法
KR20070052452A (ko) 반도체 소자의 금속배선 제조방법
US6245675B1 (en) 3D reservoir to improve electromigration resistance of tungsten plug
CN113471172A (zh) 金属互连结构及其制备方法、半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination