CN114078702B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114078702B
CN114078702B CN202010819923.5A CN202010819923A CN114078702B CN 114078702 B CN114078702 B CN 114078702B CN 202010819923 A CN202010819923 A CN 202010819923A CN 114078702 B CN114078702 B CN 114078702B
Authority
CN
China
Prior art keywords
layer
channel
substrate
channel layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010819923.5A
Other languages
English (en)
Other versions
CN114078702A (zh
Inventor
王楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010819923.5A priority Critical patent/CN114078702B/zh
Publication of CN114078702A publication Critical patent/CN114078702A/zh
Application granted granted Critical
Publication of CN114078702B publication Critical patent/CN114078702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、分立于衬底上的沟道叠层，沟道叠层包括牺牲层和位于牺牲层上的沟道层，其中最底部的牺牲层作为第一牺牲层，最底部的沟道层作为第一沟道层；形成横跨沟道叠层的伪栅结构；在伪栅结构两侧的沟道叠层中形成源漏掺杂层；去除伪栅结构和牺牲层，形成栅极开口；在第一沟道层和衬底之间形成隔离结构；在剩余的栅极开口中形成栅极结构。本发明实施例工作时，栅极结构不易形成在第一沟道层和衬底之间，栅极结构和衬底不易形成寄生器件，另一方面隔离结构用于电隔离第一沟道层和衬底，栅极结构覆盖第一沟道层的侧壁和顶面，易使得第一沟道层耗尽，有利于提高半导体结构的电学性能。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate-all-around，GAA)晶体管。全包围金属栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围金属栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。
全栅极纳米线可以在现有的替代栅鳍式场效应晶体管(FinTET)工艺流程中仅添加两个过程模块得到，两个过程模块如下：一是在体硅(bulk Silicon)或者SOI wafer上生长一层硅，这样可避免体硅材料漏电。二是在可更换的金属门回路上选择性的移除锗硅，然后利用HKMG(high-k绝缘层+金属栅极)堆叠环绕硅通道去形成全包围金属栅极晶体管。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底和分立于所述衬底上的多个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层，其中最底部的所述牺牲层作为第一牺牲层，最底部的所述沟道层作为第一沟道层；形成横跨所述沟道叠层的伪栅结构，所述伪栅结构覆盖所述沟道叠层的部分顶壁和部分侧壁；在所述伪栅结构两侧的所述沟道叠层中形成源漏掺杂层；形成所述源漏掺杂层后，去除所述伪栅结构和牺牲层，形成栅极开口；在所述第一沟道层和所述衬底之间的所述栅极开口中形成隔离结构；形成所述隔离结构后，在剩余的所述栅极开口中形成栅极结构。
可选的，形成隔离结构的步骤中，所述隔离结构中形成有孔隙。
可选的，提供基底的步骤中，所述第一沟道层上的所述沟道层作为第二沟道层；形成所述隔离结构的步骤中，所述隔离结构的厚度大于所述第二沟道层厚度的四分之一，小于或等于所述第二沟道层厚度的一半。
可选的，所述隔离结构的材料为低K介质材料。
可选的，所述隔离结构的材料包括：SiON、SiBCN、SiCN、掺杂碳的SiN或掺杂氧的SiN。
可选的，提供基底的步骤中，所述第一沟道层上的所述沟道层作为第二沟道层；形成隔离结构的步骤包括：形成保形覆盖所述栅极开口的隔离材料层；采用各向同性的刻蚀工艺去除所述第二沟道层表面以及第一沟道层顶部的所述隔离材料层，剩余的位于所述衬底和所述第一沟道层之间的所述隔离材料层作为所述隔离结构。
可选的，形成所述隔离材料层的步骤中，所述隔离材料层厚度的两倍大于或等于所述第一沟道层和衬底之间的间距。
可选的，采用原子层沉积工艺或者化学气相沉积工艺形成所述隔离材料层。
可选的，所述各向同性的刻蚀工艺包括：湿法刻蚀工艺。
可选的，提供基底的步骤中，所述第一沟道层上的所述沟道层作为第二沟道层，所述第一沟道层的厚度小于或等于所述第二沟道层的厚度的一半。
可选的，提供基底的步骤中，所述第一牺牲层上的所述牺牲层作为第二牺牲层；去除所述牺牲层的步骤中，所述第一牺牲层的被去除速率大于所述第二牺牲层的被去除速率。
可选的，提供基底的步骤中，所述牺牲层的材料为锗化硅；所述第一牺牲层中锗的摩尔百分比大于所述第二牺牲层中锗的摩尔百分比。
可选的，所述第一牺牲层中锗的摩尔百分比与所述第二牺牲层中锗的摩尔百分比的差值大于5％。
可选的，提供基底的步骤中，所述基底还包括：鳍部，凸立于所述衬底上，且所述鳍部位于所述衬底和沟道叠层之间；隔离层，位于所述鳍部露出的所述衬底上，且所述隔离层覆盖所述鳍部的部分侧壁；形成所述伪栅结构的步骤中，所述伪栅结构形成在所述隔离层上，且所述伪栅结构横跨所述鳍部，且覆盖所述鳍部的部分顶壁和部分侧壁。
相应的，本发明实施例还提供一种半导体结构，包括：衬底；源漏掺杂层，分立于所述衬底上；多个沟道层，在所述衬底表面法线方向上间隔悬置于所述衬底上，且所述沟道层的两端与所述源漏掺杂层连接，最底端的所述沟道层作为第一沟道层，剩余的所述沟道层作为第二沟道层；隔离结构，位于所述第一沟道层和所述衬底之间；栅极结构，位于所述源漏掺杂层之间，所述栅极结构覆盖所述第一沟道层且包围所述第二沟道层。
可选的，所述隔离结构中具有孔隙。
可选的，所述隔离结构的材料包括：SiON、SiBCN、SiCN、掺杂碳的SiN或掺杂氧的SiN。
可选的，所述第一沟道层的厚度小于或等于所述第二沟道层的厚度的一半。
可选的，所述隔离结构的厚度大于所述第二沟道层厚度的四分之一，小于或等于所述第二沟道层厚度的一半。
可选的，所述半导体结构还包括：鳍部，位于所述衬底和第一沟道层之间；所述源漏掺杂层，位于所述栅极结构两侧的所述鳍部中；隔离层，位于所述鳍部侧部的所述衬底上，且所述隔离层覆盖所述鳍部的部分侧壁；所述栅极结构，在所述隔离层上，所述栅极结构横跨所述鳍部且覆盖所述鳍部的部分顶壁和部分侧壁。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例所提供的半导体结构的形成方法中，所述隔离结构位于所述第一沟道层和衬底之间，一方面使得形成栅极结构的过程中，栅极结构不易形成在所述第一沟道层和衬底之间，使得半导体结构工作时，栅极结构和衬底不易形成寄生器件，另一方面所述隔离结构用于电隔离所述第一沟道层和衬底，形成栅极结构的步骤中，所述栅极结构覆盖所述第一沟道层的侧壁和顶面，在半导体结构工作时，所述栅极结构对第一沟道层的控制能力较强，有利于提高半导体结构的电学性能。
附图说明
图1示出了一种半导体结构的结构示意图；
图2至图16是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
参考图1，示出了一种半导体结构的结构示意图。
如图1所示，衬底1；源漏掺杂层2，分立于所述衬底1上；多个沟道层3，在所述衬底1表面法线方向上间隔悬置于所述衬底1上，且多个所述沟道层3，位于所述源漏掺杂层2之间，栅极结构4，包围所述沟道层3；层间介质层5，位于所述栅极结构4的侧部。
所述栅极结构4的底部与所述衬底1的顶部接触，在半导体结构工作时，导致栅极结构4和衬底1之间易形成寄生器件。
为了解决技术问题，本发明实施例提供一种半导体结构的形成方法：提供基底，所述基底包括衬底和分立于所述衬底上的多个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层，其中最底部的所述牺牲层作为第一牺牲层，最底部的所述沟道层作为第一沟道层；形成横跨所述沟道叠层的伪栅结构，所述伪栅结构覆盖所述沟道叠层的部分顶壁和部分侧壁；在所述伪栅结构两侧的所述沟道叠层中形成源漏掺杂层；形成所述源漏掺杂层后，去除所述伪栅结构和牺牲层，形成栅极开口；在所述第一沟道层和所述衬底之间的所述栅极开口中形成隔离结构；形成所述隔离结构后，在剩余的所述栅极开口中形成栅极结构。
本发明实施例所提供的半导体结构的形成方法中，所述隔离结构位于所述第一沟道层和衬底之间，一方面使得形成栅极结构的过程中，栅极结构不易形成在所述第一沟道层和衬底之间，使得半导体结构工作时，栅极结构和衬底不易形成寄生器件，另一方面所述隔离结构用于电隔离所述第一沟道层和衬底，形成栅极结构的步骤中，所述栅极结构覆盖所述第一沟道层的侧壁和顶面，在半导体结构工作时，所述栅极结构对第一沟道层的控制能力较强，有利于提高半导体结构的电学性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明实施例的具体实施例做详细的说明。
图2至图16是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图2和图3，图3为图2在AA处的剖面图，提供基底，所述基底包括衬底100和分立于所述衬底100上的多个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层，其中最底部的所述牺牲层作为第一牺牲层101，最底部的所述沟道层作为第一沟道层103。
衬底100用于为后续形成半导体结构提供工艺平台。
本实施例中，衬底100为硅衬底。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
沟道叠层用于为后续形成悬空设置的沟道层提供工艺基础。牺牲层用于支撑沟道层，为后续沟道层的间隔悬空设置提供工艺条件，也用于为后续形成的栅极结构占据空间位置。
本实施例中，沟道层的被刻蚀难度大于牺牲层的被刻蚀难度，后续在去除牺牲层时，沟道层不易受损伤。
本实施例中，沟道层的材料为硅；牺牲层的材料为锗化硅。其他实施例中，沟道层的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，牺牲层的材料相应还可以为硅。
提供基底的步骤中，所述最底部的所述沟道层作为所述第一沟道层103，所述第一沟道层103上的所述沟道层作为第二沟道层104，所述第一沟道层103的厚度小于或等于所述第二沟道层104的厚度的一半。
后续去除所述第一牺牲层101，在所述第一牺牲层101的位置处形成隔离结构，所述第一沟道层103和隔离结构接触，后续形成覆盖所述第一沟道层103的顶面和侧壁的栅极结构，因为所述第一沟道层103的厚度较薄，在半导体结构工作时，栅极结构对第一沟道层的控制能力较强，所述栅极结构和第一沟道层103之间不易形成寄生器件。
提供基底的步骤中，所述第一牺牲层101不宜过厚也不宜过薄。后续形成横跨所述沟道叠层的伪栅结构，所述伪栅结构覆盖所述沟道叠层的部分顶壁和部分侧壁；去除所述伪栅结构和牺牲层，形成栅极开口；形成保形覆盖所述栅极开口的隔离材料层；采用各向同性的刻蚀工艺去除所述第二沟道层104表面以及第一沟道层103顶部的所述隔离材料层，剩余的位于所述衬底100和所述第一沟道层103之间的所述隔离材料层作为隔离结构。若所述第一牺牲层101过薄，所述半导体结构工作时，所述隔离结构易被击穿，后续形成的隔离结构不易很好的电隔离所述第一沟道层103和所述衬底100，导致半导体结构的电学性能不佳。后续采用无掩膜刻蚀工艺去除所述第二沟道层104表面以及第一沟道层103顶部的所述隔离材料层，若所述第一牺牲层101过厚，在去除所述第二沟道层104表面以及第一沟道层103顶部的所述隔离材料层的过程中，所述衬底100和所述第一沟道层103之间的隔离材料层被刻蚀的面积较大，所述衬底100和所述第一沟道层103之间的所述隔离材料层受损伤较大或者被去除，导致隔离结构的形成质量较差，后续形成栅极结构的步骤中，栅极结构易形成在所述衬底100和第一沟道层103之间，在半导体结构工作时，所述栅极结构与衬底100之间易形成寄生电容，导致半导体结构的电学性能较差。本实施例中，提供基底的步骤中，所述第一牺牲层101的厚度大于所述第二沟道层104厚度的四分之一，小于或等于所述第二沟道层104厚度的一半。
提供基底的步骤中，所述第一沟道层103不宜过厚。后续形成横跨所述沟道叠层的伪栅结构，所述伪栅结构覆盖所述沟道叠层的部分顶壁和部分侧壁；去除所述伪栅结构和牺牲层，形成栅极开口；形成保形覆盖所述栅极开口的隔离材料层；采用各向同性的刻蚀工艺去除所述第二沟道层104表面以及第一沟道层103顶部的所述隔离材料层，剩余的位于所述衬底100和所述第一沟道层103之间的所述隔离材料层作为隔离结构，形成所述隔离结构后，在剩余的所述栅极开口中形成栅极结构。若所述第一沟道层103过厚，后续形成栅极结构的步骤中，栅极结构覆盖所述第一沟道层103的顶壁和侧壁，在半导体结构工作时，栅极结构对所述第一沟道层103的控制能力较差，影响半导体结构的工作频率，导致半导体结构的电学性能较差。本实施例中，提供基底的步骤中，所述第一沟道层103的厚度小于或等于所述第二沟道层104的厚度的一半。
需要说明的是，提供沟道层的步骤中，所述沟道层采用选择性外延生长工艺(selective epitaxy growth，SEG)形成。选择性外延生长工艺具有工艺简单、生长快、成本低、无需超高真空、便于工业化量产等优点，且采用选择性外延工艺能够提高沟道层的形成质量和材料纯净度，使得牺牲层和沟道层之间的粘附性较强。
相应的，提供牺牲层的步骤中，所述牺牲层采用选择性外延生长工艺形成。选择性外延工艺能够提高牺牲层的形成质量和材料纯净度，后续去除所述牺牲层的步骤中，牺牲层不易存在残留。
本发明实施例中，所述第一牺牲层101上的的所述牺牲层作为第二牺牲层102。
需要说明的是，提供基底的步骤中，所述第一牺牲层101中的锗的摩尔百分比大于所述第二牺牲层102中的锗的摩尔百分比。
所述第一牺牲层101位于所述第一沟道层103和衬底105之间，且所述第一牺牲层101的厚度小于所述第二牺牲层102的厚度，因此后续去除所述牺牲层的步骤中，所述第一牺牲层101的去除工艺窗口小于所述第二牺牲层102的去除工艺窗口，所述第一牺牲层101中的锗的摩尔百分比大于所述第二牺牲层102中的锗的摩尔百分比，有利于提高所述第一牺牲层101的去除速率。
需要说明的是，所述第一牺牲层101中锗的摩尔百分比与所述第二牺牲层102中锗的摩尔百分比的差值不宜过小。若两者锗的摩尔百分比的差值过小，后续去除所述牺牲层的步骤中，所述第一牺牲层101的去除工艺窗口小于所述第二牺牲层102的去除工艺窗口，易导致第二牺牲层102去除完成后，所述第一牺牲层101还存在残留，相应的，在半导体结构工作时，易在所述第一沟道层103和衬底100之间的形成栅极结构，易导致栅极结构、第一沟道层101和第一牺牲层101之间存在寄生器件。本实施例中，所述第一牺牲层101中锗的摩尔百分比与所述第二牺牲层102中锗的摩尔百分比的差值大于5％。
还需要说明的是，提供基底的步骤中，所述基底还包括：鳍部105，凸立于所述衬底100上，且所述鳍部105位于所述衬底100和沟道叠层之间；隔离层106，位于所述鳍部105露出的所述衬底100上。
所述鳍部105凸立于所述衬底100上，所述鳍部105的侧部为所述隔离层106提供工艺空间。
本实施例中，所述鳍部105的材料与衬底100的材料相同。其他实施例中，所述鳍部的材料还可以与衬底的材料不同。
隔离层106用于使得各个鳍部105之间实现电隔离。
本实施例中，隔离层106的材料为介电材料。具体的，隔离层106的材料包括氧化硅，氧化硅是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成隔离层106的工艺难度和工艺成本。
参考图4和图5，图5为图4在AA处的剖面图，形成横跨所述沟道叠层的伪栅结构107，所述伪栅结构107覆盖所述沟道叠层的部分顶壁和部分侧壁。
伪栅结构107为后续制程中形成栅极结构占据空间位置。
本实施例中，伪栅结构107包括保形覆盖沟道叠层的部分顶面和部分侧壁的伪栅氧化层(图中未示出)和位于伪栅氧化层上的伪栅层(图中未示出)。
本实施例中，伪栅氧化层1071的材料为氧化硅。其他实施例中，伪栅氧化层的材料还可以为氮氧化硅。
本实施例中，伪栅层1072的材料为多晶硅。其他实施例中，伪栅层的材料还可以为非晶碳。
形成伪栅结构107的步骤包括：形成覆盖所述沟道叠层的伪栅氧化材料层(图未示)和位于所述伪栅氧化层上的伪栅材料层(图未示)；在伪栅材料层上形成栅极掩膜层108；以栅极掩膜层108为掩膜刻蚀伪栅材料层和伪栅氧化材料层，剩余的所述伪栅氧化材料层作为所述伪栅氧化层1071，剩余的所述伪栅材料层作为伪栅层1072。
需要说明的是，提供基底的步骤中，所述伪栅结构107的侧壁上形成有栅极侧墙层109。
所述栅极侧墙层109用于限定后续形成的源漏掺杂层的形成位置，在后续半导体结构的形成过程中，还用于保护所述伪栅结构107的侧壁免受损伤。
所述栅极侧墙层109的材料包括：氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。
需要说明的是，形成所述伪栅结构107的步骤中，所述伪栅结构107形成在所述隔离层106上，所述伪栅结构107横跨所述鳍部105，且覆盖所述鳍部105的部分顶壁和部分侧壁。
参考图6，在所述伪栅结构107两侧的所述沟道叠层中形成源漏掺杂层110。
在半导体结构工作时，源漏掺杂层110用于为沟道提供应力，提高沟道中载流子的迁移速率。
当所述区域用于形成NMOS，源漏掺杂层110用于作为NMOS的源极和漏极。在半导体结构工作时，源漏掺杂层110为栅极结构下方的沟道施加拉伸应力，拉伸沟道可以提高电子的迁移速率。
当所述区域用于形成PMOS，源漏掺杂层110用于作为PMOS的源极和漏极。在半导体结构工作时，源漏掺杂层110为栅极结构下方的沟道施加压缩应力，压缩沟道可以提高空穴的迁移率。
形成所述源漏掺杂层110的步骤包括：刻蚀所述伪栅结构107两侧的所述沟道叠层，形成沟槽(图中未示出)；采用选择性外延生长工艺在所述沟槽中形成外延层，形成所述外延层的过程中，对所述外延层进行原位掺杂，形成源漏掺杂层110。
所述半导体结构的形成方法还包括：以平行于衬底100表面且垂直于所述伪栅结构107的延伸方向为横向，在形成所述沟槽后，形成源漏掺杂层前，横向刻蚀所述沟槽露出的所述牺牲层，形成侧壁凹槽(图中未示出)；在所述侧壁凹槽中形成内侧墙层117。
内侧墙层117用于电隔离后续形成的源漏掺杂层和栅极结构。
本实施例中，所述内侧墙层117的材料为低K介质材料。低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)。低K介质材料绝缘性能优越。能够降低后续形成在内侧墙层117两侧的栅极结构和源漏掺杂层之间的电学耦合效应，进而减小寄生电容，提高晶体管结构的电学性能。
具体的，所述内侧墙层117的材料包括：SiON、SiBCN、SiCN、掺杂碳的SiN或掺杂氧的SiN。本实施例中，所述内侧墙层117的材料包括掺杂碳的SiN或掺杂氧的SiN。
所述半导体结构的形成方法还包括：形成所述源漏掺杂层110后，形成覆盖所述伪栅结构107侧部的所述层间介质层111，且所述层间介质层111露出所述伪栅结构107的顶部。
层间介质层111用于电隔离相邻器件。
本实施例中，所述层间介质层111的材料为绝缘材料。具体的所述层间介质层111的材料包括氧化硅。氧化硅是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成层间介质层111的工艺难度和工艺成本。
需要说明的是，在形成所述层间介质层111的过程中，去除所述栅极掩膜层108。
参考图7和图8，图8为图7在AA处的剖面图，形成所述源漏掺杂层110后，去除所述伪栅结构107和牺牲层，形成栅极开口112。
所述栅极开口112为后续形成栅极结构提供工艺空间。
本实施例中，采用湿法刻蚀工艺去除所述伪栅结构107。湿法刻蚀工艺具有较高的刻蚀速率，且操作简单，工艺成本低。
本实施例中，所述伪栅结构107包括伪栅氧化层1031和伪栅层1032。伪栅氧化层1031的材料为氧化硅，伪栅层1032的材料为多晶硅。具体的，去除所述伪栅结构107的步骤中，采用的刻蚀溶液包括氨水和四甲基氢氧化铵溶液。
本实施例中，采用湿法刻蚀工艺去除所述牺牲层。湿法刻蚀工艺具有较高的刻蚀速率，且操作简单，工艺成本低。
具体的，所述牺牲层的材料为锗化硅。相应的，湿法刻蚀工艺去除所述牺牲层的过程中，采用的刻蚀溶液为HCl溶液。
需要说明的是，去除所述伪栅结构107的步骤中，所述伪栅结构107的被刻蚀速率大于所述沟道层的被刻蚀速率；去除所述牺牲层的步骤中，所述牺牲层的被刻蚀速率大于所述沟道层的被刻蚀速率。形成所述栅极开口的过程中，沟道层不易受损伤。
参考图9至图14，在所述第一沟道层103和所述衬底100之间的所述栅极结构112中形成隔离结构113。
所述隔离结构113位于所述第一沟道层103和衬底100之间，一方面使得后续形成栅极结构的过程中，栅极结构不易形成在所述第一沟道层103和衬底100之间，使得半导体结构工作时，栅极结构和衬底100不易形成寄生器件，另一方面所述隔离结构113用于电隔离所述第一沟道层103和衬底100，形成栅极结构的步骤中，所述栅极结构覆盖所述第一沟道层103的侧壁和顶面，在半导体结构工作时，所述栅极结构对第一沟道层103的控制能力较强，有利于提高半导体结构的电学性能。
具体的，本实施例中，所述隔离结构113位于所述第一沟道层103和鳍部105之间。
本实施例中，所述隔离结构113的材料为低K介质材料。低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)。低K介质材料绝缘性能优越。能够较好的电隔离第一沟道层103和鳍部105，提高晶体管结构的电学性能。
具体的，所述隔离结构113的材料包括：SiON、SiBCN、SiCN、掺杂碳的SiN或掺杂氧的SiN。本实施例中，所述隔离结构的材料包括掺杂碳的SiN或掺杂氧的SiN。
需要说明的是，所述隔离结构113的厚度大于所述第二沟道层104厚度的四分之一，小于或等于所述第二沟道层104厚度的一半。
具体的，形成隔离结构113的步骤包括：
如图9至图11所示，图10和图11为图9在AA处的剖面图，形成保形覆盖所述栅极开口112的隔离材料层114。
本实施例中，采用原子层沉积工艺(Atomic Layer Deposition，ALD)形成所述隔离材料层114。原子层沉积工艺是指通过将气相前驱体脉冲交替地通入反应腔室内，在待沉积基体上化学吸附并发生表面反应的沉积工艺。通过原子层沉积工艺，所述隔离材料层114以原子层的形式形成于所述第一沟道层103和第二沟道层104的表面，因此有利于提高沉积速率的均匀性、所述隔离材料层114的厚度均一性以及所述隔离材料层114中的结构均匀性，且所述隔离材料层114具有良好的覆盖能力；此外，原子层沉积工艺的工艺温度通常较低，因此还有利于减小了热预算(Thermal Budget)，降低半导体结构性能偏移的概率。其他实施例中，还可以采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)形成所述隔离材料层114。
需要说明的是，形成所述隔离材料层114的步骤中，所述隔离材料层114不宜太薄。若形成所述隔离材料层114的步骤中，所述隔离材料层114过薄，所述鳍部105顶面的隔离材料层114和所述第一沟道层103底面的隔离材料层114之间存在间隔，后续形成栅极结构的过程中，易在所述鳍部105和所述第一沟道层103之间形成栅极结构，在半导体结构工作时，导致栅极结构和鳍部105之间易形成寄生器件。本实施例中，形成所述隔离材料层114的步骤中，所述隔离材料层114厚度的两倍大于或等于所述第一沟道层103和衬底100之间的间距，具体的，所述隔离材料层114厚度的两倍大于或等于所述第一沟道层103和鳍部105之间的间距。
需要说明的是，如图11所示，在一些实施例中，因为所述鳍部105至第一沟道层103之间的间距较小，形成所述隔离材料层114的过程中，所述鳍部105和第一沟道层103之间的隔离材料层114中易存在孔隙(air gap)200。
如图12至图14所示，图13和图14为图12在AA处的剖面图，采用各向同性的刻蚀工艺去除所述第二沟道层104表面以及第一沟道层103顶部的所述隔离材料层114，剩余的位于所述衬底100和所述第一沟道层103之间的所述隔离材料层114作为隔离结构113。
本实施例中，所述各向同性的刻蚀工艺包括：湿法刻蚀工艺。湿法刻蚀工艺具有较高的刻蚀速率，且操作简单，工艺成本低。
需要说明的是，本实施例中，采用无掩膜湿法刻蚀工艺去除所述第二沟道层104表面以及第一沟道层103顶部的所述隔离材料层114。
采用无掩膜湿法刻蚀工艺能够省去一张掩膜(mask)，有利于提高半导体结构的形成方法。
其他实施例中，去除所述第二沟道层表面以及第一沟道层顶部的所述隔离材料层的步骤包括：在所述栅极结构中形成遮挡层，所述遮挡层的顶面高于或齐平于所述第一沟道层的底面且低于所述第一沟道层的顶面。
在去除所述第二沟道层表面以及第一沟道层顶部的所述隔离材料层的过程中，所述遮挡层起到保护所述鳍部和第一沟道层之间的隔离材料层的作用。
本实施例中，所述遮挡层为能够起到掩膜作用且易于去除的材料。
具体的，所述遮挡层的材料包括：BARC(bottom anti-reflective coating，底部抗反射涂层)材料、ODL(organic dielectric layer，有机介电层)材料、光刻胶、DARC(dielectric anti-reflective coating，介电抗反射涂层)材料、DUO(Deep UV LightAbsorbing Oxide，深紫外光吸收氧化层)材料或APF(Advanced Patterning Film，先进图膜)材料。
需要说明的是，如图14所示，在一些实施例中，因为所述鳍部105至第一沟道层103之间的间距较小，形成所述隔离结构113的过程中易存在孔隙(void)。
所述隔离结构113中具有孔隙，使得所述隔离结构113的介电常数较低，使得半导体结构工作时，栅极结构和衬底100不易形成寄生器件，另一方面所述隔离结构113用于电隔离所述第一沟道层103和衬底100，形成栅极结构的步骤中，所述栅极结构覆盖所述第一沟道层103的侧壁和顶面，在半导体结构工作时，所述栅极结构对第一沟道层103的控制能力较强，有利于提高半导体结构的电学性能。
参考图15至图16，图16为图15在AA处的剖面图，形成所述隔离结构113后，在剩余的所述栅极开口112中形成栅极结构115。
在半导体结构工作时，所述栅极结构115用于控制沟道的开启与断开。
本实施例中，所述栅极结构115的材料为镁钨合金。其他实施例中，所述栅极结构的材料还可以为W、Al、Cu、Ag、Au、Pt、Ni或Ti等。
所述半导体结构的形成方法还包括：形成所述栅极结构115前，在所述栅极开口112中形成栅介质层116。
所述栅介质层116用于实现栅极结构115与鳍部105之间的电隔离。需要说明的是，所述栅介质层116的材料为高k介质材料。其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介质材料。
本实施例中，所述栅介质层116的材料为HfO2。其他实施例中，所述栅介质层的材料还可以选自ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3中的一种或几种。
相应的，本发明实施例还提供一种半导体结构。参考图15，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：衬底100；源漏掺杂层110，分立于所述衬底100上；多个沟道层，在所述衬底100表面法线方向上间隔悬置于所述衬底100上，且所述沟道层的两端与所述源漏掺杂层110连接，最底端的所述沟道层作为第一沟道层103，剩余的所述沟道层作为第二沟道层104；隔离结构113，位于所述第一沟道层103和所述衬底100之间；栅极结构115，位于所述源漏掺杂层110之间，所述栅极结构115覆盖所述第一沟道层103且包围所述第二沟道层104。
本发明实施例所提供的半导体结构的形成方法中，所述隔离结构113位于所述第一沟道层103和衬底100之间，一方面使得栅极结构115不易形成在所述第一沟道层103和衬底100之间，使得半导体结构工作时，栅极结构115和衬底100不易形成寄生器件，另一方面所述隔离结构113用于电隔离所述第一沟道层103和衬底100，所述栅极结构115覆盖所述第一沟道层103的侧壁和顶面，在半导体结构工作时，所述栅极结构115对第一沟道层103的控制能力较强，有利于提高半导体结构的电学性能。
衬底100用于为后续形成半导体结构提供工艺平台。
本实施例中，衬底100为硅衬底。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
需要说明的是，所述半导体结构还包括：鳍部105，位于所述衬底100和第一沟道层103之间。
所述鳍部105的侧部为所述隔离层106提供工艺空间。
本实施例中，所述鳍部105的材料与衬底100的材料相同。其他实施例中，所述鳍部的材料还可以与衬底的材料不同。
所述半导体结构还包括：隔离层106，位于所述鳍部105侧部的所述衬底100上，且所述隔离层106覆盖所述鳍部105的部分侧壁。
所述隔离层106使得栅极结构115与衬底100实现电隔离。此外，隔离层106还用于使得各个鳍部105之间实现电隔离。
本实施例中，隔离层106的材料为介电材料。具体的，隔离层106的材料包括氧化硅，氧化硅是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成隔离层106的工艺难度和工艺成本。
在半导体结构工作时，沟道层用作沟道。
本实施例中，沟道层的材料为硅。其他实施例中，沟道层的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。
还需要说明的是，多个沟道层，在所述衬底100表面法线方向上间隔悬置于所述衬底100上。
需要说明的是，所述第一沟道层103不宜过厚。若所述第一沟道层103过厚，栅极结构115覆盖所述第一沟道层103的顶壁和侧壁，在半导体结构工作时，栅极结构115对第一沟道层103的控制能力较差，导致半导体结构的电学性能较差。本实施例中，提供基底的步骤中，所述第一沟道层103的厚度小于或等于所述第二沟道层104的厚度的一半。
需要说明的是，所述隔离结构113不宜过厚也不宜过薄。若所述隔离结构113过薄，半导体结构工作时，所述隔离结构113易被击穿，隔离结构113不易很好的电隔离所述第一沟道层103和所述衬底100，导致半导体结构的电学性能不佳。去除所述鳍部105和所述第一沟道层103的所述牺牲层后，在所述鳍部105和所述第一沟道层103中形成隔离结构113，若所述隔离结构113过厚，去除所述鳍部105和所述第一沟道层103的所述牺牲层需花费过多的工艺时间，且形成所述隔离结构113也需花费过多的工艺时间，导致半导体结构的形成效率较低。本实施例中，所述隔离结构113的厚度大于所述第二沟道层104厚度的四分之一，小于或等于所述第二沟道层104厚度的一半。
具体的，本实施例中，所述隔离结构113位于所述第一沟道层103和鳍部105之间。
本实施例中，所述隔离结构113的材料为低K介质材料。低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)。低K介质材料绝缘性能优越。能够较好的电隔离第一沟道层103和鳍部105，提高晶体管结构的电学性能。
具体的，所述隔离结构113的材料包括：SiON、SiBCN、SiCN、掺杂碳的SiN或掺杂氧的SiN。本实施例中，所述隔离结构的材料包括掺杂碳的SiN或掺杂氧的SiN。
在另一些实施例中，所述隔离结构中具有孔隙。所述隔离结构中具有孔隙，使得所述隔离结构的介电常数较低，使得半导体结构工作时，栅极结构和衬底不易形成寄生器件，另一方面所述隔离结构用于电隔离所述第一沟道层和衬底，形成栅极结构的步骤中，所述栅极结构覆盖所述第一沟道层的侧壁和顶面，在半导体结构工作时，所述栅极结构对第一沟道层的控制能力较强，有利于提高半导体结构的电学性能。
在半导体结构工作时，所述栅极结构115用于控制沟道的开启与断开。
本实施例中，所述栅极结构115的材料为镁钨合金。其他实施例中，所述栅极结构的材料还可以为W、Al、Cu、Ag、Au、Pt、Ni或Ti等。
本实施例中，所述栅极结构115在所述隔离层106上，所述栅极结构115横跨所述鳍部105且覆盖所述鳍部105的部分顶壁和部分侧壁。
相应的，所述栅极结构115覆盖所述第一沟道层103的顶壁和侧壁层，因为所述第一沟道层103较薄，相应的，在半导体结构工作时，第一沟道层103易被耗尽，所述栅极结构115和第一沟道层103之间不易形成寄生器件，有利于提高半导体结构的电学性能。
所述半导体结构还包括：栅介质层116，位于所述栅极结构115和所述沟道层之间。
所述栅介质层116用于实现栅极结构115与沟道层之间的电隔离。需要说明的是，所述栅介质层116的材料为高k介质材料。其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介质材料。
本实施例中，所述栅介质层116的材料为HfO2。其他实施例中，所述栅介质层116的材料还可以选自ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3中的一种或几种。
在半导体结构工作时，源漏掺杂层110用于为沟道提供应力，提高沟道中载流子的迁移速率。
具体的，所述源漏掺杂层110，位于所述栅极结构115两侧的所述鳍部105中。
当所述区域用于形成NMOS，源漏掺杂层110用于作为NMOS的源极和漏极。在半导体结构工作时，源漏掺杂层110为栅极结构下方的沟道施加拉伸应力，拉伸沟道可以提高电子的迁移速率。
当所述区域用于形成PMOS，源漏掺杂层110用于作为PMOS的源极和漏极。在半导体结构工作时，源漏掺杂层110为栅极结构下方的沟道施加压缩应力，压缩沟道可以提高空穴的迁移率。
所述半导体结构还包括：内侧墙层117，位于所述栅极结构和源漏掺杂层110之间。
内侧墙层117用于电隔离后续形成的源漏掺杂层和栅极结构。
本实施例中，所述内侧墙层117的材料为低K介质材料。低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)。低K介质材料绝缘性能优越。能够降低后续形成在内侧墙层117两侧的栅极结构和源漏掺杂层之间的电学耦合效应，进而减小寄生电容，提高晶体管结构的电学性能。
具体的，所述内侧墙层117的材料包括：SiON、SiBCN、SiCN、掺杂碳的SiN或掺杂氧的SiN。本实施例中，所述内侧墙层117的材料包括掺杂碳的SiN或掺杂氧的SiN。
所述半导体结构还包括：层间介质层111，位于所述栅极结构115的侧壁，且所述层间介质层111露出所述栅极结构115的顶部。
层间介质层111用于电隔离相邻器件。
本实施例中，所述层间介质层111的材料为绝缘材料。具体的所述层间介质层111的材料包括氧化硅。氧化硅是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成层间介质层111的工艺难度和工艺成本。
半导体结构可以采用前述实施例的形成方法所形成，也可以采用其他形成方法所形成。对本实施例半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明实施例披露如上，但本发明实施例并非限定于此。任何本领域技术人员，在不脱离本发明实施例的精神和范围内，均可作各种更动与修改，因此本发明实施例的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底和分立于所述衬底上的多个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层，其中最底部的所述牺牲层作为第一牺牲层，最底部的所述沟道层作为第一沟道层；提供基底的步骤中，所述第一沟道层上的所述沟道层作为第二沟道层；
形成横跨所述沟道叠层的伪栅结构，所述伪栅结构覆盖所述沟道叠层的部分顶壁和部分侧壁；
在所述伪栅结构两侧的所述沟道叠层中形成源漏掺杂层；
形成所述源漏掺杂层后，去除所述伪栅结构和牺牲层，形成栅极开口；
在所述第一沟道层和所述衬底之间的所述栅极开口中形成隔离结构，形成隔离结构的步骤中，所述隔离结构中形成有孔隙；
形成隔离结构的步骤包括：形成保形覆盖所述栅极开口的隔离材料层；去除所述第二沟道层表面以及第一沟道层顶部的所述隔离材料层，剩余的位于所述衬底和所述第一沟道层之间的所述隔离材料层作为所述隔离结构，形成所述隔离材料层的步骤中，所述隔离材料层厚度的两倍大于或等于所述第一沟道层和衬底之间的间距；
形成所述隔离结构后，在剩余的所述栅极开口中形成栅极结构；
所述半导体结构的形成方法还包括：形成所述栅极结构前，在所述栅极开口中形成栅介质层，所述栅介质层和隔离结构的材料不同，所述栅介质层和隔离结构在不同步骤中形成。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，所述第一沟道层上的所述沟道层作为第二沟道层；
形成所述隔离结构的步骤中，所述隔离结构的厚度大于所述第二沟道层厚度的四分之一，小于或等于所述第二沟道层厚度的一半。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离结构的材料为低K介质材料。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述隔离结构的材料包括：SiON、SiBCN、SiCN、掺杂碳的SiN或掺杂氧的SiN。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，采用各向同性的刻蚀工艺去除所述第二沟道层表面以及第一沟道层顶部的所述隔离材料层，剩余的位于所述衬底和所述第一沟道层之间的所述隔离材料层作为所述隔离结构。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺或者化学气相沉积工艺形成所述隔离材料层。
7.如权利要求5所述的半导体结构的形成方法，其特征在于，所述各向同性的刻蚀工艺包括：湿法刻蚀工艺。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，所述第一沟道层上的所述沟道层作为第二沟道层，所述第一沟道层的厚度小于或等于所述第二沟道层的厚度的一半。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，所述第一牺牲层上的所述牺牲层作为第二牺牲层；
去除所述牺牲层的步骤中，所述第一牺牲层的被去除速率大于所述第二牺牲层的被去除速率。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，所述牺牲层的材料为锗化硅；
所述第一牺牲层中锗的摩尔百分比大于所述第二牺牲层中锗的摩尔百分比。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一牺牲层中锗的摩尔百分比与所述第二牺牲层中锗的摩尔百分比的差值大于5％。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，所述基底还包括：鳍部，凸立于所述衬底上，且所述鳍部位于所述衬底和沟道叠层之间；
隔离层，位于所述鳍部露出的所述衬底上，且所述隔离层覆盖所述鳍部的部分侧壁；
形成所述伪栅结构的步骤中，所述伪栅结构形成在所述隔离层上，且所述伪栅结构横跨所述鳍部，且覆盖所述鳍部的部分顶壁和部分侧壁。
13.一种半导体结构，其特征在于，包括：
衬底；
源漏掺杂层，分立于所述衬底上；
多个沟道层，在所述衬底表面法线方向上间隔悬置于所述衬底上，且所述沟道层的两端与所述源漏掺杂层连接，最底端的所述沟道层作为第一沟道层，剩余的所述沟道层作为第二沟道层；
隔离结构，位于所述第一沟道层和所述衬底之间，所述隔离结构中具有孔隙；栅极结构，位于所述源漏掺杂层之间，所述栅极结构覆盖所述第一沟道层且包围所述第二沟道层；
栅介质层，位于所述栅极结构和所述沟道层之间，所述栅介质层和隔离结构的材料不同，所述栅介质层和隔离结构在不同步骤中形成。
14.如权利要求13所述的半导体结构，其特征在于，所述隔离结构的材料包括：
SiON、SiBCN、SiCN、掺杂碳的SiN或掺杂氧的SiN。
15.如权利要求13所述的半导体结构，其特征在于，所述第一沟道层的厚度小于或等于所述第二沟道层的厚度的一半。
16.如权利要求13所述的半导体结构，其特征在于，所述隔离结构的厚度大于所述第二沟道层厚度的四分之一，小于或等于所述第二沟道层厚度的一半。
17.如权利要求13所述的半导体结构，其特征在于，所述半导体结构还包括：鳍部，位于所述衬底和第一沟道层之间；
所述源漏掺杂层，位于所述栅极结构两侧的所述鳍部中；
隔离层，位于所述鳍部侧部的所述衬底上，且所述隔离层覆盖所述鳍部的部分侧壁；
所述栅极结构，在所述隔离层上，所述栅极结构横跨所述鳍部且覆盖所述鳍部的部分顶壁和部分侧壁。
CN202010819923.5A 2020-08-14 2020-08-14 半导体结构及其形成方法 Active CN114078702B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010819923.5A CN114078702B (zh) 2020-08-14 2020-08-14 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010819923.5A CN114078702B (zh) 2020-08-14 2020-08-14 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN114078702A CN114078702A (zh) 2022-02-22
CN114078702B true CN114078702B (zh) 2024-07-23

Family

ID=80280836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010819923.5A Active CN114078702B (zh) 2020-08-14 2020-08-14 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114078702B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240234502A9 (en) * 2022-10-25 2024-07-11 Samsung Electronics Co., Ltd. Semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890363A (zh) * 2018-09-10 2020-03-17 三星电子株式会社 集成电路器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763542B1 (ko) * 2006-10-30 2007-10-05 삼성전자주식회사 다중 채널 모오스 트랜지스터를 포함하는 반도체 장치의제조 방법
KR102409962B1 (ko) * 2015-12-16 2022-06-16 삼성전자주식회사 반도체 장치
CN111223779B (zh) * 2018-11-23 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890363A (zh) * 2018-09-10 2020-03-17 三星电子株式会社 集成电路器件

Also Published As

Publication number Publication date
CN114078702A (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
KR101729439B1 (ko) 매립된 절연체층을 가진 finfet 및 그 형성 방법
CN110277316B (zh) 半导体结构及其形成方法
US8609497B2 (en) Method of dual EPI process for semiconductor device
CN109427779B (zh) 半导体结构及其形成方法
US8343872B2 (en) Method of forming strained structures with compound profiles in semiconductor devices
US20110079856A1 (en) Strained structure of semiconductor device
US20240313078A1 (en) Semiconductor structure and fabrication method thereof
US20240097011A1 (en) Semiconductor device and manufacturing method thereof
US20210226005A1 (en) Local Epitaxy Nanofilms for Nanowire Stack GAA Device
CN114078702B (zh) 半导体结构及其形成方法
CN113130311B (zh) 半导体结构及其形成方法
CN113838803B (zh) 半导体结构及其形成方法
CN113539969B (zh) 半导体结构及其形成方法
CN112309862B (zh) 半导体结构及其形成方法
CN113808947B (zh) 半导体结构及其形成方法
CN110690286B (zh) 半导体结构及其形成方法
CN113838752B (zh) 半导体结构及其形成方法
US11996469B2 (en) Semiconductor structure and method for forming the same
CN114068706B (zh) 半导体结构及其形成方法
CN111627860B (zh) 半导体结构及其形成方法
CN112151365B (zh) 半导体结构及其形成方法
CN117410234A (zh) 半导体结构及其形成方法
CN117238951A (zh) 半导体结构的形成方法
CN113539958A (zh) 半导体结构及其形成方法
CN117276200A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant