CN114078529A - 用于对多页数据进行编程的非易失性存储器设备的操作方法 - Google Patents

用于对多页数据进行编程的非易失性存储器设备的操作方法 Download PDF

Info

Publication number
CN114078529A
CN114078529A CN202110760456.8A CN202110760456A CN114078529A CN 114078529 A CN114078529 A CN 114078529A CN 202110760456 A CN202110760456 A CN 202110760456A CN 114078529 A CN114078529 A CN 114078529A
Authority
CN
China
Prior art keywords
page data
data
read
sensing
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110760456.8A
Other languages
English (en)
Inventor
金完东
金真怜
朴世桓
徐贤
南尚完
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114078529A publication Critical patent/CN114078529A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G11C2029/4002—Comparison of products, i.e. test results of chips or with golden chip
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5623—Concurrent multilevel programming and reading
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Computer Security & Cryptography (AREA)

Abstract

一种用于对多页数据进行编程的非易失性存储器设备的操作方法，该操作方法包括：从存储器控制器接收多页数据；将多页数据当中的第一页数据编程到连接到与选择的字线相邻的字线的第一存储器单元；在对第一页数据进行编程之后，基于第一感测值和第二感测值来读取先前存储在连接到选择的字线的第二存储器单元中的先前页数据；通过将基于第一感测值读取的先前页数据的第一位与基于第二感测值读取的先前页数据的第二位进行比较来计算第一失败位数；并且基于第一失败位数将从第二存储器单元读取的先前页数据和多页数据当中的第二页数据编程到第二存储器单元。

Description

用于对多页数据进行编程的非易失性存储器设备的操作方法
相关申请的交叉引用
本申请要求于2020年8月18日向韩国知识产权局提交的韩国专利申请No.10-2020-0103435的优先权，其内容通过引用整体并入本文。
技术领域
本发明概念涉及一种半导体设备，更具体而言，涉及一种用于对多页数据进行编程的非易失性存储器设备的操作方法。
背景技术
半导体存储器设备被分类为易失性存储器设备和非易失性存储器设备。易失性存储器设备(诸如静态随机存取存储器(SRAM)、动态RAM(DRAM)等)在没有电力的情况下会丢失存储的数据。非易失性存储器设备(诸如闪存设备、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等)即使断电也保留存储的数据。
在非易失性存储器设备当中，闪存设备可以以页为单位或以字线为单位执行编程操作。闪存设备可以将与多个页对应的数据(例如，多页数据)编程到连接到所选择的字线的存储器单元。在这种情况下，每个存储器单元可以存储多个位。
当在多页数据编程过程期间向所选择的字线施加高编程电压时，连接到与所选择的字线相邻的字线的存储器单元可能恶化。为了减少这种恶化，可以采用一种技术，其中，在一个编程周期期间，首先对多页数据当中的一些页数据进行编程，然后对多页数据中的其余页数据进行编程。根据这种技术，由于在对一些页数据进行编程时可能发生的错误，闪存设备的可靠性可能降级。
发明内容
根据本发明概念的实施例，提供了一种用于对多页数据进行编程的非易失性存储器设备的操作方法，该操作方法包括：从存储器控制器接收多页数据；将多页数据当中的第一页数据编程到连接到与选择的字线相邻的字线的第一存储器单元；在对第一页数据进行编程之后，基于第一感测值和第二感测值来读取先前存储在连接到所选择的字线的第二存储器单元中的先前页数据；通过将基于第一感测值读取的先前页数据的第一位与基于第二感测值读取的先前页数据的第二位进行比较来计算第一失败位数；并且基于第一失败位数将从第二存储器单元读取的先前页数据和多页数据当中的第二页数据编程到第二存储器单元。
根据本发明概念的实施例，提供了一种用于对多页数据进行编程的非易失性存储器设备的操作方法，该操作方法包括：从存储器控制器接收多页数据当中的第一页数据；将第一页数据编程到连接到选择的字线的存储器单元；在对第一页数据进行编程之后，从存储器控制器接收多页数据当中的第二页数据；在接收到第二页数据之后，基于第一感测值和第二感测值读取存储在存储器单元中的第一页数据；通过将基于第一感测值读取的第一页数据的第一位与基于第二感测值读取的第一页数据的第二位进行比较来计算第一失败位数；并且基于第一失败位数将从存储器单元读取的第一页数据和第二页数据编程到存储器单元。
根据本发明概念的实施例，提供了一种用于对多页数据进行编程的非易失性存储器设备的操作方法，该操作方法包括：从存储器控制器接收多页数据；将多页数据当中的至少一个页数据编程到连接到与选择的字线相邻的字线的第一存储器单元；在对至少一个页数据进行编程之后，基于第一读取电压和第二读取电压来读取先前存储在连接到选择的字线的第二存储器单元中的至少一个先前页数据；当第二存储器单元当中具有在第一读取电压和第二读取电压之间的阈值电压的失败单元的数量少于参考值时，将从第二存储器单元读取的至少一个先前页数据和多页数据当中的其余页数据编程到第二存储器单元；并且当失败单元的数量大于或等于参考值时，将指示关于多页数据的编程失败的状态信息发送到存储器控制器。
根据本发明概念的实施例，提供了一种存储器设备，包括：存储器单元阵列，其包括连接到第一字线的第一存储器单元和连接到与第一字线相邻的第二字线的第二存储器单元；控制逻辑电路，被配置为响应于从存储器控制器提供的编程命令而将多页数据当中的第一页数据编程到第二存储器单元；页缓冲器单元，被配置为基于第一感测值和第二感测值来读取先前存储在第一存储器单元中的先前页数据；以及失败位计算器，被配置为通过将基于第一感测值读取的先前页数据的第一位与基于第二感测值读取的先前页数据的第二位进行比较来计算第一失败位数，其中控制逻辑电路还被配置为根据第一失败位数将从第一存储器单元读取的先前页数据和多页数据当中的第二页数据编程到第一存储器单元。
根据本发明概念的实施例，提供了一种用于对多页数据进行编程的非易失性存储器设备的操作方法，该操作方法包括：从存储器控制器接收多页数据；将多页数据当中的第一页数据编程到连接到与选择的字线相邻的字线的第一存储器单元；在对第一页数据进行编程之后，基于第一感测值和第二感测值来读取先前存储在连接到选择的字线的第二存储器单元中的先前页数据；并且基于位错误值，将从第二存储器单元读取的先前页数据和多页数据当中的第二页数据编程到第二存储器单元。
附图说明
通过以下结合附图的详细描述，将更清楚地理解本发明概念的实施例，其中：
图1是示出根据本发明概念的实施例的存储器系统的框图；
图2是示出图1的存储器控制器的框图；
图3是示出图1的非易失性存储器设备的框图；
图4是示出根据本发明概念的实施例的存储器块的电路图；
图5A和图5B是示出根据本发明概念的实施例的关于多页数据的编程技术的图；
图6A和6B是示出根据本发明概念的实施例的关于多页数据的编程技术的图；
图7是示出根据图5A和5B的编程技术对图1的非易失性存储器设备的多页数据的编程操作的流程图；
图8是示出在图7的多页编程操作中读取先前页数据的操作的图；
图9A是示出根据本发明概念的实施例的基于两个读取电压来读取先前页数据的方法的图；
图9B是示出根据本发明概念的实施例的将图9A的读取电压施加到选择的字线的示例的图；
图9C是示出根据本发明概念的实施例的基于两个感测时间点读取先前页数据的方法的图；
图10是示出图3的失败位计算器的图；
图11是示出根据图10的失败位计算器的操作计算出的失败位数的示例的图；
图12是示出当在图7中计算出的失败位数大于或等于第一参考值时图1的非易失性存储器设备的操作的流程图；
图13示出了根据图12的非易失性存储器设备的操作来调整两个感测值的示例；
图14是示出根据图12的流程图的非易失性存储器设备的操作的定时(timing)图；
图15是示出当在图7中计算出的失败位数大于或等于第一参考值时图1的非易失性存储器设备的操作的流程图；
图16是示出根据图15的流程图的图1的存储器系统的操作的流程图；
图17是示出根据图15和16的流程图的非易失性存储器设备的操作的定时图；
图18A和18B是示出根据本发明概念的实施例的关于多页数据的编程技术的图；
图19是示出根据图18A和18B的编程技术的图1的非易失性存储器设备在多页数据上的编程操作的流程图；
图20是示出当在图19中计算出的失败位数大于或等于第一参考值时图1的非易失性存储器设备的操作的流程图；
图21是示出根据图20的流程图的非易失性存储器设备的操作的定时图；
图22是示出当在图19中计算出的失败位数大于或等于第一参考值时图1的非易失性存储器设备的操作的流程图；
图23是示出根据图19和22的流程图的非易失性存储器设备的操作的定时图；
图24是根据本发明概念的实施例的存储器设备的横截面视图；以及
图25是示出固态驱动器(SSD)系统的框图，根据本发明概念的实施例的存储器设备被应用到该固态驱动器系统。
具体实施方式
在下文中，将参考附图描述本发明概念的实施例。
图1是示出根据本发明概念的实施例的存储器系统10的框图。参考图1，存储器系统10可以包括存储器控制器100和非易失性存储器设备NVM 200。存储器系统10可以被包括在或安装在诸如个人计算机(PC)、服务器、数据中心、智能电话、平板电脑、自主车辆、便携式游戏机、可穿戴设备等电子设备中。例如，存储器系统10可以是诸如固态驱动器(SSD)的存储设备。
存储器控制器100可以控制非易失性存储器设备200的所有操作。例如，存储器控制器100可以向非易失性存储器设备200提供控制信号CTRL、命令CMD和/或地址ADDR，并且控制非易失性存储器设备200。在本发明概念的实施例中，响应于来自外部主机的请求，存储器控制器100可以控制非易失性存储器设备200存储数据DATA或输出数据DATA。
非易失性存储器设备200可以在存储器控制器100的控制下操作。在本发明概念的实施例中，非易失性存储器设备200可以在存储器控制器100的控制下输出存储的数据DATA，或者可以存储从存储器控制器100提供的数据DATA。
非易失性存储器设备200可以包括存储器单元阵列210和失败位计算器220。存储器单元阵列210可以包括多个存储器单元。例如，多个存储器单元可以是闪存单元。但是，本发明概念不限于此，并且存储器单元可以包括电阻性随机存取存储器(RRAM)单元、铁电随机存取存储器(FRAM)单元、相变随机存取存储器(PRAM)单元、晶闸管随机存取存储器(TRAM)单元和磁性随机存取存储器(MRAM)单元。在下文中，将描述本发明概念的实施例，其中存储器单元是NAND闪存单元。
在本发明概念的实施例中，包括在存储器单元阵列210中的多个存储器单元中的每一个可以存储N位数据(N是正整数)。当N为1时，存储器单元可以被称为单级单元(SLC)。当N为2或更大时，存储器单元可以被称为多级单元(MLC)。例如，当N为3时，该存储器单元可以被称为三级单元(TLC)。例如，当N为4时，存储器单元可以被称为四级单元(QLC)。
在本发明概念的实施例中，非易失性存储器设备200可以将多页数据编程到连接到一条字线的存储器单元。在这种情况下，连接到该字线的每个存储器单元可以存储两个或更多个位。例如，在TLC模式下，非易失性存储器设备200可以将三个页数据编程到存储器单元。在QLC模式中，非易失性存储器设备200可以将四个页数据编程到存储器单元。
在本发明概念的实施例中，非易失性存储器设备200可以通过一个编程周期对多页数据执行编程操作(例如，多页编程操作)。用于多页编程操作的一个编程周期可以包括对多页数据中的至少一个页数据的编程操作和对多页数据当中的其余页数据的编程操作。换句话说，非易失性存储器设备200可以通过多个编程操作来执行多页编程操作。
非易失性存储器设备200可以从连接到一条字线的存储器单元读取数据DATA。在这种情况下，非易失性存储器设备200可以以页为单位读取存储在存储器单元中的数据DATA(例如，页数据)。在本发明概念的实施例中，非易失性存储器设备200可以基于两个感测值(例如，通过第一感测获得的第一感测值和通过第二感测获得的第二感测值)读取存储在连接到相同字线的存储器单元中的页数据。例如，非易失性存储器设备200可以基于具有第一电平的第一读取电压从特定存储器单元读取页数据并检测第一位，并且可以基于具有第二电平的第二读取电压从特定存储器单元读取页数据并检测第二位。在本发明概念的实施例中，基于两个感测值执行的读取操作可以与用于多页编程操作的一个编程周期中的上述描述的多个编程操作一起执行。
失败位计算器220可以基于基于两个感测值读取的页数据来计算被编程到存储器单元的页数据的失败位的数量(例如，失败位数)。在这里，失败位可以是被估计为与原始页数据的位不同的页数据的位。换句话说，可以基于计算出的失败位的数量来确定编程的页数据的错误级别。例如，失败位计算器220可以通过将基于第一感测值读取的页数据(例如，第一感测数据)的第一位与基于第二感测值读取的页数据(例如，第二感测数据)的第二位进行比较来计算失败位数。
在本发明概念的实施例中，失败位计算器220可以在执行多页编程操作的同时计算编程的页数据的失败位数。在这种情况下，计算出的失败位的数量可以被用于增加要编程的多页数据的可靠性。因而，可以增加非易失性存储器设备200的可靠性。
在下文中，将详细描述使用计算出的失败位的数量的多页编程操作的实施例。
图2是示出图1的存储器控制器100的框图。参考图1和2，存储器控制器100可以包括处理器110、RAM 120、纠错码(ECC)电路130、主机接口电路140和存储器接口电路150。
处理器110可以控制存储器控制器100的所有操作。RAM 120可以用作存储器控制器100的操作存储器、缓冲存储器、高速缓存存储器等。RAM 120中包括的各种信息、数据或指令可以由处理器110执行或管理。
在本发明概念的实施例中，RAM 120可以包括闪存翻译层FTL。闪存翻译层FTL可以是主机HOST和非易失性存储器设备200之间的接口。例如，闪存翻译层FTL可以执行地址翻译，其中由主机HOST管理的逻辑地址被翻译成可由非易失性存储器设备200识别的物理地址。换句话说，可以由闪存翻译层FTL管理非易失性存储器设备200的物理存储空间。在本发明概念的实施例中，闪存翻译层FTL可以存储在RAM 120中，并且存储在RAM 120中的闪存翻译层FTL可以由处理器110执行。
ECC电路130可以被配置为检测并校正从非易失性存储器设备200输出的数据DATA的错误。例如，ECC电路130可以关于要存储在非易失性存储器设备200中的数据DATA生成纠错码。纠错码可以与数据DATA一起存储在非易失性存储器设备200中。当从非易失性存储器设备200输出数据DATA时，ECC电路130可以使用与数据DATA对应的纠错码来检测和校正从非易失性存储器设备200输出的数据DATA的错误。
主机接口电路140可以支持存储器控制器100与主机HOST之间的通信。在本发明概念的实施例中，主机接口电路140可以支持各种接口诸如通用串行总线(USB)、小型计算机系统接口(SCSI)、外围组件互连(PCI)Express、高级技术附件(ATA)、并行ATA(PATA)、串行ATA(SATA)、串行连接的SCSI(SAS)、通用闪存(UFS)、非易失性存储器Express(NVMe)等中的至少一种。
存储器接口电路150可以支持存储器控制器100与非易失性存储器设备200之间的通信。在本发明概念的实施例中，存储器接口电路150可以支持NAND接口。
图3是示出图1的非易失性存储器设备200的框图。参考图1和3，非易失性存储器设备200可以包括存储器单元阵列210、失败位计算器220、行解码器230、页缓冲器单元240、输入/输出(I/O)电路250和控制逻辑电路260。
存储器单元阵列210可以包括多个存储器块BLK1至BLKz(z是正整数)。多个存储器块BLK1至BLKz中的每一个可以包括多个存储器单元。存储器单元阵列210可以通过位线BL连接到页缓冲器单元240，并且可以通过字线WL、串选择线SSL和接地选择线GSL连接到行解码器230。
在本发明概念的实施例中，存储器单元阵列210可以包括三维(3D)存储器单元阵列，并且3D存储器单元阵列可以包括多个NAND串。每个NAND串可以包括分别连接到垂直堆叠在基板上的字线的存储器单元。描述3D存储器的美国专利号7,679,133、8,553,466、8,654,587和8,559,235以及美国专利申请公开号2011/0233648的公开内容通过引用整体并入本文。在本发明概念的实施例中，存储器单元阵列210可以包括二维(2D)存储器单元阵列，并且2D存储器单元阵列可以包括以行和列方向布置的多个NAND串。
行解码器230可以从存储器控制器100接收地址ADDR。行解码器230可以解码地址ADDR并基于解码的结果控制字线WL、串选择线SSL和接地选择线GSL的电压。例如，在编程操作期间，行解码器230可以将编程电压和编程验证电压施加到选择的字线，并且在读取操作期间，行解码器230可以将读取电压施加到选择的字线。
页缓冲器单元240可以包括多个页缓冲器PB1至PBn(n为3或大于3的整数)，并且页缓冲器PB1至PBn可以通过多条位线BL分别连接到存储器单元。页缓冲器单元240可以根据控制逻辑电路260的控制从位线BL当中选择至少一条位线。根据操作模式，页缓冲器单元240可以作为写驱动器或感测放大器进行操作。例如，在编程操作期间，页缓冲器单元240可以将与要编程的数据DATA对应的位线电压施加到选择的位线。在读取操作期间，页缓冲器单元240可以感测选择的位线的电流或电压并且读取存储在存储器单元中的数据DATA。页缓冲器单元240可以临时存储要编程的数据DATA，或者临时存储从存储器单元读取的数据DATA。
在本发明概念的实施例中，在读取操作期间，页缓冲器单元240可以基于两个感测值来读取存储在连接到一条字线的存储器单元中的页数据。因而，页缓冲器单元240可以临时存储与第一感测值对应的第一感测数据和与第二感测值对应的第二感测数据。
I/O电路250可以将从存储器控制器100接收的数据DATA通过数据线DL提供给页缓冲器单元240，或者可以将从页缓冲单元240接收的数据DATA通过数据线DL提供给存储器控制器100。在本发明概念的实施例中，诸如图3中所示的命令CMD、地址ADDR或控制信号CTRL之类的信号可以通过输入/输出电路250来接收。
控制逻辑电路260可以控制非易失性存储器设备200的所有操作。例如，控制逻辑电路260可以基于来自存储器控制器100的命令CMD或控制信号CTRL来控制非易失性存储器设备200的元件以执行各种操作(例如，编程操作、读取操作、擦除操作等)。
失败位计算器220可以基于通过页缓冲器单元240从存储器单元读取的数据DATA来计算被编程到存储器单元的数据DATA的失败位数。换句话说，可以通过失败位计算器220来计算编程的页数据的失败位数。在本发明概念的实施例中，失败位计算器220可以将通过页缓冲器单元240读取的第一感测数据与第二感测数据进行比较，并计算失败位数。可以将计算出的失败位数提供给控制逻辑电路260。
在本发明概念的实施例中，控制逻辑电路260可以基于失败位数来控制多页编程操作。例如，当执行多页编程操作时，控制逻辑电路260可以根据第一编程的页数据的失败位数确定第一编程的页数据的错误级别。控制逻辑电路260可以基于确定的错误级别来控制多页编程操作。
图4是示出根据本发明概念的实施例的存储器块的电路图。参考图4，存储器块BLK可以与图3的存储器块BLK1至BLKz之一对应。存储器块BLK可以包括NAND串NS11至NS33。每个NAND串(例如，NS11)可以包括串联的串选择晶体管SST、多个存储器单元MC和接地选择晶体管GST。
NAND串NS11、NS21和NS31可以在第一位线BL1和公共源极线CSL之间，NAND串NS12、NS22和NS32可以在第二位线BL2和公共源极线CSL之间。NAND串NS13、NS23和NS33可以在第三位线BL3和公共源极线CSL之间。串选择晶体管SST可以连接到对应的串选择线SSL1至SSL3。存储器单元MC可以分别连接到对应的字线WL1至WL8。接地选择晶体管GST可以连接到对应的接地选择线GSL1至GSL3。串选择晶体管SST可以连接到对应的位线BL1至BL3，并且接地选择晶体管GST可以连接到公共源极线CSL。在此，根据本发明概念的实施例，NAND串的数量、字线的数量、位线的数量、接地选择线的数量以及串选择线的数量可以变化。
在下面的描述中，将参考图5A至23描述根据本发明概念的各种实施例的多页编程操作。为了便于解释，假设根据本发明概念的实施例的多页编程操作基于指示第一字线WL1(例如，第一字线WL1是选择的字线)的地址ADDR对三个页数据PD1至PD3(例如，TLC模式)进行编程。但是，本发明概念不限于此，并且本发明概念还可以应用于对四个或更多个页数据的多页编程操作。
图5A和5B是示出根据本发明概念的实施例的关于多页数据的编程技术的图。图5A和5B的操作可以在针对多页编程操作的一个编程周期中执行。为了便于解释，假设连接到第一字线WL1的存储器单元在先前编程周期中存储一个先前页数据PDp。换句话说，在先前编程周期中被编程的三个页数据当中的一个先前页数据PDp可以被先前存储在连接到第一字线WL1的存储器单元中。图5B中所示的分散的水平轴指示存储器单元的阈值电压，而垂直轴指示存储器单元的数量。
参考图3、5A和5B，非易失性存储器设备200可以接收第一至第三页数据PD1至PD3。在本发明概念的实施例中，接收到的第一至第三页数据PD1至PD3可以被存储在非易失性存储器设备200的页缓冲器单元240中。
非易失性存储器设备200可以将第一至第三页数据PD1至PD3中的一个(例如，第一页数据PD1)编程到连接到第二字线WL2的存储器单元，该第二字线WL2是未选择的字线(下文中这个编程操作可以被称为未选择的编程操作PGM_unsel)。例如，第二字线WL2可以是与第一字线WL1相邻的字线。如图5B中所示，非易失性存储器设备200可以执行未选择的编程操作PGM_unsel，使得连接到第二字线WL2的存储器单元处于擦除状态E和编程状态P01中的任何一个。在未选择的编程操作PGM_unsel中，未选择的编程验证电压VF01可以被用于验证编程状态P01。当第二字线WL2上的未选择的编程操作PGM_unsel完成时，连接到第二字线WL2的存储器单元可以处于存储第一页数据PD1的状态，并且连接到第一字线WL1的存储器单元可以处于存储先前页数据PDp的状态。
在未选择的编程操作PGM_unsel之后，非易失性存储器设备200可以从连接到第一字线WL1的存储器单元中读取先前页数据PDp(下文中这个读取操作可以被称为先前页数据读取操作RD_pre)。如图5B中所示，其中存储先前页数据PDp的每个存储器单元可以具有擦除状态E和编程状态P01中的任何一个。非易失性存储器设备200可以使用读取电压VRD01执行先前页数据读取操作RD_pre，从而读取先前页数据PDp。
在先前页数据读取操作RD_pre之后，非易失性存储器设备200可以基于第二页数据PD2、第三页数据PD3和先前页数据PDp对连接到第一字线WL1的存储器单元执行编程操作(下文中这个编程操作可以被称为选择的编程操作PGM_sel)。如图5B中所示，当非易失性存储器设备200执行选择的编程操作PGM_sel时，连接到第一字线WL1的存储器单元当中处于擦除状态E的存储器单元可以处于擦除状态E和第一至第三编程状态P1至P3中的任何一个，并且处于编程状态P01的存储器单元可以处于第四至第七编程状态P4至P7中的任何一个。在选择的编程操作PMG_sel中，第一至第七编程验证电压VF1至VF7可以被用于验证第一至第七编程状态P1至P7。
当完成选择的编程操作PGM_sel时，连接到第一字线WL1的存储器单元可以存储第二页数据PD2、第三页数据PD3和先前页数据PDp，并且连接到第二字线WL2的存储器单元可以存储第一页数据PD1。
图6A和6B是示出根据本发明概念的实施例的关于多页数据的编程技术的图。可以在针对多页编程操作的一个编程周期中执行图6A和6B的操作。为了便于解释，假设连接到第一字线WL1的存储器单元在先前编程周期中存储了两个先前页数据PDp1和PDp2。换句话说，在先前编程周期中被编程的三个页数据当中的两个页数据PDp1和PDp2可以被先前存储在连接到第一字线WL1的存储器单元中。图6B中所示的分散的水平轴指示存储器单元的阈值电压，并且垂直轴指示存储器单元的数量。
参考图3、6A和6B，非易失性存储器设备200可以接收第一至第三页数据PD1至PD3。非易失性存储器设备200可以将第一至第三页数据PD1至PD3当中的两个页数据(例如，第一和第二页数据PD1和PD2)编程到连接到第二字线WL2的存储器单元，该第二字线WL2是未选择的字线。如图6B中所示，非易失性存储器设备200可以执行未选择的编程操作PGM_unsel，使得连接到第二字线WL2的存储器单元处于擦除状态E和第一至第三编程状态P01至P03中的任何一个。在未选择的编程操作PGM_unsel中，第一至第三未选择的编程验证电压VF01至VF03可以被用于验证第一至第三编程状态P01至P03。当第二字线WL2上的未选择的编程操作PGM_unsel完成时，连接到第二字线WL2的存储器单元可以处于其中存储第一和第二页数据PD1和PD2的状态，并且连接到第一字线WL1的存储器单元可以处于其中存储第一和第二先前页数据PDp1和PDp2的状态。
在未选择的编程操作PGM_unsel之后，非易失性存储器设备200可以从连接到第一字线WL1的存储器单元读取第一和第二先前页数据PDp1和PDp2。如图6B中所示，其中存储有第一和第二先前页数据PDp1和PDp2的每个存储器单元可以具有擦除状态E和第一至第三编程状态P01至P03中的任何一个。非易失性存储器设备200可以使用第一至第三读取电压VRD01至VRD03执行先前页数据读取操作RD_pre，从而读取第一和第二先前页数据PDp1和PDp2。
在先前页数据读取操作RD_pre之后，非易失性存储器设备200可以基于第三页数据PD3以及第一和第二先前页数据PDp1和PDp2对连接到第一字线WL1的存储器单元执行编程操作。如图6B中所示，当非易失性存储器设备200执行选择的编程操作PGM_sel时，连接到第一字线WL1的存储器单元当中处于擦除状态E的存储器单元可以处于擦除状态E和第一编程状态P1中的任何一个，并且处于第一编程状态P01的存储器单元可以处于第二和第三编程状态P2和P3中的任何一个。处于第二编程状态P02的存储器单元可以具有第四和第五编程状态P4和P5中的任何一个，并且处于第三编程状态P03的存储器单元可以具有第六和第七编程状态P6和P7中的任何一个。
当完成选择的编程操作PGM_sel时，连接到第一字线WL1的存储器单元可以存储第三页数据PD3以及第一和第二先前页数据PDp1和PDp2，并且连接到第二字线WL2的存储器单元可以存储第一页数据PD1和第二页数据PD2。
在本发明概念的实施例中，作为选择的字线的第一字线WL1可以是靠近基板定位的字线，并且作为未选择的字线的第二字线WL2可以是是远离基板定位的字线。但是，本发明概念不限于此。例如，第一字线WL1可以是远离基板定位的字线，并且第二字线WL2可以是靠近基板定位的字线。
如上所述，根据本发明概念的实施例的多页编程技术可以包括将多页数据中的至少一个页数据编程到连接到与选择的字线相邻的未选择的字线的存储器单元的操作(例如，未选择的编程操作PGM_sel)和将其余页数据编程到连接到选择的字线的存储器单元的操作(例如，选择的编程操作PGM_sel)。例如，可以将第一页数据编程到连接到与选择的字线相邻的未选择的字线的存储器单元，然后，可以将第二和第三页数据编程到连接到选择的字线的存储器单元。在这种情况下，可以读取先前存储在连接到选择的字线的存储器单元中的至少一个先前页数据，并且可以基于读取的至少一个先前页数据和其余页数据来执行选择的编程操作PGM_sel。根据这些编程技术，由于在先前编程周期中对先前页数据执行编程操作时发生的错误，会降低通过选择的编程操作PGM_sel编程的页数据的可靠性。
在下文中，将参考图7至图17详细描述用于增加参考图5A至6B描述的编程技术的可靠性的多页编程操作。为了便于解释，如图5A和5B中所示，将描述其中对一个页数据执行未选择的编程操作PGM_unsel的多页编程操作。
图7是示出根据图5A和5B的编程技术对图1的非易失性存储器设备200的多页数据进行编程操作的流程图。参考图1、3和7，在操作S201中，非易失性存储器设备200可以从存储器控制器100接收多页数据。例如，非易失性存储器设备200还可以接收与选择的字线对应的地址ADDR和关于多页数据的编程命令CMD以及从存储器控制器100接收到的多页数据。
在操作S202中，非易失性存储器设备200可以将多页数据当中的一个页数据编程到连接到未选择的字线的存储器单元。例如，第一页数据PD1可以被编程到第二字线WL2。
在操作S203中，非易失性存储器设备200可以基于第一感测值和第二感测值来读取先前存储在连接到选择的字线的存储器单元中的先前页数据。例如，非易失性存储器设备200可以将第一读取电压施加到选择的字线以读取先前页数据，并将第二读取电压施加到选择的字线以读取先前页数据。作为另一个示例，非易失性存储器设备200可以将特定读取电压(例如，具有先前设置的电平的读取电压)施加到选择的字线，并且在第一感测时间点和第二感测时间点处感测页缓冲器单元240的感测节点的电压或电流，从而读取先前页数据。更具体而言，非易失性存储器设备200可以将特定读取电压施加到选择的字线并在第一显影时间和第二显影时间期间显影页缓冲器单元240的感测节点，从而读取先前页数据。因而，页缓冲器单元240可以存储基于第一感测值读取的第一感测数据和基于第二感测值读取的第二感测数据。
在操作S204中，非易失性存储器设备200可以基于根据第一感测值读取的先前页数据(例如，第一感测数据)的第一位和根据第二感测值读取的先前页数据(例如，第二感测数据)的第二位来计算失败位数。例如，失败位计算器220可以将第一位与第二位进行比较，并确定不同的位的数量。失败位计算器220可以计算确定的位的数量作为失败位数。
在操作S205中，非易失性存储器设备200可以确定失败位数是否小于第一参考值。在此，第一参考值可以是用于确定是否继续执行多页编程操作的参考值。例如，操作S205可以由控制逻辑电路260执行。
当失败位数小于第一参考值时(换句话说，当确定编程的先前页数据的错误级别低时)，在操作S206中，非易失性存储器设备200可以将读取的先前页数据以及多页数据当中的其余页数据编程到连接到选择的字线的存储器单元。例如，读取的先前页数据可以是基于第一感测值或第二感测值读取的数据。作为另一个示例，读取的先前页数据可以是基于先前设置的读取电压读取的数据。
当失败位数大于或等于第一参考值时(例如，确定编程的先前页数据的错误级别不低)，非易失性存储器设备200可以执行操作S211或操作S231。稍后将参考图12描述操作S211，并且稍后将参考图15描述操作S231。例如，非易失性存储器设备200可以基于其它感测值将多页编程操作处理为失败、校正读取的先前页数据的错误或者再次读取先前页数据。
图8是示出在图7的多页编程操作中读取先前页数据的操作的图。参考图3和8，NAND串NS1至NSn可以分别通过位线BL1至BLn连接到页缓冲器PB1至PBn。NAND串NS1至NSn可以被包括在存储器单元阵列210中，并且页缓冲器PB1至PBn可以被包括在页缓冲器单元240中。
NAND串NS1至NSn可以包括接地选择晶体管GST1至GSTn、存储器单元MC11至MCn8以及串选择晶体管SST1至SSTn。接地选择晶体管GST1至GSTn可以连接到公共源极线CSL和接地选择线GSL，并且存储器单元MC11至MCn8可以连接到字线WL1至WL8。串选择晶体管SST1至SSTn可以连接到串选择线SSL和位线BL1至BLn。
如图8中所示，第一字线WL1可以是选择的字线，并且第二字线WL2可以是未选择的字线。在这种情况下，连接到第一字线WL1的存储器单元MC11至MCn1处于对先前页数据进行编程的状态，并且根据图7的操作S202，连接到第二字线WL2的存储器单元MC12至MCn2可以处于对多页数据之一进行编程的状态。
根据图7的操作S203，当基于第一感测值和第二感测值从连接到第一字线WL1的存储器单元MC11至MCn1读取先前页数据时，页缓冲器PB1至PBn可以存储第一感测数据PDS1和第二感测数据PDS2。第一感测数据PDS1可以被存储在页缓冲器PB1至PBn的第一锁存器L1中，并且第二感测数据PDS2可以被存储在页缓冲器PB1至PBn的第二锁存器L2中。例如，第一感测数据PDS1和第二感测数据PDS2中的每一个可以是n位数据。在这种情况下，第一感测数据PDS1的位PDS1[1：n]可以分别存储在页缓冲器PB1至PBn的第一锁存器L1中，并且第二感测数据PDS2的位PDS2[1：n]可以分别存储在页缓冲器PB1至PBn的第二锁存器L2中。例如，基于第一感测值从存储器单元MC11输出的第一感测数据PDS1的位PDS1[1]可以被存储在第一页缓冲器PB1的第一锁存器L1中，并且基于第二感测值从存储器单元MC11输出的第二感测数据PDS2的位PDS2[1]可以存储在第一页缓冲器PB1的第二锁存器L2中。类似地，基于第一感测值从存储器单元MCn1输出的第一感测数据PDS1的位PDS1[n]可以存储在第n页缓冲器PBn的第一锁存器L1中，并且基于第二感测值从存储器单元MCn1输出的第二感测数据PDS2的位PDS2[n]可以存储在第n页缓冲器PBn的第二锁存器L2中。
图9A是示出基于两个读取电压来读取先前页数据的方法的图。图9A的分散的水平轴指示存储器单元的阈值电压，而垂直轴指示存储器单元的数量。参考图9A，当先前页数据被编程到存储器单元时，示出了在编程正常状态下的存储器单元的分布和在编程缺陷状态下的存储器单元的分布。编程正常状态指示编程的先前页数据的错误级别相对低的状态，而编程缺陷状态指示编程的先前页数据的错误级别相对高的状态。如参考图5B所描述的，其中存储有先前页数据的每个存储器单元可以具有擦除状态E和编程状态P01之一。
在编程正常状态和编程缺陷状态下，可以将第一读取电压VS1施加到图8的选择的字线(例如，第一字线WL1)以基于第一感测值读取先前页数据，并且可以将第二读取电压VS2施加到选择的字线以基于第二感测值读取先前页数据。第一读取电压VS1可以低于参考读取电压VRD，并且第二读取电压VS2可以高于参考读取电压VRD。参考读取电压VRD可以是用于在基于一个感测值执行的一般读取操作中读取先前页数据的电压。例如，参考读取电压VRD可以与图5B的读取电压VRD01对应，并且可以具有先前设置的电平。但是，本发明概念不限于此，并且第一读取电压VS1的电平或第二读取电压VS2的电平可以与参考读取电压VRD的电平相同。
在编程正常状态下，处于擦除状态E的存储器单元的阈值电压与处于编程状态P01的存储器单元的阈值电压可以彼此不同。例如，如图9A中所示，在处于擦除状态E的存储器单元的阈值电压当中的最大电压可以低于第一读取电压VS1，并且在处于编程状态P01的存储器单元的阈值电压当中的最小电压可以高于第二读取电压VS2。在这种情况下，在第一读取电压VS1与第二读取电压VS2之间的阈值电压中不存在存储器单元。换句话说，基于第一读取电压VS1读取的先前页数据的位可以与基于第二读取电压VS2读取的先前页数据的位相同。如上所述，处于擦除状态E的存储器单元可以被识别为其中通过第一读取电压VS1和第二读取电压VS2存储第一位(例如，“1”)的存储器单元(例如，擦除单元)，并且处于编程状态P01的存储器单元可以被识别为其中通过第一读取电压VS1和第二读取电压VS2存储第二位(例如，“0”)的存储器单元(例如，编程单元)。在这种情况下，可以计算出失败位数为0。
在编程缺陷状态下，处于擦除状态E的存储器单元的一些阈值电压可以与处于编程状态P01的存储器单元的一些阈值电压相同。换句话说，处于擦除状态E的存储器单元的一些阈值电压可以与处于编程状态P01的存储器单元的一些阈值电压重叠。例如，如图9A中所示，处于擦除状态E的存储器单元的阈值电压当中的最大电压可以高于第一读取电压VS1，并且处于编程状态P01的存储器单元的阈值电压当中的最小电压可以低于第二读取电压VS2。在这种情况下，在第一读取电压VS1与第二读取电压VS2之间的阈值电压中可以存在存储器单元。换句话说，基于第一读取电压VS1读取的先前页数据的一些位可以与基于第二读取电压VS2读取的先前页数据的一些位不同。例如，关于处于擦除状态E的存储器单元当中具有高于第一读取电压VS1的阈值电压的存储器单元，基于第一读取电压VS1感测的位可以不同于基于第二读取电压VS2感测的位。此外，关于处于编程状态P01的存储器单元当中具有低于第二读取电压VS2的阈值电压的存储器单元，基于第一读取电压VS1感测的位可以与基于第二读取电压VS2感测的位不同。如上所述，在处于擦除状态E的存储器单元当中，可以将具有低于第一读取电压VS1的阈值电压的存储器单元识别为擦除单元，并且可以将具有高于第一读取电压VS1的阈值电压的存储器单元识别为其中通过第一读取电压VS1和第二读取电压VS2存储不同位的存储器单元(例如，失败单元)。此外，在处于编程状态P01的存储器单元当中，可以将具有高于第二读取电压VS2的阈值电压的存储器单元识别为编程单元，并且可以将具有低于第二读取电压VS2的阈值电压的存储器单元识别为失败单元。换句话说，失败单元可以是具有在第一读取电压VS1与第二读取电压VS2之间的阈值电压的存储器单元。在这种情况下，计算出的失败位数可以与失败单元的数量相同。
图9B是示出将图9A的第一读取电压VS1和第二读取电压VS2施加到选择的字线的示例的图。参考图9B，如参考图9A所描述的，可以基于两个感测值将第一和第二读取电压VS1和VS2施加到第一字线WL1(例如，选择的字线)。例如，可以通过将第一读取电压VS1和第二读取电压VS2顺序地施加到第一字线WL1来执行第一感测和第二感测。可以基于第一感测和第二感测来计算失败位数。
图9C是示出基于两个感测时间点tS1和tS2读取先前页数据的方法的图。图9C的曲线图的水平轴指示时间，并且垂直轴指示用于感测存储在存储器单元中的位的图3的页缓冲器单元240的感测节点的电压。参考图9C，示出了在预充电时段和用于读取编程到存储器单元的先前页数据的显影时段中的感测节点的电压变化。显影时段中感测节点的电压变化可以根据存储器单元的阈值电压而变化。
可以将图9A的参考读取电压VRD施加到图8的选择的字线(例如，第一字线WL1)，以在编程正常状态和编程缺陷状态下读取先前页数据。在这种情况下，可以在第一感测时间点tS1处将感测节点电压与参考电压Vr进行比较，以基于第一感测值来读取先前页数据，并且可以在第二感测时间点tS2处将感测节点电压与参考电压Vr进行比较，以基于第二感测值读来取先前页数据。当感测节点电压高于参考电压Vr时，可以将存储器单元识别为编程单元，而当感测节点电压低于参考电压Vr时，可以将存储器单元识别为擦除单元。换句话说，第一感测时间点tS1可以与图9A的第一读取电压VS1对应，并且第二感测时间点tS2可以与第二读取电压VS2对应。
第一感测时间点tS1可以比参考感测时间点tRD快，并且第二感测时间点tS2可以比参考感测时间点tRD慢。换句话说，第一感测时间点tS1位于参考感测时间点tRD之前，而第二感测时间点tS2位于参考感测时间点tRD之后。参考感测时间点tRD可以是用于在基于一个感测值执行的一般读取操作中读取先前页数据的感测时间点，并且可以是先前设置的值。但是，本发明概念不限于此，并且第一感测时间点tS1或第二感测时间点tS2可以与参考感测时间点tRD相同。
在编程正常状态下，每个存储器单元可以被识别为编程单元和擦除单元之一。例如，如图9C中所示，当在第一感测时间点tS1和第二感测时间点tS2处感测节点电压高于参考电压Vr时，可以将存储器单元识别为编程单元，而当在第一感测时间点tS1和第二感测时间点tS2处感测节点电压低于参考电压Vr时，可以将存储器单元识别为擦除单元。在这种情况下，失败位数可以被计算为0。
在编程缺陷状态下，每个存储器单元可以被识别为编程单元、擦除单元和失败单元之一。例如，如图9C中所示，当在第一感测时间点tS1和第二感测时间点tS2处感测节点电压高于参考电压Vr时，可以将存储器单元识别为编程单元，而当在第一感测时间点tS1和第二感测时间点tS2处感测节点电压低于参考电压Vr时，可以将存储器单元识别为擦除单元。当在第一感测时间点tS1处感测节点电压高于参考电压Vr并且在第二感测时间点tS2处感测节点电压低于参考电压Vr时，可以将存储器单元识别为失败单元。在这种情况下，计算出的失败位数可以是失败单元的数量。
图10是示出图3的失败位计算器220的图。参考图10，失败位计算器220可以包括第一至第n比较器221至22n和计数器270。比较器221至22n可以接收分别存储在图8的页缓冲器PB1至PBn的第一锁存器L1和第二锁存器L2中的第一感测数据PDS1和第二感测数据PDS2。例如，第一比较器221可以接收第一感测数据的第一位PDS1[1]和第二感测数据的第一位PDS2[1]，并且第二比较器222可以接收第一感测数据的第二位PDS1[2]和第二感测数据的第二位PDS2[2]。类似地，第n比较器22n可以接收第一感测数据的第n位PDS1[n]和第二感测数据的第n位PDS2[n]。
比较器221至22n中的每一个可以比较两个接收到的位并输出比较结果。例如，第一比较器221可以将第一感测数据的第一位PDS1[1]与第二感测数据的第一位PDS2[1]进行比较以获得第一比较结果CR1。第二比较器222可以将第一感测数据的第二位PDS1[2]与第二感测数据的第二位PDS2[2]进行比较并输出第二比较结果CR2。同样，第n比较器22n可以将第一感测数据的第n位PDS1[n]与第二感测数据的第n位PDS2[n]进行比较以获得第n比较结果CRn。当两个位相同时，比较器221至22n中的每一个可以输出第一值(例如，“0”)作为比较结果，而当两个位不同时，输出第二值(例如，“1”)作为比较结果。例如，比较器221至22n中的每一个可以被实现为XOR门，但是本发明概念不限于此。
计数器270可以基于比较结果CR1至CRn来计算失败位数FBN。在本发明概念的实施例中，计数器270可以对指示比较结果CR1至CRn当中两个位不同的特定值(例如，“1”)进行计数，以计算失败位数FBN。可以将计算出的失败位数FBN提供给控制逻辑电路260。控制逻辑电路260可以基于计算出的失败位数FBN来执行多页编程操作。
图11是示出根据图10的失败位计算器220的操作计算出的失败位数FBN的示例的图。为了便于解释，假设将七个存储器单元MC11至MCn1(例如，n为7)连接到图8的选择的字线(例如，第一字线WL1)。参考图10和11，失败位计算器220可以基于第一感测值接收从存储器单元MC11至MC71读取的第一感测数据PDS1，以及基于第二感测值从存储器单元MC11至MC71读取第二感测数据PDS2。例如，如图11中所示，第一感测数据PDS1可以是“0101111”，并且第二感测数据PDS2可以是“0010111”。在这种情况下，失败位计算器220可以将第一感测数据PDS1与第二感测数据PDS2进行比较以获得“0111000”作为比较结果CR。失败位计算器220可以通过在比较结果CR中计数指示从存储器单元MC11至MC71中的每一个读取的两个位不同的“1”来计算失败位数FBN。因而，可以将“3”计算为失败位数FBN。
图12是示出当在图7中计算出的失败位数FBN大于或等于第一参考值时图1的非易失性存储器设备的操作的流程图。参考图1和12，当计算出的失败位数大于或等于第一参考值时，在操作S211中，非易失性存储器设备200可以基于第一校正感测值和第二校正感测值再次读取先前存储在连接到选择的字线的存储器单元中的先前页数据。在此，可以通过非易失性存储器设备200内部的算法来确定第一校正感测值和第二校正感测值，使得可以更准确地确定编程的先前页数据的错误级别。例如，第一校正感测值可以与第一感测值(例如，在操作S204中使用的第一感测值)不同，并且第二校正感测值可以与第二感测值(例如，在操作S204中使用的第二感测值)不同。
在操作S212中，非易失性存储器设备200可以基于根据第一校正感测值读取的先前页数据的第一位和根据第二校正感测值读取的先前页数据的第二位来计算失败位数FBN。如参考图8至11所描述的，非易失性存储器设备200可以计算与再次被读取的先前页数据对应的失败位数FBN。
在操作S213中，非易失性存储器设备200可以确定计算出的失败位数FBN是否小于第一参考值。例如，第一参考值可以与在操作S205中的第一参考值相同，但是本发明概念不限于此。当计算出的失败位数FBN小于第一参考值时(换句话说，当确定再次读取的先前页数据的错误级别相对低时)，在操作S214中，非易失性存储器设备200可以将再次读取的先前页数据和多页数据当中的其余页数据编程到连接到选择的字线的存储器单元。
当计算出的失败位数FBN大于或等于第一参考值时(换句话说，当确定再次读取的先前页数据的错误级别相对高时)，在操作S215中，非易失性存储器设备200可以将编程失败信息发送到存储器控制器100。例如，非易失性存储器设备200可以响应于来自存储器控制器100的对状态信息的请求而向存储器控制器100发送指示编程失败的状态信息。
在操作S216中，非易失性存储器设备200可以更新读取或编程设置值。例如，非易失性存储器设备200可以在对各种字线(例如，图8的第一至第八字线WL1至WL8)和各种存储器块执行操作S211至S215的同时提取存储器块或存储器管芯的特性信息。非易失性存储器设备200可以基于提取出的特性信息更新读取设置值(例如，读取电压、显影时间或感测时间点)或编程设置值(例如，编程电压或编程验证电压)。例如，非易失性存储器设备200可以基于提取出的存储器块或存储器管芯的特性信息来减小或增加读取电压、显影时间或感测时间点。非易失性存储器设备200可以基于提取出的存储器块或存储器管芯的特性信息来减小或增加编程电压或编程验证电压。因而，如图5B中所示，未选择的编程验证电压VF01或编程电压可以在未选择的编程操作PGM_unsel中改变，或者读取电压VRD01可以在先前页数据读取操作RD_pre中改变。在本发明概念的实施例中，可以省略操作S216。
如上所述，当确定编程的先前页数据的错误级别相对高时，非易失性存储器设备200可以调整两个感测值以再次读取先前页数据。换句话说，非易失性存储器设备200可以改变读取条件并再次读取先前页数据以再次获得先前页数据，并且可以确定关于获得的先前页数据的错误级别。
图13示出了根据图12的非易失性存储器设备200的操作来调整两个感测值的示例。换句话说，将参考图13描述获得第一校正感测值和第二校正感测值的示例。参考图13，示出了其中对先前页数据PDp进行编程的存储器单元(例如，连接到选择的字线的存储器单元)的分散。分散的水平轴指示阈值电压，并且垂直轴指示存储器单元的数量。其中先前页数据PDp被编程的每个存储器单元可以具有擦除状态E和编程状态P01之一。
为了调整两个感测值，如参考图9A所述，非易失性存储器设备200可以调整在一般读取操作(例如，基于一个感测值执行的读取操作)中使用的参考读取电压VRD并获得校正参考读取电压VRD'。例如，非易失性存储器设备200可以执行谷值(valley)搜索操作，以搜索由存储器单元形成的阈值电压分布的谷值，并且获得校正参考读取电压VRD'。作为另一个示例，非易失性存储器设备200可以根据连接到未选择的字线的存储器单元的编程状态来调整参考读取电压VRD，并获得校正参考读取电压VRD'。例如，当连接到未选择的字线的存储器单元处于编程状态时，非易失性存储器设备200可以增加参考读取电压VRD并获得校正参考读取电压VRD'，并且当连接到未选择的字线的存储器单元处于擦除状态时，可以降低参考读取电压VRD并获得校正参考读取电压VRD'。
如图13中所示，当调整参考读取电压VRD时，可以调整第一感测值和第二感测值。例如，如参考图9A所述，当基于两个读取电压执行读取操作时，可以将与参考读取电压VRD对应的第一读取电压VS1和第二读取电压VS2分别调整为第一校正读取电压VS1'和第二校正读取电压VS2'。例如，当校正参考读取电压VRD'低于参考读取电压VRD时，第一校正读取电压VS1'和第二校正读取电压VS2'可以分别低于第一读取电压VS1和第二读取电压VS2。作为另一个示例，当校正参考读取电压VRD'大于参考读取电压VRD时，第一校正读取电压VS1'和第二校正读取电压VS2'可以分别大于第一读取电压VS1和第二读取电压VS2。
例如，如参考图9C所述，当基于两个感测时间点执行读取操作时，可以在调整参考读取电压VRD时调整两个感测值。例如，当将校正参考读取电压VRD'施加到选择的字线时，第一感测时间点tS1可以与第一校正读取电压VS1'对应，并且第二感测时间点tS2可以与第二校正读取电压VS2'对应。但是，本发明概念不限于此，并且参考读取电压VRD可以保持不变，并且可以调整第一感测时间点tS1或第二感测时间点tS2。
如上所述，当将参考读取电压VRD调整为校正参考读取电压VRD'时，可以减少关于基于两个校正传感值读取的先前页数据PDp的失败位数FBN。因而，非易失性存储器设备200可以基于具有降低的错误级别的先前页数据来执行多页编程操作。因而，可以增加关于多页编程操作的可靠性。
图14是示出根据图12的流程图的非易失性存储器设备的操作的定时图。参考图1和14，在操作S221中，非易失性存储器设备200可以从存储器控制器100接收多页数据。例如，非易失性存储器设备200可以根据数据输入命令来接收多页数据。在操作S222中，非易失性存储器设备200可以从存储器控制器100接收编程命令。非易失性存储器设备200可以响应于编程命令而对接收到的多页数据执行编程操作。例如，非易失性存储器设备200可以从存储器控制器100与数据输入命令或编程命令一起接收多页数据将被编程到的一个地址。但是，本发明概念不限于在操作S221之后执行操作S222。例如，当通过其发送命令和地址的通道与通过其发送和接收数据的通道分开时，可以并行执行操作S221和S222。作为另一个示例，在操作S222中首先接收到编程命令之后，可以在操作S221中接收多页数据。
非易失性存储器设备200可以在执行操作S221和S222的同时向存储器控制器100发送指示就绪状态(例如，高电平)的就绪/忙碌信号nR/B。在本发明概念的实施例中，非易失性存储器设备200可以在接收多页数据之前接收编程建立(setup)命令，并且可以在接收到多页数据之后接收编程确认命令。
在操作S223中，非易失性存储器设备200可以执行未选择的编程操作PGM_unsel。例如，非易失性存储器设备200可以将多页数据当中的一个页数据编程到连接到未选择的字线的存储器单元。在操作S224中，非易失性存储器设备200可以执行第一先前页数据读取操作RD1_pre。例如，非易失性存储器设备200可以基于第一感测值和第二感测值读取先前存储在连接到选择的字线的存储器单元中的先前页数据。在操作S225中，非易失性存储器设备200可以执行第二先前页数据读取操作RD2_pre。例如，非易失性存储器设备200可以基于第一校正感测值和第二校正感测值再次读取先前页数据。在这种情况下，如参考图12所述，当关于先前页数据的失败位数FBN大于或等于第一参考值时，可以执行操作S225。在操作S226中，非易失性存储器设备200可以执行选择的编程操作PGM_sel。例如，非易失性存储器设备200可以将再次读取的先前读取的页数据和多页数据当中的其余页数据编程到连接到选择的字线的存储器单元。非易失性存储器设备200可以在执行操作S223和S226的同时向存储器控制器100发送指示忙碌状态(例如，低电平)的就绪/忙碌信号nR/B。换句话说，在执行根据本发明概念的实施例的多页编程操作时(例如，在一个编程周期期间)，就绪/忙碌信号nR/B可以保持忙碌状态。
图15是示出当在图7中计算出的失败位数FBN大于或等于第一参考值时图1的非易失性存储器设备200的操作的流程图。参考图1和15，当计算出的失败位数FBN大于或等于第一参考值时，在操作S231中，非易失性存储器设备200然后可以确定失败位数FBN是否小于第二参考值。在此，第二参考值可以是用于确定是否校正先前页数据的错误的参考值，并且可以大于第一参考值。换句话说，在操作S231中，非易失性存储器设备200可以确定失败位数FBN是否具有可以校正先前页数据的错误的级别。
当失败位数FBN小于第二参考值时(换句话说，当确定处于可以校正先前页数据的错误的级别时)，在操作S232中，非易失性存储器设备200可以将读取的先前页数据发送到存储器控制器100。例如，如参考图9A和9C所述，读取的先前页数据可以是基于第一感测值或第二感测值读取的数据。但是，本发明概念不限于此，并且读取的先前页数据可以是基于参考读取电压VRD和参考感测时间点tRD读取的数据。
在操作S233中，非易失性存储器设备200可以从存储器控制器100接收先前校正页数据。可以通过校正发送到存储器控制器100的先前页数据的错误来生成先前校正页数据。例如，可以通过图2的ECC电路130来校正发送到存储器控制器100的先前页数据的错误。
在操作S234中，非易失性存储器设备200可以将先前校正页数据和多页数据当中的其余页数据编程到连接到选择的字线的存储器单元。因而，可以完成多页编程操作。在本发明概念的另一个实施例中，非易失性存储器设备200可以将先前校正页数据和多页数据当中的其余页数据编程到其它存储器单元，而不是将先前校正页数据和多页数据当中的其余页数据编程到连接到选择的字线的存储器单元。在这种情况下，其它存储器单元可以被包括在与其中对先前页数据进行编程的存储器块不同的存储器块中。
当失败位数FBN大于或等于第二参考值时(换句话说，当确定处于不可以校正先前页数据的错误的级别时)，在操作S235中，非易失性存储器设备200可以将编程失败信息发送到存储器控制器100。例如，非易失性存储器设备200可以响应于来自存储器控制器100的对状态信息的请求而向存储器控制器100发送指示编程失败的状态信息。
如上所述，当确定失败位数FBN具有可以校正读取的先前页数据的错误的级别时，非易失性存储器设备200可以将先前页数据发送到存储器控制器100并且可以通过使用存储器控制器100来校正先前页数据的错误。因而，可以基于经纠错的先前页数据(例如，先前校正页数据)来执行多页编程操作，并且可以根据多页编程操作来增加编程的多页数据的可靠性。但是，本发明概念不限于此，并且可以在非易失性存储器设备200内部校正读取的先前页数据的错误。
在本发明概念的实施例中，当在图12的操作S213中确定失败位数FBN大于或等于第一参考值时，可以执行操作S231至S235。换句话说，当根据在非易失性存储器设备200内部改变的读取条件(例如，读取电压和感测时间点)没有降低再次读取的先前读取的页数据的错误级别时(换句话说，当先前页数据的失败位数FBN大于或等于第一参考值时)，先前页数据的错误可以由存储器控制器100校正。
图16是示出根据图15的流程图的图1的存储器系统的操作的流程图。更具体而言，图16示出了当失败位的数量小于第二参考值时存储器控制器100和非易失性存储器设备200的操作。参考图16，当失败位数FBN小于第二参考值时，在操作S11中，非易失性存储器设备200可以向存储器控制器100发送指示就绪状态的就绪/忙碌信号nR/B和指示读取失败的读取失败标志RFF。例如，非易失性存储器设备200可以响应于存储器控制器100的状态信息请求而向存储器控制器100发送读取失败标志RFF，但是本发明概念不限于此。
在操作S12中，存储器控制器100可以根据非易失性存储器设备200的就绪/忙碌信号nR/B和读取失败标志RFF向非易失性存储器设备200发送挂起命令Suspend CMD。在操作S13中，存储器控制器100可以向非易失性存储器设备200发送用于输出先前页数据PDp的数据输出命令Dout CMD。在操作S14中，非易失性存储器设备200可以响应于数据输出命令Dout CMD而向存储器控制器100发送先前页数据PDp。
在操作S15中，存储器控制器100可以校正非易失性存储器设备200的先前页数据PDp的错误。因此，可以生成先前校正页数据PDpc。在操作S16中，存储器控制器100可以将先前校正页数据PDpc与数据输入命令Din CMD一起发送到非易失性存储器设备200。在操作S17中，存储器控制器100可以向非易失性存储器设备200发送恢复命令Resume CMD。在操作S18中，非易失性存储器设备200可以响应于恢复命令Resume CMD，如参考图15所述，基于先前校正页数据PDpc来执行选择的编程操作PGM_sel。因而，可以完成多页编程操作。
在本发明概念的实施例中，可以省略发送挂起命令Suspend CMD的操作S12。在这种情况下，存储器控制器100可以根据非易失性存储器设备200的就绪/忙碌信号nR/B和读取失败标志RFF向非易失性存储器设备200发送数据输出命令Dout CMD。
图17是示出根据图15和16的流程图的非易失性存储器设备的操作的定时图。参考图1、16和17，操作S241至S244可以分别与图14的操作S221至S224对应，因此下面将省略冗余的描述。
在操作S245中，非易失性存储器设备200可以输出读取的先前页数据PDp。输出的先前页数据PDp可以被发送到存储器控制器100。例如，非易失性存储器设备200可以响应于来自存储器控制器100的数据输出命令而向存储器控制器100发送存储在图3的页缓冲器单元240中的先前页数据PDp。
在操作S246中，非易失性存储器设备200可以从存储器控制器100接收先前校正页数据PDpc。例如，非易失性存储器设备200可以响应于来自存储器控制器100的数据输入命令Din而将先前校正页数据PDpc存储在页缓冲器单元240中。在操作S247中，非易失性存储器设备200可以从存储器控制器100接收恢复命令Resume CMD。当执行操作S245至S247时，就绪/忙碌信号nR/B可以处于就绪状态。例如，就绪/忙碌信号nR/B可以具有高电平。
在操作S248中，非易失性存储器设备200可以执行选择的编程操作PGM_sel。例如，非易失性存储器设备200可以将先前校正页数据PDpc和多页数据当中的其余页数据编程到连接到选择的字线的存储器单元。在执行操作S248时，就绪/忙碌信号nR/B可以处于忙碌状态。例如，就绪/忙碌信号nR/B可以具有低电平。在操作S248之后，就绪/忙碌信号nR/B可以改变为就绪状态。
如上所述，当存储器控制器100对先前页数据PDp执行纠错时，在一个编程周期中从非易失性存储器设备200输出的就绪/忙碌信号nR/B可以在从忙碌状态改变为就绪状态之后变回到忙碌状态。
图18A和18B是示出根据本发明概念的实施例的关于多页数据的编程技术的图。可以在用于多页编程操作的一个编程周期中执行图18A和18B的操作。图18B中所示的分散的水平轴指示存储器单元的阈值电压，并且垂直轴指示存储器单元的数量。
参考图3、18A和18B，非易失性存储器设备200可以接收第一页数据PD1。在本发明概念的实施例中，接收到的第一页数据PD1可以被存储在非易失性存储器设备200的页缓冲器单元240中。
非易失性存储器设备200可以将第一页数据PD1编程到连接到作为选择的字线的第一字线WL1的存储器单元(下文中将该编程称为第一编程操作PGM1)。如图18B中所示，非易失性存储器设备200可以执行第一编程操作PGM1，使得连接到第一字线WL1的存储器单元处于擦除状态E和编程状态P01中的任何一个。在第一编程操作PGM1中，编程验证电压VF01可以被用于验证编程状态P01。当完成第一字线WL1上的第一编程操作PGM1时，连接到第一字线WL1的存储器单元可以处于存储第一页数据PD1的状态。
在第一编程操作PGM1之后，非易失性存储器设备200可以接收多页数据当中的其余页数据(例如，第二页数据PD2和第三页数据PD3)。在本发明概念的实施例中，接收到的第二和第三页数据PD2和PD3可以存储在非易失性存储器设备200的页缓冲器单元240中。
在接收到其余页数据PD2和PD3之后，非易失性存储器设备200可以从连接到第一字线WL1的存储器单元读取第一页数据PD1(下文中将这个读取操作称为中间读取操作RD_mid)。如图18B中所示，其中存储有第一页数据PD1的每个存储器单元可以处于擦除状态E和编程状态P01中的任何一个。非易失性存储器设备200可以使用读取电压VRD01执行中间读取操作RD_mid，从而读取第一页数据PD1。
在中间读取操作RD_mid之后，非易失性存储器设备200可以基于第二页数据PD2、第三页数据PD3和读取的第一页数据PD1对连接到第一字线WL1的存储器单元执行编程操作(下文中将这个编程操作称为第二编程操作PGM2)。如图18B中所示，当非易失性存储器设备200执行第二编程操作PGM2时，连接到第一字线WL1的存储器单元当中处于擦除状态E的存储器单元可以处于擦除状态E和第一至第三编程状态P1至P3中的任何一个，并且处于编程状态P01的存储器单元可以处于第四至第七编程状态P4至P7中的任何一个。在第二编程操作PGM2中，第一至第七编程验证电压VF1至VF7可以被用于验证第一至第七编程状态P1至P7。当完成第二编程操作PGM2时，连接到第一字线WL1的存储器单元可以存储第一至第三页数据PD1至PD3。
在图18A和18B中，描述了在第一编程操作PGM1中对一个页数据(例如，第一页数据PD1)进行编程，而在第二编程操作PGM2中对其余页数据(例如，第二和第三页数据PD2和PD3)进行编程，但是本发明概念不限于此。例如，可以在第一编程操作PGM1中对两个页数据(例如，第一页数据PD1和第二页数据PD2)进行编程，而在第二编程操作PGM2中可以对其余数据(例如，第三页数据PD3)进行编程。可替代地，可以在第一编程操作PGM1中对一个页数据(例如，第一页数据PD1)进行编程，可以在第二编程操作PGM2中对一个页数据(例如，第二页数据PD2)进行编程，并且在附加编程操作中可以对其余页数据(例如，第三页数据PD3)进行编程。
如上所述，根据本发明概念的实施例的多页编程操作可以将多页数据中的至少一个页数据编程到连接到选择的字线的存储器单元，然后将其余页数据编程到连接到选择的字线的存储器单元(换句话说，在第一编程操作PGM1之后执行第二编程操作PGM2)。在这种情况下，可以读取存储在连接到选择的字线的存储器单元中的至少一个页数据，并且可以基于读取的至少一个页数据和其余页数据来执行第二编程操作PGM2。根据这种编程技术，由于在第一编程操作PGM1期间发生的错误级别，可能降低通过第二编程操作PGM2编程的页数据的可靠性。
下文中，将参考图19至23详细描述用于增加图18A和18B的编程技术的可靠性的多页编程操作。为了便于描述，如图18A和18B中所示，将基于其中对一个页数据执行第一编程操作PGM1的实施例来描述多页编程操作。
图19是示出根据图18A和18B的编程技术的图1的非易失性存储器设备200在多页数据上的编程操作的流程图。参考图1、3和19，在操作S251中，非易失性存储器设备200可以从存储器控制器100接收多页数据当中的第一页数据。例如，非易失性存储器设备200还可以从存储器控制器100与第一页数据一起接收与选择的字线对应的地址ADDR和关于第一页数据的编程命令CMD。
在操作S252中，非易失性存储器设备200可以将第一页数据编程到连接到选择的字线的存储器单元。
在操作S253中，非易失性存储器设备200可以从存储器控制器100接收多页数据当中的其余页数据。例如，非易失性存储器设备200还可以从存储器控制器100接收与选择的字线对应的地址ADDR和对其余页数据的编程命令CMD连同其余页数据。
在操作S254中，非易失性存储器设备200可以基于第一感测值和第二感测值来读取存储在连接到选择的字线的存储器单元中的第一页数据。例如，如参考图8至9C所述，非易失性存储器设备200可以基于第一和第二读取电压来读取第一页数据，或者可以基于第一和第二感测时间点来读取第一页数据。
在操作S255中，非易失性存储器设备200可以基于根据第一感测值读取的第一页数据(例如，第一感测数据)的第一位和根据第二感测值读取的第二页数据(例如，第二感测数据)的第二位来计算失败位数。例如，如参考图10和11所描述的，非易失性存储器设备200可以通过失败位计算器220将第一位与第二位进行比较以识别不同的位的数量，并且计算识别出的不同的位的数量作为失败位数。
在操作S256中，非易失性存储器设备200可以确定失败位数是否小于第一参考值。当失败位数小于第一参考值时(换句话说，当确定编程的第一页数据的错误级别低时)，在操作S257中，非易失性存储器设备200可以将读取的第一页数据和其余页数据编程到连接到选择的字线的存储器单元。例如，读取的第一页数据可以是基于第一感测值或第二感测值读取的数据。作为另一个示例，读取的第一页数据可以是基于先前设置的电平的读取电压(例如，图9A的参考读取电压VRD)读取的数据。
当失败位数大于或等于第一参考值时(例如，确定编程的第一页数据的错误级别不低)，非易失性存储器设备200可以执行操作S261或操作S281。稍后将参考图20描述操作S261，并且稍后将参考图22描述操作S281。例如，非易失性存储器设备200可以将多页编程操作处理为失败、基于其它感测值再次读取第一页数据，或者校正读取的第一页数据的错误。
图20是示出当在图19中计算出的失败位数大于或等于第一参考值时图1的非易失性存储器设备200的操作的流程图。图20的操作S261至S266分别与图12的操作S211至S216对应，因此下面可以省略其详细描述。
参考图1和20，如参考图19所述，当计算出的失败位数大于或等于第一参考值时，在操作S261中，非易失性存储器设备200可以基于第一校正感测值和第二校正感测值再次读取存储在连接到选择的字线的存储器单元中的第一页数据。在操作S262中，非易失性存储器设备200可以基于根据第一校正感测值读取的第一页数据的第一位和根据第二校正感测值读取的第一页数据的第二位来计算失败位数。
在操作S263中，非易失性存储器设备200可以确定计算出的失败位数是否小于第一参考值。当计算出的失败位数小于第一参考值时(换句话说，当确定再次读取的第一页数据的错误级别相对低时)，在操作S264中，非易失性存储器设备200可以将再次读取的第一页数据和其余页数据编程到连接到选择的字线的存储器单元。当计算出的失败位数大于或等于第一参考值时(换句话说，当确定再次读取的第一页数据的错误级别相对高时)，在操作S265中，非易失性存储器设备200可以将编程失败信息发送到存储器控制器100。
在操作S266中，非易失性存储器设备200可以更新读取或编程设置值。例如，非易失性存储器设备200可以在执行操作S261至S265的同时提取存储器块或存储器管芯的特性信息，并且基于提取的特性信息更新读取设置值(例如，读取电压)或编程设置值(例如，编程电压或编程验证电压)。在本发明概念的实施例中，可以省略操作S266。
如上所述，当确定编程的第一页数据的错误级别相对高时，非易失性存储器设备200可以调整两个感测值以再次读取第一页数据。换句话说，非易失性存储器设备200可以改变读取条件并再次读取第一页数据，以基于具有降低的错误级别的第一页数据来执行多页编程操作。因而，可以增加多页编程操作的可靠性。
图21是示出根据图20的流程图的非易失性存储器设备200的操作的定时图。参考图1和21，在操作S271中，非易失性存储器设备200可以从存储器控制器100接收第一编程命令PGM CMD1。第一编程命令PGM CMD1可以是关于第一页数据的编程命令。因而，非易失性存储器设备200可以与第一编程命令PGM CMD1一起接收第一页数据。非易失性存储器设备200可以与第一编程命令PGM CMD1一起接收其中第一页数据将被编程的第一地址。在操作S271中，就绪/忙碌信号nR/B可以指示就绪状态。
在操作S272中，非易失性存储器设备200可以响应于第一编程命令PGM CMD1而对第一页数据执行第一编程操作PGM1。在操作S272中，就绪/忙碌信号nR/B可以指示忙碌状态。在操作S273中，非易失性存储器设备200可以从存储器控制器100接收第二编程命令PGMCMD2。第二编程命令PGM CMD2可以是关于多页数据当中的其余页数据的编程命令。因而，非易失性存储器设备200可以与第二编程命令PGM CMD2一起接收其余页数据。非易失性存储器设备200可以与第二编程命令PGM CMD2一起接收其中其余页数据将被编程的第二地址。在这种情况下，第二地址可以与第一地址不同。在操作S273中，就绪/忙碌信号nR/B可以指示就绪状态。
在操作S274中，非易失性存储器设备200可以执行第一中间读取操作RD1_mid。例如，非易失性存储器设备200可以基于第一感测值和第二感测值来读取存储在连接到选择的字线的存储器单元中的第一页数据。在操作S275中，非易失性存储器设备200可以执行第二中间读取操作RD2_mid。例如，非易失性存储器设备200可以基于第一校正感测值和第二校正感测值再次读取第一页数据。在这种情况下，如参考图20所述，当关于第一页数据的失败位数大于或等于第一参考值时，可以执行操作S275。
在操作S276中，非易失性存储器设备200可以对其余页数据执行第二编程操作PGM2。例如，非易失性存储器设备200可以将再次读取的第一页数据和其余页数据编程到连接到选择的字线的存储器单元。
非易失性存储器设备200可以在执行操作S271和S273的同时向存储器控制器100发送指示就绪状态的就绪/忙碌信号nR/B，并在执行操作S272和S274至S276的同时向存储器控制器100发送指示忙碌状态的就绪/忙碌信号nR/B。
图22是示出当在图19中计算出的失败位数大于或等于第一参考值时图1的非易失性存储器设备的操作的流程图。图22的操作S281至S285分别与图15的操作S231至S235对应，因此下面可以省略其详细描述。
参考图1和22，当计算出的失败位数大于或等于第一参考值时，在操作S281中，非易失性存储器设备200可以确定失败位数是否小于第二参考值。在此，第二参考值可以是用于确定是否校正第一页数据的错误的参考值，并且可以大于第一参考值。
当失败位数小于第二参考值时(换句话说，当确定处于可以校正第一页数据的错误的级别时)，在操作S282中，非易失性存储器设备200可以向存储器控制器100发送读取的第一页数据。在操作S283中，非易失性存储器设备200可以从存储器控制器100接收第一校正页数据。可以通过校正发送到存储器控制器100的第一页数据的错误来生成第一校正页数据。在操作S284中，非易失性存储器设备200可以将第一校正页数据和其余页数据编程到连接到选择的字线的存储器单元。因而，可以完成多页编程操作。
当失败位数大于或等于第二参考值时(换句话说，当确定处于无法校正第一页数据的错误的级别时)，在操作S285中，非易失性存储器设备200可以向存储器控制器100发送编程失败信息。
如上所述，当确定失败位数具有可以校正读取的第一页数据的错误的级别时，非易失性存储器设备200可以向存储器控制器100发送第一页数据，并且可以通过使用存储器控制器100来校正第一页数据的错误。因而，可以基于经纠错的第一页数据(例如，第一校正页数据)来执行多页编程操作，并且可以根据多页编程操作来增加编程的多页数据的可靠性。但是，本发明概念不限于此，并且可以在非易失性存储器设备200内部校正读取的第一页数据的错误。
在本发明概念的实施例中，当在图20的操作S263中确定失败位数大于或等于第一参考值时，可以执行操作S281至S285。换句话说，当读取的第一页数据的错误级别没有根据在非易失性存储器设备200内部改变的读取条件(例如，读取电压和感测时间点)而减小时(换句话说，当第一页数据的失败位数大于或等于第一参考值时)，读取的第一页数据的错误可以由存储器控制器100校正。
图23是示出根据图19和22的流程图的非易失性存储器设备的操作的定时图。参考图1和23，操作S291至S294可以分别与图21的操作S271至S274对应，因此下面将省略冗余的描述。
在操作S295中，非易失性存储器设备200可以输出读取的第一页数据PD1。输出的第一页数据PD1可以被发送到存储器控制器100。例如，当在操作S294中读取的第一页数据PD1的失败位数小于第二参考值时，如参考图16所述，非易失性存储器设备200可以向存储器控制器100发送指示就绪状态的就绪/忙碌信号nR/B以及指示读取失败的读取失败标志RFF。存储器控制器100可以响应于非易失性存储器设备200的就绪/忙碌信号nR/B和读取失败标志RFF而向非易失性存储器设备200发送数据输出Dout命令。非易失性存储器设备200可以响应于存储器控制器100的数据输出Dout命令而向存储器控制器100发送存储在页缓冲器单元240中的第一页数据PD1。
在操作S296中，非易失性存储器设备200可以从存储器控制器100接收第一校正页数据PD1c。例如，如参考图16所述，非易失性存储器设备200可以响应于存储器控制器100的数据输入Din命令而将第一校正页数据PD1c存储到页缓冲器单元240。在操作S297中，非易失性存储器设备200可以从存储器控制器100接收恢复命令Resume CMD。在执行操作S295至S297时，就绪/忙碌信号nR/B可以处于就绪状态。换句话说，对于这三个操作，就绪/忙碌信号nR/B维持在就绪状态。
在操作S298中，非易失性存储器设备200可以执行第二编程操作PGM2。例如，非易失性存储器设备200可以将第一校正页数据PD1c和其余页数据编程到连接到选择的字线的存储器单元。在执行操作S298时，就绪/忙碌信号nR/B可以处于忙碌状态。在操作S298之后，就绪/忙碌信号nR/B可以改变为就绪状态。
图24是根据本发明概念的实施例的存储器设备300的横截面视图。参考图24，存储器设备300可以具有芯片到芯片(C2C)结构。可以通过以下工艺形成C2C结构，其中在第一晶片上制造包括单元区域CELL的上部芯片，并且在与第一晶片不同的第二晶片上制造包括外围电路区域PERI的下部芯片，然后上部芯片和下部芯片通过使用键合方法彼此连接。键合方法可以是将形成在上部芯片的最上面的金属层上的键合金属和形成在下部芯片的最上面的金属层上的键合金属电连接的方法。例如，当键合金属由铜(Cu)形成时，键合方法可以是Cu-Cu键合方法，并且键合金属还可以由铝或钨形成。
存储器设备300的外围电路区域PERI和单元区域CELL中的每一个可以包括外部焊盘键合区域PA、字线键合区域WLBA和位线键合区域BLBA。
外围电路区域PERI可以包括第一基板410、层间绝缘层415、形成在第一基板410上的多个电路元件420a、420b和420c、分别连接到多个电路元件420a、420b和420c的第一金属层430a、430b和430c，以及分别形成在第一金属层430a、430b和430c上的第二金属层440a、440b和440c。在本发明概念的实施例中，第一金属层430a、430b和430c可以由具有相对高电阻的钨形成，并且第二金属层440a、440b和440c可以由具有相对低电阻的铜形成。
在本说明书中，仅示出了第一金属层430a、430b和430c以及第二金属层440a、440b和440c，但是本发明概念不限于此，并且至少一个或多个金属层还可以形成在第二金属层440a、440b和440c上。形成在第二金属层440a、440b和440c上的一个或多个金属层中的至少一些可以由具有比形成第二金属层440a、440b和440c的铜更低的电阻的铝形成。
层间绝缘层415可以部署在第一基板410上以覆盖多个电路元件420a、420b和420c、第一金属层430a、430b和430c以及第二金属层440a、440b和440c，并且可以包括诸如氧化硅或氮化硅之类的绝缘材料。
下部键合金属471b和472b可以形成在字线键合区域WLBA的第二金属层440b上。在字线键合区域WLBA中，外围电路区域PERI的下部键合金属471b和472b可以通过使用键合方法电连接到单元区域CELL的上部键合金属371b和372b，并且下部键合金属471b和472b以及上部键合金属371b和372b可以由铝、铜或钨形成。
单元区域CELL可以提供至少一个存储器块。单元区域CELL可以包括第二基板310和公共源极线320。在第二基板310上，多条字线331至338(即，字线330)可以沿着垂直于第二基板310的上表面的方向(Z轴方向)堆叠。串选择线和接地选择线可以分别部署在字线330的上部和下部。多条字线330可以部署在串选择线和接地选择线之间。
在位线键合区域BLBA中，沟道结构CH可以在垂直于第二基板310的上表面的方向上延伸以穿透字线330、串选择线和接地选择线。例如，沟道结构CH可以沿着Z轴方向延伸。沟道结构CH可以包括数据存储层、沟道层和掩埋绝缘层。沟道层可以电连接到第一金属层350c和第二金属层360c。例如，第一金属层350c可以是位线触点，并且第二金属层360c可以是位线。在本文中，第二金属层360c可以被称为位线。在本发明概念的实施例中，位线360c可以在平行于第二基板310的上表面的第一方向(Y轴方向)上延伸。
在本发明概念的实施例中，可以将部署沟道结构CH和位线360c的区域称为位线键合区域BLBA。位线360c可以电连接到电路元件420c，电路元件420c在位线键合区域BLBA中提供外围电路区域PERI的页缓冲器393。例如，位线360c可以连接到单元区域CELL的上部键合金属371c和372c，并且上部键合金属371c和372c可以连接到下部键合金属471c和472c，该下部键合金属471c和472c连接到页缓冲器393的电路元件420c。
在字线键合区域WLBA中，字线330可以在平行于第二基板310的上表面的第二方向(X轴方向)上延伸，并且可以连接到多个单元接触插塞341至347(即，单元接触插塞340)。字线330和单元接触插塞340可以在通过在第二方向上将字线330中的至少一些延伸到不同长度而提供的焊盘上彼此连接。第一金属层350b和第二金属层360b可以顺序地连接到与字线330连接的单元接触插塞340的上部部分。单元接触插塞340可以通过单元区域CELL的上部键合金属371b和372b以及字线键合区域WLBA中的外围电路区域PERI的下部键合金属471b和472b连接到外围电路区域PERI。
单元接触插塞340可以电连接到在外围电路区域PERI中提供行解码器394的电路元件420b。在本发明概念的实施例中，提供行解码器394的电路元件420b的操作电压可以不同于提供页缓冲器393的电路元件420c的操作电压。例如，提供页缓冲器393的电路元件420c的操作电压可以大于提供行解码器394的电路元件420b的操作电压。
公共源极线接触插塞380可以部署在外部焊盘键合区域PA中。公共源极线接触插塞380可以由诸如金属、金属化合物或多晶硅之类的导电材料形成，并且可以电连接到公共源极线320。第一金属层350a和第二金属层360a可以顺序地堆叠在公共源极线接触插塞380上。例如，其中部署有公共源极线接触插塞380、第一金属层350a和第二金属层360a的区域可以被称为外部焊盘键合区域PA。在外部焊盘键合区域PA中，外围电路区域PERI的下部金属图案473a可以通过使用键合方法电连接到单元区域CELL的上部键合金属371a和372a。
输入/输出焊盘305和405可以部署在外部焊盘键合区域PA中。可以在第一基板410的下部部分上形成覆盖第一基板410的下表面的下部绝缘层401，并且可以在下部绝缘层401上形成第一输入/输出焊盘405。第一输入/输出焊盘405可以通过第一输入/输出接触插塞403连接到部署在外围电路区域PERI中的多个电路元件420a、420b和420c中的至少一个，并且可以由下部绝缘层401与第一基板410分离。此外，可以在第一输入/输出接触插塞403和第一基板410之间部署侧绝缘层，以将第一输入/输出接触插塞403与第一基板410电隔离。
覆盖第二基板310的上表面的上部绝缘层301可以形成在第二基板310上，并且第二输入/输出焊盘305可以部署在上部绝缘层301上。第二输入/输出焊盘305可以通过第二输入/输出接触插塞303连接到部署在外围电路区域PERI中的多个电路元件420a、420b和420c中的至少一个。例如，第二输入/输出接触插塞303可以通过下部键合金属472a连接到电路元件420a。
根据本发明概念的实施例，第二基板310和公共源极线320可以不部署在其中部署有第二输入/输出接触插塞303的区域中。此外，第二输入/输出焊盘305可以在第三方向(Z轴方向)上不与字线330重叠。第二输入/输出接触插塞303可以在平行于第二基板310的上表面的方向上与第二基板310分离，并连接到穿透单元区域CELL的层间绝缘层的第二输入/输出焊盘305。
根据本发明概念的实施例，可以选择性地形成第一输入/输出焊盘405和第二输入/输出焊盘305。例如，存储器设备300可以仅包括部署在第一基板410的上部部分上的第一输入/输出焊盘405，或者仅包括部署在第二基板310的上部部分上的第二输入/输出焊盘305。可替代地，存储器设备300可以包括第一输入/输出焊盘405和第二输入/输出焊盘305两者。
在每个单元区域CELL和外围电路区域PERI中包括的每个外部焊盘键合区域PA和位线键合区域BLBA中，最上面金属层的金属图案可以作为虚设图案存在，或者最上面金属层可以是空的。
存储器设备300可以在外围电路区域PERI的最上面金属层上形成与上部金属图案372a相同形状的下部金属图案473a，与在外部焊盘键合区域PA中的单元区域CELL的最上面金属层上形成的上部金属图案372a对应。形成在外围电路区域PERI的最上面金属层上的下部金属图案473a可以不连接到外围电路区域PERI中的分离的触点。类似地，存储器设备300可以在单元区域CELL的上部金属层上形成与外围电路区域PERI的下部金属图案相同形状的上部金属图案，与形成在外部焊盘键合区域PA中的外围电路区域PERI的最上面金属层上的下部金属图案对应。
下部键合金属471b和472b可以形成在字线键合区域WLBA的第二金属层440b上。在字线键合区域WLBA中，外围电路区域PERI的下部键合金属471b和472b可以通过使用键合方法电连接到单元区域CELL的上部键合金属371b和372b。
此外，存储器设备300可以在单元区域CELL的最上面金属层上形成与下部金属图案452相同形状的上部金属图案392，与形成在外围电路区域PERI的最上面金属层上的下部金属图案452对应。可以不在形成在单元区域CELL的最上面金属层上的上部金属图案392上形成触点。
在本发明概念的实施例中，图3的存储器单元阵列210可以部署在单元区域CELL中，并且图3的失败位计算器220、行解码器230、页缓冲器单元240、输入/输出电路250和控制逻辑电路260可以部署在外围电路区域PERI中。因而，如参考图1至23所述，存储器设备300可以执行多页编程操作。例如，存储器设备300可以在执行多页编程操作的同时基于两个感测值读取存储在连接到字线330当中选择的字线的存储器单元中的先前页数据(或多页数据中的一个页数据)。例如，读取的数据可以通过上部键合金属372c和下部键合金属472c被传送到页缓冲器393。存储器设备300可以识别读取的先前页数据的错误级别，根据识别出的错误级别改变读取条件以再次读取先前页数据，或者校正读取的先前页数据的错误。例如，存储器设备300可以通过第一输入/输出焊盘405或第二输入/输出焊盘305向存储器控制器发送先前页数据，并通过第一输入/输出焊盘405或第二输入/输出焊盘305从存储器控制器接收经过纠错的先前页数据。因而，可以增加由存储器设备300执行的多页编程操作的可靠性。
图25是示出根据本发明概念的实施例的对其应用存储器设备的SSD系统1000的框图。参考图25，SSD系统1000可以包括主机1100和SSD 1200。
SSD 1200可以通过信号连接器1201与主机1100交换信号SGL，并通过电力连接器1202接收电力PWR。SSD 1200可以包括SSD控制器1210、多个闪存1221至122n、辅助电源1230和缓冲存储器1240。多个闪存1221至122n可以分别通过多个通道连接到SSD控制器1210。
SSD控制器1210可以响应于从主机1100接收的信号SGL而控制多个闪存1221至122n。SSD控制器1210可以将内部生成或从外部发送的信号(例如，从主机1100接收的信号SGL)存储在缓冲存储器1240中。SSD控制器1210可以与参考图1至23的上述描述的存储器控制器100对应。
多个闪存1221至122n可以在SSD控制器1210的控制下操作。辅助电源1230通过电力连接器1202连接到主机1100。多个闪存1221至122n中的每一个可以与参考图1至23的上述描述的非易失性存储器设备200对应。例如，多个闪存1221至122n中的每一个可以在多页编程操作期间基于两个感测值读取存储在连接到选择的字线的存储器单元中的先前页数据(或多页数据的一个页数据)。多个闪存1221至122n中的每一个可以识别读取的先前页数据的错误级别，并且根据识别出的错误级别来改变读取条件以再次读取先前页数据或校正读取的先前页数据的错误。因而，可以增加由多个闪存1221至122n中的每一个执行的多页编程操作的可靠性。
辅助电源1230可以通过电力连接器1202连接到主机1100。辅助电源1230可以从主机1100接收电力PWR并且可以被充电。当来自主机1100的电力供应不平稳时，辅助电源1230可以向SSD 1200提供电力。
虽然已经参考本发明的实施例具体示出和描述了本发明的构思，但是应该理解的是，在不脱离本发明的精神和范围的情况下，可以对其进行形式和细节上的各种改变，如以下权利要求中阐述的。

Claims (20)

1.一种用于对多页数据进行编程的非易失性存储器设备的操作方法，该操作方法包括：
从存储器控制器接收多页数据；
将多页数据当中的第一页数据编程到连接到与选择的字线相邻的字线的第一存储器单元；
在对第一页数据进行编程之后，基于第一感测值和第二感测值来读取先前存储在连接到所选择的字线的第二存储器单元中的先前页数据；
通过将基于第一感测值读取的先前页数据的第一位与基于第二感测值读取的先前页数据的第二位进行比较来计算第一失败位数；并且
基于第一失败位数将从第二存储器单元读取的先前页数据和多页数据当中的第二页数据编程到第二存储器单元。
2.如权利要求1所述的操作方法，还包括：从存储器控制器接收关于多页数据的编程命令，
其中，第一页数据的编程是响应于编程命令而执行的。
3.如权利要求1所述的操作方法，其中，先前页数据的读取包括：将具有与第一感测值对应的电平的第一读取电压施加到所选择的字线，并将具有与第二感测值对应的电平的第二读取电压施加到所选择的字线。
4.如权利要求1所述的操作方法，其中，先前页数据的读取包括：在与第一感测值对应的第一感测时间点感测感测节点的电压，并在与第二感测值对应的第二感测时间点感测感测节点的电压。
5.如权利要求1所述的操作方法，其中，当第一失败位数小于第一参考值时，将第二页数据编程到第二存储器单元。
6.如权利要求5所述的操作方法，还包括：
当第一失败位数大于或等于第一参考值时，基于第一校正感测值和第二校正感测值从第二存储器单元中再次读取先前页数据；并且
当第二失败位数小于第一参考值时，将从第二存储器单元再次读取的先前页数据和第二页数据编程到第二存储器单元，其中第二失败位数是通过比较基于第一校正感测值读取的先前页数据的第三位与基于第二校正感测值读取的先前页数据的第四位来计算的。
7.如权利要求6所述的操作方法，还包括：当第二失败位数大于或等于第一参考值时，向存储器控制器发送指示关于多页数据的编程失败的状态信息。
8.如权利要求6所述的操作方法，其中，当执行对第一页数据的编程操作、基于第一感测值和第二感测值的读取操作、基于第二校正感测值和第二校正感测值的读取操作以及对第二页数据的编程操作时，从非易失性存储器设备发送到存储器控制器的就绪/忙碌信号维持在忙碌状态。
9.如权利要求5所述的操作方法，还包括：
当第一失败位数大于或等于第一参考值且小于大于第一参考值的第二参考值时，向存储器控制器发送从第二存储器单元读取的先前页数据；
从存储器控制器接收通过校正读取的先前页数据的错误而生成的先前校正页数据；并且
将先前校正页数据和第二页数据编程到第二存储器单元。
10.如权利要求9所述的操作方法，其中，向存储器控制器发送读取的先前页数据包括：
向存储器控制器发送处于就绪状态的就绪/忙碌信号和读取失败标志；
在发送就绪/忙碌信号和读取失败标志之后，从存储器控制器接收关于先前页数据的数据输出命令；并且
响应于数据输出命令而向存储器控制器发送读取的先前页数据。
11.如权利要求9所述的操作方法，还包括：从存储器控制器接收恢复命令，
其中，响应于恢复命令而执行将先前校正页数据和第二页数据编程到第二存储器单元。
12.如权利要求11所述的操作方法，其中，当执行对第一页数据的编程操作、基于第一感测值和第二感测值的读取操作以及对第二页数据的编程操作时，从非易失性存储器设备发送到存储器控制器的就绪/忙碌信号维持在忙碌状态，并且
在执行先前页数据的发送操作、先前校正页数据的接收操作以及恢复命令的接收操作时，就绪/忙碌信号指示就绪状态。
13.如权利要求9所述的操作方法，还包括：当第一失败位数大于或等于第二参考值时，向存储器控制器发送指示关于多页数据的编程失败的状态信息。
14.一种用于对多页数据进行编程的非易失性存储器设备的操作方法，该操作方法包括：
从存储器控制器接收多页数据当中的第一页数据；
将第一页数据编程到连接到选择的字线的存储器单元；
在对第一页数据进行编程之后，从存储器控制器接收多页数据当中的第二页数据；
在接收到第二页数据之后，基于第一感测值和第二感测值读取存储在存储器单元中的第一页数据；
通过将基于第一感测值读取的第一页数据的第一位与基于第二感测值读取的第一页数据的第二位进行比较来计算第一失败位数；并且
基于第一失败位数将从存储器单元读取的第一页数据和第二页数据编程到存储器单元。
15.如权利要求14所述的操作方法，其中，第一页数据的读取包括：将具有与第一感测值对应的电平的第一读取电压施加到所选择的字线，并将具有与第二感测值对应的电平的第二读取电压施加到所选择的字线。
16.如权利要求14所述的操作方法，其中，第一页数据的读取包括：在与第一感测值对应的第一感测时间点感测感测节点的电压，并在与第二感测值对应的第二感测时间点感测感测节点的电压。
17.如权利要求14所述的操作方法，其中，当第一失败位数小于第一参考值时，将第二页数据编程到存储器单元。
18.如权利要求17所述的操作方法，还包括：
当第一失败位数大于或等于第一参考值时，基于第一校正感测值和第二校正感测值从存储器单元中再次读取第一页数据；以及
当第二失败位数小于第一参考值时，将从存储器单元再次读取的第一页数据和第二页数据编程到存储器单元，其中第二失败位数是通过比较基于第一校正感测值读取的第一页数据的第三位与基于第二校正感测值读取的第一页数据的第四位来计算的。
19.如权利要求18所述的操作方法，还包括：当第二失败位数大于或等于第一参考值时，向存储器控制器发送指示关于多页数据的编程失败的状态信息。
20.一种用于对多页数据进行编程的非易失性存储器设备的操作方法，该操作方法包括：
从存储器控制器接收多页数据；
将多页数据当中的至少一个页数据编程到连接到与选择的字线相邻的字线的第一存储器单元；
在对至少一个页数据进行编程之后，基于第一读取电压和第二读取电压来读取先前存储在连接到所选择的字线的第二存储器单元中的至少一个先前页数据；
当第二存储器单元当中具有在第一读取电压和第二读取电压之间的阈值电压的失败单元的数量少于参考值时，将从第二存储器单元读取的至少一个先前页数据和多页数据当中的其余页数据编程到第二存储器单元；并且
当失败单元的数量大于或等于参考值时，将指示关于多页数据的编程失败的状态信息发送到存储器控制器。
CN202110760456.8A 2020-08-18 2021-07-06 用于对多页数据进行编程的非易失性存储器设备的操作方法 Pending CN114078529A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0103435 2020-08-18
KR1020200103435A KR20220022355A (ko) 2020-08-18 2020-08-18 멀티 페이지 데이터를 프로그램하기 위한 불휘발성 메모리 장치의 동작 방법

Publications (1)

Publication Number Publication Date
CN114078529A true CN114078529A (zh) 2022-02-22

Family

ID=75936924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110760456.8A Pending CN114078529A (zh) 2020-08-18 2021-07-06 用于对多页数据进行编程的非易失性存储器设备的操作方法

Country Status (5)

Country Link
US (3) US11500706B2 (zh)
EP (1) EP3958265B1 (zh)
JP (1) JP2022034536A (zh)
KR (1) KR20220022355A (zh)
CN (1) CN114078529A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220022355A (ko) * 2020-08-18 2022-02-25 삼성전자주식회사 멀티 페이지 데이터를 프로그램하기 위한 불휘발성 메모리 장치의 동작 방법
US11894080B2 (en) * 2022-04-29 2024-02-06 Sandisk Technologies Llc Time-tagging read levels of multiple wordlines for open block data retention
WO2024168527A1 (en) * 2023-02-14 2024-08-22 Yangtze Memory Technologies Co., Ltd. System and method of performing a read operation

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101422704B1 (ko) * 2008-01-21 2014-07-25 삼성전자주식회사 소거 스트레스를 줄일 수 있는 전하 트랩형 플래시 메모리장치 그리고 그것의 프로그램 및 소거 방법
KR101014926B1 (ko) 2008-05-20 2011-02-15 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 검증 방법
US9123422B2 (en) 2012-07-02 2015-09-01 Super Talent Technology, Corp. Endurance and retention flash controller with programmable binary-levels-per-cell bits identifying pages or blocks as having triple, multi, or single-level flash-memory cells
KR101413137B1 (ko) 2008-07-04 2014-07-01 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
US8760921B2 (en) 2012-08-28 2014-06-24 Kabushiki Kaisha Toshiba Storage device and control method of nonvolatile memory
KR102025263B1 (ko) 2012-10-05 2019-09-25 삼성전자주식회사 메모리 시스템 및 그것의 읽기 교정 방법
US9026757B2 (en) * 2013-01-25 2015-05-05 Sandisk Technologies Inc. Non-volatile memory programming data preservation
US9607696B2 (en) 2013-04-25 2017-03-28 Technion Research And Development Foundation Ltd. Minimal maximum-level programming
US9489263B2 (en) 2014-01-09 2016-11-08 Sandisk Technologies Llc Selective ECC refresh for on die buffered non-volatile memory
US9619321B1 (en) 2015-10-08 2017-04-11 Seagate Technology Llc Internal copy-back with read-verify
US10665302B2 (en) * 2016-01-15 2020-05-26 Samsung Electroncis Co., Ltd. Non-volatile memory device and operating method thereof
TWI648676B (zh) * 2017-11-30 2019-01-21 群聯電子股份有限公司 資料存取方法、記憶體控制電路單元以及記憶體儲存裝置
US20190042130A1 (en) 2017-12-18 2019-02-07 Intel Corporation Prefix opcode method for slc entry with auto-exit option
KR102471276B1 (ko) 2018-01-08 2022-11-28 삼성전자주식회사 메모리 장치
KR102519572B1 (ko) * 2018-05-11 2023-04-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
JP7128088B2 (ja) 2018-11-02 2022-08-30 キオクシア株式会社 メモリシステム
US10937512B2 (en) 2019-01-22 2021-03-02 International Business Machines Corporation Managing programming errors in NAND flash memory
KR20220022355A (ko) 2020-08-18 2022-02-25 삼성전자주식회사 멀티 페이지 데이터를 프로그램하기 위한 불휘발성 메모리 장치의 동작 방법

Also Published As

Publication number Publication date
JP2022034536A (ja) 2022-03-03
EP3958265B1 (en) 2024-10-09
US20240020187A1 (en) 2024-01-18
KR20220022355A (ko) 2022-02-25
EP3958265A1 (en) 2022-02-23
US20220057968A1 (en) 2022-02-24
US20230044730A1 (en) 2023-02-09
US11500706B2 (en) 2022-11-15
US11815982B2 (en) 2023-11-14

Similar Documents

Publication Publication Date Title
CN111258793B (zh) 存储器控制器及其操作方法
US20210005265A1 (en) Non-volatile memory device and operating method thereof
EP3958265B1 (en) Operating method of a nonvolatile memory device for programming multi-page data
KR102714985B1 (ko) 비휘발성 메모리 장치, 비휘발성 메모리 장치의 동작 방법 및 비휘발성 메모리 장치를 포함하는 메모리 시스템
US11631466B2 (en) Storage device performing read operation by restoring ON cell count (OCC) from power loss protection area of non-volatile memory
US10622091B2 (en) Nonvolatile memory device and memory system including the same
CN112650442B (zh) 存储器系统、存储器控制器及操作方法
US11682467B2 (en) Nonvolatile memory device, controller for controlling the same, storage device including the same, and reading method of the same
CN111128280B (zh) 存储装置及其操作方法
US20230307062A1 (en) Non-volatile memory device, operating method thereof, controller for controlling the same, and storage device including the same
CN114579486A (zh) 配置为控制非易失性存储器件的控制器的操作方法和储存设备的操作方法
CN114694740A (zh) 存储器设备和存储器控制器以及包括其的存储设备
US20230420066A1 (en) Performing select gate integrity checks to identify and invalidate defective blocks
KR20210094696A (ko) 비휘발성 메모리 장치, 스토리지 장치, 및 그것의 프로그램 방법
US11817170B2 (en) Storage controller determining error count, method of operating the same, and method of operating storage device including the same
CN116110474A (zh) 用于在存储器装置中执行扫描和读取的回写清除命令
US11966608B2 (en) Memory controller with improved data reliability and memory system including the same
EP3863017B1 (en) Storage device and operating method of storage device
CN112988052B (zh) 存储器装置及其操作方法
US20230112851A1 (en) Semiconductor memory device and method of operating the semiconductor memory device
US20240303187A1 (en) Partially programmed block read operations
KR20230071013A (ko) 데이터 신뢰성을 향상한 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
CN115732008A (zh) 存储器装置中用于检测读取干扰的牺牲串
KR20210100790A (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
CN115775581A (zh) 存储器装置中的联合单层级单元验证

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination