CN114579486A - 配置为控制非易失性存储器件的控制器的操作方法和储存设备的操作方法 - Google Patents

配置为控制非易失性存储器件的控制器的操作方法和储存设备的操作方法 Download PDF

Info

Publication number
CN114579486A
CN114579486A CN202111428083.0A CN202111428083A CN114579486A CN 114579486 A CN114579486 A CN 114579486A CN 202111428083 A CN202111428083 A CN 202111428083A CN 114579486 A CN114579486 A CN 114579486A
Authority
CN
China
Prior art keywords
cell
read
cell count
storage device
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111428083.0A
Other languages
English (en)
Inventor
柳尚辰
李允宑
李熙元
李侊祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114579486A publication Critical patent/CN114579486A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

公开了一种控制器的操作方法，该控制器被配置为控制非易失性存储器件。该方法包括：从非易失性存储器件接收与包括在非易失性存储器件中的选定存储单元相关联的单元计数数据；基于单元计数数据来调整非易失性存储器件的操作参数；基于调整后的操作参数对选定存储单元执行谷值搜索操作；以及基于谷值搜索操作的结果对选定存储单元执行读操作。

Description

配置为控制非易失性存储器件的控制器的操作方法和储存设 备的操作方法
相关申请的交叉引用
2020年12月1日向韩国知识产权局提交的题为“配置为控制非易失性存储器件的控制器的操作方法和储存设备的操作方法”的韩国专利申请No.10-2020-0166010通过引用整体合并在此。
技术领域
本文描述的实施例涉及半导体存储器，更具体地，涉及配置为控制非易失性存储器件的控制器的操作方法和储存设备的操作方法。
背景技术
半导体存储器可以分类为：易失性存储器，其中存储的数据在断电时消失，例如静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)；或非易失性存储器，其中即使断电，存储的数据也会保留，例如闪存、相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)或铁电RAM(FRAM)。闪存广泛用作计算系统的大容量存储介质。
发明内容
实施例涉及一种控制器的操作方法，该控制器被配置为控制非易失性存储器件，该方法包括：从非易失性存储器件接收与包括在非易失性存储器件中的选定存储单元相关联的单元计数数据；基于单元计数数据来调整非易失性存储器件的操作参数；基于调整后的操作参数对选定存储单元执行谷值搜索操作；以及基于谷值搜索操作的结果对选定存储单元执行读操作。
根据实施例，一种储存设备的操作方法，该储存设备包括非易失性存储器件和控制器，该方法包括：由控制器向非易失性存储器件发送第0单元计数命令；由非易失性存储器件响应于第0单元计数命令，基于至少一个单元计数电压来执行第0单元计数操作，以向控制器发送第O单元计数数据；由控制器基于第0单元计数数据来控制非易失性存储器件的操作参数；由控制器向非易失性存储器件发送至少一个第一单元计数命令；由非易失性存储器件响应于至少一个第一单元计数命令，基于与经控制的操作参数对应的电压电平来执行至少一个第一单元计数操作，以向控制器发送至少一个第一单元计数数据；由控制器基于至少一个第一单元计数数据来控制最优读电平；由控制器向非易失性存储器件发送读取命令；以及由非易失性存储器件响应于读取命令，基于最优读电平对选定存储单元执行读操作，以向控制器发送读取的数据。
根据实施例，一种控制器的操作方法，该控制器被配置为控制非易失性存储器件，该方法包括：检测关于非易失性存储器件的选定存储单元的劣化信息；基于劣化信息来控制非易失性存储器件的操作参数；从非易失性存储器件接收多个单元计数数据；基于多个单元计数数据来检测最优读电平；以及使用最优读电平从非易失性存储器件的选定存储单元读取数据，并且对劣化信息的检测和对操作参数的控制是基于机器学习来执行的。
附图说明
通过参考附图详细描述示例实施例，特征对于本领域技术人员将变得显而易见，在附图中：
图1是示出根据示例实施例的储存设备的框图。
图2是示出图1的存储控制器的框图。
图3是示出图1的非易失性存储器件的框图。
图4是示出图3的存储单元阵列中包括的多个存储块中的一个存储块的电路图。
图5是示出图1的存储控制器的操作方法的流程图。
图6示出了图1的非易失性存储器件的存储单元的阈值电压分布图。
图7是用于描述搜索最优读电平的谷值搜索操作的图。
图8是示出图1的存储控制器的操作的流程图。
图9A和9B是用于描述图8的操作S131的图。
图10A和10B是用于描述图8的操作S132的图。
图11是示出图1的储存设备的操作的流程图。
图12是示出图1的储存设备的操作的流程图。
图13是示出图1的存储控制器的操作的流程图。
图14是示出图1的存储控制器的读电平管理器的框图。
图15是示出根据示例实施例的储存设备的框图。
图16是示出图15的非易失性存储器件的操作的流程图。
图17是示出根据示例实施例的储存设备的框图。
图18是用于描述图17的非易失性存储器件的片上谷值搜索操作的图。
图19是示出根据另一示例实施例的存储器件的图。
图20是示出根据示例实施例的SSD系统的框图。
具体实施方式
图1是示出根据示例实施例的储存设备的框图。
参照图1，储存设备100可以包括存储控制器110和非易失性存储器件120。
存储控制器110可以被配置为控制非易失性存储器件120。例如，存储控制器110可以将数据“DATA”存储在非易失性存储器件120中，或者可以读取存储在非易失性存储器件120中的数据“DATA”。
非易失性存储器件120可以包括多个存储块。非易失性存储器件120可以包括NAND闪存器件。然而，本公开不限于此。例如，非易失性存储器件120可以包括各种非易失性存储器件，诸如磁RAM(MRAM)、相变RAM(PRAM)和电阻RAM(ReRAM)。
存储控制器110和非易失性存储器件120可以通过给定的接口来交换命令CMD、地址ADDR和数据“DATA”。给定的接口可以是切换(toggle)接口，但本公开不限于此。例如，给定的接口可以包括各种接口，例如开放NAND闪存接口(ONFI)。以下，出于便于描述的目的，为了便于说明，假设存储控制器110和非易失性存储器件120之间的接口是切换接口。
存储控制器110可以将芯片使能信号/CE、命令锁存使能信号CLE、地址锁存使能信号ALE、读使能信号/RE和写使能信号/WE发送给非易失性存储器件120。存储控制器110和非易失性存储器件120可以交换数据信号DQ和数据选通信号DQS。
表1示出了根据每个信号的状态的非易失性存储器件120的操作模式的示例。
[表1]
/CE CLE ALE /WE /RE DQS DQx 模式
L H L ↑ H X CMD Command Input
L L H ↑ H X ADDR Address Input
L L L H H ↑↓ DATA_in Data Input
L L L H ↑↓ ↑↓ DATA_out Data Output
参照表1，当非易失性存储器件120接收命令CMD或地址ADDR或者进行数据“DATA”的输入/输出时，芯片使能信号/CE保持低电平“L”。在命令输入模式Command Input期间，存储控制器110可以控制信号线，使得命令锁存使能信号CLE具有高电平“H”，地址锁存使能信号ALE具有低电平“L”，写使能信号/WE在高电平“H”和低电平“L”之间切换，并且读使能信号/RE具有高电平“H”。在命令输入模式Command Input期间，存储控制器110可以与写使能信号/WE的上升沿(↑)同步地通过数据信号DQx将命令CMD发送给非易失性存储器件120。非易失性存储器件120可以响应于写使能信号/WE的上升沿(↑)而从数据信号DQx中识别命令CMD。
在地址输入模式Address Input期间，存储控制器110可以控制信号线，使得命令锁存使能信号CLE具有低电平“L”，地址锁存使能信号ALE具有高电平“H”，写使能信号/WE在高电平“H”和低电平“L”之间切换，并且读使能信号/RE具有高电平“H”。在地址输入模式Address Input期间，存储控制器110可以与写使能信号/WE的上升沿(↑)同步地通过数据信号DQx将地址ADDR发送给非易失性存储器件120。非易失性存储器件120可以响应于写使能信号/WE的上升沿(↑)而从数据信号DQx中识别地址Address。
在数据输入模式Data Input期间，存储控制器110可以控制信号线，使得命令锁存使能信号CLE具有低电平“L”，地址锁存使能信号ALE具有低电平“L”，写使能信号/WE具有高电平“H”，读使能信号/RE具有高电平“H”，并且数据选通信号DQS在高电平“H”和低电平“L”之间切换。在数据输入模式Data Input期间，存储控制器110可以与数据选通信号DQS的上升沿(↑)和下降沿(↓)同步地通过数据信号DQx将数据“DATA”发送给非易失性存储器件120。非易失性存储器件120可以响应于数据选通信号DQS的上升沿(↑)和下降沿(↓)而从数据信号DQx中识别数据“DATA”。
在数据输出模式Data Output期间，存储控制器110可以控制信号线，使得命令锁存使能信号CLE具有低电平“L”，地址锁存使能信号ALE具有低电平“L”，写使能信号/WE具有高电平“H”，并且读使能信号/RE在高电平“H”和低电平“L”之间切换。在数据输出模式DataOutput期间，非易失性存储器件120可以响应于读使能信号/RE而生成在高电平“H”和低电平“L”之间切换的数据选通信号DQS。非易失性存储器件120可以与数据选通信号DQS的上升沿(↑)和下降沿(↓)同步地通过数据信号DQx将数据“DATA”发送给存储控制器110。存储控制器110可以响应于数据选通信号DQS的上升沿(↑)和下降沿(↓)而从数据信号DQx中识别数据“DATA”。
上述切换接口是示例，而本公开不限于此。
在示例实施例中，存储控制器110可以包括读电平管理器111。读电平管理器111可以被配置为管理在非易失性存储器件120的读操作中使用的读电压的电平。例如，非易失性存储器件120可以通过使用多个读电压来执行读操作。由于各种因素，读取数据可能会发生错误。在这种情况下，可以通过改变多个读电压的电平来防止错误发生。读电平管理器111可以被配置为基于包括在非易失性存储器件120中的存储单元的劣化信息来控制多个读电压的电平。在示例实施例中，通过谷值搜索操作，读电平管理器111可以搜索最优读电平或者控制多个读电平。将参考以下附图更详细地描述读电平管理器111的操作。
图2是示出图1的存储控制器的框图。
参照图1和图2，存储控制器110可以包括读电平管理器111、处理器112、存储器113、纠错码(ECC)引擎114、主机接口电路115、存储器接口电路116和高级加密标准(AES)引擎117。
读电平管理器111可以被配置为搜索在非易失性存储器件120中使用的最优读电压。读电平管理器111可以设置基于存储单元的劣化状态而确定的操作参数，并且可以基于如此设置的操作参数来执行谷值搜索操作。将参考以下附图更详细地描述读电平管理器111的操作。
处理器112可以控制存储控制器110的整体操作。
存储器113可以用作存储控制器110的缓冲存储器、高速缓冲存储器或工作存储器。
ECC引擎114可以被配置为对从非易失性存储器件120读取的数据执行错误检测和错误校正。例如，ECC引擎114可以为要写入非易失性存储器件120中的数据生成奇偶校验位。奇偶校验位可以与数据一起存储在非易失性存储器件120中。之后，当从非易失性存储器件120读取数据时，ECC引擎114可以基于从非易失性存储器件120与数据一起读取的奇偶校验位来检测读取的数据的错误，并且可以校正检测到的错误。在示例实施例中，ECC引擎114可以具有给定的错误校正能力。在从非易失性存储器件120读取的数据包括超过ECC引擎114的错误校正能力的错误的情况下，ECC引擎114可能无法校正读取的数据的错误。这种数据被称为“UECC数据”，该数据的错误可以通过错误校正方式或读取方式进行校正，这与上述的错误校正方式或读取方式不同。在下文中，“UECC数据”被称为包括存储控制器110的ECC引擎114不可校正的错误的“数据”。
主机接口电路115可以与外部主机设备通信。例如，主机接口电路115可以基于各种接口协议来实现，诸如ATA(先进技术附件)、SATA(串行ATA)、e-SATA(外部SATA)、SCSI(小型计算机小型接口)、SAS(串行附接SCSI)、PCI(外围组件互连)、PCIe(PCI高速)、NVMe(NVM高速)、IEEE 1394、USB(通用串行总线)、SD(安全数字)卡、MMC(多媒体卡)、eMMC(嵌入式多媒体卡)、UFS(通用闪存)、eUFS(嵌入式通用闪存)和CF(紧凑型闪存)卡等。
存储器接口电路116可以提供与非易失性存储器件120的通信。例如，存储器接口电路116可以基于参考图1描述的切换接口或开放NAND闪存接口(ONFI)来实现，但本公开不限于此。
AES引擎117可以对从外部主机设备或非易失性存储器件120接收的数据执行加密操作或解密操作。在示例实施例中，可以基于对称密钥算法来执行加密操作或解密操作。
图3是示出图1的非易失性存储器件的框图。
参照图1和图3，非易失性存储器件120可以包括存储单元阵列121、地址解码器122、控制逻辑和电压产生电路123、页缓冲器124和输入/输出电路125。
存储单元阵列121可以包括多个存储块。每个存储块可以包括多个单元串。多个单元串中的每一个可以包括串联连接的多个单元晶体管。多个单元晶体管可以与串选择线SSL、字线WL和地选择线GSL连接。
地址解码器122可以通过串选择线SSL、字线WL和地选择线GSL与存储单元阵列121相连接。地址解码器122可以对从存储控制器110接收的地址ADDR进行解码，并且可以基于解码的地址来控制串选择线SSL、字线WL和地选择线GSL。
控制逻辑和电压产生电路123(以下称为“控制逻辑电路”)可以响应于来自存储控制器110的命令CMD和控制信号CTRL(例如，/CE、CLE、ALE、/RE和/WE)而控制非易失性存储器件120的组件。控制逻辑电路123可以生成用于非易失性存储器件120操作的各种电压。例如，控制逻辑电路123可以生成各种电压，例如多个编程电压、多个编程验证电压、多个读电压、多个擦除电压和多个擦除验证电压。为了便于说明，假设以下要描述的各种电压(例如，多个读电压)由控制逻辑电路123生成，并通过地址解码器122提供给相应的字线。在示例实施例中，可以在存储控制器110的控制下不同地改变多个读电压。
页缓冲器124可以通过位线BL与存储单元阵列121连接。页缓冲器124可以临时存储要通过位线BL编程到存储单元阵列121的存储单元中的数据。在另一实施方式中，页缓冲器124可以基于通过数据线DL从输入/输出电路125接收的数据来控制位线BL的电平。
输入/输出电路125可以通过数据线DL从页缓冲器124接收数据，并且可以将接收到的数据传输给存储控制器110。在另一实施方式中，输入/输出电路125可以通过数据线DL将从存储控制器110接收的数据传输给页缓冲器124。
图4是示出图3的存储单元阵列中包括的多个存储块中的一个存储块BLK的电路图。将参考图4描述一个存储块BLK，但本公开不限于此。包括在存储单元阵列121中的多个存储块可以具有与图4所示的存储块BLK的结构相同或相似的结构。
参照图3和图4，存储单元阵列121中的存储块BLK可以包括多个单元串CS11、CS12、CS21和CS22。多个单元串CS11、CS12、CS21和CS22可以布置在行方向和列方向上。
多个单元串CS11、CS12、CS21和CS22中位于同一列的单元串可以与同一位线连接。例如，单元串CS11和CS21可以与第一位线BL1连接，并且单元串CS12和CS22可以与第二位线BL2连接。多个单元串CS11、CS12、CS21和CS22中的每一个可以包括多个单元晶体管。多个单元晶体管中的每一个可以包括电荷陷阱闪速(CTF)存储单元，但本公开不限于此。在每个单元串中，多个单元晶体管可以在高度方向上堆叠，高度方向是与由行方向和列方向限定的平面(例如，与半导体衬底(未示出))垂直的方向。
在每个单元串中，多个单元晶体管可以串联连接在相应的位线(例如，BL1或BL2)和公共源极线CSL之间。例如，在每个单元串中，多个单元晶体管可以包括串选择晶体管SSTa和SSTb、虚设存储单元DMC1和DMC2、存储单元MC1至MC8以及地选择晶体管GSTa和GSTb。串联连接的串选择晶体管SSTa和SSTb可以设置或连接在串联连接的存储单元MC1至MC8与相应的位线(例如，BL1和BL2)之间。串联连接的地选择晶体管GSTa和GSTb可以设置或连接在串联连接的存储单元MC1至MC8与公共源极线CSL之间。在示例实施例中，可以在串联连接的串选择晶体管SSTa和SSTb与串联连接的存储单元MC1至MC8之间提供第二虚设存储单元DMC2，并且可以在串联连接的存储单元MC1至MC8与串联连接的地选择晶体管GSTa和GSTb之间提供第一虚设存储单元DMC1。
在多个单元串CS11、CS12、CS21和CS22中，存储单元MC1至MC8中位于相同高度的存储单元可以共享同一字线。例如，多个单元串CS11、CS12、CS21和CS22的第一存储单元MC1可以放置在距衬底(未示出)相同的高度处，并且可以共享第一字线WL1。多个单元串CS11、CS12、CS21和CS22的第二存储单元MC2可以放置在距衬底(未示出)相同的高度处，并且可以共享第二字线WL2。同样地，多个单元串CS11、CS12、CS21和CS22的第三存储单元MC3至第八存储单元MC8可以分别放置在距衬底相同的高度处，并且可以分别共享第三字线WL3至第八字线WL8。
在多个单元串CS11、CS12、CS21和CS22的虚设存储单元DMC1和DMC2之中，位于相同高度的虚设存储单元可以共享同一虚设字线。例如，多个单元串CS11、CS12、CS21和CS22的第一虚设存储单元DMC1可以共享第一虚设字线DWL1，并且多个单元串CS11、CS12、CS21和CS22的第二虚设存储单元DMC2可以共享第二虚设字线DWL2。
在多个单元串CS11、CS12、CS21和CS22的串选择晶体管SSTa和SSTb之中，位于相同高度和相同行的串选择晶体管可以共享同一串选择线。例如，单元串CS11和CS12的串选择晶体管SSTb可以与串选择线SSL1b连接，并且单元串CS11和CS12的串选择晶体管SSTa可以与串选择线SSL1a连接。单元串CS21和CS22的串选择晶体管SSTb可以与串选择线SSL2b连接，并且单元串CS21和CS22的串选择晶体管SSTa可以与串选择线SSL2a连接。
尽管在图4中未示出，但是在多个单元串CS11、CS12、CS21和CS22的串选择晶体管SSTa和SSTb之中位于相同行的串选择晶体管可以共享同一串选择线。例如，单元串CS11和CS12的串选择晶体管SSTb和SSTa可以共享第一串选择线，并且单元串CS21和CS22的串选择晶体管SSTb和SSTa可以共享不同于第一串选择线的第二串选择线。
在多个单元串CS11、CS12、CS21和CS22的地选择晶体管GSTa和GSTb之中，位于相同高度和相同行的地选择晶体管可以共享同一地选择线。尽管图4中未示出，单元串CS11和CS12的地选择晶体管GSTb可以与第一地选择线连接，并且单元串CS11和CS12的地选择晶体管GSTa可以与第二地连接选择线。单元串CS21和CS22的地选择晶体管GSTb可以与第三地选择线连接，并且单元串CS21和CS22的地选择晶体管GSTa可以与第四地选择线连接。
参考图4，多个单元串CS11、CS12、CS21和CS22的地选择晶体管GSTb和GSTa可以共享同一地选择线GSL。在另一实施方式中，多个单元串CS11、CS12、CS21和CS22的地选择晶体管GSTb和GSTa之中位于相同高度处的地选择晶体管可以共享同一地选择线。
在示例实施例中，虽然在图4中未示出，但是存储块BLK的多个单元串CS11、CS12、CS21和CS22中的每一个还可以包括擦除控制晶体管(ECT)。多个单元串CS11、CS12、CS21和CS22的擦除控制晶体管可以放置在距衬底相同的高度处，并且可以与同一擦除控制线(ECL)连接。例如，在多个单元串CS11、CS12、CS21和CS22中的每一个中，擦除控制晶体管可以插入在地选择晶体管GSTa和公共源极线CSL之间。在另一实施方式中，在多个单元串CS11、CS12、CS21和CS22中的每一个中，擦除控制晶体管可以介于相应的位线BL1或BL2与串选择晶体管SSTb之间。然而，本公开不限于此。
图4所示的存储块BLK是示例，单元串的数量可以增加或减少，并且单元串的行的数量和单元串的列的数量可以根据单元串的数量的变化而增加或减少。此外，存储块BLK中的单元晶体管(例如，GST、MC、DMC和SST)的数量可以增加或减少，并且存储块BLK的高度可以根据单元晶体管(例如，GST、MC、DMC和SST)的数量而增加或减少。此外，根据单元晶体管的数量，与单元晶体管连接的线(例如，GSL、WL、DWL和SSL)的数量可以增加或减少。
图5是示出图1的存储控制器的操作方法的流程图。作为示例，将参考图5描述存储控制器110的读操作。
参照图1、图2和图5，在操作S110中，存储控制器110可以从非易失性存储器件120读取数据“DATA”。例如，存储控制器110可以向非易失性存储器件120发送读取命令和地址。响应于读取命令，非易失性存储器件120可以从对应于地址的存储单元中读取数据“DATA”，并且可以将数据“DATA”传输给存储控制器110。
在操作S120中，存储控制器110可以确定读取的数据是否是UECC数据。例如，如参考图2所描述的，存储控制器110的ECC引擎114可以检测并校正读取的数据的错误。当错误未被ECC引擎114校正时，存储控制器110可以确定发生UECC数据(是)。
当确定发生UECC数据时，在操作S130中，存储控制器110可以搜索最优读电平。例如，存储控制器110的读电平管理器111可以基于存储单元的劣化状态来执行谷值搜索操作。读电平管理器111可以通过谷值搜索操作来搜索最优读电平。将参考以下附图更详细地描述读电平管理器111的操作。
在操作S140中，存储控制器110可以通过使用找到的最优读电平再次从非易失性存储器件120读取数据“DATA”。
在操作S150中，存储控制器110可以确定是否发生UECC数据。例如，存储控制器110的ECC引擎114可以对通过使用最优读电平读取的数据“DATA”执行错误校正操作。当错误未被ECC引擎114校正时，存储控制器110可以确定发生UECC数据(是)。
当在操作S120或操作S150中确定没有发生UECC数据(否)时(即，当错误被ECC引擎114校正时)，在操作S160中，存储控制器110可以输出数据。例如，存储控制器110可以将错误校正后的数据发送给外部主机设备。在示例实施例中，存储控制器110可以在任何其他操作(例如，垃圾收集操作或读回收操作)中使用错误校正后的数据。
当在操作S150中确定发生UECC数据时(是)，在操作S170中，存储控制器110可以返回错误。例如，存储控制器110可以通知外部主机设备在请求读取的数据中存在错误。
图6示出了图1的非易失性存储器件的存储单元的阈值电压分布图。在图6的分布图中，横轴表示存储单元的阈值电压(Vth)，并且纵轴表示存储单元的数目。将参考图6描述在非易失性存储器件120处发生的各种错误。出于便于描述的目的，为了便于说明，假设每个存储单元是三电平单元(TLC)来存储3位数据。然而，本公开不限于此。例如，存储单元可以是诸如单电平单元(SLC)、多电平单元(MLC)和四电平单元(QLC)的存储单元。
参照图1、4和6，非易失性存储器件120的每个存储单元可以具有擦除状态“E”和第一编程状态P1至第七编程状态P7中的一个状态。非易失性存储器件120可以通过使用第一读电压VRD1至第七读电压VRD7来确定存储单元的状态，并且可以基于确定结果来识别存储在存储单元中的数据。
在示例实施例中，存储单元的阈值电压可能由于各种因素而改变。例如，“保留劣化”或“电荷损失”可能发生在存储单元处。“保留劣化”或“电荷损失”可以指示存储单元的阈值电压降低的劣化特性。“保留劣化”或“电荷损失”可能从存储单元被编程的时间开始随时间发生。在存储单元的阈值电压降低的情况下，每个存储单元可以具有擦除状态“E”和编程状态P1a至P7a之一。参照图6，与第一编程状态P1至第七编程状态P7相比，编程状态P1a至P7a具有阈值电压整体上降低的特性。
“读取扰动”或“电荷增益”可能发生在存储单元处。“读取扰动”或“电荷增益”可以指示存储单元的阈值电压增大的劣化特性。“读取扰动”或“电荷增益”可能由于对存储单元或外围存储单元重复执行的读操作而发生。在存储单元的阈值电压增大的情况下，每个存储单元可以具有擦除状态“E”和编程状态P1b至P7b之一。参照图6，与第一编程状态P1至第七编程状态P7相比，编程状态P1b至P7b具有阈值电压整体上增大的特性。
以下，为了描述方便，将未发生劣化的存储单元的编程状态分别称为“第一编程状态P1至第七编程状态P7”，将发生保留劣化的存储单元的编程状态P1a至P7a分别称为“第一电荷损失状态至第七电荷损失状态”，并且将发生读取扰动劣化的存储单元的编程状态P1b至P7b分别称为“第一电荷增益状态至第七电荷增益状态”。这仅是简称，而可以理解本公开不受上述术语的限制。
在经编程的存储单元中，在阈值电压增大或阈值电压降低的情况下，从存储单元读取的数据可能会发生错误。例如，参考图6，发生保留劣化的存储单元的编程状态P1a至P7a可能无法通过第一读电压VRD1至第七读电压VRD7正常读取。同样，发生读取扰动的存储单元的编程状态P1b至P7b可能无法通过第一读电压VRD1至第七读电压VRD7正常读取。
因此，在存储单元中，在发生保留劣化或读取扰动的情况下，可以执行控制读电平或搜索最优读电平的操作。
为了描述方便，以上描述了两种劣化，例如保留劣化和读取劣化，但本公开不限于此。例如，可能发生各种类型的劣化。例如，电荷损失和电荷增益可能同时发生在选定的存储单元处。在这种情况下，因为存储单元的阈值电压增大/降低的幅度可以根据电荷损失程度和电荷增益程度而不同地改变，所以存储单元的阈值电压分布可以改变为各种形状。
图7是用于描述搜索最优读电平的谷值搜索操作的图。为了便于描述，将描述用于搜索存储单元的第二编程状态P2和第三编程状态P3之间的谷值的操作。然而，本公开不限于此。例如，可以应用图7所示的谷值搜索操作来搜索相邻编程状态之间的谷值。为了描述方便，以下假设对与选定字线连接的存储单元进行读操作或谷值搜索操作。
参照图1、6和7，为了搜索非易失性存储器件120中的存储单元的第二编程状态P2和第三编程状态P3之间的谷值，存储控制器110可以执行谷值搜索操作。
存储控制器110可以通过使用包括在第三窗口WD_3中的多个搜索电平对与选定字线连接的选定存储单元执行单元计数。在示例实施例中，搜索电平的数量可以是“4”。
例如，可以基于第三起始电平SL_3和第三偏移OF_3来确定第三窗口WD_3。第三起始电平SL_3可以指示对第二编程状态P2和第三编程状态P3执行谷值搜索操作的起始电平，并且第三偏移OF_3可以指示包括在第三窗口WD_3中的搜索电平之间的距离。
具体而言，存储控制器110可以通过使用比第三起始电平SL_3小第三偏移OF_3的两倍的电平(即，SL_3-2×OF_3)对与选定字线连接的存储单元进行单元计数。存储控制器110可以通过使用比第三起始电平SL_3小第三偏移OF_3的电平(即，SL_3-OF_3)对与选定字线连接的存储单元执行单元计数。存储控制器110可以通过使用第三起始电平SL_3对与选定字线连接的存储单元执行单元计数。存储控制器110可以通过使用比第三起始电平SL_3大第三偏移OF_3的电平(即，SL_3+OF_3)对与选定字线连接的存储单元执行单元计数。因此，存储控制器110可以通过使用电平[SL_3-2×OF_3]、[SL_3-OF_3]、[SL_3]和[SL_3+OF_3]对选定存储单元执行四次单元计数。
在示例实施例中，可以不同地改变第三起始电平SL_3的位置。例如，第三起始电平SL_3可以是第三窗口WD_3中包括的多个搜索电平中的最小电平或最大电平。在另一实施方式中，第三起始电平SL_3可以是第三窗口WD_3中包括的多个搜索电平中的任一电平。
存储控制器110可以基于单元计数的结果来检测包括在第一区域“A”中的存储单元的数量、包括在第二区域“B”中的存储单元的数量和包括在第三区域“C”中的存储单元的数量。存储控制器110可以基于与第一区域至第三区域“A”、“B”和“C”相关联的存储单元的数量来确定第三读电压的最优电平VRD3_opt。例如，存储控制器110的读电平管理器111可以基于与第一区域至第三区域“A”、“B”和“C”相关联的存储单元的数量来建模二阶函数，并且可以搜索这样建模的二阶函数的谷值。找到的谷值可以被确定为第三读电压的最优电平VRD3_opt。
在示例实施例中，如参考图6所描述的，在存储单元处发生劣化的情况下，可能无法正常找到最优读电平。例如，在存储单元处发生保留劣化的情况下，存储单元可以具有第二电荷损失状态P2a和第三电荷损失状态P3a。在基于第三窗口WD_3(基于第三起始电平SL_3和第三偏移OF_3)中包括的搜索电平执行谷值搜索操作的情况下，从第一区域至第三区域“A”、“B”和“C”获得的存储单元的数量可以分别是Aa、Ba和Ca。基于Aa、Ba和Ca的值找到的电平可以是VRD3_opt′。然而，参考图7，电平VRD3_opt'不是与第二电荷损失状态P2a和第三电荷损失状态P3a的谷值对应的最优读电平。因此，在存储单元处发生劣化的情况下，可能无法正常找到最优读电平。因此，在不考虑存储单元的劣化状态而执行谷值搜索操作的情况下，可能无法正常找到最优读电平。
图8是示出图1的存储控制器的操作的流程图。将参考图8详细描述图5的操作S130，例如谷值搜索操作。
参照图1、图6和图8，在操作S131中，存储控制器110可以检查存储单元的劣化状态。例如，存储控制器110可以通过使用至少一个单元计数电平对选定存储单元执行计数操作，并且可以基于计数操作的结果来确定存储单元的劣化状态。在另一实施方式中，存储控制器110可以基于各种信息来确定存储单元的劣化状态，例如与选定字线相关联的读取计数、擦除计数、编程状态和单元类型。
在操作S132中，存储控制器110可以基于劣化状态来设置谷值搜索操作的操作参数。操作参数可以包括在谷值搜索操作中使用的起始电平和偏移。在示例实施例中，可以根据存储单元的每个编程状态来不同地设置起始电平和偏移。将参考以下附图更详细地描述用于设置操作参数的操作。
在示例实施例中，操作S131和操作S132可以由存储控制器110的读电平管理器111执行。读电平管理器111可以是硬件加速器，该硬件加速器被配置为执行基于操作S131和操作S132的机器学习。
在操作S133中，存储控制器110可以基于如此设置的操作参数来执行单元计数。例如，如参考图7所描述的，存储控制器110可以基于在操作S132中设置的操作参数(即，起始电平和偏移、)对选定存储单元执行单元计数操作。在示例实施例中，为了搜索一个最优读电平，存储控制器110可以执行四次单元计数操作。
在操作S134中，存储控制器110可以基于单元计数操作的结果来搜索最优读电平。例如，存储控制器110可以基于参考图7描述的方法来搜索最优读电平。
图9A和9B是用于描述图8的操作S131的图。将参考图9A和9B描述用于通过单元计数操作确定劣化特性的配置，但本公开不限于此。例如，存储控制器110可以基于单元计数操作的结果、选定存储单元的物理位置、选定存储单元的类型、选定存储单元的读取计数、选定存储单元的擦除计数等来确定选定存储单元的劣化特性。
首先，参考图9A，存储控制器110可以通过使用第一单元计数电压VOC_1来读取选定存储单元。第一单元计数电压VOC_1可以是用于读取第六编程状态P6和第七编程状态P7的电压。然而，本公开不限于此。例如，第一单元计数电压VOC_1可以被不同地改变或修改。
当在选定存储单元处未发生劣化时，例如，当每个选定存储单元具有擦除状态“E”和第一编程状态P1至第七编程状态P7中的一个时，由第一单元计数电压VOC_1确定为导通单元的存储单元的数量可以是与擦除状态“E”和第一编程状态P1至第六编程状态P6对应的存储单元的数量，并且由第一单元计数电压VOC_1确定为截止单元的存储单元的数量可以是与第七编程状态P7对应的存储单元的数量。
在选定存储单元中，在发生劣化(例如，保留劣化或电荷损失)的情况下，例如，在每个选定存储单元具有擦除状态Ea或第一电荷损失状态P1a至第七电荷损失状态P7a中的任一个的情况下，由第一单元计数电压VOC_1确定为导通单元或截止单元的存储单元的数量可能改变。例如，与正常状态相比，在选定存储单元发生电荷损失的情况下，由第一单元计数电压VOC_1确定的截止单元的数量可能减少，而由第一单元计数电压VOC_1确定的导通单元的数量可能增加。
接下来，参考图9B，存储控制器110可以通过使用第二单元计数电压VOC_2来读取选定存储单元。第二单元计数电压VOC_2可以是用于读取擦除状态“E”和第一编程状态P1的电压。然而，本公开不限于此。例如，第二单元计数电压VOC_2可以被不同地改变或修改。
当在选定存储单元处未发生劣化时，例如，当每个选定存储单元具有擦除状态“E”和第一编程状态P1至第七编程状态P7中的一个时，由第二单元计数电压VOC_2确定为导通单元的数量可以是与擦除状态“E”对应的存储单元的数量，并且由第二单元计数电压VOC_2确定为截止单元的存储单元的数量可以是与第一编程状态P1至第七编程状态P7对应的存储单元的数量。
在选定存储单元中，在发生劣化(例如，读取扰动劣化或电荷增益)的情况下，例如，在每个选定存储单元具有擦除状态Eb或第一电荷增益状态P1b至第七电荷增益状态P7b中的任一个的情况下，由第二单元计数电压VOC_2确定为导通单元或截止单元的存储单元的数量可能改变。例如，与正常状态相比，在选定存储单元处发生电荷增益的情况下，由第二单元计数电压VOC_2确定的截止单元的数量可能增加，而由第二单元计数电压VOC_2确定的导通单元的数量可能减少。
如上所述，可以基于通过各种单元计数电压获得的导通单元的数量和截止单元的数量(或称为“导通单元计数”和“截止单元计数”)来确定选定存储单元的劣化状态。在示例实施例中，可以基于通过各种单元计数电压获得的导通单元的数量的方差或截止单元的数量的方差(即与正常状态的差异)来确定选定存储单元的劣化的程度或强度。
例如，为了便于说明，假定当选定存储单元处于正常状态时，通过第一单元计数电压VOC_1读取的截止单元的数量为“100”。在选定存储单元处发生第一强度的电荷损失的情况下，通过第一单元计数电压VOC_1读取的截止单元的数量可以为“80”；在选定存储单元处发生第二强度的电荷损失的情况下，通过第一单元计数电压VOC_1读取的截止单元的数量可以为“50”。在这种情况下，与第一强度的电荷损失相比，第二强度的电荷损失可以被确定为具有更大程度的劣化。因此，在发生第二强度的电荷损失的情况下，存储单元的阈值电压会相对降低更多。因此，随着通过各种单元计数电压获得的导通单元的数量的方差或截止单元的数量的方差(即，与正常状态的差异)增加，存储控制器110可以确定选定存储单元的劣化程度高。
作为示例，参考图9A和9B描述了第一单元计数电压VOC_1和第二单元计数电压VOC_2，但本公开不限于此。此外，以示例的方式描述了根据单元计数操作的结果(即，导通单元计数的减少/增加或截止单元计数的减少/增加)来确定存储单元的劣化状态(即，保留劣化或读取扰动劣化)的配置，但本公开不限于此。
图10A和10B是用于描述图8的操作S132例如设置操作参数的操作的图。以下，为了便于描述，谷值搜索操作如上所述，因此将省略额外的描述以避免冗余。将参考图10A和10B详细描述基于选定存储单元的劣化状态和编程状态设置用于谷值搜索操作的操作参数的操作。存储控制器110可以基于将参照图10A和10B描述的方式来设置操作参数，并且可以基于操作参数来执行谷值搜索操作，如参照图7所描述的。
参考图1、8和10A，存储控制器110可以搜索第二编程状态P2和第三编程状态P3之间的谷值(即，最优读电平)。在这种情况下，存储控制器110可以在第三窗口WD_3中执行谷值搜索操作。第三窗口WD_3可以基于由存储控制器110设置的操作参数来确定，例如基于第三起始电平SL_3和第三偏移OF_3。参考图7描述了与第二编程状态P2和第三编程状态P3相关联的谷值搜索操作，因此将省略额外的描述以避免冗余。
在示例实施例中，电荷损失可能发生在选定的存储单元处，并且选定存储单元可能具有第二电荷损失状态P2a和第三电荷损失状态P3a。在这种情况下，如参考图7所描述的，在第三窗口WD_3中执行谷值搜索操作的情况下，可能无法正常读取最优读电平。
存储控制器110可以通过使用参考图9A和9B描述的方法来检测在选定存储单元处发生电荷损失。基于电荷损失的发生，存储控制器110可以再次将第三窗口WD_3设置为第三电荷损失窗口WD_3a。可以通过将操作参数(即，起始电平和偏移)分别调整为第三电荷损失起始电平SL_3a和第三电荷损失偏移OF_3a来设置第三电荷损失窗口WD_3a。存储控制器110可以在第三电荷损失窗口WD_3a中执行谷值搜索操作。在这种情况下，可以正常搜索第二电荷损失状态P2a和第三电荷损失状态P3a之间的谷值，例如最优读电平。
在示例实施例中，在由于选定存储单元的阈值电压整体降低而发生电荷损失的情况下，起始电平可以变得相对较低。因此，第三电荷损失起始电平SL_3a可以低于第三起始电平SL_3。在发生电荷损失的情况下，相邻编程状态之间的距离(例如，阈值电压分布中相邻编程状态的波峰之间的距离)可能变得相对较窄。例如，在正常状态的存储单元中，第二编程状态P2和第三编程状态P3的峰值之间的距离可以是“RG23”。另一方面，在经历电荷损失的存储单元中，第二电荷损失状态P2a和第三电荷损失状态P3a的峰值之间的距离可以是“RG23a”。随着相邻编程状态之间的距离变窄，偏移会变得相对较小。因此，第三电荷损失偏移OF_3a可以小于第三偏移OF_3。
存储控制器110可以通过使用参考图9A和9B描述的方法来检测在选定存储单元处发生电荷增益。基于发生电荷增益，存储控制器110可以再次将第三窗口WD_3设置为第三电荷增益窗口WD_3b。可以通过将操作参数(即，起始电平和偏移)分别调整为第三电荷增益起始电平SL_3b和第三电荷增益偏移OF_3b来设置第三电荷增益窗口WD_3b。存储控制器110可以在如此设置的第三电荷增益窗口WD_3b中执行谷值搜索操作。在这种情况下，可以正常搜索第二电荷增益状态P2b和第三电荷增益状态P3b之间的谷值，例如最优读电平。
在示例实施例中，在由于选定存储单元的阈值电压整体增加而发生电荷增益的情况下，起始电平可以变得相对较高。因此，第三电荷增益起始电平SL_3b可以高于第三起始电平SL_3。在发生电荷增益的情况下，相邻编程状态之间的距离(例如，阈值电压分布中相邻编程状态的峰值之间的距离)可能变得相对较窄。例如，经历电荷增益的存储单元的第二电荷增益状态P2b和第三电荷增益状态P3b的峰值之间的距离RG23b可以比正常状态下存储单元的第二编程状态P2和第三编程状态P3的峰值之间的距离RG23窄。随着相邻编程状态之间的距离变窄，偏移会变得相对较小。因此，第三电荷增益偏移OF_3b可以小于第三偏移OF_3。
在示例实施例中，电荷增益可能在相对较低的编程状态下强烈发生，而电荷损失可能在相对较高的编程状态下强烈发生。因此，在第二编程状态P2和第三编程状态P3下发生的电荷增益的强度可以小于在第二编程状态P2和第三编程状态P3下发生的电荷损失的强度。这可以意味着第二电荷增益状态P2b和第三电荷增益状态P3b之间的距离RG23b比第二电荷损失状态P2a和第三电荷损失状态P3a之间的距离RG23a窄。为了正常检测最优读电平，随着相邻编程状态之间的距离减小，谷值搜索操作的窗口变窄。因此，在图10A所示的实施例的情况下，第三电荷增益偏移OF_3b可以小于第三电荷损失偏移OF_3a。
接下来，参考图1、8和10B，存储控制器110可以在第六窗口WD_6中对第五编程状态P5和第六编程状态P6执行谷值搜索操作。可以基于第六起始电平SL_6和第六偏移OF_6来确定第六窗口WD_6。
如上所述，在选定存储单元发生电荷损失的情况下，选定存储单元可以具有第五电荷损失状态P5a和第六电荷损失状态P6a。存储控制器110可以在第六电荷损失窗口WD_6a中执行谷值搜索操作以搜索最优读电平。第六电荷损失窗口WD_6a可以基于第六电荷损失起始电平SL_6a和第六电荷损失偏移OF_6a来确定。
类似地，在选定存储单元发生电荷增益的情况下，选定存储单元可以具有第五电荷增益状态P5b和第六电荷增益状态P6b。存储控制器110可以在第六电荷增益窗口WD_6b中执行谷值搜索操作以搜索最优读电平。第六电荷增益窗口WD_6b可以基于第六电荷增益起始电平SL_6b和第六电荷增益偏移OF_6b来确定。
与图10A的情况一样，在由于选定存储单元的阈值电压整体降低而发生电荷损失的情况下，存储控制器110可以将第六电荷损失起始电平SL_6a设置为相对较低。在由于选定存储单元的阈值电压整体增加而发生电荷增益的情况下，存储控制器110可以将第六电荷增益起始电平SL_6b设置为相对较高。
如上所述，在相对高的编程状态下会强烈地发生电荷损失，而在相对低的编程状态下会强烈地发生电荷增益。这意味着与RG56的距离相比，RG56a的距离比RG56b的距离相对较窄。在这种情况下，“RG56”表示第五编程状态P5和第六编程状态P6的峰值之间的距离，“RG56a”表示第五电荷损失状态P5a和第六电荷损失状态P6a的峰值之间的距离，并且“RG56b”表示第五电荷增益状态P5b和第六电荷增益状态P6b的峰值之间的距离。因此，如以上描述中，第六电荷损失偏移OF_6a可以小于第六电荷增益偏移OF_6b。
在示例实施例中，如上所述，即使在存储单元处发生相同的劣化，劣化的强度也可以根据存储单元的编程状态而变化。因此，可以单独地控制起始电平和偏移。
如上所述，根据示例实施例的存储控制器110可以基于选定存储单元的劣化状态来控制用于谷值搜索操作的操作参数(例如，起始电平和偏移)。在示例实施例中，存储单元的劣化状态可以包括关于选定存储单元的阈值电压的增加趋势或减少趋势的信息、以及关于相邻编程状态之间的距离的信息、。可以根据选定存储单元的阈值电压的增加趋势或降低趋势来控制起始电平。可以基于相邻编程状态之间的距离来确定偏移。在示例实施例中，偏移可以等于或小于相邻编程状态之间的距离的1/3。
如上所述，可以根据各种劣化状态来控制谷值搜索操作的操作参数，因此可以提高搜索最优读电平的准确度。
图11是示出图1的储存设备的操作的流程图。将参照图11主要描述包括在储存设备100中的存储控制器110和非易失性存储器件120之间的操作(即，信号传输操作或接口操作)。然而，本公开不限于此。例如，储存设备100的存储控制器110和非易失性存储器件120可以执行参照图1至图10B描述的操作。
参照图1和图11，在操作S201中，存储控制器110可以向非易失性存储器件120发送第0读取命令CMD_R0和第一地址ADDR1。例如，为了读取存储在与第一地址ADDR1对应的区域中的数据，存储控制器110可以将第0读取命令CMD_R0和第一地址ADDR1发送给非易失性存储器件120。
在操作S202中，非易失性存储器件120可以将第0数据DATA0发送给存储控制器110。例如，响应于第0读取命令CMD_R0，非易失性存储器件120可以通过使用多个读电压(例如，VRD1至VRD7)来读取存储在与第一地址ADDR1相对应的区域中的第0数据DATA0。
在操作S203中，存储控制器110可以确定是否发生UECC数据。以上描述了用于确定UECC数据的配置，因此将省略额外的描述以避免冗余。
当没有发生UECC数据时(否)，在操作S241中，存储控制器110可以将错误校正后的数据发送给外部主机设备。在示例实施例中，在根据图11的流程图的读操作是用于内部管理操作(例如，垃圾收集操作或读回收操作)的情况下，存储控制器110可以不将数据发送给外部主机设备。存储控制器110可以将数据用于内部操作。
当发生UECC数据时(是)，在操作S211中，存储控制器110可以将单元计数命令CMD_C和第一地址ADDR1发送给非易失性存储器件120。
在操作S212中，非易失性存储器件120可以将第0单元计数值CC0发送给存储控制器110。例如，响应于单元计数命令CMD_C，非易失性存储器件120可以对与第一地址ADDR1对应的存储单元执行单元计数操作。在示例实施例中，可以通过使用参考图9A和9B描述的单元计数电压VOC_1和VOC_2来执行单元计数操作。
在示例实施例中，单元计数值可以指示由单元计数电压导通或截止的存储单元的数量。在这种情况下，单元计数值可以指示通过在非易失性存储器件120处对使用单元计数电压读取的数据执行单元计数操作而获得的值。在另一实施方式中，存储控制器110可以基于使用单元计数电压读取的数据来计算单元计数值。换言之，存储控制器110可以从非易失性存储器件120接收通过使用单元计数电压读取的数据，并且可以基于接收到的数据确定单元计数值。在示例实施例中，存储控制器110可以通过直接存储器存取(DMA)操作来接收上述数据，并可对接收到的数据执行计数操作。在示例实施例中，单元计数值可以被称为“单元计数数据”。因此，单元计数数据可以直接指示导通单元或截止单元的数量，或可以指示将由存储控制器110计数的数据。
以下，为了便于描述，将描述为从非易失性存储器件120传输单元计数值，但本公开不限于此。例如，如上所述，存储控制器110可以基于从非易失性存储器件120接收的数据来确定单元计数值。
在操作S213中，存储控制器110可以基于单元计数值CC0设置操作参数。例如，如参考图8至图10B所描述的，存储控制器110可以基于单元计数值CC0来确定选定存储单元的劣化状态。基于所确定的劣化状态，存储控制器110可以设置用于谷值搜索操作的多个操作参数(例如，对应于每个编程状态的多个起始电平和多个偏移)。以上描述了设置多个操作参数的方法，因此将省略额外的描述以避免冗余。在示例实施例中，可以根据存储单元和目标页的劣化状态来选择要控制的操作参数。
在操作S221中，存储控制器110可以向非易失性存储器件120发送设置特征命令SET FEATURE。操作S221中的设置特征命令SET FEATURE可以是用于将在操作S213中调整的操作参数设置到非易失性存储器件120的命令。
在操作S222中，存储控制器110可以向非易失性存储器件120发送单元计数命令CMD_Cx和第一地址ADDR1。
在操作S223中，非易失性存储器件120可以将单元计数值CCx发送给存储控制器110。
在示例实施例中，操作S222和操作S223可以对应于针对用于搜索相邻编程状态之间的一个谷值的谷值搜索操作而执行的单元计数操作，如参考图7、10A和10B所描述。例如，如参考图10A所述，在第二电荷损失状态P2a和第三电荷损失状态P3a之间搜索最优读电平的情况下，通过操作S222和操作S223，可以通过使用第三电荷损失窗口WD_3a中包括的电平(例如，[SL_3a-2×OF_3a]、[SL_3a-OF_3a]、[SL_3a]和[SL_3a+OF_3a])之一来执行单元计数操作。存储控制器110和非易失性存储器件120可以重复操作S222和操作S223，以通过使用包括在第三电荷损失窗口WD_3a中的电平来顺序地执行单元计数操作。在示例实施例中，在相邻编程状态之间搜索一个最优读电平的情况下，操作S222和操作S223可以执行至少四次。在相邻编程状态之间搜索“n”个最优读电平的情况下，操作S222和操作S223可以执行至少“n×4”次。
在操作S224中，存储控制器110可以搜索最优读电平。参考图7描述了搜索最优读电平的操作，因此将省略额外的描述以避免冗余。
当未获得最优读电平时(否)，存储控制器110可以改变操作参数以再次执行操作S222和操作S223。在这种情况下，操作S222和操作S223(即，单元计数操作)可以执行至少一次，可以基于先前执行的单元计数操作和重新执行的单元计数操作的结果再次搜索最优读电平。
当获得最优读电平时(是)，在操作S231中，存储控制器110可以将设置特征命令SET FEATURE发送给非易失性存储器件120。操作S231中的设置特征命令SET FEATURE可以是用于将由此找到的最优读电平设置到非易失性存储器件120的命令。
在操作S232中，存储控制器110可以将第0读取命令CMD_RO和第一地址ADDR1发送给非易失性存储器件120。
在操作S233中，非易失性存储器件120可以将第一数据DATA1发送给存储控制器110。例如，非易失性存储器件120可以响应于第0读取命令CMD_R0来读取与第一地址ADDR1对应的数据。在这种情况下，因为在操作S231中设置了最优读电平，所以非易失性存储器件120可以通过使用如此设置的最优读电平对与第一地址ADDR1对应的选定存储单元执行读操作。
然后，在操作S241中，存储控制器110可以将读取的数据发送给外部主机设备。在示例实施例中，存储控制器110可以对在操作S223之后读取的第一数据DATA1执行错误校正操作，并且可以根据错误校正操作的结果(即，当错误被校正时)将第一数据DATA1发送给外部主机设备。
图12是示出图1的储存设备的操作的流程图。
参照图1和图12，非易失性存储器件120可以执行操作S301到操作S321。操作S301到操作S321可以与图11的操作S201到操作S221相同或相似，因此将省略额外的描述以避免冗余。
在操作S331中，存储控制器110可以向非易失性存储器件120发送谷值搜索命令CMD_vc和第一地址ADDR1。
在操作S332中，非易失性存储器件120可以将数据“DATA”发送给存储控制器110。在示例实施例中，操作S332中的数据“DATA”可以包括关于参照图7描述的区域“A”、“B”和“C”中的每一个区域中包括的存储单元的数量的信息。例如，非易失性存储器件120可以基于在操作S321中设置的操作参数来执行单元计数操作。非易失性存储器件120可以基于单元计数结果来计算包括在区域“A”、“B”和“C”中的每一个区域中的存储单元的数量。非易失性存储器件120可以将计算结果作为数据“DATA”发送给存储控制器110。
之后，存储控制器110和非易失性存储器件120可以执行操作S324至操作S341。操作S324到操作S341可以与图11的操作S224到操作S241相同或相似，因此将省略额外的描述以避免冗余。
图11的示例实施例(其中对于一个谷值搜索操作，重复命令传输和数据传输)可以不同于图12的示例实施例(其中一对于一个谷值搜索操作，仅执行一次命令传输和一次数据传输)。因此，非易失性存储器件120可以响应于谷值搜索命令，基于设置的操作参数来执行单元计数操作，并且可以基于单元计数操作的结果，将包括在窗口的每个区域中的存储单元的数量发送给存储控制器110。存储控制器110可以基于接收到的数据(即，关于包括在窗口的每个区域中的存储单元的数量的信息)来搜索最优读电平。
图13是示出图1的存储控制器的操作的流程图。为了描述方便，将省略与上述组件或操作方法相关联的额外描述以避免冗余。
参照图1和图13，在操作S410中，存储控制器110可以执行读操作。
在操作S420中，存储控制器110可以确定是否发生UECC数据。当没有发生UECC数据时(否)，在操作S460中，存储控制器110可以输出数据。
当发生UECC数据时(是)，在操作S431中，将变量“k”设置为“1”。变量“k”仅用于描述迭代操作，而本公开不限于此。
在操作S432中，存储控制器110可以基于第k方案来执行读操作。
在操作S433中，存储控制器110可以确定是否发生UECC数据。当没有发生UECC数据时，在操作S460中，存储控制器110可以输出数据。当发生UECC数据时(是)，在操作S434中，可以确定变量“k”是否是最大值。当变量“k”不是最大值时，在操作S435中，变量“k”增加“1”。之后，存储控制器110再次执行操作S432。存储控制器110可以重复操作S432到操作S435，直到不发生UECC数据或者变量“k”是最大值为止。
在示例实施例中，存储控制器110可以通过各种方案来校正从非易失性存储器件120读取的数据的错误。例如，存储控制器110可以基于预定表PDT来执行读操作。预定表PDT可以包括关于多个读电压组的信息、。多个读电压组中的每一个组可以是不同读电压的组。例如，第一读电压组可以包括关于第一读电压VRD1至第七读电压VRD7的信息，并且第二读电压组可以包括关于不同于第一读电压VRD1至第七读电压VRD7的读电压的信息。在另一实施方式中，存储控制器110可以基于软解码来校正读取数据的错误。在示例实施例中，上述错误校正方案是作为示例提供的，而本公开不限于此。
如上所述，存储控制器110可以通过基于各种错误校正方案执行读操作来校正从非易失性存储器件120读取的数据的错误。在示例实施例中，根据示例实施例的谷值搜索操作可以是上述多种错误校正方案之一。在示例实施例中，可以基于通过在谷值搜索操作之前使用的错误校正方案读取的数据来确定谷值搜索操作的操作参数。例如，在存储控制器110在谷值搜索操作之前基于PDT方案执行读操作的情况下，存储控制器110可以基于通过PDT方案读取的数据来确定存储单元的劣化状态，并且可以基于确定的劣化特性来设置用于谷值搜索操作的操作参数。
当通过所有错误校正方案都未校正错误时(即，当操作S434的结果为“是”时)，在操作S450中，存储控制器110可以返回错误。
图14是示出图1的存储控制器的读电平管理器的框图。
参照图1和图14，读电平管理器111可以包括参数控制模块111a和最优读电平模型111b。
参数控制模块111a可以基于各种输入信息来确定用于谷值搜索操作的操作参数(即，起始电平SL_x和偏移OF_x)。在示例实施例中，各种输入信息可以例如包括以下各种信息中的至少一种：对选定存储单元的先前读操作的结果、对选定存储单元的单元计数结果(Cel1 Count)、对选定存储单元的读取计数(Read Count)、对选定存储单元的擦除计数(Erase Count)、针对谷值搜索操作的目标编程状态(Program State)、以及选定存储单元的单元类型(Cell Type)。在示例实施例中，存储控制器110可以管理关于非易失性存储器件120的存储块、字线或存储单元的各种信息，例如读取计数、擦除计数、单元类型和编程状态。参数控制模块111a可以基于在存储控制器110处管理的各种信息以及选定存储单元的单元计数值来控制操作参数。
例如，如参考图10A和10B所描述的，读电平管理器111的参数控制模块111a可以基于单元计数值来确定选定存储单元的劣化状态。参数控制模块111a可以基于劣化状态和编程状态来设置操作参数。然而，本公开不限于此。参数控制模块111a可以基于各种输入信息来控制用于谷值搜索操作的操作参数SL_x和OF_x。
如参考图7所描述的，最优读电平模型111b可以基于包括在窗口的区域“A”、“B”和“C”中的每一个区域中的存储单元的数量来搜索最优读电平VRD_opt.例如，最优读电平模型111b可以通过基于输入信息(即，包括在窗口的区域“A”、“B”和“C”中的每一个区域中的存储单元的数量)建模二阶函数，然后搜索二阶函数的谷值，来确定最优读电平。
在示例实施例中，以基于关于各种劣化状态的信息而预先学习的学习模型为基础，参数控制模块111a可以对各种输入信息执行机器学习以控制操作参数。在示例实施例中，读电平管理器111可以是被配置为执行机器学习的硬件加速器。在另一实施方式中，参数控制模块111a可以被配置为基于自适应算法来控制操作参数。
图15是示出根据示例实施例的储存设备的框图。
参照图15，储存设备200可以包括存储控制器210和非易失性存储器件220。存储控制器210和非易失性存储器件220可以交换各种信号(例如，/CE、CLE、/RE、/WE、DQ和DQS)。以上描述了存储控制器210和非易失性存储器件220，因此将省略额外的描述以避免冗余。
在示例实施例中，非易失性存储器件220可以包括读电平管理器226。在参照图1至图14描述的实施例中，存储控制器110可以设置用于谷值搜索操作的操作参数，并且可以搜索最优读电平。另一方面，在图15的实施例中，非易失性存储器件220可以在没有存储控制器210干预的情况下执行上述操作。因此，非易失性存储器件220可以包括读电平管理器226，被配置为设置操作参数并执行谷值搜索操作，如参考图1至图14进行描述的。
图16是示出图15的非易失性存储器件的操作的流程图。
参照图15和图16，在操作S510中，非易失性存储器件220可以接收谷值搜索读取命令CMD_R_vc。
在操作S520中，非易失性存储器件220可以执行单元计数操作。例如，非易失性存储器件220可以通过使用预先确定的单元计数电压来执行单元计数操作。
在操作S530中，非易失性存储器件220可以基于单元计数操作的结果来设置用于谷值搜索操作的操作参数。例如，非易失性存储器件220的读电平管理器226可以基于操作S520中单元计数操作的结果来确定选定存储单元的劣化状态。读电平管理器226可以基于劣化状态来设置操作参数。以上描述了设置操作参数的操作，因此将省略额外的描述以避免冗余。
在操作S540中，非易失性存储器件220可以搜索最优读电平。例如，非易失性存储器件220可以基于设置的操作参数来设置窗口，并且可以基于设置的窗口中包括的多个电平来执行单元计数操作。非易失性存储器件220的读电平管理器226可以基于单元计数结果来搜索最优读电平。除了谷值搜索操作在非易失性存储器件220处执行之外，用于搜索最优读电平的谷值搜索操作类似于上述谷值搜索操作，因此将省略额外的描述以避免冗余。
在操作S550中，非易失性存储器件220可以通过使用最优读电平来执行读操作。在示例实施例中，因为谷值搜索操作在非易失性存储器件220内执行，所以不会从存储控制器210接收单独的设置特征命令。
在操作S560中，非易失性存储器件220可以将读取的数据发送给存储控制器210。在示例实施例中，存储控制器210可以对接收到的数据执行错误校正操作；当错误未被校正时，存储控制器210可以基于另一错误校正方案来控制非易失性存储器件220。
如上所述，非易失性存储器件220可以在存储控制器210的控制下执行谷值搜索操作。在这种情况下，非易失性存储器件220可以确定存储单元的劣化状态，可以基于确定的劣化状态来设置操作参数，可以基于设置的操作参数来执行谷值搜索操作以确定最优读电平，并且可以根据最优读电平执行读操作。非易失性存储器件220可以响应于来自存储控制器210的一个命令序列来执行上述操作。
图17是示出根据示例实施例的储存设备的框图。图18是用于描述图17的非易失性存储器件的片上谷值搜索操作的图。
参考图17和18，储存设备300可以包括存储控制器310和非易失性存储器件320。存储控制器310和非易失性存储器件320可以交换各种信号(例如，/CE、CLE、/RE、/WE、DQ和DQS)。以上描述了存储控制器310和非易失性存储器件320，因此将省略额外的描述以避免冗余。
存储控制器310可以包括读电平管理器311。读电平管理器311可以基于选定存储单元的劣化状态来设置操作参数。非易失性存储器件320可以包括片上谷值搜索(OVS)模块327。OVS模块327可以基于由存储控制器310设置的操作参数来执行片上谷值搜索操作。
在示例实施例中，片上谷值搜索操作可以不同于参考图1至图16描述的谷值搜索操作。例如，参考图18，在执行对第二编程状态P2和第三编程状态P3的片上谷值搜索操作的情况下，非易失性存储器件320可以执行从起始电平开始的单元计数，并且起始电平可以随着单元计数的进行而以偏移逐步增加。可以基于单元计数的结果来检测包括在区域“a”、“b”、“c”和“d”中的每一个区域中的存储单元的数量。非易失性存储器件320的OVS模块327可以基于每个区域的值的变化(即，每个区域的值的增加/减少)来搜索最优读电平。例如，当单元计数电压从“a”增加到“d”时，存储单元计数可以具有“a＞b＞c＜d”的关系。在这种情况下，OVS模块327可以将区域“c”(即，存储单元的数量减少然后增加的区域)中包括的电压电平确定为第三最佳读电压VRD3_opt。
存储控制器310的读电平管理器311可以基于参照图1至图16描述的方案来确定选定存储单元的劣化状态。读电平管理器311可以被配置为基于劣化状态来确定用于片上谷值搜索操作的操作参数(即，图18中所示的起始电平和偏移)。非易失性存储器件320的OVS模块327可以基于由读电平管理器311设置的操作参数来执行片上谷值搜索操作(参考图18)。
如上所述，根据示例实施例的储存设备可以执行谷值搜索操作，以搜索在非易失性存储器件处使用的读电压的最优读电平。在这种情况下，可以基于非易失性存储器件的选定存储单元的劣化状态来设置操作参数(例如，起始电平和偏移)，并且可以基于如此设置的操作参数来执行谷值搜索操作.在示例实施例中，可以基于机器学习或自适应算法来执行劣化状态的确定和操作参数的设置。因此，可以提供具有提高的可靠性的储存设备。
图19是示出根据另一示例实施例的存储器件1400的图。
参照图19，存储器件1400可以具有芯片到芯片(C2C)结构。C2C结构可以指通过以下工艺形成的结构：在第一晶片上制造包括单元区CELL的上芯片；在与第一晶片分离的第二晶片上制造包括外围电路区PERI的下芯片；然后将上芯片和下芯片相互接合。这里，接合工艺可以包括电连接形成在上芯片的最上金属层上的接合金属和形成在下芯片的最上金属层上的接合金属的方法。例如，接合金属可以包括铜(Cu)，并且可以使用Cu-Cu接合将芯片接合在一起。然而，本示例实施例不限于此。例如，接合金属也可以由铝(A1)或钨(W)形成。
存储器件1400的外围电路区PERI和单元区CELL中的每一个可以包括外部焊盘接合区域PA、字线接合区域WLBA和位线接合区域BLBA。
外围电路区PERI可以包括第一衬底1210、层间绝缘层1215、形成在第一衬底1210上的多个电路元件1220a、1220b和1220c、分别连接到多个电路元件1220a、1220b和1220c的第一金属层1230a、1230b和1230c、以及形成在第一金属层1230a、1230b和1230c上的第二金属层1240a、1240b和1240c。在示例实施例中，第一金属层1230a、1230b和1230c可以由具有相对高的电阻的钨形成，并且第二金属层1240a、1240b和1240c可以由具有相对低的电阻的铜形成。
在图19所示的示例实施例中，虽然仅示出和描述了第一金属层1230a、1230b和1230c以及第二金属层1240a、1240b和1240c，但是示例实施例不限于此，并且可以在第二金属层1240a、1240b和1240c上进一步形成一个或多个附加金属层。在第二金属层1240a、1240b和1240c上形成的一个或多个附加金属层的至少一部分可以由电阻比形成第二金属层1240a、1240b和1240c的铜的电阻低的铝等来形成。
层间绝缘层1215可以设置在第一衬底1210上并覆盖多个电路元件1220a、1220b和1220c、第一金属层1230a、1230b和1230c以及第二金属层1240a、1240b和1220c。层间绝缘层1215可以包括诸如氧化硅、氮化硅等的绝缘材料。
下接合金属1271b和1272b可以形成在字线接合区域WLBA中的第二金属层1240b上。在字线接合区域WLBA中，外围电路区PERI中的下接合金属1271b和1272b可以电接合到单元区CELL的上接合金属1371b和1372b。下接合金属1271b和1272b以及上接合金属1371b和1372b可以由铝、铜、钨等形成。
此外，单元区CELL中的上接合金属1371b和1372b可以被称为第一金属焊盘，而外围电路区PERI中的下接合金属1271b和1272b可以被称为第二金属焊盘。
单元区CELL可以包括至少一个存储块。单元区CELL可以包括第二衬底1310、层间绝缘层1315和公共源极线1320。在第二衬底1310上，可以在与第二衬底1310的上表面垂直的方向(Z轴方向)上堆叠多条字线1331、1332、1333、1334、1335、1336、1337和1338(即，1330)。至少一条串选择线和至少一条地选择线可以分别布置在多条字线1330之上和之下，并且多条字线1330可以设置在至少一条串选择线和至少一条选择线字线之间。
多条字线1330沿X方向的宽度可以彼此不同。随着从外围电路区PERI的第一衬底1210到多条字线1330中的各字线的距离增加，多条字线1330中的相应字线的宽度增大。相反，随着从单元区CELL的第二衬底1310到多条字线1330中的各字线的距离增加，多条字线1330中的相应字线的宽度减小。
在位线接合区域BLBA中，沟道结构CH可以在与第二衬底1310的上表面垂直的方向(Z轴方向)上延伸，并穿过多条字线1330、至少一条串选择线以及至少一条地选择线。沟道结构CH可以包括数据存储层、沟道层、掩埋绝缘层等，并且沟道层可以电连接到第一金属层1350c和第二金属层1360c。例如，第一金属层1350c可以是位线接触部，而第二金属层1360c可以是位线。在示例实施例中，位线1360c可以在与第二衬底1310的上表面平行的第一方向(Y轴方向)上延伸。
层间绝缘层1315可以设置在第二衬底1310上并覆盖公共源极线1320、多条字线1330、多个单元接触插塞1340、第一金属层1350a、1350b和1350c以及第二金属层1360a、1360b和1360c。层间绝缘层1315可以包括诸如氧化硅、氮化硅等的绝缘材料。
在图19所示的示例实施例中，其中设置有沟道结构CH、位线1360c等的区域可以被定义为位线接合区域BLBA。在位线接合区域BLBA中，位线1360c可以电连接到外围电路区PERI中的提供页缓冲器1393的电路元件1220c。位线1360c可以连接到单元区CELL中的上接合金属1371c和1372c，并且上接合金属1371c和1372c可以连接到与页缓冲器1393的电路元件1220c连接的下接合金属1271c和1272c。
在字线接合区域WLBA中，多条字线1330可以在与第二衬底1310的上表面平行的且与第一方向垂直的第二方向(X轴方向)上延伸，并且可以连接到多个单元接触插塞1341、1342、1343、1344、1345、1346和1347(即，1340)。多条字线1330和多个单元接触插塞1340可以在通过沿第二方向以不同长度延伸的多条字线1330的至少一部分而提供的焊盘中彼此连接。第一金属层1350b和第二金属层1360b可以依次连接到与多条字线1330连接的多个单元接触插塞1340的上部。多个单元接触插塞1340可以在字线接合区域WLBA中通过单元区CELL的上接合金属1371b和1372b以及外围电路区PERI的下接合金属1271b和1272b连接到外围电路区PERI。
多个单元接触插塞1340可以电连接到外围电路区PERI中的形成行解码器1394的电路元件1220b。在示例实施例中，行解码器1394的电路元件1220b的工作电压可以不同于形成页缓冲器1393的电路元件1220c的工作电压。例如，形成页缓冲器1393的电路元件1220c的工作电压可以大于形成行解码器1394的电路元件1220b的工作电压。
公共源极线接触插塞1380可以设置在外部焊盘接合区域PA中。公共源极线接触插塞1380可以由诸如金属、金属化合物、多晶硅等的导电材料形成，并且可以电连接到公共源极线1320。第一金属层1350a和第二金属层1360a可以顺序地堆叠在公共源极线接触插塞1380的上部上。例如，其中设置有公共源极线接触插塞1380、第一金属层1350a和第二金属层1360a的区域可以被定义为外部焊盘接合区域PA。
输入输出焊盘1205和1305可以设置在外部焊盘接合区域PA中。参照图19，覆盖第一衬底1210的下表面的下绝缘膜1201可以形成在第一衬底1210下方，并且第一输入输出焊盘1205可以形成在下绝缘膜1201上。第一输入输出焊盘1205可以通过第一输入输出接触插塞1203连接到设置在外围电路区PERI中的多个电路元件1220a、1220b和1220c中的至少一个，并且可以通过下绝缘膜1201与第一衬底1210分离。此外，侧绝缘膜可以设置在第一输入输出接触插塞1203和第一衬底1210之间以将第一输入输出接触插塞1203和第一衬底1210电分离。
参照图19，覆盖第二衬底1310的上表面的上绝缘膜1301可以形成在第二衬底1310上，并且第二输入输出焊盘1305可以设置在上绝缘膜1301上。第二输入输出焊盘1305可以通过第二输入输出接触插塞1303连接到设置在外围电路区PERI中的多个电路元件1220a、1220b和1220c中的至少一个。在示例实施例中，第二输入输出焊盘1305电连接到电路元件1220a。
根据实施例，第二衬底1310和公共源极线1320可以不设置在其中设置有第二输入输出接触插塞1303的区域中。此外，第二输入输出焊盘1305可以在第三方向(Z轴方向)上不与字线1330重叠。参照图19，第二输入输出接触插塞1303可以在与第二衬底1310的上表面平行的方向上与第二衬底1310分离，并且可以穿过单元区CELL的层间绝缘层1315以连接到外围电路区PERI的下接合金属1271a和1272a以及第二输入输出焊盘1305。
根据实施例，可以选择性地形成第一输入输出焊盘1205和第二输入输出焊盘1305。例如，存储器件1400可以仅包括设置在第一衬底1210上的第一输入输出焊盘1205、或设置在第二衬底1310上的第二输入输出焊盘1305。在另一实现方式中，存储器件1400可以包括第一输入输出焊盘1205和第二输入输出焊盘1305二者。
在分别在单元区CELL和外围电路区PERI中包括的外部焊盘接合区域PA和位线接合区域BLBA中的每一个区域中，可以在最上金属层上设置金属图案作为虚设图案，或者最上金属层可以不存在。
在外部焊盘接合区域PA中，存储器件1400可以包括：外围电路区PERI的最上金属层中的下金属图案1273a，其对应于形成在单元区CELL的最上金属层中的上金属图案1372a，并且具有与单元区CELL的上金属图案1372a相同的横截面形状，以便与上金属图案1372a彼此连接。在外围电路区PERI中，在外围电路区PERI的最上金属层中形成的下金属图案1273a可以不连接到接触部。类似地，在外部焊盘接合区域PA中，与形成在外围电路区PERI的最上金属层中的下金属图案1273a对应的且具有与外围电路区PERI的下金属图案1273a相同的形状的上金属图案1372a可以形成在单元区CELL的最上金属层中。
下接合金属1271b和1272b可以形成在字线接合区域WLBA中的第二金属层1240b上。在字线接合区域WLBA中，外围电路区PERI的下接合金属1271b和1272b可以通过Cu到Cu接合而电连接到单元区CELL的上接合金属1371b和1372b。
此外，在位线接合区域BLBA中，与在外围电路区PERI的最上金属层中形成的下金属图案1252对应的且具有与外围电路区PERI的下金属图案1252相同的横截面形状的上金属图案1392可以形成在单元区CELL的最上金属层中。在单元区CELL的最上金属层中形成的上金属图案1392上可以不形成接触部。
在示例实施例中，对应于在单元区CELL和外围电路区PERI之一中的最上金属层中形成的金属图案，具有与金属图案相同的横截面形状的增强金属图案可以形成在单元区CELL和外围电路区PERI中的另一个中的最上金属层中。在增强金属图案上可以不形成接触部。
图20是示出根据示例实施例的SSD系统的框图。
参考图20，固态驱动器(SSD)系统2000包括主机2100和储存设备2200。储存设备2200可以通过信号连接器2201与主机2100交换信号SIG，并且可以通过电源连接器2202被提供电力PWR。储存设备2200可以包括SSD控制器2210、多个非易失性存储器2221、2222、...、222n、辅助电源2230和缓冲存储器2240。
SSD控制器2210可以响应于从主机2100接收的信号SIG来控制多个非易失性存储器2221至222n。多个非易失性存储器2221至222n可以在SSD控制器2210的控制下操作。辅助电源2230可以通过电源连接器2202与主机2100相连。辅助电源2230可以由来自主机2100的电力PWR充电。当未从主机2100平稳地提供电力PWR时，辅助电源2230可以为储存设备2200供电。缓冲存储器2240可以用作储存设备2200的缓冲存储器。在示例实施例中，SSD系统2000可以基于参照图1至图18描述的方法来执行读操作或谷值搜索操作。
综上所述，由于各种外部因素，闪存中存储的数据可能包括错误。控制闪存的控制器可以校正从闪存读取的数据的错误。然而，在发生无法由控制器的错误校正电路校正的错误的情况下，可能需要用于校正数据错误的其他操作方式。
如上所述，可以基于选定存储单元的劣化状态来控制用于谷值搜索操作(被执行以搜索非易失性存储器件的最优读电压)的操作参数。因此，可以针对各种劣化状态而正常地检测最优读电平。因此，可以提供一种具有提高的可靠性的、被配置为控制非易失性存储器件的控制器的操作方法和储存设备的操作方法。
本文已经公开了示例实施例，并且尽管采用了特定术语，但是它们仅用于且应被解释为一般的描述性意义，而不是为了限制的目的。在一些情况下，如提交本申请的本领域普通技术人员应认识到，除非另有明确说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与其他实施例描述的特征、特性和/或元件相结合使用。因此，本领域技术人员将理解，在不脱离如所附权利要求中阐述的本发明的精神和范围的前提下，可以进行形式和细节上的各种改变。

Claims (20)

1.一种控制器的操作方法，所述控制器被配置为控制非易失性存储器件，所述方法包括：
从所述非易失性存储器件接收与包括在所述非易失性存储器件中的选定存储单元相关联的单元计数数据；
基于所述单元计数数据来调整所述非易失性存储器件的操作参数；
基于调整后的操作参数对所述选定存储单元执行谷值搜索操作；以及
基于所述谷值搜索操作的结果对所述选定存储单元执行读操作。
2.根据权利要求1所述的方法，其中，所述操作参数包括在所述谷值搜索操作中使用的起始电平和偏移。
3.根据权利要求1所述的方法，其中，从所述非易失性存储器件接收与包括在所述非易失性存储器件中的选定存储单元相关联的单元计数数据包括：
向所述非易失性存储器件发送第一单元计数命令；以及
从所述非易失性存储器件接收所述单元计数数据。
4.根据权利要求1所述的方法，其中，基于所述单元计数数据来调整所述非易失性存储器件的操作参数包括：
基于所述单元计数数据来检测所述选定存储单元的劣化状态；以及
基于所述劣化状态来控制所述操作参数。
5.根据权利要求4所述的方法，其中，当所述劣化状态指示电荷损失状态时，减小所述操作参数的起始电平，以及
其中，当所述劣化状态指示电荷增益状态时，增大所述操作参数的起始电平。
6.根据权利要求4所述的方法，其中，当所述劣化状态指示相邻编程状态之间的距离减小时，减小所述操作参数的偏移，以及
其中，当所述劣化状态指示相邻编程状态之间的距离增大时，增大所述操作参数的偏移。
7.根据权利要求4所述的方法，其中，基于所述劣化状态控制所述操作参数包括：
基于所述劣化状态来调整所述操作参数；以及
向所述非易失性存储器件发送包括调整后的操作参数的信息在内的设置特征命令。
8.根据权利要求4所述的方法，其中，基于与所述选定存储单元相关联的读取计数、擦除计数、编程状态和单元类型中的至少一个以及所述单元计数数据，检测所述选定存储单元的劣化状态。
9.根据权利要求8所述的方法，其中，基于机器学习或自适应算法来检测所述劣化状态。
10.根据权利要求1所述的方法，其中，基于所述谷值搜索操作的结果对所述选定存储单元执行读操作包括：
基于所述谷值搜索操作的结果来确定最优读电平；以及
使用所述最优读电平对所述选定存储单元执行读操作。
11.根据权利要求10所述的方法，其中，使用所述最优读电平对所述选定存储单元执行读操作包括：
向所述非易失性存储器件发送包括所述最优读电平的信息在内的设置特征命令；
向所述非易失性存储器件发送与所述选定存储单元对应的地址以及读取命令；以及
从所述非易失性存储器件接收使用所述最优读电平读取的数据。
12.根据权利要求10所述的方法，还包括：
在从所述非易失性存储器件接收与所述选定存储单元相关联的单元计数数据之前，使用多个读电压对所述选定存储单元执行读操作；以及
使用所述多个读电压来校正由所述读操作读取的数据的错误。
13.一种储存设备的操作方法，所述储存设备包括非易失性存储器件和控制器，所述方法包括：
由所述控制器向所述非易失性存储器件发送第0单元计数命令；
由所述非易失性存储器件响应于所述第0单元计数命令，基于至少一个单元计数电压来执行第0单元计数操作，并向所述控制器发送第0单元计数数据；
由所述控制器基于所述第0单元计数数据来控制所述非易失性存储器件的操作参数；
由所述控制器向所述非易失性存储器件发送至少一个第一单元计数命令；
由所述非易失性存储器件响应于所述至少一个第一单元计数命令，基于与经控制的操作参数对应的电压电平来执行至少一个第一单元计数操作，并向所述控制器发送至少一个第一单元计数数据；
由所述控制器基于所述至少一个第一单元计数数据来控制最优读电平；
由所述控制器向所述非易失性存储器件发送读取命令；以及
由所述非易失性存储器件响应于所述读取命令，基于所述最优读电平对选定存储单元执行读操作，并向所述控制器发送读取的数据。
14.根据权利要求13所述的方法，其中，由所述控制器基于所述第0单元计数数据来控制所述非易失性存储器件的操作参数包括：
基于所述第0单元计数数据确定所述选定存储单元的劣化状态；
基于所述劣化状态来控制所述操作参数；以及
向所述非易失性存储器件发送包括经控制的操作参数的信息在内的第一设置特征命令。
15.根据权利要求14所述的方法，其中，当所述劣化状态指示电荷损失状态时，减小所述操作参数的起始电平，以及
其中，当所述劣化状态指示电荷增益状态时，增大所述操作参数的起始电平。
16.根据权利要求14所述的方法，其中，当所述劣化状态指示相邻编程状态之间的距离减小时，减小所述操作参数的偏移，以及
其中，当所述劣化状态指示所述相邻编程状态之间的距离增大时，增大所述操作参数的偏移。
17.根据权利要求14所述的方法，其中，基于机器学习或自适应算法来检测所述劣化状态。
18.根据权利要求13所述的方法，还包括：
在向所述非易失性存储器件发送所述读取命令之前，由所述控制器向所述非易失性存储器件发送包括所述最优读电平的信息在内的第二设置特征命令。
19.一种控制器的操作方法，所述控制器被配置为控制非易失性存储器件，所述方法包括：
检测关于所述非易失性存储器件的选定存储单元的劣化信息；
基于所述劣化信息来控制所述非易失性存储器件的操作参数；
从所述非易失性存储器件接收多个单元计数数据；
基于所述多个单元计数数据来检测最优读电平；以及
使用所述最优读电平从所述非易失性存储器件的所述选定存储单元读取数据，
其中，对所述劣化信息的检测和对所述操作参数的控制是基于机器学习来执行的。
20.根据权利要求19所述的方法，其中，所述操作参数包括用于由所述非易失性存储器件检测所述多个单元计数数据的起始电平和偏移，
其中，当所述劣化信息指示电荷损失状态时，减小所述操作参数的起始电平，
其中，当所述劣化信息指示电荷增益状态时，增大所述操作参数的起始电平，
其中，当所述劣化信息指示相邻编程状态之间的距离减小时，减小所述操作参数的偏移，以及
其中，当所述劣化信息指示相邻编程状态之间的距离增大时，增大所述操作参数的偏移。
CN202111428083.0A 2020-12-01 2021-11-26 配置为控制非易失性存储器件的控制器的操作方法和储存设备的操作方法 Pending CN114579486A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200166010A KR20220077312A (ko) 2020-12-01 2020-12-01 불휘발성 메모리 장치를 제어하도록 구성된 컨트롤러의 동작 방법 및 스토리지 장치의 동작 방법
KR10-2020-0166010 2020-12-01

Publications (1)

Publication Number Publication Date
CN114579486A true CN114579486A (zh) 2022-06-03

Family

ID=81586205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111428083.0A Pending CN114579486A (zh) 2020-12-01 2021-11-26 配置为控制非易失性存储器件的控制器的操作方法和储存设备的操作方法

Country Status (4)

Country Link
US (1) US12002519B2 (zh)
KR (1) KR20220077312A (zh)
CN (1) CN114579486A (zh)
DE (1) DE102021130481A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102509549B1 (ko) * 2022-07-20 2023-03-14 삼성전자주식회사 읽기 데이터 및 산포 정보를 수신하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법
EP4310847A3 (en) * 2022-07-20 2024-03-27 Samsung Electronics Co., Ltd. Storage controller
EP4318248A1 (en) * 2022-08-04 2024-02-07 Samsung Electronics Co., Ltd. Non-volatile memory device determining read reclaim, method of operating the same, and method of operating storage device including the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8737136B2 (en) 2010-07-09 2014-05-27 Stec, Inc. Apparatus and method for determining a read level of a memory cell based on cycle information
US20130185612A1 (en) 2012-01-18 2013-07-18 Samsung Electronics Co., Ltd. Flash memory system and read method of flash memory system
US20140359202A1 (en) 2013-05-31 2014-12-04 Western Digital Technologies, Inc. Reading voltage calculation in solid-state storage devices
KR102284658B1 (ko) 2015-03-19 2021-08-02 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 상기 비휘발성 메모리 장치의 동작 방법
KR102353405B1 (ko) 2017-09-19 2022-01-19 삼성전자주식회사 특성 데이터 전처리 시스템, 장치, 방법 및 이를 이용한 메모리 제어 시스템
KR102599123B1 (ko) 2018-11-14 2023-11-06 삼성전자주식회사 인공 신경망 모델에 기초하여 읽기 레벨들을 추론하는 스토리지 장치 및 인공 신경망 모델의 학습 방법
US11163483B2 (en) 2018-12-31 2021-11-02 SK Hynix Inc. Robust detection techniques for updating read voltages of memory devices
US11061752B2 (en) * 2019-07-17 2021-07-13 Micron Technology, Inc. Dynamic programming of page margins
US11600354B2 (en) * 2020-08-18 2023-03-07 Micron Technology, Inc. Determination of state metrics of memory sub-systems following power events

Also Published As

Publication number Publication date
US12002519B2 (en) 2024-06-04
KR20220077312A (ko) 2022-06-09
US20220172785A1 (en) 2022-06-02
DE102021130481A1 (de) 2022-06-02

Similar Documents

Publication Publication Date Title
US9588714B2 (en) Method of operating memory controller and data storage device including memory controller
US10170190B2 (en) Memory controller having reclaim controller and method of controlling operation of the memory controller
KR20170097267A (ko) 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치
US11514997B2 (en) Controller, a storage device including the controller, and a reading method of the storage device
CN114579486A (zh) 配置为控制非易失性存储器件的控制器的操作方法和储存设备的操作方法
CN110970074B (zh) 存储器系统及其操作方法
US11482263B2 (en) Non-volatile memory device, controller for controlling the same, storage device including the same, and reading method thereof
KR20170099018A (ko) 메모리 시스템 및 그의 동작방법
US11682467B2 (en) Nonvolatile memory device, controller for controlling the same, storage device including the same, and reading method of the same
CN111128280B (zh) 存储装置及其操作方法
US20150277792A1 (en) Memory controller, memory system, and related method of operation
US20230307062A1 (en) Non-volatile memory device, operating method thereof, controller for controlling the same, and storage device including the same
US12094552B2 (en) Non-volatile memory device, operating method thereof, controller for controlling the same, and storage device having the same
CN114078529A (zh) 用于对多页数据进行编程的非易失性存储器设备的操作方法
KR20210094696A (ko) 비휘발성 메모리 장치, 스토리지 장치, 및 그것의 프로그램 방법
US20230153201A1 (en) Memory controller managing strong error information and operating method thereof
US11966608B2 (en) Memory controller with improved data reliability and memory system including the same
US20240272808A1 (en) Memory controller, memory system including the same, and operation method of memory controller
US11508451B2 (en) Storage device that determines write area of read reclaim operation based on estimated read count of reclaim area and operating method of the storage device
KR102505857B1 (ko) 스트롱 에러 정보를 관리하는 메모리 컨트롤러 및 그 동작방법
KR20230071013A (ko) 데이터 신뢰성을 향상한 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
CN115966234A (zh) 半导体存储器装置和操作半导体存储器装置的方法
KR20240130794A (ko) 메모리 디바이스, 메모리 시스템, 및 이들을 동작시키는 방법
CN115620785A (zh) 非易失性存储器件、用于控制其的控制器、具有其的存储设备及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination