CN114078494A - 感测放大器驱动器以及相关装置、系统和方法 - Google Patents

感测放大器驱动器以及相关装置、系统和方法 Download PDF

Info

Publication number
CN114078494A
CN114078494A CN202110913111.1A CN202110913111A CN114078494A CN 114078494 A CN114078494 A CN 114078494A CN 202110913111 A CN202110913111 A CN 202110913111A CN 114078494 A CN114078494 A CN 114078494A
Authority
CN
China
Prior art keywords
drain
source
interconnect
sense amplifier
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110913111.1A
Other languages
English (en)
Inventor
西崎护
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114078494A publication Critical patent/CN114078494A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请案大体上涉及感测放大器驱动器以及相关装置、系统和方法。公开用于感测放大器的驱动器。驱动器可包含沿第一方向延伸的两个或更多个漏极区域和沿所述第一方向延伸的两个或更多个源极区域。所述驱动器还可包含漏极互连件，其包含沿所述第一方向在所述两个或更多个漏极区域上方延伸的两个或更多个第一漏极互连部分和沿第二方向在所述两个或更多个第一漏极互连部分之间延伸的一或多个第二漏极互连部分。所述驱动器还可包含源极互连件，其包含沿所述第一方向在所述两个或更多个源极区域上方延伸的两个或更多个第一源极互连部分和沿所述第二方向在所述两个或更多个第一源极互连部分之间延伸的一或多个第二源极互连部分。还公开相关联系统。

Description

感测放大器驱动器以及相关装置、系统和方法
优先权主张
本申请案主张2020年8月12日申请的标题为“感测放大器驱动器以及相关装置、系统和方法(SENSE AMPLIFIER DRIVERS,AND RELATED DEVICES,SYSTEMS,AND METHODS)”的美国专利申请案序列号的申请日的权益。
技术领域
本公开的实施例涉及微电子装置。更具体地，各种实施例涉及包含存储器单元(例如，存储器装置)、感测放大器和感测放大器驱动器的微电子装置，以及相关方法、装置和系统。
背景技术
包含存储器装置的微电子装置可包含感测放大器。感测放大器可被配置成感测两个所感测的值(例如，感测的电压)之间的差并且放大所感测的差。感测放大器驱动器可被配置成将电压提供到感测放大器。感测放大器驱动器可被配置成在一些条件下将电压提供到感测放大器并且在其它不同条件下不将电压提供到感测放大器。通过提供电压或不提供电压，感测放大器驱动器可控制感测放大器的操作。通过控制感测放大器的操作，当与不受感测放大器驱动器控制的感测放大器相比时，感测放大器驱动器可节省电力。换句话说，在电压线和感测放大器之间布置感测放大器驱动器可允许节约电力。
发明内容
一些实施例可包含用于感测放大器的驱动器。所述驱动器可包含两个或更多个沿第一方向延伸的漏极区域。所述驱动器还可包含两个或更多个沿所述第一方向延伸的源极区域。所述两个或更多个源极区域中的一个可定位于所述两个或更多个漏极区域中的两个之间。所述驱动器还可包含漏极互连件，其包含沿所述第一方向延伸的两个或更多个第一漏极互连部分。所述漏极互连件还可包含一或多个第二漏极互连部分，其沿第二方向在所述两个或更多个第一漏极互连部分之间延伸。所述两个或更多个第一漏极互连部分中的每一个可定位于所述两个或更多个漏极区域中的相应漏极区域上方。所述驱动器还可包含源极互连件，其包含沿所述第一方向延伸的两个或更多个第一源极互连部分。所述源极互连件还可包含一或多个第二源极互连部分，其沿所述第二方向在所述两个或更多个第一源极互连部分之间延伸。所述两个或更多个第一源极互连部分中的每一个可定位于所述两个或更多个源极区域中的相应源极区域上方。
一些实施例包含一种设备。所述设备可包含晶体管，其具有沿第一方向延伸的第一、第二和第三扩散区。所述第二扩散区可定位于所述第一和第三扩散区之间。所述设备还可包含第一、第二和第三多个接触插塞，其分别设置于所述第一、第二和第三扩散区上。所述设备还可包含第一互连布线，其沿第二方向延伸，所述第二方向与所述第一方向十字交叉。所述第一互连布线可包含第一部分，其处于所述第一扩散区上方。所述第一部分可电耦合到所述第一多个接触插塞中的至少两个。所述第一互连布线还可包含第二部分，其处于所述第二扩散区上方。所述第二部分可不电耦合到所述第二多个接触插塞中的任一个。所述第一互连布线还可包含第三部分，其处于所述第三扩散区上方。所述第三部分可电耦合到所述第三多个接触插塞中的至少两个。所述第一和第三部分中的每一个可沿所述第一方向比所述第二部分宽。
一些实施例可包含一种存储器装置。所述存储器装置可包含用于感测放大器的驱动器。所述驱动器可包含有源层，其包含两个沿第一方向延伸的漏极区域。所述有源层还可包含源极区域，其沿所述第一方向延伸。所述源极区域可横向定位于所述两个漏极区域之间。所述驱动器还可包含互连层，其处于所述有源层上方。所述互连层可包含漏极互连件，其包含沿所述第一方向延伸的两个第一漏极互连部分和沿第二方向在所述两个第一漏极互连部分之间延伸的第二漏极互连部分。所述两个第一漏极互连部分中的每一个可定位于所述两个漏极区域中的相应漏极区域上方并且通过漏极层间接触区电耦合到所述相应漏极区域。所述互连层还可包含源极互连件，其沿所述第一方向在所述源极区域上方延伸。所述源极互连件可通过源极层间接触区电耦合到所述源极区域。
附图说明
虽然本公开利用确切地指出且清楚地主张特定实施例的权利要求进行总结，但本公开范围内的实施例的各种特征及优势可在结合附图阅读时从以下描述更轻松地确定，在附图中：
图1是说明根据本公开的至少一个实施例的实例存储器装置的框图。
图2是说明根据本公开的至少一个实施例的实例感测放大器区域的布局图。
图3是说明根据本公开的至少一个实施例的实例电路的功能框图。
图4A到图4C是说明实例感测放大器驱动器的各个层的透视图。
图4D是说明图4A到图4C的实例感测放大器驱动器的布局图。
图4E到图4F是说明图4A到图4D的实例感测放大器驱动器的额外视图的截面图。
图5A到图5D是说明根据本公开的至少一个实施例的实例感测放大器驱动器的各个层的透视图。
图5E是说明根据本公开的至少一个实施例的图5A到图5D的实例感测放大器驱动器的布局图。
图5F到图5G是说明根据本公开的至少一个实施例的图5A到图5E的实例感测放大器驱动器的额外视图的截面图。
图6A到图6D是说明根据本公开的至少一个实施例的另一实例感测放大器驱动器的各个层的透视图。
图6E是说明根据本公开的至少一个实施例的图6A到图6D的实例感测放大器驱动器的布局图。
图6F到图6G是说明根据本公开的至少一个实施例的图6A到图6E的实例感测放大器驱动器的额外视图的截面图。
图7A到图7G是说明根据本公开的至少一个实施例的实例感测放大器驱动器的层的配置的各种实例的布局图。
图8是说明根据本公开的至少一个实施例的实例存储器系统的简化框图。
图9是说明根据本公开的至少一个实施例的实例电子系统的简化框图。
具体实施方式
感测放大器驱动器可被配置成将电压提供到感测放大器。在一些情况下，感测放大器驱动器可被配置成在一些条件下提供电压并且在其它不同条件下不提供电压。举例来说，感测放大器驱动器可包含被配置成基于和/或响应于晶体管的栅极处的电压而将电压提供到感测放大器的晶体管。
本公开的系统、方法和/或装置与其它系统、方法和/或装置相比可具有较小电阻抗。特定来说，本公开的感测放大器驱动器晶体管与其它感测放大器驱动器晶体管相比可具有较小电阻抗。与其它感测放大器驱动器晶体管相比具有较小电阻抗的感测放大器驱动器晶体管可表示感测放大器驱动器晶体管的改进。举例来说，降低感测放大器驱动器晶体管的电阻抗可引起电力节省。另外，降低电阻抗可引起对感测放大器特性的一或多个额外改进，举例来说，可改进(例如，固定)感测余量。
根据本公开的至少一个实施例的感测放大器驱动器晶体管可包含当与其它感测放大器驱动器晶体管相比时改变感测放大器驱动器晶体管的结构。这些改变可包含例如改变感测放大器驱动器晶体管的金属层的形状，改变感测放大器驱动器晶体管的源极和漏极的布置，以及改变感测放大器驱动器晶体管和感测放大器之间的连接。这些改变可允许根据本公开的至少一个实施例的感测放大器驱动器晶体管包含例如更大金属元件、互连件、板和/或线、更大层间接触、和/或额外层间接触。这些改变可引起与其它感测放大器驱动器晶体管相比较低电阻抗。
图1是说明根据本公开的至少一个实施例的实例存储器装置100的功能框图。存储器装置100可包含例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、双倍数据速率DRAM(DDR SDRAM，例如DDR4SDRAM等)，或同步图形随机存取存储器(SGRAM)。可集成在半导体芯片上的存储器装置100可包含存储器阵列102。
在图1的实施例中，存储器阵列102示出为包含八个存储器组BANK0-7。更多或更少组可包含在其它实施例的存储器阵列102中。每一存储器组包含多个存取线(字线WL)、多个数据线(位线BL)和/BL，和布置在多个字线WL与多个位线BL和/BL的相交点处的多个存储器单元MC。字线WL的选择由行解码器104执行，且位线BL和/BL的选择由列解码器106执行。在图1的实施例中，行解码器104可包含用于每一存储器组BANK0-7的相应行解码器，且列解码器106可包含用于每一存储器组BANK0-7的相应列解码器。
位线BL和/BL耦合到相应感测放大器SAMP。来自位线BL或/BL的读取数据可被感测放大器SAMP放大，且经由互补本地数据线(LIOT/B)、传送门(TG)和互补主数据线(MIOT/B)传送到读取/写入放大器160。相反地，从读取/写入放大器160输出的写入数据可经由互补主数据线MIOT/B、传送门TG和互补本地数据线LIOT/B传送到感测放大器SAMP，且写入于耦合到位线BL或/BL的存储器单元MC中。
存储器装置100可大体上配置成经由各个端子接收各个输入(例如，来自外部控制器)，所述端子例如地址端子110、命令端子112、时钟端子114、数据端子116和数据掩蔽端子118。存储器装置100可包含额外端子，例如电源端子120和电源端子122。
在预期操作期间，经由命令端子112接收到的一或多个命令信号COM可经由命令输入电路152传输到命令解码器150。命令解码器150可包含配置成经由对一或多个命令信号COM进行解码而产生各种内部命令的电路。内部命令的实例包含活动命令ACT和读取/写入信号R/W。
另外，经由地址端子110接收到的一或多个地址信号ADD可经由地址输入电路132传输到地址解码器130。地址解码器130可被配置成将行地址XADD供应到行解码器104且将列地址YADD供应到列解码器106。虽然将命令输入电路152和地址输入电路132说明为单独电路，但在一些实施例中，可经由共同电路接收到地址信号和命令信号。
活动命令ACT可包含响应于指示行存取的命令信号COM(例如，活动命令)而激活的脉冲信号。响应于活动信号ACT，可激活指定组地址的行解码器104。结果，可选择和激活由行地址XADD指定的字线WL。
读取/写入信号R/W可包含响应于指示列存取的命令信号COM(例如，读取命令或写入命令)而激活的脉冲信号。响应于读取/写入信号R/W，可激活列解码器106，并且可选择由列地址YADD指定的位线BL。
响应于活动命令ACT、读取信号、行地址XADD和列地址YADD，可从由行地址XADD和列地址YADD指定的存储器单元MC读取数据。可经由感测放大器SAMP、传送门TG、读取/写入放大器160、输入/输出电路162和数据端子116输出读取数据。另外，响应于活动命令ACT、写入信号、行地址XADD和列地址YADD，可经由数据端子116、输入/输出电路162、读取/写入放大器160、传送门TG和感测放大器SAMP将写入数据供应到存储器阵列102。写入数据可写入由行地址XADD和列地址YADD指定的存储器单元MC。
可经由时钟端子114接收到时钟信号CK和/CK。时钟输入电路170可基于时钟信号CK和/CK而产生内部时钟信号ICLK。内部时钟信号ICLK可传输到存储器装置100的各种组件，例如命令解码器150和内部时钟产生器172。内部时钟产生器172可产生内部时钟信号LCLK，其可传输到输入/输出电路162(例如，用于控制输入/输出电路162的操作定时)。另外，数据掩蔽端子118可接收一或多个数据掩蔽信号DM。在激活数据掩蔽信号DM时，可禁止对应数据的覆写。
图2是说明根据本公开的至少一个实施例的实例感测放大器区域200的布局图。感测放大器区域200包含Rwgap区域208和感测放大器区域214。
感测放大器区域214可提供用于感测放大器(例如，图1的感测放大器SAMP)的晶体管的方位。感测放大器区域214可包含Rnl晶体管区域210和PSA晶体管区域212中的每一个中的一或多个。
Rnl晶体管区域210可提供用于一或多个Rnl晶体管的栅极、源极和/或漏极的方位。在本公开中，“Rnl晶体管”可指是感测放大器的部分的n型金属-氧化物半导体(NMOS)晶体管。举例来说，最靠近Rwgap区域208的Rnl晶体管区域210可提供用于一或多个Rnl晶体管的源极的方位。另外，最远离Rwgap区域208的Rnl晶体管区域210可提供用于一或多个Rnl晶体管的漏极的方位。
PSA晶体管区域212可提供用于一或多个PSA晶体管的栅极、源极和/或漏极的方位。在本公开中，“PSA晶体管”可指是感测放大器的部分的p型金属-氧化物半导体(PMOS)晶体管。
Rwgap区域208可提供用于可结合感测放大器(例如，图1的感测放大器SAMP)使用的电路、逻辑、晶体管和/或线的方位。Rwgap区域208包含用于PSA驱动器区域204、逻辑区域206和Rnl驱动器区域202中的一或多个的区域。
Rnl驱动器区域202可以是为可为感测放大器驱动器晶体管(或其部分)的一或多个晶体管提供的方位，所述感测放大器驱动器晶体管特定来说是Rnl驱动器晶体管。换句话说，Rnl驱动器区域202可提供用于Rnl驱动器晶体管的栅极、源极和/或漏极的方位。如下文所描述，可存在组成用于栅极、源极和漏极中的一或多个的方位的多于一个区域。举例来说，可存在组成Rnl驱动器晶体管的漏极的多个漏极区域。
PSA驱动器区域204可以是为感测放大器驱动器晶体管(特定来说，PSA驱动器晶体管)(或其部分)的一或多个晶体管提供的方位。换句话说，PSA驱动器区域204可提供用于PSA驱动器晶体管的栅极、源极和/或漏极的方位。可存在组成栅极、源极和漏极中的一或多个的方位的多于一个区域。
逻辑区域206可提供用于逻辑电路的方位或为其被配置成用于与感测放大器一起的操作的部分。举例来说，逻辑区域206可提供用于本地输入/输出(LIO)放大器、共同均衡器(例如，用于RnlF和ActF的均衡器)和/或预充电器晶体管的方位。
图3一说明根据本公开的至少一个实施例的实例电路300的功能框图。电路300包含Rnl驱动器302、PSA驱动器312和感测放大器322。关于图2，Rnl驱动器302可布置于Rnl驱动器区域202中，PSA驱动器312可布置于PSA驱动器区域204中，且感测放大器322的晶体管的漏极、栅极和源极中的一或多个可布置于感测放大器区域214中。
感测放大器322可被配置成放大一或多个BL和一或多个对应/BL之间的电压差。举例来说，BL可电耦合到Rnl晶体管324的输入且对应/BL可电耦合到Rnl晶体管326的输入。Rnl晶体管324和Rnl晶体管326可被配置成致使电耦合到Rnl晶体管324或Rnl晶体管326中的一个的漏极的线接收基于BL和/BL上的电压之间的差的电压。将致使Rnl晶体管324和Rnl晶体管326在Rnl晶体管324和Rnl晶体管326中的一个的漏极处接收到的电压可为Rnl晶体管324和Rnl晶体管326中的每一个的源极处的电压，例如RnlF 306处的电压。类似地，PSA晶体管328和PSA晶体管330可通过允许节点或线ActF 316处的电压连接到PSA晶体管328或PSA晶体管330中的一个，放大BL和/BL之间的电压差。
Rnl驱动器302可被配置成将电压(例如，来自电压线-VSS)的电压提供到感测放大器322，或更具体地说，提供到节点或线RnlF 306，所述节点或线RnlF 306可电耦合到Rnl晶体管324和Rnl晶体管326(和可能地图3中的未说明的额外Rnl晶体管)中的每一个的源极。Rnl驱动器302包含NMOS晶体管，所述NMOS晶体管可包含电耦合到电压线(例如VSS 304)的源极、电耦合到输入308的栅极和电耦合到感测放大器322(或更具体地说，电耦合到节点或线RnlF 306)的漏极，所述节点或线RnlF 306可电耦合到Rnl晶体管324和Rnl晶体管326(和可能地图3中的未说明的额外Rnl晶体管)中的每一个的源极。另外，Rnl驱动器302包含电耦合到VBB 310的主体节点。
PSA驱动器312可被配置成将电压(例如，来自电压线-VARY的电压)提供到感测放大器322，或更具体地说，提供到节点或线ActF 316，所述节点或线ActF 316可电耦合到PSA晶体管328和PSA晶体管330(和可能地图3中的未说明的额外PSA晶体管)中的每一个的源极。PSA驱动器312包含PMOS晶体管，所述PMOS晶体管包含电耦合到电压线(例如VARY 314)的源极、电耦合到输入318的栅极和电耦合到感测放大器322(或更具体地说，电耦合到节点或线ActF 316)的漏极，所述节点或线ActF 316可电耦合到PSA晶体管328和PSA晶体管330(和可能地图3中的未说明的额外PSA晶体管)中的每一个的源极。另外，PSA驱动器312包含电耦合到VBB 320的主体节点。
图4A-图4F的实例感测放大器驱动器400可为感测放大器驱动器晶体管的实例。特定来说，感测放大器驱动器400可为图3的Rnl驱动器302的实例，其可被配置成将来自电压线(例如，VSS)的电压提供到一或多个Rnl晶体管(例如，Rnl晶体管324和Rnl晶体管326)。另外，感测放大器驱动器400可为布置于Rnl驱动器区域202中的Rnl驱动器的实例。
图4A-图4C是说明感测放大器驱动器400的各个层的透视图。特定来说，图4A说明包含沟道(“Chan”)/有源区域(AA)层和沟道/AA层上方的金属0层的感测放大器驱动器400。
沟道/AA层可包含硅层，其被配置成用作晶体管的源极和漏极并且用作源极和漏极之间的沟道区域。晶体管的栅极区域(未说明)可形成于沟道区域406上方并且可以由多晶硅形成。沟道/AA层包含源极区域402、漏极区域404和沟道区域406。沟道/AA层可包含以各种方式(例如，中性、p型和n型)掺杂的硅的部分。举例来说，沟道区域406可经P掺杂且源极区域402和漏极区域404可经N+掺杂。沟道/AA层可为单层。源极区域402、漏极区域404和沟道区域406可沿x方向(例如，第一方向)延伸。
感测放大器驱动器400可为和/或包含晶体管，其包含源极区域402、漏极区域404和沟道区域406上方的栅极区域。沟道/AA层上方的各个层可实现电耦合到源极区域402和漏极区域404。另外，虽然未说明，但可存在为电耦合到沟道区域406上方的栅极区域提供的各个元件和/或线。
金属0层可为布置于沟道/AA层上方的导电材料(例如，铜、银或金)层。金属0层可包含可被配置成电耦合存储器装置(例如，存储器装置100)的包含例如感测放大器驱动器400的部分的元件和/或线。具体地，金属0层可包含数字线408，其可为位线的实例，例如图1的BL和/BL。数字线408可沿y方向(例如，第二方向)延伸。数字线408可延伸超出感测放大器驱动器400例如以实现用于存储器装置的部分的电耦合。在一些实施例中，在感测放大器驱动器400的元件和/或线与数字线408之间可存在或可不存在电耦合。另外，金属0层可包含可实现沟道/AA层和金属0层上方的层之间的电连接的金属0方框410。
在沟道/AA层和金属0层之间可存在可包含层间接触区的利肯(licon)层。利肯层中的层间接触区可实现沟道/AA层的元件和/或线与金属0层的元件和/或线之间的电耦合。举例来说，源极区域402可通过数个层间接触区连接到金属0方框410。各种层间接触区可沿z方向(例如，第三方向)延伸。
另外，利肯层和/或金属0层可包含绝缘体(未说明)。绝缘体可允许沟道/AA层的元件和/或线与金属0层的元件和/或线之间的电隔离。另外，绝缘体可提供金属0层的各个元件和/或线之间的电隔离。举例来说，数字线408中的每一个可通过绝缘体与其它数字线408和金属0方框410中的每一个电隔离。绝缘体可以是或包含电绝缘材料，例如氮化硅、空气、二氧化硅或聚合物。
图4B说明包含金属0层上方的li1层和li1层上方的金属1层的感测放大器驱动器400。li1层和金属1层中的每一个与金属0层的类似之处可在于其可由布置于元件和/或线中的导电材料以及金属元件和/或线之间的绝缘体组成。
在li1层和金属0层之间可存在利肯0层，且在li1层和金属1层之间可存在CON层。利肯0层和CON层与利肯层的类似之处可在于利肯0层和CON层可包含绝缘体和层间接触区，所述绝缘体和层间接触区被布置成分别电隔离和电耦合金属0层、li1层和金属1层的元件和/或线。
图4B说明分别布置于源极区域402上方的li1层和金属1层中的源极li1 412和源极金属1 416(参见图4A)。源极li1 412和源极金属1 416可实现电耦合到源极区域402。如图4B中所说明，源极金属1 416可通过CON层中的层间接触区电耦合到源极li1 412，且源极li1 412可通过利肯0层中的层间接触区电耦合到处于源极区域402上方的金属0方框410。因此，源极金属1 416可提供用于电耦合到感测放大器驱动器400的源极区域402的方位。
类似地，图4B说明分别布置于漏极区域404上方的li1层和金属1层中的漏极li1414和漏极金属1 418。漏极li1 414和漏极金属1 418可实现电耦合到漏极区域404。如图4B中所说明，漏极金属1 418可通过CON层中的层间接触区电耦合到漏极li1 414，且漏极li1414可通过利肯0层中的层间接触区电耦合到处于漏极区域404上方的金属0方框410。因此，漏极金属1 418可提供用于电耦合到感测放大器驱动器400的漏极区域404的方位。
在本公开中，电耦合到源极区域的元件和/或线可被称为借以连接到源极区域的“源极”。类似地，电耦合到漏极区域的线或形状可被称为借以连接到漏极区域的“漏极”。这是出于描述目的。举例来说，除了源极li1 412和源极区域402之间的电耦合以及漏极li1414和漏极区域404之间的电耦合之外，在源极li1 412和漏极li1 414之间可能不存在差异。
图4C说明包含金属1层上方的金属2层的感测放大器驱动器400。另外，图4C说明可为感测放大器的部分的Rnl RnlF 420。
金属2层与金属0层、li1层和金属1层的类似之处可在于金属2层可由布置于元件和/或线中的导电材料以及金属元件和/或线之间的绝缘体组成。
在金属2层和金属1层之间可存在金属1-2con层。金属1-2con层与利肯层、利肯0层和CON层的类似之处可在于金属1-2con层可包含被布置成分别电隔离和电耦合金属1层和金属2层的元件和/或线的绝缘体和层间接触区。
如图4A-图4C中所说明，感测放大器驱动器400可包含沿x方向延伸的源极区域402和漏极区域404。感测放大器驱动器400可包含分别布置于源极区域402和漏极区域404上方的源极li1 412和漏极li1 414。源极li1 412和漏极li1 414也可沿x方向延伸。感测放大器驱动器400可包含分别布置于源极li1 412和漏极li1 414上方的源极金属1416和漏极金属1 418。源极金属1 416和漏极金属1 418也可沿x方向延伸。金属2层可包含可沿y方向延伸的漏极金属2 422和源极金属2 424，所述y方向可与x方向十字交叉(例如，垂直)。
举例来说，图4A-图4C的x方向和y方向可分别对应于图2的x方向和y方向。因此，如果感测放大器驱动器400是布置于图2的Rnl驱动器区域202中的Rnl驱动器晶体管，那么源极区域402、漏极区域404、沟道区域406、源极li1 412、漏极li1 414、源极金属1 416和漏极金属1 418可在Rnl驱动器区域202中沿x方向延伸，且漏极金属2 422和源极金属2 424可沿y方向延伸超出Rnl驱动器区域202。特定来说，漏极金属2 422和源极金属2 424可实现电耦合到Rnl驱动器晶体管。举例来说，漏极金属2 422可被配置成实现电耦合到Rnl驱动器晶体管的漏极，且源极金属2 424可被配置成实现电耦合到Rnl驱动器晶体管的源极。
漏极金属2 422可被配置成实现NMOS晶体管(例如，感测放大器驱动器400)的漏极(例如，漏极区域404)和例如Rnl RnlF 420的节点之间的电耦合。Rnl RnlF 420可电电耦合到Rnl晶体管(例如，布置于Rnl晶体管区域210中)的源极。
源极金属2 424可被配置成实现NMOS晶体管(例如，感测放大器驱动器400)的源极(例如，源极区域402)和电压线之间的电耦合。
感测放大器驱动器400可为图3的Rnl驱动器302的实例。举例来说，漏极金属2 422可被配置成实现NMOS晶体管(例如，感测放大器驱动器400)的漏极(例如，漏极区域404)和节点或线Rnl RnlF 420(其可为RnlF 306的实例)之间的电耦合。源极金属2 424可被配置成实现NMOS晶体管(例如，感测放大器驱动器400)的源极(例如，源极区域402)和电压线(例如，VSS)之间的电耦合。
另外，PSA驱动器晶体管可具有与关于感测放大器驱动器400描述的那些层和电耦合件相同或大体上类似的层和电耦合件。特定来说，PSA驱动器晶体管可包含源极区域、漏极区域以及沟道区域和金属层。金属层可实现电耦合到源极区域、漏极区域以及处于沟道区域上方的栅极区域。举例来说，金属层可实现PSA ActF节点和漏极区域之间的电耦合。另外，金属层可实现电压线-VARY和源极区域之间的电耦合。
图4D是说明感测放大器驱动器400的布局图。特定来说，图4D说明包含金属1层上方的金属2层的感测放大器驱动器400，所述金属1层处于li1层上方，所述li1层处于金属0层上方，所述金属0层处于沟道/AA层上方。
图4D中还说明Rwgap区域426和Rnl晶体管区域428。Rwgap区域426可对应于图2的Rwgap区域208，且Rnl晶体管区域428可对应于图2的Rnl晶体管区域210。
在图4C和图4D中源极金属2 424说明为延伸超出Rnl RnlF 420，但不连接到任何东西。应理解，源极金属2 424可延伸到与另一线(例如，VSS)电耦合。
图4E和图4F是说明感测放大器驱动器400的额外视图的截面图。
图4E说明在源极li1 412上方沿x方向延伸的源极金属1 416，所述源极li1 412在源极区域402中的一个上方沿x方向延伸，所述源极区域402也沿x方向延伸。图4E还说明源极li1 412和源极区域402中的一个之间的金属0方框410。图4E还说明利肯层、利肯0层、CON层和金属1-2con层中的各个层间接触区。
图4E还说明沿y方向延伸的数字线408、漏极金属2 422和源极金属2 424。如图4E中可见，在源极金属1 416和源极金属2 424之间存在层间接触区。
图4F说明在漏极li1 414上方沿x方向延伸的漏极金属1 418，所述漏极li1 414在漏极区域404中的一个上方沿x方向延伸，所述漏极区域404也沿x方向延伸。图4F还说明漏极li1 414和漏极区域404之间的金属0方框410。图4F还说明利肯层、利肯0层、CON层和金属1-2con层中的各个层间接触区。
图4F还说明沿y方向延伸的数字线408、漏极金属2 422和源极金属2 424。如图4F中可见，在漏极金属1 418和漏极金属2 422之间存在层间接触区。
图5A-图5G的实例感测放大器驱动器500可在一些方面中类似于图4A-图4F的感测放大器驱动器400。举例来说，感测放大器驱动器500可为Rnl驱动器(例如，被配置成将电压提供到感测放大器的NMOS晶体管)的实例。特定来说，感测放大器驱动器500可为图3的Rnl驱动器302的实例，其可被配置成将来自电压线(例如，VSS)的电压提供到一或多个Rnl晶体管(例如，Rnl晶体管324和Rnl晶体管326)。另外，感测放大器驱动器500可为布置于Rnl驱动器区域202中的Rnl驱动器的实例。另外，感测放大器驱动器500可包含与感测放大器驱动器400的层的类似之处可在于其可包含类似材料、以类似次序布置并且在一些情况下实现类似电耦合的层。
另外，图5A-图5G的感测放大器驱动器500可包含与图4A-图4F的感测放大器驱动器400的一或多个差异。感测放大器驱动器500和感测放大器驱动器400之间的差异可引起和/或实现将在下文进一步论述的一或多个优点或改进。
图5A-图5D是说明根据本公开的至少一个实施例的感测放大器驱动器500的各个层的透视图。特定来说，图5A说明包含沟道/AA层和沟道/AA层上方的金属0层的感测放大器驱动器500。
感测放大器驱动器500的包含漏极区域502、源极区域504和沟道区域506的沟道/AA层可与感测放大器驱动器400的包含源极区域402、漏极区域404和沟道区域406的沟道/AA层相同或大体上类似，不同之处在于在感测放大器驱动器500的沟道/AA层中，漏极区域502沿y方向布置在最外部。特定来说，感测放大器驱动器500的沟道/AA层包含穿插于大于漏极区域502的数目(在此情况下为三个)的数目个漏极区域之间的数个(在此情况下为两个)源极区域504。
感测放大器驱动器500的包含层间接触区和绝缘体的利肯层可与感测放大器驱动器400的包含层间接触区和绝缘体的利肯层相同或大体上类似。
感测放大器驱动器500的包含数字线508和金属0方框510的金属0层可与感测放大器驱动器400的包含数字线408和金属0方框410的金属0层相同或大体上类似，不同之处在于感测放大器驱动器500的金属0层可另外包含金属0线511。特定来说，金属0线511可从金属0方框510中的两个或更多个延伸。特定来说，如图5A中所说明，金属0线511可从最外部的两个或更多个金属0方框510沿y方向延伸。如将关于图5D更详细地描述，金属0线511可被配置成实现用于漏极区域502例如到感测放大器驱动器500外部的节点或线的电耦合。
图5B说明包含金属0层上方的li1层的感测放大器驱动器500。感测放大器驱动器500的li1层与感测放大器驱动器400的li1层的相同或大体上类似之处可在于其可包含导电材料和绝缘体。然而，感测放大器驱动器500的li1层中元件和/或线的形状不同于感测放大器驱动器400的li1层的元件和/或线的形状。特定来说，源极li1 412和漏极li1414沿x方向延伸，而漏极li1互连件512和源极li1互连件514沿x方向和y方向延伸。在本公开中，“互连件”可指被配置成实现两个或更多个其它元件之间的电连接的元件。“互连件”可被替代地称作“互连布线”。特定来说，漏极li1互连件512和源极li1互连件514包含沿x方向延伸的部分和沿y方向延伸的部分。沿y方向延伸的部分可被配置成连接沿x方向延伸的部分。
感测放大器驱动器500的包含层间接触区和绝缘体的利肯0层可与感测放大器驱动器400的包含层间接触区和绝缘体的利肯0层相同或大体上类似。
漏极区域502(参见图5A)可通过特定层间接触区(在利肯层和利肯0层中)并且通过特定金属0方框510电耦合到漏极li1互连件512。漏极li1互连件512可经塑形和定位成使得漏极li1互连件512的沿x方向延伸的部分处于特定层间接触区和特定金属0方框510上方。另外，源极区域504可通过其它层间接触区(利肯层和利肯0层中)并且通过其它金属0方框510电耦合到源极li1互连件514。源极li1互连件514可经塑形和定位成使得源极li1互连件514的沿x方向延伸的部分处于其它层间接触区和其它金属0方框510上方。
已预期漏极区域502、源极区域504、漏极li1互连件512、源极li1互连件514和其部分的各种形状、布置和数目。图7A-图7G说明数个实例。
图5C说明包含li1层上方的金属1层的感测放大器驱动器500。感测放大器驱动器500的金属1层与感测放大器驱动器400的金属1层相同或大体上类似之处可在于其可包含导电材料和绝缘体。然而，感测放大器驱动器500的金属1层中的元件和/或线的形状不同于感测放大器驱动器400的金属1层的元件和/或线的形状。特定来说，感测放大器驱动器500的金属1层包含可以表征为沿x方向和y方向延伸的板的源极金属1元件516。源极金属1元件516可被布置成处于源极li1互连件514的一或多个(或甚至全部)上方，例如使得源极li1互连件514(参见图5B)可通过层间接触区电耦合到源极金属1元件516。在一些实施例中，源极金属1元件516可布置成使得其处于源极li1互连件514的沿x方向延伸的部分的一或多个(或甚至全部)上方。
与感测放大器驱动器400相比，感测放大器驱动器500的一个优点是在感测放大器驱动器500中，源极金属1元件516大于源极金属1 416。源极金属1元件516与源极金属1 416相比具有较低电阻抗，原因是源极金属1元件516大于源极金属1 416。源极金属1元件516可大于源极金属1 416，原因是在感测放大器驱动器500的金属1层中不存在“漏极”元件和/或线(即，电耦合到漏极区域502的元件和/或线)。
与感测放大器驱动器400相比，感测放大器驱动器500的另一优点是感测放大器驱动器500允许源极li1互连件514和源极金属1元件516之间具有更大和/或更多层间接触区。如图4B中可见，漏极li1 414和漏极金属1 418之间的层间接触区的大小和/或间距受漏极li1 414和漏极金属1 418的尺寸限制，所述尺寸继而受穿插于漏极li1 414和漏极金属1418之间的源极li1 412和源极金属1 416的存在限制。另外，如图4B中可见，CON层中的层间接触区的大小和/或间距受将漏极li1 414连接到漏极金属1 418并且将源极li1 412连接到源极金属1 416的层间接触区限制。
相比之下，如图5C中可见，源极li1互连件514和源极金属1元件516之间的层间接触区的大小和/或间距不以相同方式受到限制。因为在感测放大器驱动器500的金属1层中不存在“漏极”元件和/或线，所以漏极li1互连件512不需要CON层中的层间接触区。因此，CON层中不存在“漏极”层间接触区。这允许源极li1互连件514和源极金属1元件516之间的层间接触区更大和/或更紧密地间隔开(例如，允许更多层间接触区)。允许更多和/或更大层间接触区允许在源极金属1元件516和源极li1互连件514之间与源极li1 412和源极金属1 416之间相比具有较低电阻抗。
图5D说明包含金属1层上方的金属2层的感测放大器驱动器500。另外，图5D说明可为感测放大器的部分的Rnl RnlF 520。
Rnl RnlF 520可与Rnl RnlF 420(参见图4C)相同或类似。特定来说，Rnl RnlF520可电电耦合到Rnl晶体管(例如，布置于Rnl晶体管区域210中)的源极。
相比于感测放大器驱动器400，感测放大器驱动器500不包含实现漏极区域502到Rnl RnlF 520之间的电耦合的漏极金属2 422。而是，感测放大器驱动器500包含实现漏极区域502和Rnl RnlF 520之间的电耦合的金属0线511。如图5D中所说明，感测放大器驱动器500可包含金属0线511和Rnl RnlF 520之间的层间接触区。另外，感测放大器驱动器500可包含处于li1层中的实现将金属0线511电耦合到Rnl RnlF 520的层间接触区之间的电耦合的金属方框。金属0线511的数目和/或大小可提供与漏极金属2422提供的电阻抗相比较低的电阻抗。
感测放大器驱动器500的金属2层包含可为可延伸超出感测放大器驱动器500以实现电耦合到源极金属1元件516的线的源极金属2 518。举例来说，源极金属2 518可与源极金属2 424相同或大体上类似。源极金属2 518可电耦合到电压线，例如VSS。
与感测放大器驱动器400相比，感测放大器驱动器500的另一优点可为感测放大器驱动器500可在源极金属1元件516和源极金属2 518之间包含与源极金属1 416和源极金属2 424之间的层间接触区相比更多和/或更大的层间接触区。这可因为源极金属1元件516可大于源极金属1 416。在源极金属1元件516和源极金属2 518之间具有更多和/或更大层间接触区可引起源极金属1元件516和源极金属2 518之间的电阻抗低于源极金属1 416和源极金属2 424之间的电阻抗。
任何和所有源极金属1元件516、CON层中的数个“源极”层间接触区和CON层中的“源极”层间接触区的大小可允许感测放大器驱动器500与感测放大器驱动器400相比具有较低电阻抗(特定来说，电压线(例如，VSS)和感测放大器驱动器500的剩余部分之间的电阻抗)。另外，金属0线511可允许感测放大器驱动器500与感测放大器驱动器400相比具有较低电阻抗(特定来说，节点(例如，Rnl RnlF 520)和感测放大器驱动器500的剩余部分之间的电阻抗)。
图5E是说明根据本公开的至少一个实施例的感测放大器驱动器500的布局图。特定来说，图5E说明包含金属1层上方的金属2层的感测放大器驱动器500，所述金属1层处于li1层上方，所述li1层处于金属0层上方，所述金属0层处于沟道/AA层上方。
图5E中还说明Rwgap区域522和Rnl晶体管区域524。Rwgap区域522可对应于图2的Rwgap区域208，且Rnl晶体管区域524可对应于图2的Rnl晶体管区域210。
图5F和图5G是说明根据本公开的至少一个实施例的感测放大器驱动器500的额外视图的截面图。图5F说明在源极li1互连件514的部分上方沿x方向延伸的源极金属1元件516，所述源极li1互连件514在源极区域504中的一个上方沿x方向延伸，所述源极区域504也沿x方向延伸。图5F还说明源极li1互连件514和源极区域504之间的金属0方框510。图5F还说明利肯层、利肯0层、CON层和金属1-2con层中的各个层间接触区。图5F还说明穿插于源极li1互连件514的部分之间的漏极li1互连件512的部分。
图5F还说明y方向延伸的数字线508和源极金属2 518。如图5F中可见，在源极金属1元件516和源极金属2 518之间存在层间接触区。
图5G说明在漏极区域502中的一个上方沿x方向延伸的漏极li1互连件512的部分，所述漏极区域502也沿x方向延伸。图5G还说明处于漏极li1互连件512和漏极区域502之间的金属0方框510。图5G还说明处于利肯层、利肯0层和金属1-2con层中的各个层间接触区。
图5G还说明穿插于漏极li1互连件512的部分之间的源极li1互连件514的部分。图5G还说明在漏极li1互连件512上方延伸但不电耦合到漏极li1互连件512的源极金属1元件516。图5G还说明沿y方向延伸的数字线508和源极金属2 518。
图6A-图6G的实例感测放大器驱动器600可为PSA驱动器(例如，被配置成将电压提供到感测放大器的PMOS晶体管)的实例。特定来说，感测放大器驱动器600可为图3的PSA驱动器312的实例，其可被配置成将来自电压线(例如，VARY)的电压提供到一或多个PSA晶体管(例如，PSA晶体管328和PSA晶体管330)。另外，感测放大器驱动器600可为布置于PSA驱动器区域204中的PSA驱动器的实例。
感测放大器驱动器600可在许多方面中类似于感测放大器驱动器500。举例来说，感测放大器驱动器600可包含被配置成将电压提供到感测放大器的晶体管。另外，感测放大器驱动器600可包含源极区域、漏极区域和沟道区域，以及被配置成将源极区域、漏极区域和沟道区域上方的栅极区域(未说明)连接到其它节点和/或线的一或多种金属层。由此，感测放大器驱动器600可包含和/或实现优于其它PSA驱动器的优点，这些优点类似于关于感测放大器驱动器500描述的优点。
感测放大器驱动器600和感测放大器驱动器500之间的一种差异可为Rnl驱动器区域202(其可包含感测放大器驱动器500)可布置成与Rnl晶体管区域210相邻，而PSA驱动器区域204(其可包含感测放大器驱动器600)可通过Rnl晶体管区域210与PSA晶体管区域212间隔开。感测放大器驱动器500可能够通过金属0线511实现感测放大器晶体管和感测放大器驱动器500之间的电耦合。相比之下，因为Rnl晶体管区域210可处于PSA驱动器区域204和PSA晶体管区域212之间，所以感测放大器驱动器600可能无法实现金属0层中的电耦合。然而，感测放大器驱动器600可仍然受益于感测放大器驱动器500对感测放大器驱动器400的改进。
图6A-图6D是说明根据本公开的至少一个实施例的感测放大器驱动器600的各个层的透视图。特定来说，图6A说明包含沟道/AA层和沟道/AA层上方的金属0层的感测放大器驱动器600。
感测放大器驱动器600的包含源极区域602、漏极区域604和沟道区域606的沟道/AA层可与感测放大器驱动器400的包含源极区域402、漏极区域404和沟道区域406的沟道/AA层相同或大体上类似。感测放大器驱动器600的包含层间接触区和绝缘体的利肯层可与感测放大器驱动器400的包含层间接触区和绝缘体的利肯层相同或大体上类似。感测放大器驱动器600的包含数字线608和金属0方框610的金属0层可与感测放大器驱动器400的包含数字线408和金属0方框410的金属0层相同或大体上类似。
图6B说明包含金属0层上方的li1层的感测放大器驱动器600。感测放大器驱动器600的li1层与感测放大器驱动器500的li1层相同或大体上类似之处可在于其可包含导电材料和绝缘体。另外，感测放大器驱动器600与感测放大器驱动器500的类似之处可在于感测放大器驱动器600可包含源极li1互连件612和漏极li1互连件614，其包含沿x方向延伸的部分和沿y方向延伸的部分(类似于漏极li1互连件512和源极li1互连件514)。然而，因为感测放大器驱动器500包含沿y方向布置成在最外部的漏极区域502，且感测放大器驱动器600包含沿y方向布置在最外部的源极区域602，但在一些实施例中，漏极li1互连件512和源极li1互连件612的形状可类似，但不相同。同样地，源极li1互连件514和漏极li1互连件614的形状可类似，但不相同。
感测放大器驱动器600的包含层间接触区和绝缘体的利肯0层可与感测放大器驱动器400的包含层间接触区和绝缘体的利肯0层相同或大体上类似。
漏极区域602可通过特定层间接触区(在利肯层和利肯0层中)并且通过特定金属0方框610电耦合到漏极li1互连件612。漏极li1互连件612可经塑形和定位成使得漏极li1互连件612的沿x方向延伸的部分处于特定层间接触区和特定金属0方框610上方。另外，源极区域604可通过其它层间接触区(利肯层和利肯0层中)并且通过其它金属0方框610电耦合到源极li1互连件614。源极li1互连件614可经塑形和定位成使得源极li1互连件614的沿x方向延伸的部分处于其它层间接触区和其它金属0方框610上方。
已预期源极区域602、漏极区域604、源极li1互连件612、漏极li1互连件614和其部分的各种形状、布置和数目。图7A-图7G说明数个实例。
图6C说明包含li1层上方的金属1层的感测放大器驱动器600。感测放大器驱动器600的金属1层与感测放大器驱动器400和感测放大器驱动器500的金属1层相同或大体上类似之处可在于其可包含导电材料和绝缘体。然而，感测放大器驱动器600的金属1层中的元件和/或线的形状不同于感测放大器驱动器400和感测放大器驱动器500的金属1层的元件和/或线的形状。特定来说，感测放大器驱动器600的金属1层包含可以表征为沿x方向和y方向延伸的板的源极金属1元件616和漏极金属1元件618。源极金属1元件616可被布置成处于一或多个源极li1互连件612上方，例如使得源极li1互连件612可通过层间接触区电耦合到源极金属1元件616。漏极金属1元件618可被布置成处于一或多个漏极li1互连件614上方，例如使得漏极li1互连件614可通过层间接触区电耦合到漏极金属1元件618。
感测放大器驱动器600可提供优于以类似于感测放大器驱动器400的方式布置的PSA驱动器的优点，这些优点类似于感测放大器驱动器500优于感测放大器驱动器400的优点。特定来说，源极金属1元件616大于源极金属1 416，这可允许感测放大器驱动器600实现与以类似于感测放大器驱动器400的方式布置的PSA驱动器中可能的电阻抗相比较低的电阻抗。另外，因为在源极金属1元件616下方不存在“漏极”层间接触区，所以源极金属1元件616和源极li1互连件612之间的层间接触可更大和/或更众多，这也可实现与以类似于感测放大器驱动器400的方式布置的PSA驱动器中可能的电阻抗相比较低的电阻抗。
另外，“漏极”元件和/或线可展现类似优点。特定来说，漏极金属1元件618大于漏极金属1 418，这可允许感测放大器驱动器600实现与以类似于感测放大器驱动器400的方式布置的PSA驱动器中可能的电阻抗相比较低的电阻抗。另外，因为在漏极金属1元件618下方不存在“源极”层间接触区，所以漏极金属1元件618和漏极li1互连件614之间的层间接触区可更大和/或更众多，这也可实现与以类似于感测放大器驱动器400的方式布置的PSA驱动器中可能的电阻抗相比较低的电阻抗。
图6D说明包含金属1层上方的金属2层的感测放大器驱动器600。另外，图6D说明可为感测放大器的部分的PSA ActF 624。
PSA ActF 624可类似于Rnl RnlF 420和/或与Rnl RnlF 420执行类似的功能。特定来说，PSA ActF 624可电耦合到PSA晶体管(例如，布置于PSA晶体管区域212中)。PSAActF 624可定位成与图6D中说明的相比更远离感测放大器驱动器600。特定来说，在感测放大器驱动器600和PSA ActF 624之间可存在Rnl晶体管区域626(图6D中未说明)。
感测放大器驱动器600的金属2层可包含可实现PSA ActF 624和源极金属1元件616之间电耦合的源极金属2 620。源极金属2 620可与感测放大器驱动器400的漏极金属2422相同或大体上类似。
感测放大器驱动器600的金属2层包含可为可延伸超出感测放大器驱动器600以实现电耦合到漏极金属1元件618的线的漏极金属2 622。举例来说，漏极金属2 622可与源极金属2 424相同或大体上类似。漏极金属2 622可电耦合到电压线，例如VERY。
感测放大器驱动器600可提供优于以类似于感测放大器驱动器400的方式布置的PSA驱动器的另一优点是漏极金属2 622可通过与包含在以类似于感测放大器驱动器400的方式布置的PSA驱动器中的相比更大和/或更多的层间接触区连接到漏极金属1元件618。这可实现漏极金属2 622和漏极金属1元件618之间当与以类似于感测放大器驱动器400的方式布置的PSA驱动器相比时较低的电阻抗。
类似地，源极金属2 620可通过与包含在以类似于感测放大器驱动器400的方式布置的PSA驱动器中的相比更大和/或更多的层间接触区连接到源极金属1元件616。这可实现源极金属2 620和源极金属1元件616之间当与以类似于感测放大器驱动器400的方式布置的PSA驱动器相比时较低的电阻抗。
图6E是说明根据本公开的至少一个实施例的感测放大器驱动器600的布局图。特定来说，图6E说明包含金属1层上方的金属2层的感测放大器驱动器600，所述金属1层处于li1层上方，所述li1层处于金属0层上方，所述金属0层处于沟道/AA层上方。
图6E中还说明Rwgap区域630、Rnl晶体管区域626和PSA晶体管区域628。Rwgap区域630可对应于图2的感测放大器区域214。Rnl晶体管区域626可对应于图2的Rnl晶体管区域210。PSA晶体管区域628可对应于图2的PSA晶体管区域212。
图6F和图6G是说明根据本公开的至少一个实施例的感测放大器驱动器600的额外视图的截面图。
图6F说明在源极li1互连件612的部分上方沿x方向延伸的源极金属1元件616，所述源极li1互连件612在源极区域602中的一个上方沿x方向延伸，所述源极区域602也沿x方向延伸。图6F还说明处于源极li1互连件612和源极区域602中的一个之间的金属0方框610。图6F还说明利肯层、利肯0层、CON层和金属1-2con层中的各个层间接触区。图6F还说明穿插于源极li1互连件612的部分之间的漏极li1互连件614的部分。
图6F还说明沿y方向延伸的数字线608、源极金属2 620和漏极金属2 622。如图6F中可见，在源极金属2 620和源极金属1元件616之间之间存在层间接触区。
图6G说明在漏极li1互连件614的部分上方沿x方向延伸的漏极金属1元件618，所述漏极li1互连件614在漏极区域604中的一个上方沿x方向延伸，所述漏极区域604也沿x方向延伸。图6G还说明处于漏极li1互连件614和漏极区域604中的一个之间的金属0方框610。图6G还说明利肯层、利肯0层、CON层和金属1-2con层中的各个层间接触区。图6G还说明穿插于漏极li1互连件614的部分之间的源极li1互连件612的部分。
图6G还说明沿y方向延伸的数字线608、源极金属2 620和漏极金属2 622。如图6G中可见，在漏极金属2 622和漏极金属1元件618之间之间存在层间接触区。
已预期源极区域、漏极区域、源极li1互连件、漏极li1互连件和其部分的各种形状、布置和数目。图7A-图7G说明源极li1互连件、漏极li1互连件和其部分的数个实例。举例来说，一或多个源极li1互连件和/或漏极li1互连件可塑形为：“E”、两个或更多个堆叠的“E”、堆叠于“E”上的“F”、“E”向后与“E”组合、“F”、“F”的顶部上倒置的“F”、“H”、两个或更多个组合的“H”、“+”和/或两个或更多个堆叠的“+”，以及前述各项旋转或反转中的任一个。
图7A-图7G是说明根据本公开的各种实施例的感测放大器驱动器的层的配置的各种实例的布局图。特定来说，图7A-图7G中的每一个说明感测放大器驱动器的li1层的不同配置。
举例来说，图7A说明包含li1互连件702a和li1互连件704a的li1层700a。li1层700a可包含类似于感测放大器驱动器400、感测放大器驱动器500和/或感测放大器驱动器600中的任一个和所有的li1层的材料。li1层700a可被配置成定位于沟道/AA层上方。
特定来说，li1层700a可被配置成定位于包含四个漏极区域和穿插于其间的三个源极区域或四个源极区域和穿插于其间的三个漏极区域的沟道/AA层上方。举例来说，可存在四个漏极区域和穿插于其间的三个源极区域(例如，在li1层700a是NMOS晶体管的部分情况下)。在这类情况下，li1互连件702a可为源极li1互连件(例如，与源极li1互连件514相同或大体上类似)且li1互连件704a可为漏极li1互连件(例如，与漏极li1互连件512相同大体上类似)。作为另一实例，可存在四个源极区域和穿插于其间的三个漏极区域(例如，在li1层700a是PMOS晶体管的部分的情况下)。在这类情况下，li1互连件702a可为漏极li1互连件(例如，与漏极li1互连件614相同或大体上类似)且li1互连件704a可为源极li1互连件(例如，与源极li1互连件612相同大体上类似)。
虽然未说明，但本公开的系统、方法和/或装置可包含类似于li1层700a的配置，其中li1互连件702a包含四个沿x方向延伸的部分(“x方向部分”)(包含在最外部范围上)且li1互连件704a包含三个x方向部分。这类配置可类似源极li1互连件612和漏极li1互连件614的配置。
图7A说明将漏极区域和源极区域以及对应x方向部分的数目增加到超出关于图5A-图6G所说明和描述的数目的一个实例。本公开的系统、方法和/或装置可包含任何数目个漏极区域和源极区域以及对应x方向部分。
另外，虽然未说明，但本公开的系统、方法和/或装置可包含任何数目个互连件。举例来说，虽然图7A说明三个li1互连件702a和两个li1互连件704a，但可存在更多或更少的互连件。
图7B说明将漏极区域和源极区域以及对应x方向部分的数目减少到低于关于图5A-图6G所说明和描述的数目的一个实例。本公开的系统、方法和/或装置可包含任何数目个漏极区域和源极区域以及对应x方向部分。
图7C和图7D说明在一些情况下，可从本公开的系统、方法和/或装置省略沿y方向延伸的部分(“y方向部分”)。特定来说，可省略不连接x方向部分的y方向部分。虽然这是使用仅包含三个总源极和漏极区域和仅三个对应x方向部分的li1层进行说明，但由图7C和图7D说明的概念可适用于任何数目个x方向部分的li1层。
在其它情况下，y方向部分可用于连接到金属1层。举例来说，在PSA驱动器晶体管的情况下，li1互连件702c的y方向部分中的一些可用于连接到源极金属1元件或漏极金属1元件。
图7E说明在一些情况下，不连接x方向部分的y方向部分已经省略且最外部x方向部分可扩展到例如变为连续的。
图7F说明漏极区域数目和源极区域数目可相等，从而产生具有相同数目个x方向部分的li1互连件702f和li1互连件704f。
图7G说明在例如图7F中所说明的情况下，可省略y方向部分(例如，不连接x方向部分的部分)。并且，另外，在这类情况下，可扩展x方向部分。
图8是说明根据本公开的至少一个实施例实施的存储器系统800的简化框图。可包含例如半导体装置的存储器系统800包含数个存储器装置802和控制器804。控制器804可以操作方式与存储器装置802耦合以便将命令/地址信号(例如，由图1的命令端子110和/或地址端子102接收的命令/地址信号)传送到存储器装置802。
根据本文中所公开的一或多个实施例，存储器系统800的至少一个存储器装置802(例如，图1的存储器装置100)可包含一或多个感测放大器和一或多个感测放大器驱动器(例如，感测放大器驱动器500和/或感测放大器驱动器600)。
还公开一种电子系统。根据各种实施例，所述电子系统可包含存储器装置，所述存储器装置包含数个存储器管芯，每一存储器管芯具有存储器单元阵列。每一存储器单元可包含存取晶体管和与所述存取晶体管可操作地耦合的存储元件。
图9是说明根据本公开的至少一个实施例实施的电子系统900的简化框图。电子系统900包含至少一个输入装置902，所述输入装置902可包含例如键盘、鼠标或触摸屏。电子系统900另外包含至少一个输出装置904，例如监视器、触摸屏或扬声器。输入装置902和输出装置904不一定可彼此分离。电子系统900另外包含存储装置906。输入装置902、输出装置904和存储装置906可耦合到处理器908。电子系统900另外包含耦合到处理器908的存储器装置910。存储器装置910可包含图8的存储器系统800的至少一部分。电子系统900可包含例如计算产品、处理产品、工业产品或消费型产品。举例来说但不受限制，电子系统900可包含个人计算机或计算机硬件组件、服务器或其它联网硬件组件、数据库引擎、入侵防护系统、手持式装置、平板计算机、电子笔记本型计算机、相机、电话、音乐播放器、无线装置、显示器、芯片组、游戏、媒介或其它已知系统。
根据惯例，图中所说明的各种特征可能并非按比例绘制。本公开中所呈现的说明不打算是任何特定设备(例如，装置、系统等等)或方法的实际视图，而是仅为用于描述本公开的各种实施例的理想化表示。因此，为了清晰起见，可能任意扩大或减小各种特征的尺寸。此外，为了清楚起见，可简化各图中的一些。因此，图式可能未描绘给定设备(例如，装置)的所有组件或特定方法的所有操作。
如本文中所使用，术语“装置”或“存储器装置”可包含具有存储器的装置，但不限于仅具有存储器的装置。举例来说，装置或存储器装置可包含存储器、处理器和/或其它组件或功能。举例来说，装置或存储器装置可包含芯片上系统(SOC)。
如本文中所使用，除非另外指定，否则术语“半导体”应广泛地解释为包含微电子和MEMS装置，所述装置可或可不采用半导体功能用于操作(例如，磁存储器、光学装置等)。
本文中且尤其在所附权利要求书(例如，所附权利要求书的主体)中所使用的术语通常意图为“开放性”术语(例如，术语“包含(including)”应解释为“包含但不限于”，术语“具有”应解释为“至少具有”，术语“包含(includes)”应解释为“包含但不限于”等)。
另外，如果旨在使用特定数目的引入的权利要求叙述，那么将在权利要求中明确地叙述这种意图，且在没有这种叙述的情况下，不存在这种意图。举例来说，出于辅助理解，所附权利要求书可含有介绍性片语“至少一个”和“一或多个”的使用，以介绍权利要求叙述。然而，此类短语的使用不应解释为暗示通过不定冠词“一(a/an)”引入权利要求叙述将含有如此引入的权利要求叙述的任何特定权利要求限于仅含有一个此类叙述的实施例，即使在同一个权利要求包含介绍性短语“一或多个”或“至少一个”和例如“一”的不定冠词时也如此(例如，“一”应被解译为意味“至少一个”或“一或多个”)；这同样适用于使用定冠词来引入权利要求叙述的情况。如本文中所使用，“和/或”包含相关联的所列项中的一或多者的任何以及所有组合。
此外，即使明确叙述了特定数目的所引入的权利要求叙述，仍应理解，这种叙述通常应解释为至少是指叙述的数目(例如，没有其它修饰语的“两个叙述”的简单叙述、意味着至少两个叙述，或两个或更多个叙述)。此外，在使用类似于“A、B和C等等中的至少一个”或“A、B和C等等中的一或多个”的惯例的那些情况下，一般来说，此类结构意图仅包含A、仅包含B、仅包含C、包含A和B、包含A和C、包含B和C或包含A、B和C等等。举例来说，术语“和/或”的使用意图以这一方式加以解释。
另外，应理解，无论在描述、权利要求书还是附图中，呈现两个或更多个替代术语的任何转折性词语或短语涵盖包含所述术语中的一个、所述术语中的任一个或这两个术语的可能性。举例来说，短语“A或B”应理解为包含“A”或“B”或“A和B”的可能性。
此外，术语“第一”、“第二”、“第三”等的使用在本文中不一定用于意味着元件的具体次序或数目。一般来说，术语“第一”、“第二”、“第三”等用于作为通用识别符区分不同元件。在不存在术语“第一”、“第二”、“第三”等意味着具体次序的表现的情况下，这些术语不应理解为意味着具体次序。此外，在不存在术语“第一”、“第二”、“第三”等意味着元件的具体数目的表现的情况下，这些术语不应理解为意味着元件的具体数目。
上文所描述的和附图中所示的本公开的实施例并不限制本公开的范围，所述范围涵盖于所附权利要求书和其合法等效物的范围内。任何等效实施例都在本公开的范围内。实际上，除本文中所展示和描述的例如所描述元件的替代适用组合的内容以外，对于所属领域的技术人员来说，本公开的各种修改将根据描述变得显而易见。此类修改和实施例也落入所附权利要求书和等效物的范围内。

Claims (20)

1.一种用于感测放大器的驱动器，其包括：
两个或更多个漏极区域，其沿第一方向延伸；
两个或更多个源极区域，其沿所述第一方向延伸，所述两个或更多个源极区域中的一个定位于所述两个或更多个漏极区域中的两个之间；
漏极互连件，其包含沿所述第一方向延伸的两个或更多个第一漏极互连部分和沿第二方向在所述两个或更多个第一漏极互连部分之间延伸的一或多个第二漏极互连部分，所述两个或更多个第一漏极互连部分中的每一个定位于所述两个或更多个漏极区域中的相应漏极区域上方；和
源极互连件，其包含沿所述第一方向延伸的两个或更多个第一源极互连部分和沿所述第二方向在所述两个或更多个第一源极互连部分之间延伸的一或多个第二源极互连部分，所述两个或更多个第一源极互连部分中的每一个定位于所述两个或更多个源极区域中的相应源极区域上方。
2.根据权利要求1所述的驱动器，其中所述漏极互连件包括单一金属层。
3.根据权利要求1所述的驱动器，其中所述源极互连件包括单一金属层。
4.根据权利要求1所述的驱动器，其中所述漏极互连件仅处于金属层中且所述源极互连件仅处于所述金属层中。
5.根据权利要求4所述的驱动器，其中所述金属层是所述两个或更多个漏极区域和所述两个或更多个源极区域上方的所述第二金属层。
6.根据权利要求1所述的驱动器，其中所述第一漏极互连部分通过第一层间接触区电耦合到所述两个或更多个漏极区域，且所述第一源极互连部分通过第二层间接触区电耦合到所述两个或更多个源极区域。
7.根据权利要求1所述的驱动器，其中所述漏极互连件和所述源极互连件中的一个塑形为两个连接的“+”符号，且所述漏极互连件和所述源极互连件中的另一个塑形为两个连接的“H”字符。
8.根据权利要求1所述的驱动器，其另外包括：
另一源极互连件，所述漏极互连件定位于所述源极互连件与所述另一源极互连件之间；和
源极元件，其定位于所述源极互连件、所述漏极互连件和所述另一源极互连件上方，所述源极元件通过层间接触区电耦合到所述源极互连件和所述另一源极互连件。
9.根据权利要求8所述的驱动器，其中所述驱动器被配置成将电压提供到感测放大器，其中所述源极元件电耦合到电压线，且其中所述两个或更多个漏极区域中的一或多个通过金属层中的金属线电耦合到所述感测放大器，其中所述金属层处于包含所述两个或更多个漏极区域的栅极层与包含所述漏极互连件的互连层之间。
10.根据权利要求8所述的驱动器，其另外包括：
另一漏极互连件，所述另一源极互连件定位于所述漏极互连件与所述另一漏极互连件之间；和
漏极元件，其定位于所述源极互连件、所述漏极互连件、所述另一源极互连件和所述另一漏极互连件上方，所述漏极元件通过其它层间接触区电耦合到所述漏极互连件和所述另一漏极互连件。
11.根据权利要求10所述的驱动器，其中所述驱动器被配置成将电压提供到感测放大器，其中所述源极元件电耦合到电压线，且其中所述漏极元件通过所述漏极元件上方的金属层中的金属线电耦合到所述感测放大器。
12.一种设备，其包括：
晶体管，其具有沿第一方向延伸的第一、第二和第三扩散区，所述第二扩散区定位于所述第一和第三扩散区之间；
第一、第二和第三多个接触插塞，其分别设置于所述第一、第二和第三扩散区上；和
第一互连布线，其沿第二方向延伸，所述第二方向与所述第一方向十字交叉，所述第一互连布线包含：
第一部分，其处于所述第一扩散区上方，所述第一部分电耦合到所述第一多个接触插塞中的至少两个；
第二部分，其处于所述第二扩散区上方，所述第二部分不电耦合到所述第二多个接触插塞中的任一个；和
第三部分，其处于所述第三扩散区上方，所述第三部分电耦合到所述第三多个接触插塞中的至少两个；
其中所述第一和第三部分中的每一个沿所述第一方向比所述第二部分宽。
13.根据权利要求12所述的设备，其另外包括：
第二互连布线，其沿所述第二方向延伸，所述第二互连布线包含：
第四部分，其处于所述第一扩散区上方，所述第四部分不电耦合到所述第一多个接触插塞中的任一个；
第五部分，其处于所述第二扩散区上方，所述第五部分电耦合到所述第二多个接触插塞中的至少两个；和
第六部分，其处于所述第三扩散区上方，所述第六部分不电耦合到所述第三多个接触插塞中的任一个；
其中所述第五部分沿所述第一方向比所述第四和第六部分中的每一个宽。
14.根据权利要求12所述的设备，其中所述晶体管设置于感测放大器的电压供应器与源节点之间。
15.根据权利要求14所述的设备，其中所述晶体管电耦合到所述电压供应器和所述源节点。
16.根据权利要求12所述的设备，其另外包括沿所述第二方向延伸的多个位线，所述多个位线处于所述晶体管上方和所述第一布线互连件下方。
17.一种包括用于感测放大器的驱动器的存储器装置，所述驱动器包括：
有源层，其包括：
两个漏极区域，其沿第一方向延伸；和
源极区域，其沿所述第一方向延伸，所述源极区域横向定位于所述两个漏极区域之间；和
互连层，其处于所述有源层上方，所述互连层包括：
漏极互连件，其包含沿所述第一方向延伸的两个第一漏极互连部分和沿第二方向在所述两个第一漏极互连部分之间延伸的第二漏极互连部分，所述两个第一漏极互连部分中的每一个定位于所述两个漏极区域中的相应漏极区域上方并且通过漏极层间接触区电耦合到所述相应漏极区域；和
源极互连件，其沿所述第一方向在所述源极区域上方延伸，所述源极互连件通过源极层间接触区电耦合到所述源极区域。
18.根据权利要求17所述的存储器装置，其中：
所述互连层另外包括：
另一源极互连件，所述漏极互连件横向定位于所述源极互连件与所述另一源极互连件之间；且
所述驱动器另外包括处于所述互连层上方的第一金属层，所述第一金属层包括：
源极元件，其定位于所述源极互连件、所述漏极互连件和所述另一源极互连件上方，所述源极元件通过源极互连件层间接触区电耦合到所述源极互连件和所述另一源极互连件。
19.根据权利要求18所述的存储器装置，其另外包括：
第零金属层，其处于所述有源层和所述互连层之间，所述第零金属层包括：
第一金属线，其通过第零金属层间接触区电耦合到两个漏极区域中的漏极区域和所述漏极互连件，所述第一金属线被配置成将所述漏极区域电耦合到感测放大器晶体管的源极；和
第二金属层，其处于所述第一金属层上方，所述第二金属层包括：
第二金属线，其通过第二金属层间接触区电耦合到所述源极元件，所述第二金属线被配置成将所述源极元件电耦合到电压线。
20.根据权利要求18所述的存储器装置，其中：
所述互连层另外包括：
另一漏极互连件，所述另一源极互连件横向定位于所述漏极互连件与所述另一漏极互连件之间；
所述第一金属层另外包括：
漏极元件，其定位于所述源极互连件、所述另一源极互连件、所述漏极互连件和所述另一源极互连件上方，所述漏极元件通过漏极互连件层间接触区电耦合到所述漏极互连件和所述另一漏极互连件；且
所述驱动器另外包括处于所述第一金属层上方的第二金属层，所述第二金属层包括：
第一金属线，其通过源极元件层间接触区电耦合到所述源极元件，所述第一金属线被配置成将所述源极元件电耦合到电压线；和
第二金属线，其通过漏极元件层间接触区电耦合到所述漏极元件，所述第二金属线被配置成将所述漏极元件电耦合到感测放大器晶体管的源极。
CN202110913111.1A 2020-08-12 2021-08-10 感测放大器驱动器以及相关装置、系统和方法 Pending CN114078494A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/991,290 2020-08-12
US16/991,290 US11495282B2 (en) 2020-08-12 2020-08-12 Sense amplifier drivers, and related devices, systems, and methods

Publications (1)

Publication Number Publication Date
CN114078494A true CN114078494A (zh) 2022-02-22

Family

ID=80222986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110913111.1A Pending CN114078494A (zh) 2020-08-12 2021-08-10 感测放大器驱动器以及相关装置、系统和方法

Country Status (2)

Country Link
US (2) US11495282B2 (zh)
CN (1) CN114078494A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973352A (en) * 1997-08-20 1999-10-26 Micron Technology, Inc. Ultra high density flash memory having vertically stacked devices
JP2002208277A (ja) 2001-01-05 2002-07-26 Toshiba Corp 半導体記憶装置のセンスアンプ制御回路
US6925008B2 (en) * 2001-09-29 2005-08-02 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device with a memory unit including not more than two memory cell transistors
US6707729B2 (en) 2002-02-15 2004-03-16 Micron Technology, Inc. Physically alternating sense amplifier activation
KR100752669B1 (ko) 2006-08-22 2007-08-29 삼성전자주식회사 오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트라인 센스 앰프
JP5884094B2 (ja) * 2011-06-24 2016-03-15 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
US10833185B2 (en) * 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
US9704573B1 (en) * 2016-09-30 2017-07-11 Microsemi SoC Corporation Three-transistor resistive random access memory cells
US10978437B2 (en) * 2019-06-28 2021-04-13 Qualcomm Incorporated Analog-mixed signal circuit cells with universal Fin pitch and poly pitch

Also Published As

Publication number Publication date
US20220051712A1 (en) 2022-02-17
US20230014197A1 (en) 2023-01-19
US11495282B2 (en) 2022-11-08
US11935584B2 (en) 2024-03-19

Similar Documents

Publication Publication Date Title
US20170092649A1 (en) Semiconductor device and method for manufacturing the same
US8737107B2 (en) Memory circuits and routing of conductive layers thereof
JP2003297953A (ja) 半導体記憶装置
US7259977B2 (en) Semiconductor device having hierarchized bit lines
CN107026168A (zh) 集成电路结构
US6496435B2 (en) Sense amplifier control circuit of semiconductor memory device
JPH11330423A (ja) ダイナミックランダムアクセスメモリ回路及びその製造方法
US9455260B2 (en) Methods and structures for multiport memory devices
US8674411B2 (en) Semiconductor device employing circuit blocks having the same characteristics
CN109935259A (zh) 半导体存储器器件中的位线感测放大器的布局结构
EP1688957A1 (en) Semiconductor integrated circuit device
US9053760B2 (en) Semiconductor device including a sense amplifier
US6765833B2 (en) Integrated circuit devices including equalization/precharge circuits for improving signal transmission
US11495282B2 (en) Sense amplifier drivers, and related devices, systems, and methods
US11742306B2 (en) Layouts for pads and conductive lines of memory devices, and related devices, systems, and methods
US9490005B2 (en) Memory circuit and method for routing the memory circuit
CN112242395A (zh) 具有在其中共享源极/漏极区的晶体管的半导体装置
US8929154B2 (en) Layout of memory cells
CN113257293B (zh) 包含阵列电力垫的半导体装置及相关联半导体装置封装及系统
US12033945B2 (en) Microelectronic device interface configurations, and associated methods, devices, and systems
JP4355114B2 (ja) 半導体記憶装置
US20220358993A1 (en) Memory circuits, memory structures, and methods for fabricating a memory device
CN113450839A (zh) 微电子装置接口配置以及相关方法、装置和系统
KR20020071181A (ko) 계층적 비트 라인 구조를 갖는 반도체 메모리 소자
KR20080100949A (ko) 서브 워드라인 드라이버 회로를 포함하는 반도체 메모리장치 및 그의 레이아웃 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination