CN114068547A - 半导体结构及半导体结构的制造方法 - Google Patents
半导体结构及半导体结构的制造方法 Download PDFInfo
- Publication number
- CN114068547A CN114068547A CN202010777763.2A CN202010777763A CN114068547A CN 114068547 A CN114068547 A CN 114068547A CN 202010777763 A CN202010777763 A CN 202010777763A CN 114068547 A CN114068547 A CN 114068547A
- Authority
- CN
- China
- Prior art keywords
- isolation structure
- groove
- word line
- convex
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 26
- 238000002955 isolation Methods 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 229920002120 photoresistant polymer Polymers 0.000 claims description 48
- 238000005530 etching Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明涉及半导体技术领域，提出了一种半导体结构及半导体结构的制造方法。半导体结构包括衬底；形成于衬底内的隔离结构；字线，所述字线包括第一凸部和第二凸部，其中，所述第一凸部和第二凸部位于所述隔离结构内，且所述第一凸部的深度大于所述第二凸部的深度。第一凸部具有较长的深度，可以增强字线对晶体管沟道的控制能力，改善漏电流。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及半导体结构的制造方法。
背景技术
随着DRAM(Dynamic Random Access Memory)尺寸的不断缩小，存储区域的晶体管尺寸也在不断缩小，由此带来严重的漏电流问题，影响器件性能。
发明内容
本发明提供一种半导体结构及半导体结构的制造方法，以改善半导体结构的性能。
根据本发明的第一个方面，提供了一种半导体结构，包括：
衬底；
形成于衬底内的隔离结构；
字线，字线包括第一凸部和第二凸部，其中，第一凸部和第二凸部位于隔离结构内，且第一凸部的深度大于第二凸部的深度。
在本发明的一个实施例中，字线还包括：主体部，主体部与第一凸部和第二凸部连接。
在本发明的一个实施例中，第一凸部和第二凸部均为多个，多个第一凸部与多个第二凸部间隔设置。
在本发明的一个实施例中，隔离结构包括第一隔离结构和第二隔离结构；第一凸部位于第一隔离结构中，第二凸部位于第二隔离结构中，第一隔离结构的底部低于第二隔离结构的底部。
在本发明的一个实施例中，第一凸部和第二凸部的深度比大于1.05。
在本发明的一个实施例中，第一凸部的深度大于30nm。
在本发明的一个实施例中，第一凸部沿垂直字线延伸方向上的长度大于第二凸部沿垂直字线延伸方向上的长度。
在本发明的一个实施例中，第一凸部包括：
凸下部，凸下部的侧壁具有第一斜率；
凸上部，凸上部的侧壁具有第二斜率；
其中，第一斜率不同于第二斜率。
在本发明的一个实施例中，第二凸部的侧壁具有第三斜率，第一斜率与第三斜率相同。
在本发明的一个实施例中，凸上部沿衬底表面方向上的截面为圆形或椭圆形，凸下部沿衬底表面方向上的截面为条形。
在本发明的一个实施例中，条形包括平行的两条线段以及连接两条线段端部的两条弧形线段。
在本发明的一个实施例中，衬底内设置有多个有源区，隔离结构设置在多个有源区之间；
其中，主体部与有源区相交。
在本发明的一个实施例中，多个有源区排布成多排；
其中，第一隔离结构位于两个有源区的端部之间，第二隔离结构位于相邻两个有源区的侧部之间。
根据本发明的第二个方面，提供了一种半导体结构的制造方法，包括：
提供具有隔离结构和多个有源区的衬底，隔离结构设置在多个有源区之间；
在隔离结构上形成间隔的第一凹槽和第二凹槽，且第一凹槽的深度大于第二凹槽的深度；
在衬底内形成字线，字线包括主体部、第一凸部以及第二凸部，第一凸部和第二凸部分别设置在第一凹槽和第二凹槽内。
在本发明的一个实施例中，在隔离结构上形成第一凹槽和第二凹槽，包括：
在隔离结构上形成凹槽，凹槽位于相邻两个有源区的端部之间；
在具有凹槽的隔离结构上形成第一凹槽和第二凹槽，第一凹槽形成于凹槽所在位置处。
在本发明的一个实施例中，在隔离结构上形成凹槽，包括：
在衬底上形成具有光刻胶开口的第一光刻胶层，光刻胶开口位于相邻两个有源区的端部之间；
利用光刻胶开口刻蚀隔离结构，以形成凹槽。
在本发明的一个实施例中，在衬底上形成第一光刻胶层之前，还包括：
在衬底上形成具有字线掩膜开口的字线掩膜层；
在字线掩膜层上形成第一光刻胶层。
在本发明的一个实施例中，字线掩膜开口具有垂直其延伸方向上的第一尺寸，第一光刻胶层上的光刻胶开口具有垂直字线掩膜开口延伸方向上的第二尺寸，第二尺寸大于第一尺寸。
在本发明的一个实施例中，在隔离结构上形成第一凹槽和第二凹槽，包括：
利用第一光刻胶层上的光刻胶开口和字线掩膜层刻蚀隔离结构形成凹槽；
利用字线掩膜开口刻蚀隔离结构形成第一凹槽和第二凹槽。
本发明的半导体结构通过使得字线的第一凸部具有较长的深度，可以增强字线对晶体管沟道的控制能力，改善漏电流。
附图说明
通过结合附图考虑以下对本发明的优选实施方式的详细说明，本发明的各种目标，特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1是根据一示例性实施方式示出的一种半导体结构的结构示意图；
图2是图1中A-A处的结构示意图；
图3是图1中B-B处的结构示意图；
图4是根据一示例性实施方式示出的一种半导体结构的第一凸部的结构示意图；
图5是根据另一示例性实施方式示出的一种半导体结构的第一凸部的结构示意图；
图6是根据一示例性实施方式示出的一种半导体结构的第二凸部的结构示意图；
图7是根据一示例性实施方式示出的一种半导体结构的制造方法的流程示意图；
图8是根据一示例性实施方式示出的一种半导体结构的制造方法形成第一光刻胶层后的结构示意图；
图9是根据一示例性实施方式示出的一种半导体结构的制造方法形成凹槽后的结构示意图；
图10A-10C是根据一示例性实施方式示出的一种半导体结构的制造方法的结构示意图；
图11是根据一示例性实施方式示出的一种半导体结构的制造方法形成第一凹槽和第二凹槽后的结构示意图。
附图标记说明如下：
10、衬底；11、有源区；20、第一隔离结构；30、字线；31、主体部；32、第一凸部；33、第二凸部；321、凸下部；322、凸上部；40、第一光刻胶层；41、凹槽；43、光刻胶开口；44、字线掩膜层；231、第一凹槽；232、第二凹槽；45、字线掩膜开口；50、第二隔离结构。
具体实施方式
体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。
在对本发明的不同示例性实施方式的下面描述中，参照附图进行，附图形成本发明的一部分，并且其中以示例方式显示了可实现本发明的多个方面的不同示例性结构，系统和步骤。应理解的是，可以使用部件，结构，示例性装置，系统和步骤的其他特定方案，并且可在不偏离本发明范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”，“之间”，“之内”等来描述本发明的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本发明的范围内。
本发明的一个实施例提供了一种半导体结构，请参考图1至图6，半导体结构包括：衬底10；形成于衬底10内的隔离结构；字线30，字线30包括第一凸部32和第二凸部33，其中，第一凸部32和第二凸部33位于所述隔离结构内，且第一凸部32的深度大于第二凸部33的深度。
本发明一个实施例的半导体结构通过使得字线30的第一凸部32相较第二凸部33具有较长的深度，可以增强字线30对晶体管沟道的控制能力，改善漏电流。具体的，第一凸部32的深度可以理解为第一凸部32的底部至字线30的主体部31的垂直距离。同理，第二凸部33的深度可以理解为第二凸部33的底部至字线30的主体部31的垂直距离。
在一实施例中，字线30还包括主体部31，主体部31与第一凸部32和第二凸部33连接。
在一实施例中，第一凸部32和第二凸部33均为多个，多个第一凸部32与多个第二凸部33间隔设置。具体的，在同一字线30下方，多个第一凸部32和多个第二凸部33间隔设置在隔离结构中。
在一实施例中，隔离结构包括第一隔离结构20和第二隔离结构50；第一凸部32位于第一隔离结构20中，第二凸部33位于第二隔离结构50中，第一隔离结构20的底部低于第二隔离结构50的底部。
在一个实施例中，如图1所示，衬底10内设置有多个有源区11，隔离结构设置在多个有源区11之间；其中，主体部31与有源区11相交。
具体的，衬底10内形成有有源区11，相邻有源区11之间填充有隔离结构，各个隔离结构的深度可以均相同，也可以不同；结合图1可知，字线30跨过多个有源区11，即主体部31与有源区11相交。
在一个实施例中，多个有源区11排布成多排；其中，第一隔离结构20位于相邻两个有源区11的端部之间，第二隔离结构50位于相邻两个有源区11的侧部之间。
具体的，结合图1，多个有源区11排布成多排，且各排平行设置，而字线30跨过多排有源区11，相邻两排的相邻两个有源区11的侧部之间的距离较近，而一排中相邻两个有源区11的端部之间的距离较远。
在一实施例中，第一凸部32和第二凸部33的深度比大于1.05。需要说明的是，相关技术中，理想状态下字线的凸部深度尺寸均相等，即在刻蚀出用于容纳凸部的凹槽时，各个凹槽的深度也应该均相同，但受刻蚀工艺限制，在具体刻蚀时，各个凹槽的深度基本上会存在小规模的波动(但就波动值而言，依然可以认为是各个凹槽的深度均相等)，从而各个凸部也会存在相应的波动。但本实施例中的，第一凸部32和第二凸部33的深度比大于1.05区别于相关技术中由于波动而引发的高度差，是制造过程中通过工艺控制得到的满足小型化、高性能的半导体结构。在其他实施例中，第一凸部32和第二凸部33的深度比可以大于1.1，1.2，1.3，1.4，1.5或1.6。
在一个实施例中，衬底10可以是p型硅衬底、n型硅衬底、硅锗衬底等。
在一个实施例中，第一凸部32的深度大于30nm。在具体成型过程中通过确定第一凸部32和第二凸部33的深度比，并根据第一凸部32的深度值确定第二凸部33的深度。
在一个实施例中，第二凸部33的深度小于25nm。在具体成型过程中通过确定第一凸部32和第二凸部33的深度比，并根据第二凸部33的深度值确定第一凸部32的深度。
在一个实施例中，字线30上第一凸部32沿垂直字线30延伸方向上的长度大于第二凸部33沿垂直字线30延伸方向上的长度。
具体的，同一字线30上第一凸部32垂直字线30延伸方向上的长度可以理解为，第一凸部32与主体部31相连接的面具有沿主体部31延伸方向的第一尺寸以及沿垂于与主体部31延伸方向的第二尺寸，相应的，第二凸部33也具有沿主体部31延伸方向的第三尺寸以及沿垂于与主体部31延伸方向的第四尺寸，而第二尺寸大于第四尺寸。
在一个实施例中，第一凸部32包括：凸下部321，凸下部321的侧壁具有第一斜率；凸上部322，凸上部322的侧壁具有第二斜率；其中，第一斜率不同于第二斜率。
结合图4和图5进行说明，示例的，凸上部322和凸下部321的侧壁可以为沿A-A截面上的凸上部322和凸下部321的侧壁；第一凸部32由凸下部321和凸上部322组成，凸上部322的顶端连接主体部31。第一斜率不同于第二斜率，即凸下部321的侧壁相对于竖直方向的倾斜度不同于凸上部322的侧壁相对于竖直方向的倾斜度，凸下部321的侧壁以及凸上部322的侧壁不平行也不在同一个平面上。
在一个实施例中，第一斜率大于第二斜率，即凸下部321的侧壁与竖直方向的夹角小于凸上部322的侧壁与竖直方向的夹角。当凸下部321的侧壁与竖直方向的夹角小于凸上部322的侧壁与竖直方向的夹角时，可以降低工艺难度以及增加工艺窗口。具体的，凸上部322的夹角较大，有利于字线的第一凸部的形成。
在一个实施例中，如图4至图6所示，第二凸部33的侧壁具有第三斜率，第一斜率与第三斜率相同，即凸下部321的侧壁与竖直方向的夹角与第二凸部33的侧壁与竖直方向的夹角相同。具体的，可以利用一步刻蚀工艺同时形成凸下部321和第二凸部33所在位置的凹槽，使得在所述凹槽中填充形成的凸下部321和第二凸部33的侧壁的斜率相同，可以简化形成步骤。
在一个实施例中，凸上部322的底部尺寸大于或等于凸下部321的顶部尺寸。
如图4所示，凸上部322的顶部尺寸大于凸上部322的底部尺寸，凸下部321的顶部尺寸大于凸下部321的底部尺寸，而凸下部321的顶部尺寸与凸上部322的底部尺寸相同，即凸上部322与凸下部321相连接的部分完全相重合。
如图5所示，凸上部322的顶部尺寸大于凸上部322的底部尺寸，凸下部321的顶部尺寸大于凸下部321的底部尺寸，而凸下部321的顶部尺寸小于凸上部322的底部尺寸相同，即凸上部322与凸下部321相连接的部分不完全相重合。以此增大工艺窗口，降低凸下部321与有源区直接接触的风险。
在一个实施例中，如图6所示，第二凸部33的顶部尺寸大于第二凸部33的底部尺寸，以此使得第二凸部33的侧壁具有第三斜率。
在一个实施例中，凸上部322沿所述衬底表面方向上的截面为圆形或椭圆形，凸下部321沿所述衬底表面方向上的截面为条形。凸上部322以及凸下部321的具体形状可以由第一凹槽231和第二凹槽232进行控制，此处不作限定，可以根据实际需要进行选择。
在一个实施例中，条形包括平行的两条线段以及连接两条线段端部的两条弧形线段。凸下部321的截面由两条平行的线段和两条相对的弧形线段围成。具体的，所述线段与字线30的延伸方向平行。凸下部321的线段边可以减少与相邻的有源区直接接触的风险，同时结弧形线段边可以降低凸下部的形成难度。具体的，弧形线段边有利于导体材质的填充。
本发明的一个实施例还提供了一种半导体结构的制造方法，如图7至图11所示，半导体结构的制造方法包括：
S101，提供具有隔离结构和多个有源区11的衬底10，隔离结构设置在多个有源区11之间；
S103，在隔离结构上形成间隔的第一凹槽231和第二凹槽232，且第一凹槽231的深度大于第二凹槽232的深度；
S105在衬底10内形成字线30，字线30包括主体部31、第一凸部32以及第二凸部33，第一凸部32和第二凸部33分别设置在第一凹槽231和第二凹槽232内。
本发明一个实施例的半导体结构的制造方法通过在具有隔离结构和多个有源区11的衬底10上形成第一凹槽231和第二凹槽232，并在衬底10内形成字线30，且使得字线30的第一凸部32具有较长的深度，可有效改善半导体结构的漏电流现象。
需要说明的是，如图8所示，提供的衬底10为具有隔离结构和多个有源区11的衬底10，即不考虑隔离结构和多个有源区11的具体成型方法，直接在衬底10上形成第一凹槽231和第二凹槽232，并形成字线30。在形成第一凹槽231和第二凹槽232之前，可采用干法刻蚀或者化学机械研磨(Chemical Mechanical Polishing,CMP)平坦化衬底10。
需要注意的是，字线30为埋入式字线，字线30的材料包括钨、钛、镍、铝、铂、氮化钛等导电材料中的一种或其任意组合。在形成字线30后，可以采用干法刻蚀或者化学机械研磨(CMP)平坦化字线30。
在一个实施例中，在隔离结构上形成第一凹槽231和第二凹槽232，包括：在隔离结构上形成凹槽41，凹槽41位于相邻两个有源区11的端部之间；在具有凹槽41的隔离结构上形成第一凹槽231和第二凹槽232，第一凹槽231形成于凹槽41所在位置处。具体的，多个有源区11排布成平行的多排，隔离结构位于多个有源区11之间，所述隔离结构包括第一隔离结构20和第二隔离结构50，第一隔离结构20位于相邻两个有源区11的端部之间，第二隔离结构50位于相邻两个有源区11的侧部之间。刻蚀部分第一隔离结构20形成凹槽41，然后在具有凹槽41的衬底10上刻蚀出第一凹槽231和第二凹槽232，且第一凹槽231是由凹槽41所在位置向下刻蚀的，以此实现对第一凹槽231和第二凹槽232形成深度的控制，且还能够保证刻蚀出深度较大的第一凹槽231。
在一个实施例中，在隔离结构上形成凹槽41，包括：在衬底10上形成具有光刻胶开口43的第一光刻胶层40，光刻胶开口43位于相邻两个有源区11的端部之间；利用光刻胶开口43刻蚀隔离结构，以形成凹槽41。具体的，光刻胶开口43位于第一隔离结构20的上方，刻蚀部分第一隔离结构20形成凹槽41。
在一个实施例中，在衬底10上形成字线掩膜层44，第一光刻胶层40位于字线掩膜层44上，先利用光刻胶开口43刻蚀字线掩膜层44，然后利用被刻蚀后的字线掩膜层44刻蚀第一隔离结构20形成凹槽41。
在一个实施例中，在具有凹槽41的隔离结构上形成第一凹槽231和第二凹槽232，包括：在衬底10上形成图案化的第二光刻胶层；利用图案化的第二光刻胶层蚀刻隔离结构，在隔离结构上形成第一凹槽231和第二凹槽232。
在一个实施例中，在第一凹槽231和第二凹槽232内形成栅介质层。通过向具有第一凹槽231和第二凹槽232的衬底10内填充钨、钛、镍、铝、铂、氮化钛等导电材料中的一种或其任意组合，以形成字线30。其中，字线30可采用化学气相沉积法、物理气相沉积法或其它沉积方法形成。
栅介质层可以选择为基于硅材质的膜层，例如氧化硅(SiOx)，氮化硅(Si3Nx)以及氮氧化硅(SiON)等，或者，可以选择基于高K材质的膜层，例如包括有铪(Hf)、锆(Zr)、氧化铝(AlOx)等。依据实际工艺需求，可以选择本实施例所列举材质的至少一种或组合，也可以选择其他材质，此处并不作限定。
例如，栅介质层可以采用化学气相沉积CVD工艺获得。或者先采用ISSG(原位水汽生成)方法长一薄层二氧化硅，然后再用ALD(原子层淀积)方法再长一薄层二氧化硅，以形成栅介质层。
在一个实施例中，如图10A至10C所示，在衬底10上形成第一光刻胶层40之前，还包括：在衬底10上形成具有字线掩膜开口45的字线掩膜层44；在在字线掩膜层44上形成第一光刻胶层40。第一光刻胶层40具有光刻胶开口43。具体的，多个光刻胶开口43呈阵列错位分布，且光刻胶开口43位于第一隔离结构20上方。
在一个实施例中，字线掩膜开口45具有垂直其延伸方向上的第一尺寸，光刻胶开口43具有垂直字线掩膜开口45延伸方向上的第二尺寸，第二尺寸大于第一尺寸。利用字线掩膜层44可以保证光刻胶开口43落在字线掩膜开口45中的部分才会往下刻蚀隔离结构，使得隔离结构中形成的第一凹槽231的尺寸不至于过大而与临近的有源区直接接触造成缺陷。
在一个实施例中，在隔离结构上形成第一凹槽231和第二凹槽232，包括：利用第一光刻胶层40上的光刻胶开口43和字线掩膜层44刻蚀隔离结构形成凹槽41；利用字线掩膜开口45刻蚀隔离结构形成第一凹槽231和第二凹槽232。
如图10A所示，提供具有隔离结构和多个有源区11的衬底，所述隔离结构设置在多个有源区11之间；在图10B，形成具有字线掩膜开口45的字线掩膜层44；如图10C至图11所示，在字线掩膜层44上形成第一光刻胶层40，此时第一光刻胶层40具有光刻胶开口43，由于字线掩膜层44的存在，故在形成第一光刻胶层40后可以先在光刻胶开口43对应的隔离结构上预刻蚀出凹槽41，然后利用字线掩膜层44刻蚀隔离结构形成第一凹槽231和第二凹槽232。字线掩膜层44既能防止光刻胶开口43过大造成隔离结构中形成的凹槽41与临近的有源区直接接触，又能作为隔离结构和有源区11的刻蚀掩膜，可以简化工艺流程，降低成本。
本方法形成的半导体结构具有较长的第一凸部，可以增强字线对晶体管沟道的控制能力，降低半导体结构的漏电流问题，以此提升半导体结构的性能，且适用于小尺寸高性能的DRAM器件。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和示例实施方式仅被视为示例性的，本发明的真正范围和精神由前面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。
Claims (19)
1.一种半导体结构，其特征在于，包括：
衬底；
形成于所述衬底内的隔离结构；
字线，所述字线包括第一凸部和第二凸部，其中，所述第一凸部和所述第二凸部位于所述隔离结构内，且所述第一凸部的深度大于所述第二凸部的深度。
2.根据权利要求1所述的半导体结构，其特征在于，所述字线还包括：
主体部，所述主体部与所述第一凸部和所述第二凸部连接。
3.根据权利要求2所述的半导体结构，其特征在于，所述第一凸部和所述第二凸部均为多个，多个所述第一凸部与多个所述第二凸部间隔设置。
4.根据权利要求2所述的半导体结构，其特征在于，所述隔离结构包括第一隔离结构和第二隔离结构；所述第一凸部位于所述第一隔离结构中，所述第二凸部位于所述第二隔离结构中，所述第一隔离结构的底部低于所述第二隔离结构的底部。
5.根据权利要求1所述的半导体结构，其特征在于，所述第一凸部和所述第二凸部的深度比大于1.05。
6.根据权利要求1所述的半导体结构，其特征在于，所述第一凸部的深度大于30nm。
7.根据权利要求1所述的半导体结构，其特征在于，所述第一凸部沿垂直所述字线延伸方向上的长度大于所述第二凸部沿垂直所述字线延伸方向上的长度。
8.根据权利要求1所述的半导体结构，其特征在于，所述第一凸部包括：
凸下部，所述凸下部的侧壁具有第一斜率；
凸上部，所述凸上部的侧壁具有第二斜率；
其中，所述第一斜率不同于所述第二斜率。
9.根据权利要求8所述的半导体结构，其特征在于，所述第二凸部的侧壁具有第三斜率，所述第一斜率与所述第三斜率相同。
10.根据权利要求8所述的半导体结构，其特征在于，所述凸上部沿所述衬底表面方向上的截面为圆形或椭圆形，所述凸下部沿所述衬底表面方向上的截面为条形。
11.根据权利要求10所述的半导体结构，其特征在于，所述条形包括平行的两条线段以及连接两条所述线段端部的两条弧形线段。
12.根据权利要求4所述的半导体结构，其特征在于，所述衬底内设置有多个有源区，所述隔离结构设置在多个所述有源区之间；
其中，所述主体部与所述有源区相交。
13.根据权利要求12所述的半导体结构，其特征在于，多个有源区排布成多排；
其中，所述第一隔离结构位于相邻两个所述有源区的端部之间，所述第二隔离结构位于相邻两个所述有源区的侧部之间。
14.一种半导体结构的制造方法，其特征在于，包括：
提供具有隔离结构和多个有源区的衬底，所述隔离结构设置在多个所述有源区之间；
在所述隔离结构上形成间隔的第一凹槽和第二凹槽，且所述第一凹槽的深度大于所述第二凹槽的深度；
在所述衬底内形成字线，所述字线包括主体部、第一凸部以及第二凸部，所述第一凸部和所述第二凸部分别设置在所述第一凹槽和所述第二凹槽内。
15.根据权利要求14所述的半导体结构的制造方法，其特征在于，所述在所述隔离结构上形成第一凹槽和第二凹槽，包括：
在所述隔离结构上形成凹槽，所述凹槽位于相邻两个有源区的端部之间；
在具有所述凹槽的所述隔离结构上形成所述第一凹槽和第二凹槽，所述第一凹槽形成于所述凹槽所在位置处。
16.根据权利要求15所述的半导体结构的制造方法，其特征在于，在所述隔离结构上形成凹槽，包括：
在所述衬底上形成具有光刻胶开口的第一光刻胶层，所述光刻胶开口位于相邻两个所述有源区的端部之间；
利用所述光刻胶开口刻蚀所述隔离结构，以形成所述凹槽。
17.根据权利要求16所述的半导体结构的制造方法，其特征在于，在所述衬底上形成所述第一光刻胶层之前，还包括：
在所述衬底上形成具有字线掩膜开口的字线掩膜层；
在所述字线掩膜层上形成所述第一光刻胶层。
18.根据权利要求17所述的半导体结构的制造方法，其特征在于，所述字线掩膜开口具有垂直其延伸方向上的第一尺寸，所述第一光刻胶层上的所述光刻胶开口具有垂直所述字线掩膜开口延伸方向上的第二尺寸，所述第二尺寸大于所述第一尺寸。
19.根据权利要求17所述的半导体结构的制造方法，其特征在于，在所述隔离结构上形成第一凹槽和第二凹槽，包括：
利用所述第一光刻胶层上的所述光刻胶开口和所述字线掩膜层刻蚀所述隔离结构形成所述凹槽；
利用所述字线掩膜开口刻蚀所述隔离结构形成所述第一凹槽和所述第二凹槽。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010777763.2A CN114068547A (zh) | 2020-08-05 | 2020-08-05 | 半导体结构及半导体结构的制造方法 |
| KR1020227037887A KR20220152339A (ko) | 2020-08-05 | 2021-05-11 | 반도체 구조 및 반도체 구조의 제조 방법 |
| PCT/CN2021/093135 WO2022028028A1 (zh) | 2020-08-05 | 2021-05-11 | 半导体结构及半导体结构的制造方法 |
| JP2022552276A JP7450058B2 (ja) | 2020-08-05 | 2021-05-11 | 半導体構造及び半導体構造の製造方法 |
| EP21852276.1A EP4084073A4 (en) | 2020-08-05 | 2021-05-11 | SEMICONDUCTOR STRUCTURE AND METHOD OF MANUFACTURE THEREOF |
| US17/445,317 US20220045071A1 (en) | 2020-08-05 | 2021-08-18 | Semiconductor structure and method for manufacturing semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010777763.2A CN114068547A (zh) | 2020-08-05 | 2020-08-05 | 半导体结构及半导体结构的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114068547A true CN114068547A (zh) | 2022-02-18 |
Family
ID=80116972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010777763.2A Pending CN114068547A (zh) | 2020-08-05 | 2020-08-05 | 半导体结构及半导体结构的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114068547A (zh) |
| WO (1) | WO2022028028A1 (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8426925B2 (en) * | 2010-11-12 | 2013-04-23 | Nanya Technology Corp. | Memory device and method of fabricating the same |
| US9859284B2 (en) * | 2016-01-21 | 2018-01-02 | Micron Technology, Inc. | Semiconductor memory device having enlarged cell contact area and method of fabricating the same |
| CN110534480B (zh) * | 2018-05-25 | 2024-05-07 | 长鑫存储技术有限公司 | 半导体储存器结构及其字线制造方法 |
| CN110896046A (zh) * | 2018-09-12 | 2020-03-20 | 长鑫存储技术有限公司 | 浅沟槽隔离结构、半导体器件及其制备方法 |
-
2020
- 2020-08-05 CN CN202010777763.2A patent/CN114068547A/zh active Pending
-
2021
- 2021-05-11 WO PCT/CN2021/093135 patent/WO2022028028A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022028028A1 (zh) | 2022-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111448662B (zh) | 含有漏极选择层级气隙的三维存储器装置及其制造方法 | |
| CN111406319B (zh) | 包含凹形字线的三维平面nand存储器装置及其制造方法 | |
| US8487352B2 (en) | Metal oxide semiconductor (MOS) transistors having a recessed gate electrode | |
| CN102034761B (zh) | 存储单元结构、存储器阵列及其制造方法 | |
| KR102008744B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US11233059B2 (en) | Construction of integrated circuitry, DRAM circuitry, a method of forming a conductive line construction, a method of forming memory circuitry, and a method of forming DRAM circuitry | |
| CN110931552A (zh) | 具有栅极绝缘层的半导体器件 | |
| CN110931558A (zh) | 双垂直沟道晶体管、集成电路存储器及其制备方法 | |
| KR102102731B1 (ko) | 반도체 디바이스 및 제조 방법 | |
| KR20200057289A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN114005828A (zh) | 半导体装置及其制造方法 | |
| CN113707612B (zh) | 存储器件及其形成方法 | |
| US20230180465A1 (en) | Semiconductor structure and method for manufacturing same | |
| US8614481B2 (en) | Semiconductor device and method for fabricating the same | |
| US20220122984A1 (en) | Semiconductor memory device | |
| CN114446965A (zh) | 具有垂直沟道晶体管的存储器及其制造方法 | |
| US9685540B2 (en) | Semiconductor device having a gate that is buried in an active region and a device isolation film | |
| CN110931559A (zh) | L型晶体管、半导体存储器及其制造方法 | |
| US20220045071A1 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
| CN110943130B (zh) | 晶体管、半导体存储器及其制造方法 | |
| CN113130492A (zh) | 半导体结构及器件 | |
| US20220285362A1 (en) | Methods and structures for three-dimensional dynamic random-access memory | |
| CN114068547A (zh) | 半导体结构及半导体结构的制造方法 | |
| TWI769797B (zh) | 動態隨機存取記憶體及其製造法方法 | |
| CN110931557A (zh) | 半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |