CN114068448A - 用于膜上芯片的柔性电路板、包括其的芯片封装及包括其的电子装置 - Google Patents

用于膜上芯片的柔性电路板、包括其的芯片封装及包括其的电子装置 Download PDF

Info

Publication number
CN114068448A
CN114068448A CN202110891171.8A CN202110891171A CN114068448A CN 114068448 A CN114068448 A CN 114068448A CN 202110891171 A CN202110891171 A CN 202110891171A CN 114068448 A CN114068448 A CN 114068448A
Authority
CN
China
Prior art keywords
heat dissipation
pattern layer
chip
layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110891171.8A
Other languages
English (en)
Inventor
姜採元
林埈永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN114068448A publication Critical patent/CN114068448A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

根据实施例的用于膜上芯片的柔性电路板包括：基板，其包括第一表面以及与第一表面相对的第二表面并且包括芯片安装区域；电路图案层，其设置在第一表面上；以及散热部，其设置在芯片安装区域中，其中，基板形成有在与散热部重叠的区域中形成的至少两个以上的孔，并且散热部包括：散热图案层，其设置在第一表面上；连接层，其设置在孔内；以及散热层，其设置在第二表面上。

Description

用于膜上芯片的柔性电路板、包括其的芯片封装及包括其的 电子装置
相关申请的交叉引用
本申请根据35U.S.C.119及35U.S.C.365要求2020年8月4日提交的韩国专利申请第10-2020-0097337号的优先权，其全部内容通过引用并入本文。
技术领域
实施例提供一种具有改进的散热特性的用于膜上芯片的柔性电路板及包括该柔性电路板的芯片封装。
背景技术
近来，各种电子产品为薄型化、小型化和轻量化的。因此，正在以各种方式进行在电子装置的狭窄区域中以高密度安装半导体芯片的研究。
其中，由于膜上芯片(COF)方法使用柔性基板，因此COF方法可以应用于平板显示器和柔性显示器。即，由于COF方法可以应用于各种可穿戴电子装置，因此COF方法受到关注。另外，由于COF方法可以实现精细间距，因此，随着像素的数量增加，可以使用COF方法来实现高分辨率显示(QHD)。
膜上芯片(COF)是一种将半导体芯片以薄膜的形式安装在柔性电路板上的方法。例如，半导体芯片可以是集成电路(IC)芯片或大规模集成电路(LSI)芯片。
同时，在安装在柔性电路板上的芯片中，在驱动芯片的同时会产生热量，并且这种热量可能会导致芯片出现故障并降低芯片封装的可靠性。
因此，在包括用于膜上芯片的柔性电路板的芯片封装中，需要具有能够减少由芯片产生的热量的新结构的用于膜上芯片的柔性电路板。
发明内容
技术问题
实施例提供一种具有改进的散热特性的用于膜上芯片的柔性电路板及包括该柔性电路板的芯片封装。
技术方案
根据实施例的用于膜上芯片的柔性电路板包括：基板，所述基板包括第一表面以及与第一表面相对的第二表面，并且包括芯片安装区域；电路图案层，所述电路图案层设置在第一表面上；以及散热部，所述散热部设置在芯片安装区域中，其中，基板形成有在与散热部重叠的区域中形成的至少两个以上的孔，并且散热部包括：散热图案层，所述散热图案层设置在第一表面上；连接层，所述连接层设置在孔内；以及散热层，所述散热层设置在第二表面上。
有益效果
根据实施例的用于膜上芯片的柔性基板可以通过形成在基板中的孔和设置在基板的第一表面上、第二表面上以及孔内的散热部将芯片中产生的热量有效地散发到外部。
也就是说，从芯片产生的热量可以通过散热图案层收集，并且热量可以通过设置在多个孔中的连接部传递到散热层以将热量散发到外部。
此外，可以通过形成多个传递热量的孔将热量有效地传递到散热层，并且散热层形成为具有与芯片安装区域相对应的面积，从而容易地将从芯片产生的热量散发到外部。
因此，由于根据实施例的用于膜上芯片的柔性基板及包括该柔性基板的芯片封装具有改善的散热特性，因此可以提高芯片封装的可靠性和驱动特性。
附图说明
图1是示出根据实施例的柔性电路板的区域的俯视图的视图。
图2和图3是示出沿图1的线A-A’截取的截面图的视图。
图4是示出根据另一实施例的柔性电路板的区域的俯视图的视图。
图5是示出沿图4的线B-B’截取的截面图的视图。
图6是示出沿图4的线C-C’截取的截面图的视图。
图7是示出根据又一实施例的柔性电路板的区域的俯视图的视图。
图8是示出沿图7的线D-D’截取的截面图的视图。
图9至图15是根据实施例的包括柔性电路板的各种电子装置的视图。
具体实施方式
下面将参照附图详细描述本发明的实施例。然而，本发明的精神和范围不限于所描述的实施例的一部分，可以以各种其他形式实施，并且在本发明的精神和范围内，实施例的一个或多个元件可以选择性地组合和替换。此外，除非另有明确定义和描述，否则本发明实施例中使用的术语(包括技术术语和科学术语)可以解释为与本发明所属领域的普通技术人员通常理解的含义相同，并且例如在常用词典中定义的术语可以被解释为具有与其在相关技术的上下文中的含义一致的含义。
另外，在本发明的实施例中所使用的术语用于描述实施例，并不旨在限制本发明。在本说明书中，除非在短语中特别说明，否则单数形式也可以包括复数形式，并且当描述为“A(和)、B和C中的至少一个(或多个)”时，可以包括在A、B和C中可以组合的所有组合中的至少一个。
此外，在描述本发明的实施例的元件时，可以使用诸如第一、第二、A、B、(a)和(b)的术语。这些术语仅用于将元件与其他元件区分开，术语不限制元件的本质、顺序或次序。
此外，当元件被描述为“连接”、“耦接”或“接合”到另一个元件时，它不仅可以包括元件直接“连接”、“耦接”或“接合”到其他元件的情况，而且包括元件通过该元件与其他元件之间的另一元件“连接”、“耦接”或“接合”的情况。
此外，当描述为形成或设置在每个元件“上(上方)”或“下(下方)”时，“上(上方)”或“下(下方)”可以不仅包括两个元件彼此直接连接的情况，而且包括一个或多个其他元件形成或设置在两个元件之间的情况。
此外，当表述为“上(上方)”或“下(下方)”时，其不仅可以包括基于一个元件的上方方向，而且可以包括基于一个元件的下方方向。
在下文中，将参照附图描述根据实施例的用于膜上芯片的柔性基板。
图1是示出根据实施例的柔性电路板的区域的俯视图的视图，图2和图3是示出沿图1的线A-A’截取的截面图的视图。
参考图1至图3，根据实施例的用于膜上芯片的柔性基板可以包括基板100、设置在基板100上的电路图案层200、保护层300以及散热部400。
基板100可以支撑电路图案层200、保护层300和散热部400。
基板100可以包括第一表面1S以及与第一表面1S相对的第二表面2S。基板100的第一表面1S可以支撑电路图案层200和保护层300。另外，散热部400可以设置在基板100的第一表面1S和第二表面2S上。
也就是说，电路图案层200、保护层300和散热部400可以分别设置在基板100的相对表面上。
基板100可以包括芯片安装区域1A。详细地，保护层300不设置在基板100的第一表面1S上，并且，可以包括暴露基板100和电路图案层200的芯片安装区域1A。
基板100可以包括弯曲区域和除弯曲区域之外的区域。即，基板100可以包括执行弯曲的弯曲区域和除弯曲区域之外的非弯曲区域。
基板100可以是柔性基板。因此，基板100可以部分地弯曲。即，基板100可以包括柔性塑料。例如，基板100可以是聚酰亚胺(PI)基板。然而，实施例不限于此，基板100可以是由诸如聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)等的聚合物材料制成的基板。
因此，包括基板100的柔性电路板可以用于具有曲面显示装置的各种电子装置。例如，包括基板100的柔性电路板在柔性特性上优异，从而具有将半导体芯片安装在可穿戴电子装置上的适用性。特别地，该实施例可以适用于包括曲面显示器的电子装置。
基板100可以是绝缘基板。即，基板100可以是支撑各种布线图案的绝缘基板。
基板100可以具有5μm至100μm的厚度。例如，基板100可以具有10μm至90μm的厚度。例如，基板100可以具有12μm至80μm的厚度。当基板100的厚度超过100μm时，柔性电路板的总厚度可能增加。当基板100的厚度小于5μm时，基板100可能在安装芯片的过程中容易被热/压力影响。
可以在基板100中形成多个孔h。详细地，孔h可以形成在与芯片安装区域1A重叠的区域中。从经由形成在基板100中的孔h安装在芯片安装区域1A中的芯片中产生的热量可以经由设置在基板的第二表面2S上的散热部400散发到外部。
下面将详细描述孔和散热部。
电路图案层200可以设置在基板100上。详细地，电路图案层200可以设置在基板100的第一表面1S上。电路图案层200可以是多个图案化布线。例如，多个电路图案层200可以设置为在基板100上彼此间隔开。
电路图案层200可以连接到设置在芯片安装区域1A中的芯片500和外部装置。因此，可以执行芯片500和外部装置之间的通信以及向芯片500的供电。
基板100的面积可以大于电路图案层200的面积。详细地，基板100的平面面积可以大于电路图案层200的平面面积。即，电路图案层基板200可以部分地设置在基板100上。例如，电路图案层200的下表面可以与基板100的第一表面1S接触，并且基板100可以暴露在多个电路图案层之间。电路图案层200可以包括导电材料。
例如，电路图案层200可以包括具有优异的导电性的金属材料。更详细地，电路图案层200可以包括铜(Cu)。然而，实施例不限于此，可以包括铜(Cu)、铝(Al)、铬(Cr)、镍(Ni)、银(Ag)、钼(Mo)、金(Au)、钛(Ti)及其合金中的至少一种金属。
电路图案层200可以形成为多层。详细地，电路图案层200可以包括第一金属层210和第二金属层220。
第一金属层210可以是电路图案层200的种子层(seed layer)。详细地，第一金属层210可以是使用诸如铜(Cu)的金属材料通过化学镀在基板100的第一表面1S上形成的种子层。
此外，第二金属层220可以是镀层。详细地，第二金属层220可以是使用第一金属层210作为种子层通过电镀形成的镀层。
第一金属层210的厚度可以小于第二金属层220的厚度。
例如，第一金属层210的厚度可以为0.7μm至2μm，第二金属层220的厚度可以为10μm至25μm。
第一金属层210和第二金属层220可以包括相同的金属材料。例如，第一金属层210和第二金属层220可以包括铜(Cu)。
电路图案层200可以设置为具有5μm至25μm的厚度。例如，电路图案层200可以设置为10μm至20μm的厚度。例如，电路图案层200可以具有13μm至17μm的厚度。
由于电路图案层200在制造过程中经历了通过为了分离电路图案层而进行的快速蚀刻(flash etching)来蚀刻第一金属层210的工艺，因此最终制造的电路图案层200可以小于第一金属层210和第二金属层220的厚度。
当电路图案层200的厚度小于5μm时，电路图案层200的电阻可能会增加。当电路图案层200的厚度超过25μm时，可能难以实现精细图案。
同时，可以在基板100与电路图案层200之间进一步设置缓冲层250。缓冲层250可以提高作为不同材料的基板100和电路图案层200之间的粘附性。
缓冲层250可以形成为多层。详细地，第一缓冲层251和第一缓冲层251上的第二缓冲层252可以设置在基板100上。因此，第一缓冲层251可以与基板100接触，并且第二缓冲层252可以设置为与电路图案层200接触。
第一缓冲层251可以包括与基板100具有良好粘附性的材料。例如，第一缓冲层251可以包括镍(Ni)。此外，第二缓冲层252可以包括与电路图案层200具有良好粘附性的材料。例如，第二缓冲层252可以包括铬(Cr)。
由于可以通过缓冲层250提高作为不同材料的基板100和电路图案层200之间的粘附性，所以可以防止电路图案层200的膜的分层。
保护层300可以设置在电路图案层200上。
保护层300可以部分地设置在电路图案层200上。保护层300可以在覆盖电路图案层200的同时设置，并且保护层300可以防止由电路图案层200的氧化引起的膜的损坏或分层。
保护层300可以部分地设置在除电路图案层200电连接到芯片500和诸如显示面板或主板的外部装置的区域之外的区域中。
保护层300可以包括焊膏。例如，保护层300可以包括包含热固性树脂、热塑性树脂、填料、固化剂或固化促进剂的焊膏。
芯片500可以设置在基板100的芯片安装区域1A中。
芯片500可以包括半导体芯片。例如，芯片500可以包括集成电路(IC)芯片或大规模集成电路(LSI)芯片。
芯片500可以设置于在其上没有设置保护层300的电路图案层200上。
详细地，芯片500的端子可以通过与电路图案层200直接或间接接触而电连接。
例如，如图2和图3所示，第一凸块610可以设置在芯片500与电路图案层200之间，并且芯片500和电路图案层200可以经由第一凸块610电连接。
如上所述，由于在芯片封装被驱动的过程中在芯片中产生的热量，芯片封装的温度可能升高，从而使芯片封装的驱动特性劣化。
因此，根据实施例的用于膜上芯片的柔性电路板可以通过经由形成在基板100中的孔和散热部有效地散发从芯片产生的热量来解决上述问题。
根据实施例的用于膜上芯片的柔性电路板可以包括散热部400。散热部可以包括散热图案层410、连接层420以及散热层430。
详细地，散热部400可以包括设置在基板100的第一表面1S上的散热图案层410、设置于在基板100中形成的孔h内部的连接层420以及设置在基板100的第二表面2S上的散热层430。
散热图案层410、连接层420和散热层430可以包括相同的材料。散热图案层410、连接层420和散热层430可以一体地形成。
散热图案层410、连接层420和散热层430可以包括与电路图案层300相同的材料。例如，散热图案层410、连接层420和散热层430可以包括诸如铜(Cu)的金属材料。
散热图案层410可以设置在与基板100的芯片安装区域1A重叠的位置处。即，散热图案层410可以设置在与在基板100中形成的孔h重叠的位置处。
散热图案层410的面积可以小于芯片安装区域1A的面积。此外，散热图案层410的面积可以小于散热层430的面积。
例如，散热图案层410的面积可以相对于芯片安装区域1A的面积为10％以上。详细地，散热图案层410的面积可以相对于芯片安装区域1A的面积为20％以上。更详细地，散热图案层410的面积可以相对于芯片安装区域1A的面积为30％以上。更详细地，散热图案层410的面积可以相对于芯片安装区域1A的面积为50％以上。
当散热图案层410的面积相对于芯片安装区域1A的面积小于10％时，难以有效地收集由芯片500产生的热量，因此散热部的散热特性可能会劣化。
散热图案层410可以连接到芯片500。
参考图2，第二凸块620可以设置在散热图案层410与芯片500之间，并且散热图案层410和芯片500可以经由第二凸块620连接。
由于散热图案层410和芯片500经由具有高导热率的第二凸块620直接连接，所以从芯片500产生的热量可以有效地传递到散热图案层410。
散热图案层410可以不与芯片500电连接，而可以仅与其物理连接。也就是说，散热图案层410可以不连接到芯片500的端子部。散热图案层410用于有效地收集由芯片500产生的热量并且不需要电连接到芯片500的端子部。
可替代地，散热图案层410可以电连接到芯片500。也就是说，散热图案层410可以电连接到芯片500的端子部中的产生最多热量的电源。在这种情况下，散热图案层410可以连接到电路图案层200中的电源。由此，从芯片500的端子中的产生最多热量的芯片500的电源中产生的热量可以通过用于膜上芯片的柔性基板的电源传递到散热部以有效地散热。
可替代地，参考图3，散热图案层410和芯片500可以具有分隔距离d并且可以设置为彼此间隔开。
由此，由于形成在散热部中的第二凸块620，芯片500可以稳定地安装在用于膜上芯片的柔性基板上。
可以在基板100中形成孔h。详细地，可以在基板100的芯片安装区域1A中形成至少一个孔h。也就是说，可以在基板100的芯片安装区域1A中形成一个或多个孔h。
孔h可以设置在与设置有散热图案层410的区域重叠的区域上。此外，孔h可以设置在与设置有散热层430的区域重叠的区域中。即，孔h可以设置为与散热图案层410和散热层430重叠的区域重叠。
当与散热图案层410重叠的孔为一个时，芯片的热量可以被很好地传递到散热图案层410，但是散热图案层410的热量传递到散热层430的效率降低，从而整体散热效率可能降低。因此，在根据实施例的用于膜上芯片的柔性电路板中，与散热图案层410重叠的孔h可以形成为多个。
在散热图案层410中，作为芯片500的纵向方向的第一方向上的长度L可以大于作为芯片500的宽度方向的第二方向上的宽度。由此，可以通过加宽芯片500和散热图案层410重叠的区域来提高散热效率。
在多个孔h中，在第一方向上间隔开的第一分隔距离d1可以小于在第二方向上间隔开的第二分隔距离d2。第二分隔距离d2可以是第一分隔距离d1的1.01倍以上且5倍以下、1.02倍以上且4倍以下、1.05倍以上且3倍以下、或1.1倍以上且2倍以下。由于第二分隔距离d2大于第一分隔距离d1，因此在不与芯片500重叠的区域中产生的热量可以通过多个孔h更有效地散发到散热层430。
作为散热图案层410和电路图案层200在第二方向上间隔开的最小分隔距离的第三分隔距离d3可以大于孔h在第二方向上间隔开的第二分隔距离d2。第三分隔距离d3可以是第二分隔距离d2的1.01倍以上且5倍以下、1.02倍以上且4倍以下、1.05倍以上且3倍以下、或1.1倍以上且2倍以下。由于第三分隔距离d3大于第二分隔距离d2，因此可以防止散热图案层410与电路图案层200在过程中接触，从而提高柔性电路板的可靠性。
电路图案层200具有多个电路图案，并且作为电路图案中的相邻电路图案之间的最小分隔距离的第四分隔距离d4可以小于第一分隔距离d1。第一分隔距离d1可以是第四分隔距离的2倍以上且50倍以下、3倍以上且30倍以下、5倍以上且20倍以下、或6倍以上且10倍以下。由于第一分隔距离d1大于电路图案之间的最小分隔距离，所以可以防止孔h彼此连接，因此可以有效地形成在孔h内部形成的连接层420。当第一分隔距离d1小于电路图案之间的最小分隔距离的两倍时，当相邻的孔连接以形成连接层时，连接层可能没有在孔内完全地形成，并且可能在散热图案层410与散热层430之间发生连接断开，使得芯片产生的热量不能有效地传递到散热层。当第一分隔距离超过电路图案之间的最小分隔距离的50倍时，芯片的热量可以很好地传递到散热图案层410，但是将散热图案层410的热量传递到散热层430的效率降低，因此整体散热效率可能会降低。
散热图案层410在第二方向上的宽度w可以大于为电路图案与散热图案层之间的电路分隔距离的第三分隔距离d3。散热图案层410的宽度w可以为第三分隔距离d3的1.01倍以上且10倍以下、1.05倍以上且8倍以下、1.1倍以上且5倍以下、或1.5倍以上且3倍以下。由此，可以防止散热图案层与电路之间的连接，并且散热图案层可以尽可能多地吸收从芯片产生的热量。
散热图案层的在第一方向上的长度与在第二方向上的宽度之比(长度/宽度)可以为芯片的在第一方向上的长度与在第二方向上的宽度之比(长度/宽度)的0.5倍至5倍以下、0.8倍至4倍以下、1倍至3倍以下、或者1.2倍至2.5倍以下。此外，散热图案层410的面积可以为芯片的面积的5％以上、10％以上、15％以上、20％以上、25％以上、或30％以上。此外，散热图案层410的面积可以为芯片的面积的5％以上且90％以下、10％以上且80％以下、15％以上且75％以下、20％以上且70％以下、25％以上且65％以下、或者30％以上且60％以下。
即，由于散热图案层与芯片的下表面(柔性电路板侧的表面)最相似地形成，因此在芯片的边缘处收集的热量可以在散热图案层的边缘处被吸收和散发。此外，由于芯片与散热图案层的形状相似地形成，因此散热图案层可以在多个方向上有效地吸收从芯片产生的热量。
连接层420可以设置在孔h内。散热图案层410和散热层430可以经由连接层420连接。例如，在诸如钯(Pd)的缓冲层设置在孔h的内表面上之后，可以设置包括诸如铜(Cu)的金属的连接层420。
连接层420可以将从芯片产生的热量传递到散热层430。为了有效地将热量传递到散热层430，设置有连接层420的孔h可以为两个以上。详细地，孔的数量h可以为十个以上。更详细地，孔h的数量可以为五十个以上。
由此，由于散热图案层410的面积可以被加宽，所以从芯片500产生的大量热量可以被收集以经由形成在多个孔h中的连接层传递到散热层430，从而将芯片500的热量有效地传递到外部。
散热层430可以设置在基板100的第二表面2S上。散热层430可以设置在与基板100的芯片安装区域1A相对应的区域上。
散热层430的面积可以大于散热图案层410的面积。散热层430的面积可以是与芯片安装区域1A的面积对应的面积。因此，由散热图案层410收集并经由连接层420传递的热量可以经由散热层430有效地散发到外部。
散热层430可以被设置为具有5μm至25μm的厚度。例如，散热层430可以具有10μm至20μm的厚度。例如，散热层430可以具有13μm至17μm的厚度。
当散热层430的厚度小于5μm时，从芯片产生的热量可能无法有效地散发到外部，由此芯片封装的散热特性可能变差。此外，当散热层430的厚度超过25μm时，芯片封装的整体厚度可能增加散热层430的厚度。
同时，虽然图中未示出，但是可以在散热层430的下方另外设置保护层。因此，可以防止对散热层430的氧化和损坏，从而提高芯片封装的散热特性和可靠性。
根据实施例的用于膜上芯片的柔性基板可以通过形成在基板中的孔和设置在基板的第一表面上、第二表面上以及孔内的散热部件将芯片中产生的热量有效地散发到外部。
也就是说，从芯片产生的热量可以通过散热图案层收集，并且热量可以通过设置在多个孔中的连接部传递到散热层以将热量散发到外部。
另外，可以通过形成多个传递热量的孔将热量有效地传递到散热层，并且散热层形成为具有与芯片安装区域相对应的面积，从而容易地将从芯片产生的热量散发到外部。
因此，由于根据实施例的用于膜上芯片的柔性基板和包括该柔性基板的芯片封装具有改善的散热特性，因此芯片封装的可靠性和驱动特性可以得到改善。
在下文中，将参考图4至图6描述根据另一实施例的用于膜上芯片的柔性基板和包括该柔性基板的芯片封装。
在根据另一实施例的用于膜上芯片的柔性基板和包括该柔性基板的的芯片封装的描述中，与根据实施例的用于膜上芯片的柔性基板和包括该柔性基板的的芯片封装相同的描述将被省略，并且对这些部件赋予相同的附图标记。
参考图4至图6，根据另一实施例的用于膜上芯片的柔性基板和包括该柔性基板的芯片封装可以包括多个散热图案层。详细地，可以在基板100上包括第一散热图案层401和第二散热图案层402。
在图4至图6中示出两个散热图案层，但实施例不限于此，并且可以包括三个以上的散热图案层。
第一散热图案层401和第二散热图案层402可以设置为彼此间隔开。
第一散热图案层401和第二散热图案层402的面积可以小于芯片安装区域1A的面积。此外，第一散热图案层401和第二散热图案层402的面积可以小于散热层430的面积。
第一散热图案层401和第二散热图案层402中的至少一个可以电连接到芯片500。
参考图5，第二凸块620设置在第一散热图案层401和第二散热图案层402中的至少一个与芯片500之间，并且散热图案层410和芯片500可以经由第二凸块620电连接。
图5示出了第一散热图案层401和第二散热图案层402两者经由第二凸块620连接至芯片500，但实施例不限于此。第一散热图案层401和第二散热图案层402中的至少一个可以不与芯片500电连接并且可以彼此间隔开或者物理连接到芯片500。即，芯片的端子部和第二凸块可以不连接。
第一散热图案层401和第二散热图案层402可以经由连接部420连接到设置在第一基板100的第二表面2S上的散热层430。
也就是说，第一散热图案层401和第二散热图案层402可以经由连接部420连接到设置在第一基板100的第二表面2S上的相同散热层430。
根据另一实施例的用于膜上芯片的柔性基板和包括该柔性基板的芯片封装可以包括多个散热图案层。
因此，即使当散热图案层之一损坏时，散热部400也可以保持散热特性，从而增加散热特性的寿命。
在下文中，将参考图7和图8描述根据又一实施例的用于膜上芯片的柔性基板及包括该柔性基板的芯片封装。
在根据又一实施例的用于膜上芯片的柔性基板及包括该柔性基板的芯片封装的描述中，与根据上述实施例的用于膜上芯片的柔性基板及包括该柔性基板的芯片封装的描述相同或相似的描述将被省略，并且相同的附图标记被赋予相同的部件。
参考图7和图8，根据又一实施例的用于膜上芯片的柔性基板及包括该柔性基板的芯片封装可以进一步包括延伸图案层210。详细地，连接电路图案层200和散热图案层410的延伸图案层210可以设置在基板100的第一表面1S上。
延伸图案层210可以是从电路图案层200延伸的图案层。延伸图案层210可以设置为与电路图案层200和散热图案层410接触。
图7示出了延伸图案层210的数量为两个，但实施例不限于此，延伸图案层210的数量可以为一个或三个以上。
在根据又一实施例的用于膜上芯片的柔性基板及包括该柔性基板的芯片封装中，由于延伸图案层而可以不设置连接散热图案层和芯片的第二凸块。即，由于散热图案层和芯片经由电路图案层和连接图案层连接，因此从芯片产生的热量可以有效地传递至散热图案层而无需第二凸块。
在上述实施例中，示例了芯片和用于膜上芯片的柔性基板使用凸块电连接，但实施例不限于此，芯片可以通过导线被导线接合。在这种情况下，在其上没有设置保护层300的电路图案层200中，可以在电路图案层200上设置包括锡的镀层，以便于导线接合。例如，镀层可以包括具有低锡含量的第一镀锡层和设置在第一镀锡层上并且包括具有高锡含量的纯锡的第二镀锡层。因此，可以促进与电路图案层200的导线接合。
在这种情况下，芯片和用于膜上芯片的柔性基板的电路图案通过导线连接，但是芯片和散热图案层可以经由凸块物理连接或电连接。
在下文中，将参考图9至图15描述根据实施例的包括用于膜上芯片的柔性电路板的各种电子装置的示例。
参考图9，根据实施例的用于膜上芯片的柔性电路板可以用于边缘显示器。
另外，参考图10，根据实施例的用于膜上芯片的柔性电路板可以被包括在可折叠柔性电子装置中。因此，包括其的触摸装置可以是柔性触摸装置。因此，用户可以用手折叠或弯曲，这种柔性触摸窗可以应用于可穿戴触摸装置等。
另外，参考图11至图13，根据实施例的用于膜上芯片的柔性电路板可以应用于应用可折叠显示装置的各种电子装置。参考图11至图13，可折叠显示装置可以折叠可折叠盖窗。可折叠显示装置可以被包括在各种便携式电子产品中。具体地，可折叠显示装置可以被包括在移动终端(移动电话)、笔记本(便携式计算机)等中。因此，在增加便携式电子产品的显示区域的同时，可以在储存和运输过程中减小装置的尺寸，从而可以提高便携性。因此，可以提高便携式电子产品的用户的便利性。然而，实施例不限于此，当然，可折叠显示装置可以用于各种电子产品。
另外，参考图14，根据实施例的用于膜上芯片的柔性电路板可以被包括在包括曲面显示器的各种可穿戴触摸装置中。因此，包括根据实施例的用于一体式(all-in-one)膜上芯片的柔性电路板的电子装置可以减少厚度、尺寸或重量。
另外，参考图15，根据实施例的用于膜上芯片的柔性电路板可以用于具有显示部的各种电子装置，例如TV、监视器和膝上型计算机。
然而，实施例不限于此，当然，根据实施例的用于膜上芯片的柔性电路板可以用于具有平板显示部或弯曲形状的显示部的各种电子装置。
上述实施例中描述的特征、结构和效果被包括在至少一个实施例中，但不限于一个实施例。此外，在每个实施例中示出的特征、结构和效果可以由所属领域的普通技术人员针对其他实施例进行组合或修改。因此，应当理解，与这样的组合和这样的修改相关的内容被包括在本发明的范围内。
另外，以上主要描述了实施例，但实施例仅为示例，并不用于限制本发明，本领域技术人员可以理解，在不脱离实施例的本质特征的情况下，可以进行以上未提及的各种变化和应用。例如，在实施例中具体示出的每个部件可以被修改。另外，应当理解，与这样的变化和这样的应用相关的差异被包括在由所附权利要求限定的本发明的范围内。

Claims (20)

1.一种用于膜上芯片的柔性电路板，所述柔性电路板包括：
基板，所述基板包括第一表面以及与所述第一表面相对的第二表面，并且包括芯片安装区域；
电路图案层，所述电路图案层设置在所述第一表面上；以及
散热部，所述散热部设置在所述芯片安装区域中，
其中，所述基板形成有在与所述散热部重叠的区域中形成的至少两个以上的孔，并且
所述散热部包括：
散热图案层，所述散热图案层设置在所述第一表面上；
连接层，所述连接层设置在所述孔内；以及
散热层，所述散热层设置在所述第二表面上。
2.根据权利要求1所述的柔性电路板，其中，所述散热图案层、所述连接层和所述散热层一体地形成。
3.根据权利要求1所述的柔性电路板，其中，所述散热图案层的面积小于所述散热层的面积。
4.根据权利要求1所述的柔性电路板，其中，所述散热图案层的面积为芯片的面积的5％以上。
5.根据权利要求1所述的柔性电路板，其中，所述散热图案层包括彼此间隔开的第一散热图案层和第二散热图案层，并且
所述第一散热图案层和所述第二散热图案层连接到同一散热层。
6.根据权利要求5所述的柔性电路板，其中，所述第一散热图案层连接到至少两个以上的所述连接层。
7.根据权利要求1所述的柔性电路板，还包括：
连接图案层，所述连接图案层连接所述电路图案层与所述散热图案层。
8.根据权利要求1所述的柔性电路板，其中，所述电路图案层包括第一金属层以及位于所述第一金属层上的第二金属层，并且
所述第一金属层的厚度小于所述第二金属层的厚度。
9.根据权利要求1所述的柔性电路板，其中，所述基板的厚度为5μm至100μm。
10.根据权利要求1所述的柔性电路板，其中，所述电路图案层的厚度为5μm至25μm。
11.根据权利要求1所述的柔性电路板，其中，所述散热图案层的面积为所述芯片安装区域的面积的10％以上。
12.根据权利要求1所述的柔性电路板，其中，在所述芯片安装区域中设置的芯片的作为纵向方向的第一方向和作为宽度方向的第二方向被限定，并且
所述散热图案层在所述第一方向上的长度大于所述散热图案层在所述第二方向上的宽度。
13.根据权利要求1所述的柔性电路板，其中，在所述芯片安装区域中设置的芯片的作为纵向方向的第一方向和作为宽度方向的第二方向被限定，并且
所述孔在所述第一方向上的分隔距离小于所述孔在所述第二方向上的分隔距离。
14.根据权利要求13所述的柔性电路板，其中，所述散热图案层与所述电路图案层之间在所述第二方向上的分隔距离大于所述孔在所述第二方向上的所述分隔距离。
15.根据权利要求13所述的柔性电路板，其中，所述电路图案层包括多个电路图案，并且
所述电路图案中的相邻电路图案之间的最小分隔距离小于所述孔在所述第一方向上的所述分隔距离。
16.根据权利要求12所述的柔性电路板，其中，所述散热图案层在所述第二方向上的宽度大于所述散热图案层与所述电路图案层之间在所述第二方向上的分隔距离。
17.根据权利要求12所述的柔性线路板，其中，所述散热图案层在所述第一方向上的长度与所述散热图案层在所述第二方向上的宽度之比是所述芯片在所述第一方向上的长度与所述芯片在所述第二方向上的宽度之比的0.5倍至5倍。
18.一种芯片封装，包括：
基板，所述基板包括第一表面以及与所述第一表面相对的第二表面，并且包括芯片安装区域；
电路图案层，所述电路图案层设置在所述第一表面上；
芯片，所述芯片电连接到所述电路图案层；以及
散热部，所述散热部设置在所述芯片安装区域中，
其中，所述基板形成有在与所述散热部重叠的区域中形成的至少两个以上的孔，并且
所述散热部包括：
散热图案层，所述散热图案层设置在所述第一表面上；
连接层，所述连接层设置在所述孔内；以及
散热层，所述散热层设置在所述第二表面上，
其中，所述散热图案层、所述连接层和所述散热层一体地形成。
19.根据权利要求18所述的芯片封装，其中，所述散热图案层与所述芯片彼此间隔开。
20.根据权利要求18所述的芯片封装，其中，所述散热图案层与所述芯片经由凸块连接。
CN202110891171.8A 2020-08-04 2021-08-04 用于膜上芯片的柔性电路板、包括其的芯片封装及包括其的电子装置 Pending CN114068448A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0097337 2020-08-04
KR1020200097337A KR20220017171A (ko) 2020-08-04 2020-08-04 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스

Publications (1)

Publication Number Publication Date
CN114068448A true CN114068448A (zh) 2022-02-18

Family

ID=80114427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110891171.8A Pending CN114068448A (zh) 2020-08-04 2021-08-04 用于膜上芯片的柔性电路板、包括其的芯片封装及包括其的电子装置

Country Status (3)

Country Link
US (1) US11903119B2 (zh)
KR (1) KR20220017171A (zh)
CN (1) CN114068448A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909062B (zh) * 2021-02-03 2024-03-15 京东方科技集团股份有限公司 一种显示模组的制备方法
JP2022168758A (ja) * 2021-04-26 2022-11-08 キヤノン株式会社 フレキシブル配線板、モジュール、及び電子機器
KR102662582B1 (ko) 2022-02-09 2024-05-03 주식회사 엘지에너지솔루션 단자 구조가 개선된 이차전지
CN114721188B (zh) * 2022-03-29 2024-05-17 颀中科技（苏州）有限公司 覆晶封装结构的形成方法、覆晶封装结构及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI309549B (en) * 2005-08-29 2009-05-01 Via Tech Inc Printed circuit board with improved thermal dissipating structure and electronic device with the same
KR101493869B1 (ko) 2008-04-17 2015-02-23 삼성전자주식회사 방열 부재 테이프, 방열부재를 구비한 씨오에프(ｃｏｆ)형 반도체 패키지 및 이를 적용한 전자장치
US7915727B2 (en) 2007-07-20 2011-03-29 Samsung Electronics Co., Ltd. Tape for heat dissipating member, chip on film type semiconductor package including heat dissipating member, and electronic apparatus including the same
JP4973513B2 (ja) * 2008-01-15 2012-07-11 日立電線株式会社 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置
KR101166069B1 (ko) * 2011-01-28 2012-07-19 주식회사 루셈 씨오에프형 반도체 패키지 및 이를 위한 테이프 배선 기판
KR101273526B1 (ko) 2011-12-26 2013-06-17 주식회사 루셈 높은 방열 효율의 ｃｏｆ 패키지
KR101369298B1 (ko) * 2012-02-13 2014-03-06 엘지이노텍 주식회사 방열성을 향상시킨 칩 온 필름 패키지
KR102059478B1 (ko) * 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법
US10937713B2 (en) * 2018-06-12 2021-03-02 Novatek Microelectronics Corp. Chip on film package

Also Published As

Publication number Publication date
US20220046785A1 (en) 2022-02-10
US11903119B2 (en) 2024-02-13
KR20220017171A (ko) 2022-02-11

Similar Documents

Publication Publication Date Title
US11903119B2 (en) Flexible circuit board and chip package having a chip mounting region
US11089682B2 (en) Flexible circuit board, chip package including the same, and electronic device including the chip package
CN111316762B (zh) 柔性电路板及包括该柔性电路板的芯片封装
US20230345635A1 (en) Flexible printed circuit board, cof module, and electronic device comprising the same
US20240057259A1 (en) Flexible printed circuit board, cof module, and electronic device comprising the same
JP6422736B2 (ja) パワーモジュール
US20110079915A1 (en) Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device
KR20220054102A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
US6794748B1 (en) Substrate-less microelectronic package
US20230225048A1 (en) Flexible circuit board, cof module, and electronic device comprising the same
US20230057668A1 (en) Flexible printed circuit board, cof module, and electronic device comprising the same
US20230135478A1 (en) Flexible printed circuit board, cof module, and electronic device comprising the same
US20240215156A1 (en) Flexible printed circuit board, cof module, and electronic device comprising the same
KR20240041648A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20240107826A (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20230111541A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20230111969A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20240028215A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20240077904A (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20240107794A (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20240001549A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20180125350A (ko) 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination