CN114047798B - 集成电路芯片内部的高精度电流检测装置 - Google Patents

集成电路芯片内部的高精度电流检测装置 Download PDF

Info

Publication number
CN114047798B
CN114047798B CN202210029225.4A CN202210029225A CN114047798B CN 114047798 B CN114047798 B CN 114047798B CN 202210029225 A CN202210029225 A CN 202210029225A CN 114047798 B CN114047798 B CN 114047798B
Authority
CN
China
Prior art keywords
switching tube
operational amplifier
resistor
inverting input
follower
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210029225.4A
Other languages
English (en)
Other versions
CN114047798A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Baker Microelectronics Co Ltd
Original Assignee
Suzhou Baker Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Baker Microelectronics Co Ltd filed Critical Suzhou Baker Microelectronics Co Ltd
Priority to CN202210029225.4A priority Critical patent/CN114047798B/zh
Publication of CN114047798A publication Critical patent/CN114047798A/zh
Application granted granted Critical
Publication of CN114047798B publication Critical patent/CN114047798B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only

Abstract

本申请包括一种集成电路芯片内部的高精度电流检测装置，具体涉及电流检测技术领域。在该装置中，第一开关管与第二开关管的栅极相连、第一开关管与第二开关管的源极相连；第二开关管的漏极通过第一电阻与第一开关管的漏极连接；第一开关管的漏极与第二跟随器连接，并接入目标减法器的反相输入端；第二开关管的漏极与第一跟随器连接，并接入目标减法器的同相输入端；目标减法器的输出端接入比较器的正端，以便与比较器的负端上的基准电压进行比较，从而输出比较结果。上述方案尽可能降低了第一开关管与第二开关管的镜像电路比例偏差，提高了电流检测的准确性。

Description

集成电路芯片内部的高精度电流检测装置
技术领域
本发明涉及电流检测技术领域，具体涉及一种集成电路芯片内部的高精度电流检测装置。
背景技术
本领域常见的芯片电流检测电路，当需要将输入的电流控制为某一电流值时，可以通过具有不同宽长比的开关管，将输入的电流进行分流，并通过参考电源以及放大器控制其中一个支路上的电流大小，来实现对输入的电流的检测以及控制。
集成电路芯片内部常用的电流检测装置如图1所示，Mp是功率管，负责输出电流，Ms为采样管，k是Mp和Ms的沟道宽度比，且k>>1，io和vo分别是输出电流和输出电压，is和vs分别是采样电流和采样电压，但是图1中的电流采样方式会产生误差，因为Mp和Ms的漏极电压不一样，分别为vo和vs，两者之间的压差较大且不可控，所以Mp和Ms的镜像电流比例并不完全等于1:k，会有一些偏差，从而会造成电压阈值vc过早触发，让输出电流io的输出能力不足，或者造成vc滞后触发，无法对过电流做出及时判断，损坏电路。
发明内容
本申请实施例提供一种集成电路芯片内部的高精度电流检测装置，所述装置包括第一开关管、第二开关管、第一跟随器、第二跟随器、目标减法器以及比较器；
所述第一开关管与所述第二开关管的栅极相连、所述第一开关管与所述第二开关管的源极相连；
所述第二开关管的漏极通过第一电阻与所述第一开关管的漏极连接；
所述第一开关管的漏极与所述第二跟随器连接，并接入所述目标减法器的反相输入端；
所述第二开关管的漏极与所述第一跟随器连接，并接入所述目标减法器的同相输入端；
所述目标减法器的输出端接入所述比较器的正端，以便与所述比较器的负端上的基准电压进行比较，从而输出比较结果。
在一种可能的实现方式中，所述第一跟随器包括第一运算放大器；
所述第二开关管的漏极与所述第一跟随器连接，并接入所述目标减法器的同相输入端，包括：
所述第二开关管的漏极与所述第一运算放大器的同相输入端连接；
所述第一运算放大器的反相输入端与所述第一运算放大器的输出端连接；
所述第一运算放大器的输出端与所述目标减法器的同相输入端连接。
在一种可能的实现方式中，所述第二跟随器包括第二运算放大器；
所述第一开关管的漏极与所述第二跟随器连接，并接入所述目标减法器的反相输入端，包括：
所述第一开关管的漏极与所述第二运算放大器的同相输入端连接；
所述第二运算放大器的反相输入端与所述第二运算放大器的输出端连接；
所述第二运算放大器的输出端与所述目标减法器的同相输入端连接。
在一种可能的实现方式中，所述第一开关管与所述第二开关管的沟道宽度之间为第一指定比值。
在一种可能的实现方式中，所述目标减法器包括第三运算放大器；
所述第一跟随器的输出端通过第二电阻与所述第三运算放大器的同相输入端连接；
所述第二跟随器的输出端通过第三电阻与所述第三运算放大器的反相输入端连接；
所述第三运算放大器的同相输入端还通过第四电阻接地；
所述第三运算放大器的反相输入端还通过第五电阻与所述第三运算放大器的输出端连接。
在一种可能的实现方式中，所述第二电阻与所述第三电阻阻值相同，所述第四电阻与第五电阻的阻值相同。
在一种可能的实现方式中，所述目标减法器还包括第三开关管、第四开关管、第五开关管、第六开关管以及第四运算放大器；
所述第一跟随器的输出端通过第六电阻与所述第四开关管的源极连接；
所述第二跟随器的输出端与所述第三开关管的源极连接；
所述第三开关管与所述第四开关管的栅极连接；所述第三开关管的栅极与所述第三开关管的漏极连接；
所述第三开关管的漏极与所述第四运算放大器的反相输入端连接；所述第四开关管的漏极与所述第四运算放大器的同相输入端连接；
所述第三开关管还通过第五开关管以及第七电阻接地；
所述第四开关管还通过第六开关管以及第八电阻接地，并通过第六开关管与所述比较器的正端连接；
所述第四运算放大器的输出端分别与第六开关管以及第五开关管的栅极连接。
在一种可能的实现方式中，所述第四运算放大器工作在线性区；所述第四运算放大器的同相输入端与反相输入端的电压相等。
在一种可能的实现方式中，所述第七电阻与所述第八电阻阻值相同。
在一种可能的实现方式中，所述第四运算放大器的输出端还通过目标电容接地。
在一种可能的实现方式中，所述第八电阻与所述第六电阻的阻值之间为第二指定比值。
本申请提供的技术方案可以包括以下有益效果：
当需要对电流进行检测时，可以通过第一开关管与第二开关管将输入的电流进行分流，并在第二开关管上连接第一电阻后与第一开关管的漏极连接，此时第一电阻上存在采样电压。为了尽可能避免电流向减法器端传输，可以将第一电阻两端的电压值分别通过跟随器传输至目标减法器的两端，以实现通过目标减法器获取到第一电阻两端的电压差，且第一电阻两端的电压差即可以表征通过第二开关管的电流的大小，因此通过该目标减法器输出的电压值与基准电压进行比较，可以实现对输入电流的检测。且上述方案中，第一开关管与第二开关管的漏极电压可以通过第一电阻的阻值进行控制，第一开关管与第二开关管的压差较小且可控，从而尽可能降低了第一开关管与第二开关管的镜像电路比例偏差，提高了电流检测的准确性。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是集成电路芯片内部常用的电流检测装置的结构示意图。
图2是根据本申请一个示例性实施例示出的一种集成电路芯片内部的高精度电流检测装置的结构示意图。
图3是根据本申请一个示例性实施例示出的一种集成电路芯片内部的高精度电流检测装置的结构示意图。
图4示出了图3所示实施例中涉及的集成电路芯片内部的宽输入范围比例减法器的结构示意图。
具体实施方式
下面将结合附图对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应理解，在本申请的实施例中提到的“指示”可以是直接指示，也可以是间接指示，还可以是表示具有关联关系。举例说明，A指示B，可以表示A直接指示B，例如B可以通过A获取；也可以表示A间接指示B，例如A指示C，B可以通过C获取；还可以表示A和B之间具有关联关系。
在本申请实施例的描述中，术语“对应”可表示两者之间具有直接对应或间接对应的关系，也可以表示两者之间具有关联关系，也可以是指示与被指示、配置与被配置等关系。
本申请实施例中，“预定义”可以通过在设备（例如，包括终端设备和网络设备）中预先保存相应的代码、表格或其他可用于指示相关信息的方式来实现，本申请对于其具体的实现方式不做限定。
图2是根据本申请一个示例性实施例示出的一种集成电路芯片内部的高精度电流检测装置的结构示意图。如图2所示，该装置包括第一开关管M1、第二开关管M2、第一跟随器、第二跟随器、目标减法器以及比较器；
该第一开关管M1与该第二开关管M2的栅极相连、该第一开关管M1与该第二开关管M2的源极相连；
该第二开关管M2的漏极通过第一电阻R1与该第一开关管M1的漏极连接；
该第一开关管M1的漏极与该第二跟随器连接，并接入该目标减法器的反相输入端；
该第二开关管M2的漏极与该第一跟随器连接，并接入该目标减法器的同相输入端；
该目标减法器的输出端接入该比较器的正端，以便与该比较器的负端上的基准电压进行比较，从而输出比较结果。
在一种可能的实现方式中，如图2所示，该第一跟随器包括第一运算放大器EA1；
该第二开关管M2的漏极与该第一运算放大器EA1的同相输入端连接；
该第一运算放大器EA1的反相输入端与该第一运算放大器EA1的输出端连接；
该第一运算放大器EA1的输出端与该目标减法器的同相输入端连接。
在一种可能的实现方式中，该第二跟随器包括第二运算放大器EA2；
该第一开关管M1的漏极与该第二运算放大器EA2的同相输入端连接；
该第二运算放大器EA2的反相输入端与该第二运算放大器EA2的输出端连接；
该第二运算放大器EA2的输出端与该目标减法器的反相输入端连接。
在一种可能的实现方式中，该第一开关管M1与该第二开关管M2的沟道宽度之比为第一指定比值k。
在一种可能的实现方式中，该目标减法器包括第三运算放大器EA3；
该第一跟随器的输出端通过第二电阻R2与该第三运算放大器EA3的同相输入端连接；
该第二跟随器的输出端通过第三电阻R3与该第三运算放大器EA3的反相输入端连接；
该第三运算放大器EA3的同相输入端还通过第四电阻R4接地；
该第三运算放大器EA3的反相输入端还通过第五电阻R5与该第三运算放大器EA3的输出端连接。
在一种可能的实现方式中，该第二电阻R2与该第三电阻R3阻值相同，该第四电阻R4与第五电阻R5的阻值相同。
如图2所示的电流检测装置原理如下所示：
如图2所示，此时第一开关管M1和第二开关管M2漏极电压的差值为vs，即第一电阻R1上的电压值，vs是采样电压，非常小且该采样电压vs可控，所以这种结构的电流镜中M1和M2漏极电压差较小，因此其镜像比例k更精准；
第一电阻R1的两端电压分别为va和vo，其中：
Figure 208308DEST_PATH_IMAGE002
同时，为了确保采样电流is（即第一电阻上的电流）全部经第一电阻R1流向输出电压端，从而确保电流检测的精度，此时，必须在采样电阻R1的两端分别设置一个跟随器，因此，第一运算放大器EA1和第二运算放大器EA2各自分别构成一个跟随器，分别将va和vo复制到了它们的输出端，分别为
Figure 813733DEST_PATH_IMAGE004
和
Figure 279349DEST_PATH_IMAGE006
，所以：
Figure 928505DEST_PATH_IMAGE008
第三运算放大器EA3、第二电阻R2、第三电阻R3和第四电阻R4以及第五电阻R5共同构成一个减法器（目标减法器），其中，第二电阻与第三电阻阻值为rf2，第四电阻与第五电阻阻值为rf1，输出为：
Figure 948414DEST_PATH_IMAGE010
然后再将目标减法器的输出vx和基准电压vref比较，来对电路电流进行检测，判断其是否过流，从式(7)可以看出，io越大时，vx也会越大，触发过流的临界点为：
Figure 888688DEST_PATH_IMAGE012
将式(7)带入式(8)可得：
Figure 59076DEST_PATH_IMAGE014
当
Figure 20079DEST_PATH_IMAGE016
，vc输出会变为高，电源电路会被关断，从而保护电源电路以及后面的用电器不被烧坏，起到保护作用；
因此，在本申请实施例中的电流检测装置中电流采样系数k的值更加精准，使得电流检测更加精准，从而电路能得到更好的保护。
综上所述，当需要对电流进行检测时，可以通过第一开关管与第二开关管将输入的电流进行分流，并在第二开关管上连接第一电阻后与第一开关管的漏极连接，此时第一电阻上存在采样电压。为了尽可能避免电流向减法器端传输，可以将第一电阻两端的电压值分别通过跟随器传输至目标减法器的两端，以实现通过目标减法器获取到第一电阻两端的电压差，且第一电阻两端的电压差即可以表征通过第二开关管的电流的大小，因此通过该目标减法器输出的电压值与基准电压进行比较，可以实现对输入电流的检测。且上述方案中，第一开关管与第二开关管的漏极电压可以通过第一电阻的阻值进行控制，第一开关管与第二开关管的压差较小且可控，从而尽可能降低了第一开关管与第二开关管的镜像电路比例偏差，提高了电流检测的准确性。
图3是根据本申请一个示例性实施例示出的一种集成电路芯片内部的高精度电流检测装置的结构示意图。如图3所示，该装置包括第一开关管M1、第二开关管M2、第一跟随器、第二跟随器、目标减法器以及比较器。
该第一开关管M1与该第二开关管M2的栅极相连、该第一开关管M1与该第二开关管M2的源极相连；
该第二开关管M2的漏极通过第一电阻R1与该第一开关管M1的漏极连接；
该第二开关管M2的漏极与该第一运算放大器EA1的同相输入端连接；
该第一运算放大器EA1的反相输入端与该第一运算放大器EA1的输出端连接；
该第一开关管M1的漏极与该第二运算放大器EA2的同相输入端连接；
该第二运算放大器EA2的反相输入端与该第二运算放大器EA2的输出端连接；
请参考图4，其示出了本申请实施例中涉及的集成电路芯片内部的宽输入范围比例减法器的结构示意图。在本申请实施例中, 由于
Figure 996125DEST_PATH_IMAGE018
和
Figure 677773DEST_PATH_IMAGE020
的电压值会存在较大的情况，而正常的运算放大器的两个输入端的电压通常小于运算放大器本身的供电电压，因此，为了进一步提高电流检测装置的应用范围，设计出一种输入范围较宽的目标减法器，如图4所示。该目标减法器包括第三开关管M3、第四开关管M4、第五开关管M5、第六开关管M6以及第四运算放大器EA4；
该第一跟随器的输出端vin1通过第六电阻R6与该第四开关管M4的源极连接；
该第二跟随器的输出端vin2与该第三开关管M3的源极连接；
该第三开关管M3与该第四开关管M4的栅极连接；该第三开关管M3的栅极与该第三开关管M3的漏极连接；
该第三开关管M3的漏极与该第四运算放大器EA4的反相输入端连接；该第四开关管M4的漏极与该第四运算放大器EA4的同相输入端连接；
该第三开关管M3还通过第五开关管M5以及第七电阻R7接地；
该第四开关管M4还通过第六开关管M6以及第八电阻R8接地，并通过第六开关管M6与该比较器com的正端连接；
该第四运算放大器EA4的输出端分别与第六开关管M6以及第五开关管M5的栅极连接。
在一种可能的实现方式中，所述第四运算放大器EA4工作在线性区；所述第四运算放大器EA4的同相输入端与反相输入端的电压相等。
在一种可能的实现方式中，所述第七电阻R7与所述第八电阻R8阻值相同。
在一种可能的实现方式中，所述第四运算放大器EA4的输出端还通过目标电容C接地。
在一种可能的实现方式中，所述第八电阻R8与所述第六电阻R6的阻值之比为第二指定比值。
图4中的宽输入范围比例减法器（即目标减法器）的具体原理如下：
第三开关管M3和第四开关管M4是参数和类型均相同的PMOS管，第五开关管M5和第六开关管M6是参数和类型均相同的NMOS管，并且由于第四运算放大器EA4工作在线性区的“虚短”特性，第四运算放大器EA4的同相输入端与反相输入端的电压相等，即VA和VB电压几乎相等，所以第五开关管M5和第六开关管M6中的电流相等，那么第三开关管M3和第四开关管M4的中的电流也相等，故M3、M4、M5和M6中流过的电流均相等，因此M3和M4的VGS电压相等，即：
Figure 711457DEST_PATH_IMAGE022
其中，VG为M3和M4的栅极电压，VS为M4的源极电压；
因此：
Figure 781045DEST_PATH_IMAGE024
所以R6中的电流为：
Figure 962496DEST_PATH_IMAGE026
最终的输出为：
Figure 775731DEST_PATH_IMAGE028
常见的运算放大器为了有较高的电源抑制比，都是用p管作为输入，所以两个输入电压需要比供电电压小，即若vin2等于运算放大器的供电电压，此时直接将vin2输入到第四运算放大器EA4中时，第四运算放大器EA4无法正常工作，而本申请图4中的第四运算放大器EA4反相输入端的电压为vin2-VGS，此电压远小于第四运算放大器EA4的供电电压，使得输入为vin2时，第四运算放大器EA4仍能正常工作，因此，本申请图4中的比例减法器的输入范围大于本领域常见的运算放大器的输入范围，即本申请中的宽输入范围比例减法器的两个输入端的电压可以很高，受运算放大器供电电压的限制更小；
因此，可将图2中的第三运算放大器EA3及其周围的电路用图4中的宽输入范围比例减法器代替，从而得到图3中的高精度电流检测装置，图3的具体工作过程与图2类似，第一开关管M1和第二开关管M2漏极电压的差值为vs，即第一电阻R1上的电压值，vs是采样电压，非常小且该采样电压vs可控，所以这种结构的电流镜中M1和M2漏极电压差较小，因此其镜像比例k更精准。
第一电阻R1的两端电压分别为va和vo，其中：
Figure 804867DEST_PATH_IMAGE030
同时，为了确保采样电流is（即第一电阻上的电流）全部经第一电阻R1流向输出电压端，从而确保电流检测的精度，此时，必须在第一电阻R1的两端分别设置一个跟随器，因此，第一运算放大器EA1和第二运算放大器EA2各自分别构成一个跟随器，分别将va和vo复制到了它们的输出端，分别为
Figure 248618DEST_PATH_IMAGE018
和
Figure 730415DEST_PATH_IMAGE032
，所以：
Figure 347341DEST_PATH_IMAGE034
将
Figure 355617DEST_PATH_IMAGE018
和
Figure 94903DEST_PATH_IMAGE032
分别作为vin1与vin2通过如图3所示的目标减法器进行处理，得到该目标减法器的输出电压为：
Figure 267258DEST_PATH_IMAGE036
然后再将目标减法器的输出vx（即如图4中的vout）和基准电压vref比较，来对电路电流进行检测，判断其是否过流，io越大时，vx也会越大，触发过流的临界点为：
Figure DEST_PATH_IMAGE038
因此最终得到的检测电流阈值可得：
Figure DEST_PATH_IMAGE040
当
Figure DEST_PATH_IMAGE042
，vc输出会变为高，电源电路会被关断，从而保护电源电路以及后面的用电器不被烧坏，起到保护作用。
综上所述，当需要对电流进行检测时，可以通过第一开关管与第二开关管将输入的电流进行分流，并在第二开关管上连接第一电阻后与第一开关管的漏极连接，此时第一电阻上存在采样电压。为了尽可能避免电流向减法器端传输，可以将第一电阻两端的电压值分别通过跟随器传输至目标减法器的两端，以实现通过目标减法器获取到第一电阻两端的电压差，且第一电阻两端的电压差即可以表征通过第二开关管的电流的大小，因此通过该目标减法器输出的电压值与基准电压进行比较，可以实现对输入电流的检测。且上述方案中，第一开关管与第二开关管的漏极电压可以通过第一电阻的阻值进行控制，第一开关管与第二开关管的压差较小且可控，从而尽可能降低了第一开关管与第二开关管的镜像电路比例偏差，提高了电流检测的准确性。
并且在本申请实施例中提供一种受运算放大器供电电压限制更小的比例减法器，常见的运算放大器为了有较高的电源抑制比，都是用p管作为输入，所以两个输入电压需要比供电电压小，即若vin2等于运算放大器的供电电压，此时直接将vin2输入到运算放大器中时，运算放大器无法正常工作，而本申请中的第四运算放大器EA4反相输入端的电压为vin2-VGS，此电压远小于运算放大器的供电电压，使得输入为vin2时，第四运算放大器EA4仍能正常工作，因此，本申请中的比例减法器的输入范围大于本领域常见的运算放大器的输入范围，即本申请中的宽输入范围比例减法器的两个输入端的电压可以很高，受运算放大器供电电压的限制更小，从而扩大了比例减法器的输入范围；
同时将该比例减法器应用于电流检测装置中，从而相应扩大了电流检测装置的应用范围。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (10)

1.一种集成电路芯片内部的高精度电流检测装置，其特征在于，所述装置包括第一开关管、第二开关管、第一跟随器、第二跟随器、目标减法器以及比较器；
所述第一开关管与所述第二开关管的栅极相连、所述第一开关管与所述第二开关管的源极相连；
所述第二开关管的漏极通过第一电阻与所述第一开关管的漏极连接；
所述第一开关管的漏极与所述第二跟随器连接，并通过所述第二跟随器接入所述目标减法器的反相输入端；
所述第二开关管的漏极与所述第一跟随器连接，并通过所述第一跟随器接入所述目标减法器的同相输入端；
所述目标减法器的输出端接入所述比较器的正端，以便与所述比较器的负端上的基准电压进行比较，从而输出比较结果。
2.根据权利要求1所述的装置，其特征在于，所述第一跟随器包括第一运算放大器；
所述第二开关管的漏极与所述第一跟随器连接，并通过所述第一跟随器接入所述目标减法器的同相输入端，包括：
所述第二开关管的漏极与所述第一运算放大器的同相输入端连接；
所述第一运算放大器的反相输入端与所述第一运算放大器的输出端连接；
所述第一运算放大器的输出端与所述目标减法器的同相输入端连接。
3.根据权利要求1所述的装置，其特征在于，所述第二跟随器包括第二运算放大器；
所述第一开关管的漏极与所述第二跟随器连接，并通过所述第二跟随器接入所述目标减法器的反相输入端，包括：
所述第一开关管的漏极与所述第二运算放大器的同相输入端连接；
所述第二运算放大器的反相输入端与所述第二运算放大器的输出端连接；
所述第二运算放大器的输出端与所述目标减法器的反相输入端连接；
所述第一开关管与所述第二开关管的沟道宽度之比为第一指定比值。
4.根据权利要求1至3任一所述的装置，其特征在于，所述目标减法器包括第三运算放大器；
所述第一跟随器的输出端通过第二电阻与所述第三运算放大器的同相输入端连接；
所述第二跟随器的输出端通过第三电阻与所述第三运算放大器的反相输入端连接；
所述第三运算放大器的同相输入端还通过第四电阻接地；
所述第三运算放大器的反相输入端还通过第五电阻与所述第三运算放大器的输出端连接。
5.根据权利要求4所述的装置，其特征在于，所述第二电阻与所述第三电阻阻值相同，所述第四电阻与第五电阻的阻值相同。
6.根据权利要求1至3任一所述的装置，其特征在于，所述目标减法器还包括第三开关管、第四开关管、第五开关管、第六开关管以及第四运算放大器；
所述第一跟随器的输出端通过第六电阻与所述第四开关管的源极连接；
所述第二跟随器的输出端与所述第三开关管的源极连接；
所述第三开关管与所述第四开关管的栅极连接；所述第三开关管的栅极与所述第三开关管的漏极连接；
所述第三开关管的漏极与所述第四运算放大器的反相输入端连接；所述第四开关管的漏极与所述第四运算放大器的同相输入端连接；
所述第三开关管还通过第五开关管以及第七电阻接地；
所述第四开关管还通过第六开关管以及第八电阻接地，并通过第六开关管与所述比较器的正端连接；
所述第四运算放大器的输出端分别与第六开关管以及第五开关管的栅极连接。
7.根据权利要求6所述的装置，其特征在于，所述第四运算放大器工作在线性区；所述第四运算放大器的同相输入端与反相输入端的电压相等。
8.根据权利要求7所述的装置，其特征在于，所述第七电阻与所述第八电阻阻值相同。
9.根据权利要求8所述的装置，其特征在于，所述第四运算放大器的输出端还通过目标电容接地。
10.根据权利要求9所述的装置，其特征在于，所述第八电阻与所述第六电阻的阻值之比为第二指定比值。
CN202210029225.4A 2022-01-12 2022-01-12 集成电路芯片内部的高精度电流检测装置 Active CN114047798B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210029225.4A CN114047798B (zh) 2022-01-12 2022-01-12 集成电路芯片内部的高精度电流检测装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210029225.4A CN114047798B (zh) 2022-01-12 2022-01-12 集成电路芯片内部的高精度电流检测装置

Publications (2)

Publication Number Publication Date
CN114047798A CN114047798A (zh) 2022-02-15
CN114047798B true CN114047798B (zh) 2022-04-29

Family

ID=80196323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210029225.4A Active CN114047798B (zh) 2022-01-12 2022-01-12 集成电路芯片内部的高精度电流检测装置

Country Status (1)

Country Link
CN (1) CN114047798B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115015619B (zh) * 2022-08-10 2022-12-06 苏州聚元微电子股份有限公司 一种电流检测电路及其参数确定方法
CN116047147B (zh) * 2023-01-28 2023-06-20 苏州贝克微电子股份有限公司 一种高精度检流电路
CN116318049B (zh) * 2023-05-17 2023-08-11 苏州贝克微电子股份有限公司 一种高精度电阻电路
CN116338297B (zh) * 2023-05-29 2023-08-08 苏州贝克微电子股份有限公司 一种可减小芯片版图面积的高精度检流电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710462A (en) * 1980-06-24 1982-01-20 Nec Corp Current difference detection circuit
KR20110053581A (ko) * 2009-11-16 2011-05-24 주식회사 파이칩스 안테나 감지기
CN110196353A (zh) * 2018-02-26 2019-09-03 瑞萨电子株式会社 电流检测电路、半导体器件和半导体系统
CN110739835A (zh) * 2018-07-18 2020-01-31 圣邦微电子（北京）股份有限公司 限流保护电路
CN113466538A (zh) * 2021-07-06 2021-10-01 上海泰矽微电子有限公司 一种负载开关中的小电流检测电路及其检测方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710462A (en) * 1980-06-24 1982-01-20 Nec Corp Current difference detection circuit
KR20110053581A (ko) * 2009-11-16 2011-05-24 주식회사 파이칩스 안테나 감지기
CN110196353A (zh) * 2018-02-26 2019-09-03 瑞萨电子株式会社 电流检测电路、半导体器件和半导体系统
CN110739835A (zh) * 2018-07-18 2020-01-31 圣邦微电子（北京）股份有限公司 限流保护电路
CN113466538A (zh) * 2021-07-06 2021-10-01 上海泰矽微电子有限公司 一种负载开关中的小电流检测电路及其检测方法

Also Published As

Publication number Publication date
CN114047798A (zh) 2022-02-15

Similar Documents

Publication Publication Date Title
CN114047798B (zh) 集成电路芯片内部的高精度电流检测装置
US5124632A (en) Low-voltage precision current generator
KR20040030308A (ko) 전압 레귤레이터
EP1953557B1 (en) Current detection circuit
CN114705904B (zh) 一种高精度过电流检测电路
CN108693916B (zh) 过电流保护电路以及电压调节器
CN102788647A (zh) 温度感测装置
US10198014B2 (en) Low leakage low dropout regulator with high bandwidth and power supply rejection
US7538529B2 (en) Power-supply apparatus
CN113504806A (zh) 电流基准电路、芯片及电子设备
CN115529029A (zh) 电压比较器电路
CN109388168B (zh) 光学传感器装置以及电压调节器装置
CN107492929B (zh) 设置有电流保护电路的充电电路
CN115754441A (zh) 过流检测电路、过流检测方法、过流保护电路及芯片
US20050017795A1 (en) Bias voltage generating circuit and differential amplifier
JP2020136716A (ja) 負荷電流検出回路
CN113341192B (zh) 电流检测电路
CN115333525A (zh) 一种钳位电路结构
CN116318098A (zh) 负载开关装置及其恒流保护电路
US20200387186A1 (en) Reference voltage generating circuit
CN111756029A (zh) 高速宽动态范围输入结构
JP2021096554A (ja) 定電流回路
CN111721986A (zh) 一种宽输入共模电压范围电流检测放大器电路
CN216434792U (zh) 一种电流调节电路
CN114578887B (zh) 自适应电源电压钳位电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 215000 Building 1, No. 150, Jici Road, science and Technology City, high tech Zone, Suzhou City, Jiangsu Province

Patentee after: Suzhou Baker Microelectronics Co.,Ltd.

Address before: 215000 78 Keling Road, science and Technology City, high tech Zone, Suzhou City, Jiangsu Province

Patentee before: Suzhou Baker Microelectronics Co.,Ltd.