KR20110053581A - 안테나 감지기 - Google Patents

안테나 감지기 Download PDF

Info

Publication number
KR20110053581A
KR20110053581A KR1020090110164A KR20090110164A KR20110053581A KR 20110053581 A KR20110053581 A KR 20110053581A KR 1020090110164 A KR1020090110164 A KR 1020090110164A KR 20090110164 A KR20090110164 A KR 20090110164A KR 20110053581 A KR20110053581 A KR 20110053581A
Authority
KR
South Korea
Prior art keywords
voltage
resistor
emitter
current
antenna
Prior art date
Application number
KR1020090110164A
Other languages
English (en)
Other versions
KR101091718B1 (ko
Inventor
김영식
이재헌
Original Assignee
주식회사 파이칩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 파이칩스 filed Critical 주식회사 파이칩스
Priority to KR1020090110164A priority Critical patent/KR101091718B1/ko
Publication of KR20110053581A publication Critical patent/KR20110053581A/ko
Application granted granted Critical
Publication of KR101091718B1 publication Critical patent/KR101091718B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R17/00—Measuring arrangements involving comparison with a reference value, e.g. bridge
    • G01R17/02—Arrangements in which the value to be measured is automatically compared with a reference value
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/145—Indicating the presence of current or voltage
    • G01R19/15—Indicating the presence of current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

본 발명은 안테나 감지기 회로에 관한 것으로서, 쇼트 방지 (Short Protection) 및 오프셋 전압에 둔감한 성능을 가지는 감지기 회로에 관한 것이다.
본 발명에 따른 일 실시예의 감지회로는, 저항체를 장착하여, 저항체에 흐르는 전류를 제한하고, 저항체에 흐르는 전류에 비례하는 제 1 전압을 생성하는 전류 제한부; 제 1 전압으로부터 최소 감지 전압을 차감한 제 2 전압을 출력하는 에미터 팔로워; 제 2 전압의 부호에 기초하여 전류 제한부에 저항체가 장착되었는지 여부를 출력하는 비교부를 포함한다.
안테나, 감지기, 전류 제한부

Description

안테나 감지기 {ANTENNA DETECTOR}
본 발명은 안테나 감지기 회로에 관한 것으로서, 쇼트 방지 (Short Protection) 및 오프셋 전압에 둔감한 성능을 가지는 감지기 회로에 관한 것이다.
안테나 감지기는 칩의 외부에 안테나가 연결되었을 때 안테나에 전원을 공급해 주는 동시에 플래그 (Flag) 신호를 내보내어 안테나가 정상 연결 되었는지에 대한 여부를 판단해 준다. 기본적으로 안테나 감지기는 안테나에서 소모하는 전류를 감지하여 플래그 (Flag) 신호를 출력하는 구조이다.
도1 은 종래 기술에 따른 안테나 감지기의 구성을 도시한다. 안테나가 도면의 Load 에 연결되어 동작하게 되면 이하의 수학식 1 에서와 같이 전원 전압 (VDD) 에서 Rsense·IANT 만큼 떨어진 전압이 VANTBIAS 에 걸리게 된다. 이 전압은 기준전압인 Vref와 비교되어, VANTBIAS 의 전압이 Vref 의 값보다 작을 경우에 플래그 신호가 변하도록 하여, 플래그 신호를 통하여 안테나 연결 여부를 감지할 수 있다.
Figure 112009070072526-PAT00001
보통 안테나는 종류에 따라 정상 동작 시 수mA 에서 수십 mA 의 전류를 소모한다. 안테나가 연결되었는지를 판단하는 기준은 안테나가 최소로 소모될 수 있는 전류에 의해서 판단된다. 따라서 기준전압은 안테나의 최소 전류를 정의해주는 전압이어야 한다. 안테나 load 에 연결되지 않을 경우, Load 로 전류가 흐를 수 없어 비교기로 입력되는 전압이 VDD 와 같아진다.
안테나 감지기는 플래그 신호를 출력하여 안테나와의 연결상태를 알려줄 뿐만 아니라 VANTBIAS 전원을 공급해 준다. 수십 mA 의 많은 전류가 흐르는 안테나가 연결될 경우 VANTBIAS 전압이 소모되는 전류에 의해 수학식 1 에서 보는 바와 같이 줄어 들게 된다. 즉, 안테나가 소모하는 전류값이 커질 경우 안테나에 입력되는 전압인 VANTBIAS 의 값이 작아질 수 있다. 따라서 적절한 Rsense 값을 정하는 것이 필요하다.
안테나 감지기에서 감지하는 도 1 의 Vsense 전압은 수 mV에서 수십 mV의 전압이기 때문에, 이 전압을 별도의 비교회로를 통하여 측정하더라도, 전압 값이 작기 때문에 정확한 측정이 어렵다. 이러한 문제점을 해결하기 위하여 도 2 와 같이 전류 증폭기를 이용한 안테나 감지기를 생각할 수 있다.
도 2 는 전류 증폭기를 이용한 안테나 감지기를 도시한다.
도 2 의 전류 증폭기에서 안테나가 동작하여 전류를 소모하게 되면, Load 쪽 으로 IANT 의 전류가 흐르며, 흐르는 전류만큼 Rsense 양단에 Vsense 만큼의 전압차가 발생한다. R2 로는 전류가 거의 흐르지 않기 때문에 OP AMP (200) 의 - 단자에 걸리는 전위는 Load 의 입력전위와 거의 같으며, OP AMP (200) 의 양단의 전압이 거의 같기 때문에, 결국 저항 R1 에 걸리는 전압은 Vsense 에 걸리는 전압과 거의 같아진다.
이러한 관계는 이하의 수학식 2 에 도시된다.
Figure 112009070072526-PAT00002
수학식2 에서 NPN BJT을 포함한 증폭기의 네거티브 피드백 (Negative Feedback) 으로 인해 Rsense 양단에 걸리는 전압이 동일하게 R1에 걸리는 것이다.
한편, 이하의 수학식 3 은 R1에 흐르는 전류를 보여주며 이 전류는 동일하게 R3 에 흐른다.
Figure 112009070072526-PAT00003
이하의 수학식 4 에서 비교기에 인가되는 Vout 전압을 보여주며, 이 전압은 Vsense 전 압에서 R3/R1의 비율만큼 증가했다는 것을 알 수 있다.
Figure 112009070072526-PAT00004
도 1 내지 2 에 개시된 안테나 감지기의 경우 대부분 BiCMOS 공정을 이용하여 대부분 구현된다. BiCMOS 공정은 트랜스컨덕턴스 (transconductance) 의 값이 커서 아날로그 회로의 성능을 높이는데 유리하지만 공정이 복잡하고 제작 비용이 높다는 결점이 있다.
또한, 도 1 의 회로에서는 쇼트 방지 (Short Protection) 기능이 없다. 쇼트 방지 기능은 안테나에 이상이 생겨 단락 될 경우 전류를 제한해주는 기능을 한다. 즉, 도 1 에서 Load 가 단락이 되어 Load 의 저항이 0 이 될 경우 전류가 흐르게 되는데, 이 경우 VANTBIAS 전압의 크기가 Vref 의 크기보다 작아지게 되므로 안테나가 연결된 것으로 잘못 인식될 뿐만 아니라 VDD / Rsense 크기의 전류가 Load 부하로 흘러 나가게 되기 때문에, 전력이 지속적으로 소모된다.
한편, 전술한 바와 같이 도 1 의 안테나가 감지를 시작하고자 하는 최소 감지 전류의 레벨을 기준전압 Vref 이다. 이 기준 전압은 밴드 갭 레퍼런스 (Bandgap Reference) 에 의해 생성된다. 밴드갭 레퍼런스는 온도, 공정, 전원 전압에 무관하게 일정한 전압을 출력하는 회로이며, 이와 같은 회로가 안테나 감지기에 포함이 되어 최소 전류를 정의하는데 쓰이게 되면 이 회로로 인해 추가적인 전력을 소모하게 된다는 문제점이 발생한다.
도 2의 회로도 마찬가지로 쇼트 방지 기능이 없고 최소 감지 전류를 정의하는데 밴드갭 레퍼런스 (Bandgap Reference) 와 같은 기준전압을 사용하게 된다. 또한, 도 2 의 회로에서는 전류 증폭의 입력에 오프셋 (offset) 이 발생하였을 때, 문제가 발생한다.
도 3 에서는 도 2 의 회로의 입력에 오프셋 전압 (Voffset) 을 인가하였을 때의 회로 구성을 도시한다. 전류 증폭의 입력에 오프셋 전압이 발생했을 경우 오프셋 전압이 R3/R1 비율만큼 증가되기 때문에, 회로가 오프셋 전압에 민감해지며, 그에 따라 회로의 동작에 오차가 발생할 수 있다.
이하의 수학식 5 및 6 에서는 오프셋이 인가되었을 때의 출력 Vout 을 도출하는 과정을 나타낸다.
Figure 112009070072526-PAT00005
Figure 112009070072526-PAT00006
수학식 6 에서와 같이, 출력 전압 (Vout) 에는 Voffset 이 R3/R1 만큼 증폭된 오프셋이 인가되기 때문에, R3/R1 의 값, 즉 증폭 게인이 커질수록 오차가 커진다는 문제점이 발생한다.
본 발명은, 쇼트 방지 기능을 가지며, 전력 소모를 최소화 시킬 수 있으며, 오프셋 전압에 민감하지 않은 안테나 감지회로를 제조하는데 목적이 있다.
본 발명에 따른 일 실시예의 감지회로는, 저항체를 장착하여, 저항체에 흐르는 전류를 제한하고, 저항체에 흐르는 전류에 비례하는 제 1 전압을 생성하는 전류 제한부; 제 1 전압으로부터 최소 감지 전압을 차감한 제 2 전압을 출력하는 에미터 팔로워; 제 2 전압의 부호에 기초하여 전류 제한부에 저항체가 장착되었는지 여부를 출력하는 비교부를 포함한다.
감지 회로에서 전류 제한부는 전원과 제 1 단자를 통하여 연결되는 감지 저항; 감지 저항의 제 1 단자와 소스 (source) 를 통하여 연결되고, 감지 저항의 제 2 단자와 게이트 (gate) 를 통하여 연결된 제 1 PMOS; 제 1 트렌지스터의 게이트와 소스를 통하여 연결되고, 제 1 트렌지스터의 드레인 (drain) 과 게이트를 통하여 연결된 제 2 PMOS; 저항체를 장착할 수 있는 저항체 장착부를 포함하고, 저항체 장착부는 제 2 트렌지스터의 드레인과 연결되고, 제 1 전압은 감지 저항 양단에 걸리는 전압인 것이 바람직하다.
감지회로에서, 에미터 팔로워는,전원에 컬렉터를 통하여 연결되고, 제 1 전압의 한쪽 출력이 베이스를 통하여 연결되는 제 1 BJT; 전원에 컬렉터를 통하여 연결되고, 제 1 전압의 다른쪽 출력이 베이스를 통하여 연결되는 제 2 BJT; 제 1 BJT 의 에미터에 연결되는 제 1 에미터 저항; 제 2 BJT 의 에미터에 연결되는 제 2 에미터 저항; 제 1 에미터 저항에 연결되는 최소 감지 저항; 최소 감지 저항에 연결되는 제 1 에미터 전류원; 제 2 에미터 저항에 연결되는 제 2 에미터 전류원을 포함하고, 제 1 에미터 전류원과 최소 감지 저항의 연결부를 제 1 연결부, 제 2 에미터 전류원과 제 2 에미터 저항의 연결부를 제 2 연결부라고 할 때, 최소 감지 전압은 제 1 연결부 및 제 2 연결부 사이의 전압인 것이 바람직하다.
감지회로에서, 비교부는, 최소 감지 전압 차이에 기초하여 감지 전압이 양의 값이면 0 을 출력하고, 음의 값이면 1 을 출력하는 비교기; 제 2 PMOS 의 게이트의 신호를 입력받아 반전신호를 출력하는 반전기를 포함하는 것이 바람직하다.
감지회로에서, 비교부는, 비교기의 출력 및 반전기의 출력을 입력받는 배타적 논리합 게이트를 더 포함하는 것이 바람직하다.
본 발명의 일 실시예에 따른 감지 방법에서, 저항체에 흐르는 전류에 비례하는 제 1 전압을 생성하는 단계; 에미터 팔로워를 통하여 제 1 전압을 입력받아 최소 감지 전압을 차감한 제 2 전압을 출력하는 단계; 및 비교기를 통하여 제 2 전압의 부호에 기초하여 전류 제한부에 저항체가 장착되었는지 여부를 출력하는 단계를 포함하는 것이 바람직하다.
본 발명의 일 실시예에 따른 저항체의 장착여부를 판별하는 장치를 구동하는 프로그램을 포함하는 컴퓨터 판독가능 매체는, 저항체에 흐르는 전류에 비례하는 제 1 전압을 생성하는 단계; 에미터 팔로워를 통하여 제 1 전압을 입력받아 최소 감지 전압을 차감한 제 2 전압을 출력하는 단계; 및 비교기를 통하여 제 2 전압의 부호에 기초하여 전류 제한부에 저항체가 장착되었는지 여부를 출력하는 단계를 수행하는 것이 바람직하다.
본 발명에 따르면, 안테나 감지기는 쇼트 방지 기능을 가지며, 전력 소모를 최소화 시킬 수 있으며, 오프셋 전압에 따른 오동작을 최소한으로 줄일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 상향링크 전송방법과 전송시스템에 대하여 상세히 설명한다.
도 4 는 본 발명의 일 실시예에 따른 안테나 감지기의 회로도를 도시한다. 안테나 감지기는 전류 제한부 (410), 에미터 팔로워(emitter follower; 420), 비교부 (430) 을 포함한다. 전류 제한부 (410) 는 안테나에 전류를 공급하며 전류가 특정 임계치 이상이 될 경우에는 전류 공급을 중단한다. 에미터 팔로워 (420) 은 전류 제한부 내에서 안테나가 장착되었는지 여부를 판단해 주는 전압을 비교부 (430) 으로 전달하는 기능을 수행한다. 비교부 (430) 는 에미터 팔로워 (420) 및 전류 제한부 (410) 로부터 입력되는 전압 및 전류값에 기초하여 안테나를 감지한다.
각 블록을 구성하는 회로 소자에 대하여 이하에서 설명하도록 한다. 전류 제한부 (410) 는 안테나 인에이블 스위치 (ANTEN), 제 1 PMOS (P 형 MOSFET;PM1), 제 2 PMOS (PM2), 안테나 장착부 (440), 센싱 저항 (Rsense) 를 포함한다. ANTEN 은 안 테나를 인에이블시키는 스위치로서 스위치가 열린 상태에서는 안테나 감지기 회로가 동작하지 않는다. PM1 및 PM2 는 MOSFET 트랜지스터로서 N 형 MOSFET 이 사용될 수도 있다. Rsense 는 센싱 저항으로서, 여기에 걸리는 전압 또는 흐르는 전류의 값을 측정하여 안테나 장착부 (440) 에 안테나가 장착되었는지 여부를 센싱한다.
에미터 팔로워 (420) 은 제 1 BJT (470), 제 2 BJT (480) 을 포함하고, 각각의 BJT 의 에미터 단에 저항 (RE), 전류원 (IE) 을 포함하며, 제 1 BJT (470) 의 에미터 경로에는 저항 Rmin 을 더 포함한다. 도 4 에서는 제 1 및 제 2 BJT 가 npn 형으로 도시되었으나, pnp 형을 사용할 수도 있으며, 이에 따라 변경되는 세부 회로 구성은 당업자가 용이하게 유추할 수 있다. 또한, 제 1 BJT (470), 및 제 2 BJT (480) DMS CMOS 공정에서 사용되는 일반적인 BJT 로서, Q값이 낮지만, 오프셋 전압이 낮은 BJT 를 사용하는 것이 바람직하다. 에미터 팔로워 (420) 은 표준 CMOS 공정에서 제공되는 BJT 를 이용하여 구현한 것이다.
비교부 (430) 은 비교기 (450) 및 반전기 (460) 을 포함한다. 비교기 (450) 은 에미터 팔로워 (420) 의 두 전압 Vp 및 Vn 을 비교하여, 비교 결과를 ANTSTAT1 으로 출력한다. 일 실시예에서, Vp 의 값이 Vn 보다 크면 ANTSTAT1 으로 0 을 출력하고, Vn 의 값이 Vp 보다 크면 1 을 출력할 수도 있다. 반대로 Vp 의 값이 Vn 보다 크면 ANTSTAT1 으로 1 을 출력하고, Vn 의 값이 Vp 보다 크면 0 을 출력할 수도 있다. 위 실시예에서는 Vp 의 값이 Vn 보다 크면 ANTSTAT1 으로 0 을 출력하고, Vn 의 값이 Vp 보다 크면 1 을 출력한다.
반전기 (460) 은 전류 제한부 (410) 의 PM2 의 게이터 전압을 반전하여 ANTSTAT2 로 출력한다. 일 실시예에서, 감지회로는 배타적 논리합 게이트 (XOR GATE) 를 더 포함할 수 있다. 배타적 논리합 게이트는 ANTSTAT1 및 ANTSTAT2 를 입력받아 ANTDET 신호를 출력한다.
Vn 은 기준 전압에 해당하는 부분으로서, 종래기술에서와 같이 밴드갭 등을 이용하는 것이 아니라 저항 Rmin 을 이용한다. 즉, 최소 전류의 정의를 위해서 도 2 의 종래기술에서와 같은 전압원 (Vref) 를 사용하지 않고, 저항 (RE) 및 전류원 (IE) 를 사용한다.
이하, 안테나 감지기의 동작 원리를 설명한다. 안테나 장착부 (440) 에 안테나가 장착되, 안테나로 흐르는 전류가 PM2 를 통하여 흐르게 된다. 이 전류는 또한 Rsense 를 통하여 흐르게 되므로, Rsense 의 양단에 전압차 Vsense 가 발생한다. 전압차 Vsense 는 에미터 팔로워 (420) 의 제 1 BJT (470) 및 제 2 BJT (480) 의 베이스에 인가된다. NPN 형 BJT 가 작동상태일 때 , 베이스와 에미터의 전압차이는 베이스의 전압 또는 컬렉터 (collector) 와 에미터 (emitter) 사이로 흐르는 전류의 크기와 관계 없이 거의 동일하므로, 제 1 BJT (470) 및 제 2 BJT (480) 의 에미터 전압의 차이값은 제 1 BJT (470) 및 제 2 BJT (480) 의 베이스에 입력되는 전압의 차인 Vsense 와 거의 동일한 값이 된다. 양 쪽 BJT 의 RE 로 흐르는 전류가 IE 로 동일하므로, Vp 및 Vk 의 전위차 역시 Vsense 가 된다. Vn 은 저항 Rmin 에 의하여 Vk 보다 낮은 전위, 즉 Rmin·IE 만큼의 낮은 전압값을 갖게 된다.
따라서, 안테나가 장착되기 전의 Vn 의 전위는 Vp 보다 Rmin·IE 만큼 작게 되지만, Vsense 의 값이 커지면 Vn 의 전위값이 점점 증가하게 된다. Vsense 값이 Rmin·IE 보다 커지게 되면, Vn 이 Vp 보다 커지게 되기 때문에, 비교기 (450) 의 출력이 반전된다. 즉, Vsense 의 값이 안테나를 감지하기 위한 최소 전압의 값인 Rmin·IE 보다 커지는 경우 안테나가 감지되었다는 신호가 출력되는 것이다. 즉, Rmin·IE 를 최소 감지 전압으로 정의할 수 있다.
위 관계는 이하의 수학식 7 및 수학식 8 에 의하여 명확히 알 수 있다.
Figure 112009070072526-PAT00007
위 식에서 Vsense 전압과 Vmin 전압이 거의 같고 Vmin은 Rmin과 IE의 곱으로 표현된다.
Figure 112009070072526-PAT00008
수학식 8 과 같이 최소 감지 전류는 Rmin과 IE에 의해서 조절되는 것을 알 수 있다. Rmin 을 최소 감지 저항이라고 정의한다.
한편, 전류 제한부 (410) 은 안테나 장착부 (440) 이 단락되어 과도한 전류가 흐를 경우에 전류의 흐름을 차단하는 기능을 수행한다. 안테나에 전원 전압을 공급해주는 안테나 장착부 (440) 단자에 과전류가 흐르게 되면 PM1 의 게이트 전압이 낮아지게 된다. 따라서, PM1 의 드레인과 소스 사이를 흐르는 전류가 커지게 되고, 이 전류에 의하여 PM2 의 게이트 전압이 높아져 전압은 높아져 안테나 장착부 (440) 에 흐르는 전류를 제한시킨다.
위와 같은 회로의 동작을 고려해 보면, ANTSTAT 및 ANTDET 의 단자로 출력되는 신호의 값을 정리하면 다음과 같다.
ANTSTAT1 ANTSTAT0 상태
0 0 안테나 개방
0 1 -
1 0 안테나 정상
1 1 안테나 단락
ANTDET 단자는 플래그 신호를 출력하여 안테나가 연결되었는지를 외부에 알려준다. ANTDET 의 값이 0 이면 안테나가 작동하지 않는 경우이며, ANTDET 의 값이 1 이면 안테나가 작동하는 경우를 의미한다. 여기에서 출력값 0 또는 1 은 디지털 도메인에서의 출력을 의미하는 것이며, 이는 아날로그 도멘이의 신호의 특정값에 대응시킬 수 있다. 다시 말해서 디지털 신호 출력값의 0 은 아날로그 신호의 0 V 또는 전원 전압 등에 대응시킬 수 있으며, 1 은 다른 값에 대응시킬 수 있다. 아날로그 신호와 디지털 신호 양자간의 변환은 이 기술분야의 당업자에게 자명한 사실이다.
또한, 위 실시예에서의 안테나 감지기는 안테나 장착부 (440) 에 안테나가 장착되는지 여부를 감지하는 회로이지만, 안테나 뿐만 아니라 임의의 저항체의 장착 여부를 검출할 수 있다. 즉, 위 실시예는 본 발명의 기술 사항을 구체적으로 설명하기 위하여 제시된 것일 뿐이며, 본 발명은 임의의 저항체의 크기를 감지하여 동작하는 회로이며, 안테나에 그 범위가 한정되지 않는다.
이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시 될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시 예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1 은 종래 기술에 따른 안테나 감지기의 구성을 도시한다.
도 2 는 전류 증폭기를 이용한 안테나 감지기를 도시한다.
도 3 에서는 도 2 의 회로의 입력에 오프셋 전압 (Voffset) 을 인가하였을 때의 회로 구성을 도시한다.
도 4 는 본 발명의 일 실시예에 따른 안테나 감지기의 회로도를 도시한다.
********* 도면의 주요 부분에 대한 부호의 설명 *********
전류 제한부 : 410 에미터 팔로워 : 420
비교부 : 430 비교기 : 450
반전기 : 460 안테나 장착부 : 440

Claims (8)

  1. 저항체를 장착하여, 상기 저항체에 흐르는 전류를 제한하고, 상기 저항체에 흐르는 전류에 비례하는 제 1 전압을 생성하는 전류 제한부;
    상기 제 1 전압으로부터 최소 감지 전압을 차감한 제 2 전압을 출력하는 에미터 팔로워;
    상기 제 2 전압의 부호에 기초하여 상기 전류 제한부에 저항체가 장착되었는지 여부를 출력하는 비교부를 포함하는, 감지 회로.
  2. 제 1 항에 있어서,
    상기 저항체는 안테나인, 감지회로.
  3. 제 1 항에 있어서,
    상기 전류 제한부는
    전원과 제 1 단자를 통하여 연결되는 감지 저항;
    상기 감지 저항의 상기 제 1 단자와 소스를 통하여 연결되고, 상기 감지 저항의 제 2 단자와 게이트를 통하여 연결된 제 1 PMOS;
    상기 제 1 트렌지스터의 게이트와 소스를 통하여 연결되고, 상기 제 1 트렌지스터의 드레인과 게이트를 통하여 연결된 제 2 PMOS;
    상기 저항체를 장착할 수 있는 저항체 장착부를 포함하고,
    상기 저항체 장착부는 상기 제 2 트렌지스터의 드레인과 연결되고,
    상기 제 1 전압은 상기 감지 저항 양단에 걸리는 전압인, 감지 회로.
  4. 제 1 항에 있어서,
    상기 에미터 팔로워는,
    전원에 컬렉터를 통하여 연결되고, 상기 제 1 전압의 한쪽 출력이 베이스를 통하여 연결되는 제 1 BJT;
    전원에 컬렉터를 통하여 연결되고, 상기 제 1 전압의 다른쪽 출력이 베이스를 통하여 연결되는 제 2 BJT;
    상기 제 1 BJT 의 에미터에 연결되는 제 1 에미터 저항;
    상기 제 2 BJT 의 에미터에 연결되는 제 2 에미터 저항;
    상기 제 1 에미터 저항에 연결되는 최소 감지 저항;
    상기 최소 감지 저항에 연결되는 제 1 에미터 전류원;
    상기 제 2 에미터 저항에 연결되는 제 2 에미터 전류원을 포함하고,
    상기 제 1 에미터 전류원과 상기 최소 감지 저항의 연결부를 제 1 연결부, 상기 제 2 에미터 전류원과 상기 제 2 에미터 저항의 연결부를 제 2 연결부라고 할 때,
    상기 최소 감지 전압은 상기 제 1 연결부 및 상기 제 2 연결부 사이의 전압인, 감지 회로.
  5. 제 3 항에 있어서,
    상기 비교부는,
    상기 최소 감지 전압 차이에 기초하여 감지 전압이 양의 값이면 0 을 출력하고, 음의 값이면 1 을 출력하는 비교기;
    상기 제 2 PMOS 의 게이트의 신호를 입력받아 반전신호를 출력하는 반전기를 포함하는, 감지회로.
  6. 제 5 항에 있어서,
    상기 비교부는,
    상기 비교기의 출력 및 상기 반전기의 출력을 입력받는 배타적 논리합 게이트를 더 포함하는, 감지회로.
  7. 저항체에 흐르는 전류에 비례하는 제 1 전압을 생성하는 단계;
    에미터 팔로워를 통하여 상기 제 1 전압을 입력받아 최소 감지 전압을 차감한 제 2 전압을 출력하는 단계; 및
    비교기를 통하여 상기 제 2 전압의 부호에 기초하여 상기 전류 제한부에 저항체가 장착되었는지 여부를 출력하는 단계를 포함하는, 감지 방법.
  8. 저항체의 장착여부를 판별하는 장치를 구동하는 프로그램을 포함하는 컴퓨터 판독가능 매체로서,
    상기 컴퓨터 판독가능 매체는,
    저항체에 흐르는 전류에 비례하는 제 1 전압을 생성하는 단계;
    에미터 팔로워를 통하여 상기 제 1 전압을 입력받아 최소 감지 전압을 차감한 제 2 전압을 출력하는 단계; 및
    비교기를 통하여 상기 제 2 전압의 부호에 기초하여 상기 전류 제한부에 저항체가 장착되었는지 여부를 출력하는 단계를 수행하는, 컴퓨터 판독가능 매체.
KR1020090110164A 2009-11-16 2009-11-16 감지 회로, 감지 방법 및 컴퓨터 판독가능 매체 KR101091718B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090110164A KR101091718B1 (ko) 2009-11-16 2009-11-16 감지 회로, 감지 방법 및 컴퓨터 판독가능 매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090110164A KR101091718B1 (ko) 2009-11-16 2009-11-16 감지 회로, 감지 방법 및 컴퓨터 판독가능 매체

Publications (2)

Publication Number Publication Date
KR20110053581A true KR20110053581A (ko) 2011-05-24
KR101091718B1 KR101091718B1 (ko) 2011-12-09

Family

ID=44363061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090110164A KR101091718B1 (ko) 2009-11-16 2009-11-16 감지 회로, 감지 방법 및 컴퓨터 판독가능 매체

Country Status (1)

Country Link
KR (1) KR101091718B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104483590A (zh) * 2014-12-24 2015-04-01 天津七六四通信导航技术有限公司 卫星导航天线状态判断电路及其实现方法
CN114047798A (zh) * 2022-01-12 2022-02-15 苏州贝克微电子股份有限公司 集成电路芯片内部的高精度电流检测装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100288217B1 (ko) 1998-12-31 2002-05-09 이계안 전류제어용 피드백 회로를 가진 솔레노이드 밸브의 구동장치
JP3831894B2 (ja) 2000-08-01 2006-10-11 株式会社ルネサステクノロジ 半導体集積回路
JP4213552B2 (ja) 2003-09-26 2009-01-21 株式会社東芝 外部アンテナ検出回路、無線機器及び外部アンテナ切替回路
JP2006303093A (ja) 2005-04-19 2006-11-02 Sony Corp Ｌｅｄ駆動装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104483590A (zh) * 2014-12-24 2015-04-01 天津七六四通信导航技术有限公司 卫星导航天线状态判断电路及其实现方法
CN114047798A (zh) * 2022-01-12 2022-02-15 苏州贝克微电子股份有限公司 集成电路芯片内部的高精度电流检测装置
CN114047798B (zh) * 2022-01-12 2022-04-29 苏州贝克微电子股份有限公司 集成电路芯片内部的高精度电流检测装置

Also Published As

Publication number Publication date
KR101091718B1 (ko) 2011-12-09

Similar Documents

Publication Publication Date Title
KR100608112B1 (ko) 과전류 보호회로를 구비한 전원 레귤레이터 및 전원레귤레이터의 과전류 보호방법
KR100560652B1 (ko) 전원 전압과 온도 변화에 둔감한 온도 검출 회로
US5739712A (en) Power amplifying circuit having an over-current protective function
KR102252365B1 (ko) 과열 보호 회로 및 전압 레귤레이터
US9618951B2 (en) Voltage regulator
US10209725B2 (en) Current limiting circuit
US8403559B2 (en) Two-terminal semiconductor sensor device
US6917187B2 (en) Stabilized DC power supply device
CN114355027B (zh) 一种检测电路及芯片
US8718152B2 (en) Two-wire transmitter
US20090224804A1 (en) Detecting circuit and electronic apparatus using detecting circuit
US20100237926A1 (en) Voltage generating circuit
KR101091718B1 (ko) 감지 회로, 감지 방법 및 컴퓨터 판독가능 매체
JP5272467B2 (ja) 基準電圧発生回路およびリセット回路を内蔵した半導体集積回路
US9454174B2 (en) Power supply voltage monitoring circuit, and electronic circuit including the power supply voltage monitoring circuit
KR101444465B1 (ko) 전원 전압 저하 검출 회로
JP2006349466A (ja) 温度検出装置
US9972614B2 (en) Overheat detection circuit and power supply apparatus
CN113341192B (zh) 电流检测电路
KR20150085734A (ko) 온도 감지 회로
JP2012088230A (ja) 電圧検出回路
US20230308017A1 (en) Two-wire transmitter
US11536614B2 (en) Temperature detector
US10277171B2 (en) Semiconductor device having a low power consumption
US7986189B1 (en) Amplifier with feedback

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161202

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181203

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 9