CN114039585A - 高压集成电路、半导体电路及其制备方法 - Google Patents

Abstract

本发明涉及一种高压集成电路、半导体电路及其制备方法，通过预充电控制电路在检测到第一低压侧电源端口的输出电压满足预设阈值范围，且HVIC基础电路处于非保护状态时，向自举电路传输预充电信号，以使HVIC基础电路进入预充电状态；且预充电控制电路在HVIC基础电路为预充电状态时，向HVIC基础电路传输停止使能信号，使得HVIC基础电路停止驱动信号输出，进而自举电路可根据获取到的预充电信号，控制第一低压侧电源端口向第一高压侧浮动电源端口充电，实现对HVIC基础电路的预充电。本申请的集成HVIC，不需要外加自举电路，降低了产品应用成本，MCU程序设计时不需设计预充电时间；集成的HVIC可以更好保证掉电又上电这种情况下的自举电容电压，提高了产品可靠性。

Description

高压集成电路、半导体电路及其制备方法

技术领域

本发明涉及一种高压集成电路、半导体电路及其制备方法，属于半导体电路应用技术领域。

背景技术

半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品。高压集成电路，即HVIC，是半导体电路中的主要组成部分。HCIC是一种把MCU信号转换成驱动IGBT信号的集成电路产品。HVIC把PMOS管、NMOS管、三极管、二极管、稳压管、电阻、电容集成在一起，形成斯密特、低压LEVELSHIFT、高压LEVELSHIFT、脉冲发生电路、死区电路、互锁电路、延时电路、滤波电路、过电流保护电路和过热保护电路、欠压保护电路等电路。HVIC一方面接收MCU的控制信号，驱动后续IGBT或MOS工作，另一方面将系统的状态检测信号送回MCU。是IPM内部的关键芯片。

在实现过程中，发明人发现传统技术中至少存在如下问题：目前，通常HVIC没有集成自举功能，需要外部接自举电路，自举电路包括自举二极管(BSD)、限流电阻、自举电容、滤波电容、稳压二极管等。这样额外增加了产品的应用成本。另外，目前的HVIC没有设置预充电时间，容易造成自举电容电压低不能工作的问题，并且在产品上电时候也需要MCU进行软件预充电，在VCC由于某些原因掉电之后又上电时，MCU一般不会进行预充电，降低了产品可靠性。

发明内容

基于此，有必要针对传统的设计、制备及应用高压集成电路过程中，HVIC需要外加自举电路，需额外增加产品应用成本，以及MCU没有设置预充电时间而造成自举电容电压低不能工作，导致降低了产品可靠性的问题。提供一种高压集成电路、半导体电路及其制备方法。

具体地，本发明公开一种高压集成电路，包括：

HVIC基础电路，HVIC基础电路包括第一低压侧电源端口、第一高压侧浮动电源端口；

自举电路，自举电路连接HVIC基础电路；自举电路被配置为获取预充电信号，并根据预充电信号，控制HVIC基础电路的第一低压侧电源端口向HVIC基础电路的第一高压侧浮动电源端口充电；

预充电控制电路，预充电控制电路分别连接HVIC基础电路、自举电路，被配置为在检测到HVIC基础电路的第一低压侧电源端口的输出电压满足预设阈值范围，且HVIC基础电路处于非保护状态时，向自举电路传输预充电信号，以使HVIC基础电路进入预充电状态；预充电控制电路还被配置为在HVIC基础电路为预充电状态时，向HVIC基础电路传输停止使能信号；使能信号用于指示HVIC基础电路停止驱动信号输出。

可选地，自举电路包括电荷泵电路、自举MOS、自举MOS驱动电路和自举逻辑控制电路；

电荷泵电路和自举逻辑控制电路分别连接自举MOS驱动电路；自举MOS驱动电路连接自举MOS的栅极和源极；自举MOS的源极连接HVIC基础电路的第一低压侧电源端口；自举MOS的漏极连接HVIC基础电路的第一高压侧浮动电源端口；自举逻辑控制电路分别连接预充电控制电路、HVIC基础电路。

可选地，预充电控制电路包括电压上升沿检测电路、充电计时电路和预充电逻辑控制电路；

电压检测电路、充电计时电路和预充电逻辑控制电路三者之间两两相互连接；电压上升沿检测电路连接HVIC基础电路的第一低压侧电源端口；电压上升沿检测电路分别连接预充电控制电路、HVIC基础电路。

可选地，电荷泵电路包括振荡器、第一驱动器、第二驱动器、第一电容、第二电容、第三电容、第一二极管、第二二极管和稳压管；

振荡器连接第一驱动器的输入端；第一驱动器的输出端分别连接第二驱动器的输入端、第一电容的第一端；第二驱动器的输出端连接第二电容的第一端；第一驱动器的供电端、第二驱动器的供电端分别连接HVIC基础电路的第一低压侧电源端口；第一驱动器的接地端、第二驱动器的接地端分别连接地线；第一电容的第二端、第二电容的第二端分别连接第二电容的第一端；第一二极管的负极连接第一电容的第二端，第二二极管的负极连接第二电容的第二端，第一二极管的正极、第二二极管的负极、第二电容的第二端分别连接HVIC基础电路的第一低压侧电源端口；稳压管的正极连接地线，稳压管的负极连接第三电容的第一端；第三电容的第一端连接自举MOS驱动电路。

可选地，HVIC基础电路还包括互锁及死区电路；互锁及死区电路包括正逻辑高压侧驱动端点和正逻辑低压侧驱动端点；自举逻辑控制电路包括第一非门逻辑器、第二非门逻辑器、第三非门逻辑器、第四非门逻辑器、第五非门逻辑器、第一与非门逻辑器、第二与非门逻辑器和第一或非门逻辑器；

第一非门逻辑器的输入端连接正逻辑高压侧驱动端点，第一非门逻辑器的输出端连接第一与非门逻辑器的第二输入端；第一与非门逻辑器的第一输入端连接正逻辑低压侧驱动端点，第一与非门逻辑器的输出端连接第二非门逻辑器的输入端；第二非门逻辑器的输出端连接第二与非门逻辑器的第一输入端；第三非门逻辑器的输入端连接HVIC基础电路的第一高压侧浮动电源偏置电压端口，第三非门逻辑器的输出端连接第二与非门逻辑器的第二输入端；第二与非门逻辑器的输出端连接第四非门逻辑器的输入端，第四非门逻辑器的输出端连接第一或非门逻辑器的第二输入端；第一或非门逻辑器的第一输入端连接预充电控制电路，第一或非门逻辑器的输出端连接第五非门逻辑器的输入端，第五非门逻辑器的输出端连接自举MOS驱动电路。

可选地，电压上升沿检测电路包括第一逻辑控制子电路、第一比较器、第二比较器、第一电阻、第二电阻、第一供电源和第二供电源；

第一电阻的第一端连接HVIC基础电路的第一低压侧电源端口，第一电阻的第一端连接第二电阻的第一端，第二电阻的第二端连接地线；第一比较器的第一输入端连接第一电阻的第二端，第一比较器的第二输入端连接第一供电源的正极；第二比较器的第一输入端连接第二电阻的第一端，第二比较器的第二输入端连接第二供电源的正极；第一供电源的负极、第二供电源的负极分别连接地线；第一比较器的输出端、第二比较器的输出端分别连接第一逻辑控制子电路；第一逻辑控制电路分别连接充电计时电路、预充电逻辑控制电路。

可选地，充电计时电路包括输入逻辑控制子电路、输出逻辑控制子电路、第三比较器、第三电阻、第三供电源、第四电容、第六非门逻辑器、第七非门逻辑器；

输入逻辑控制子电路的输入端连接第一逻辑控制子电路，输入逻辑控制子电路的输出端连接第六非门逻辑器的输入端，第六非门逻辑器的输出端连接第七非门逻辑器的输入端，第七非门逻辑器的输出端连接第三电阻的第一端，第三电阻的第二端连接第三比较器的第一输入端；第三比较器的第二输入端连接第三供电源的正极；第四电容的第一端连接第三电阻的第二端，第四电容的第二端、第三供电源的负极分别连接地线；第三比较器的输出端连接输出逻辑控制子电路的输入端，输出逻辑控制子电路的输出端连接预充电逻辑控制电路。

可选地，HVIC基础电路还包括保护信号检测端口和使能端口；预充电逻辑控制电路包括第八非门逻辑器、第九非门逻辑器、第十非门逻辑器、第十一非门逻辑器、第三与非门逻辑器和第四与非门逻辑器；

第三与非门逻辑器的第一输入端连接第一逻辑控制子电路，第三与非门逻辑器的第二输入端连接第八非门逻辑器的输出端，第三与非门逻辑器的输出端连接第九非门逻辑器的输入端；第八非门逻辑器的输入端连接输出逻辑控制子电路；第九非门逻辑器的输出端连接第四与非门逻辑器的第一输入端，第四与非门逻辑器的第二输入端连接第十非门逻辑器的输出端，第四与非门逻辑器的输出端连接第十一非门逻辑器的输入端；第十非门逻辑器的输入端连接HVIC基础电路的保护信号检测端口；第十一非门逻辑器的输出端连接自举逻辑控制电路；第四与非门逻辑器的输出端连接HVIC基础电路的使能端口。

本发明还公开一种半导体电路，包括：

电路基板，电路基板上设有绝缘层；

电路层，电路层设置在绝缘层上；

多个引脚，多个引脚的第一端分别与电路层电性连接；

密封本体，密封本体包裹电路基板、以及连接有各引脚的电路层；

其中，各引脚的第二端分别从密封本体的第一侧面引出；电路层包括桥臂模块，以及上述任意一项的高压集成电路；桥臂模块耦合连接高压集成电路。

本发明还公开一种根据上述的半导体电路的制备方法，包括以下步骤：

提供一电路基板；

在电路基板上制备绝缘层；

在绝缘层上制备电路层；其中，电路层包括桥臂模块，以及上述任意一项的高压集成电路；桥臂模块通过键合线与高压集成电路连接；

在电路层配设多个引脚，且多个引脚的第一端分别通过金属线与电路层连接；

对设置有电路层、多个引脚的电路基板通过封装模具进行注塑以形成密封本体，且将各引脚的第二端分别从密封本体的第一侧面引出以形成半导体电路。

上述技术方案中的一个技术方案具有如下优点和有益效果：

上述的高压集成电路的各实施例中，通过在HVIC基础电路上设计自举电路和预充电控制电路，即通过自举电路连接HVIC基础电路，预充电控制电路分别连接HVIC基础电路、自举电路，预充电控制电路在检测到HVIC基础电路的第一低压侧电源端口的输出电压满足预设阈值范围，且HVIC基础电路处于非保护状态时，向自举电路传输预充电信号，以使HVIC基础电路进入预充电状态；且预充电控制电路在HVIC基础电路为预充电状态时，向HVIC基础电路传输停止使能信号，使得HVIC基础电路根据使能信号停止驱动信号输出，进而自举电路可获取预充电信号，并根据预充电信号，控制HVIC基础电路的第一低压侧电源端口向HVIC基础电路的第一高压侧浮动电源端口充电，实现将自举电路、预充电控制电路与HVIC基础电路集成设计，以及实现对HVIC基础电路的预充电。本申请集成了自举电路和预充电控制电路的HVIC，不需要外加自举电路，降低了产品应用成本，MCU程序设计时不需设计预充电时间；另外，集成了自举电路和预充电电路的HVIC可以更好保证掉电又上电这种情况下的自举电容电压，提高了产品可靠性。

附图说明

图1为本发明实施例的高压集成电路的第一电路结构示意图；

图2为本发明实施例的高压集成电路的第二电路结构示意图；

图3为本发明实施例的电荷泵电路的电路结构示意图；

图4为本发明实施例的自举逻辑控制电路的电路结构示意图；

图5为本发明实施例的电压上升沿检测电路的电路结构示意图；

图6为本发明实施例的充电计时电路的电路结构示意图；

图7为本发明实施例的预充电逻辑控制电路的电路结构示意图；

图8为传统的HVIC应用在半桥驱动电路的拓扑结构示意图；

图9为本发明实施例的半导体电路的制备步骤流程图。

附图标记：

HVIC基础电路100，自举电路200，电荷泵电路210，振荡器212，第一驱动器214，第二驱动器216，自举MOS220，自举MOS驱动电路230，自举逻辑控制电路240，预充电控制电路300，电压上升沿检测电路310，第一逻辑控制子电路312，充电计时电路320，输入逻辑控制子电路322，输出逻辑控制子电路324，预充电逻辑控制电路330，第一电容C1，第二电容C2，第三电容C3，第四电容C4，第一二极管D1，第二二极管D2，稳压管G1，第一比较器B1，第二比较器B2，第三比较器B3，第一电阻R1，第二电阻R2，第三电阻R3，第一供电源V1，第二供电源V2，第三供电源V3，第一非门逻辑器F1，第二非门逻辑器F2，第三非门逻辑器F3，第四非门逻辑器F4，第五非门逻辑器F5，第六非门逻辑器F6，第七非门逻辑器F7，第八非门逻辑器F8，第九非门逻辑器F9，第十非门逻辑器F10，第十一非门逻辑器F11，第一与非门逻辑器Y1，第二与非门逻辑器Y2，第三与非门逻辑器Y3，第四与非门逻辑器Y4，第一或非门逻辑器H1。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

需要说明的是，在结构或功能不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

传统的HVIC中没有集成自举功能，需要外部接自举电路，自举电路包括自举二极管(BSD)、限流电阻、自举电容、滤波电容、稳压二极管等。这样额外增加了客户的应用成本，并且在上电时候也需要MCU进行软件预充电。预充电过程是：上电后MCU先不输出PWM波形，而需要先对下桥开通信号(LIN)输入一个高电平信号，这个信号可以是多个导通时长较短的方波信号，也可以是一个导通时长较长的方波信号。使下桥MOS/IGBT导通，VS电平拉低，这样15V电源就可以通过自举二极管(BSD)向自举电容充电储能。自举电容电压接近15V后，MCU才开始正常向HVIC输出PWM信号，降低了产品可靠性。

本发明提到的半导体电路，是一种将功率开关器件和高压驱动电路等集成在一起，并在外表进行密封封装的一种电路模块，在电力电子领域应用广泛，如驱动电机的变频器、各种逆变电压、变频调速、冶金机械、电力牵引、变频家电等领域应用。这里的半导体电路还有多种其他的名称，如模块化智能功率系统(Modular Intelligent Power System，MIPS)、智能功率模块(Intelligent Power Module，IPM)，或者称为混合集成电路、功率半导体模块、功率模块等名称。在本发明的以下实施例中，统一称为半导体电路。

在一个实施例中，如图1-9所示，本发明提出一种高压集成电路，该高压集成电路包括HVIC基础电路100、自举电路200和预充电控制电路300；HVIC基础电路100包括第一低压侧电源端口、第一高压侧浮动电源端口。自举电路200连接HVIC基础电路100；自举电路200被配置为获取预充电信号，并根据预充电信号，控制HVIC基础电路100的第一低压侧电源端口向HVIC基础电路100的第一高压侧浮动电源端口充电。预充电控制电路300分别连接HVIC基础电路100、自举电路200，被配置为在检测到HVIC基础电路100的第一低压侧电源端口的输出电压满足预设阈值范围，且HVIC基础电路100处于非保护状态时，向自举电路200传输预充电信号，以使HVIC基础电路100进入预充电状态；预充电控制电路300还被配置为在HVIC基础电路100为预充电状态时，向HVIC基础电路100传输停止使能信号；使能信号用于指示HVIC基础电路100停止驱动信号输出。

其中，HVIC基础电路100把PMOS管、NMOS管、三极管、二极管、稳压管G1、电阻、电容集成在一起，形成斯密特电路、低压LEVELSHIFT(电平位移)电路、高压LEVELSHIFT(电平位移)电路、脉冲发生电路、死区及互锁电路、延时电路、滤波电路、过电流保护电路和过热保护电路、欠压保护电路等电路。

HVIC基础电路100可包括第一低压侧电源端口(即VCC端口)、第一高压侧浮动电源端口(即VB端口)。HVIC电路还集成有自举电路200和预充电控制电路300，其中预充电控制电路300用来检测HVIC基础电路100的工作状态，并在HVIC基础电路100的工作状态满足预设条件时，生成预充电信号，并将预充电信号传输给自举电路200，进而自举电路200根据接收到的预充电信号，控制HVIC基础电路100的第一低压侧电源端口(即VCC端口)向HVIC基础电路100的第一高压侧浮动电源端口(即VB端口)充电。具体地，预充电控制电路300可检测HVIC基础电路100的第一低压侧电源端口的输出状态，并在检测到HVIC基础电路100的第一低压侧电源端口的输出电压满足预设阈值范围时，判定第一低压侧电源端口上电正常。例如，预充电控制电路300可检测HVIC基础电路100的第一低压侧电源端口的VCC电压上升沿，判断VCC是否上电状态，VCC电压是否正常。

预充电控制电路300还可检测HVIC基础电路100是否处于非保护状态，若检测到HVIC基础电路100处于保护状态，则即便第一低压侧电源端口已经上电，也不会启动充电过程；预充电控制电路300在检测到HVIC基础电路100处于非保护状态时，判定HVIC基础电路100正常运行，即没有过流、过温、欠压等非正常运行情况。预充电控制电路300在HVIC基础电路100为预充电状态时，向HVIC基础电路100传输停止使能信号，使得HVIC基础电路100根据停止使能信号停止驱动信号输出。例如预充电控制电路300在预充电状态时，向HVIC基础电路100传输停止使能信号，使得HVIC基础电路100的使能端口置于低电平，进而HVIC基础电路100根即便有输入信号时也不会工作，确保电路的预充电过程正常进行。预充电控制电路300把预充电的逻辑和计时都集成化了，从而应用软件上不需要额外增加预充电时间，提高了产品可靠性。

自举电路200可将自举二极管、限流电阻、滤波电容和储能电容都在HVIC基础电路100上集成化，实现电路的高度集成化。在一个示例中，考虑到储能电容的体积较大，为了减小高压集成电路的整体体积，进而自举电路200可将自举二极管、限流电阻、滤波电容都在HVIC基础电路100上集成化，而将储能电容设置在高压集成电路外，即应用电路只需要设置储能电容即可实现高压集成电路的自举功能。自举电路200获取预充电控制电路300传输的预充电信号，并根据预充电信号，控制HVIC基础电路100的第一低压侧电源端口向HVIC基础电路100的第一高压侧浮动电源端口充电，进而实现对HVIC基础电路100的预充电。

上述的实施例中，通过在HVIC基础电路100上设计自举电路200和预充电控制电路300，即通过自举电路200连接HVIC基础电路100，预充电控制电路300分别连接HVIC基础电路100、自举电路200，预充电控制电路300在检测到HVIC基础电路100的第一低压侧电源端口的输出电压满足预设阈值范围，且HVIC基础电路100处于非保护状态时，向自举电路200传输预充电信号，以使HVIC基础电路100进入预充电状态；且预充电控制电路300在HVIC基础电路100为预充电状态时，向HVIC基础电路100传输停止使能信号，使得HVIC基础电路100根据使能信号停止驱动信号输出，进而自举电路200可获取预充电信号，并根据预充电信号，控制HVIC基础电路100的第一低压侧电源端口向HVIC基础电路100的第一高压侧浮动电源端口充电，实现将自举电路200、预充电控制电路300与HVIC基础电路100集成设计，以及实现对HVIC基础电路100的预充电。通过集成自举电路200和预充电控制电路300的HVIC，不需要外加自举电路200，降低了产品应用成本，MCU程序设计时不需设计预充电时间；另外，集成了自举电路200和预充电电路的HVIC可以更好保证掉电又上电这种情况下的自举电容电压，提高了产品可靠性。

在一个示例中，如图2中，自举电路200包括电荷泵电路210、自举MOS220、自举MOS驱动电路230和自举逻辑控制电路240。电荷泵电路210和自举逻辑控制电路240分别连接自举MOS驱动电路230；自举MOS驱动电路230连接自举MOS220的栅极和源极；自举MOS220的源极连接HVIC基础电路100的第一低压侧电源端口；自举MOS220的漏极连接HVIC基础电路100的第一高压侧浮动电源端口；自举逻辑控制电路240分别连接预充电控制电路300、HVIC基础电路100。

其中，电荷泵电路210可用来向自举MOS驱动电路230进行供电。自举MOS220，是MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)的缩写。自举MOS220导通时，HVIC基础电路100的第一低压侧电源端口与HVIC基础电路100的第一高压侧浮动电源端口之间的充电通路导通；自举MOS220断开时，HVIC基础电路100的第一低压侧电源端口与HVIC基础电路100的第一高压侧浮动电源端口之间的充电通路断开。自举MOS驱动电路230可用来驱动自举MOS220的导通或断开。自举逻辑控制电路240可用来获取预充电控制电路300传输的预充电信号，并根据预充电信号，控制自举MOS驱动电路230工作；例如自举逻辑控制电路240可根据预充电信号，向自举MOS驱动电路230传输驱动控制信号，使得自举MOS驱动电路230根据驱动控制信号，导通自举MOS220，进而实现HVIC基础电路100的第一低压侧电源端口(即VCC端口)向HVIC基础电路100的第一高压侧浮动电源端口(即VB端口)进行充电；当自举MOS220断开时，实现VB-VCC耐压(当高侧驱动浮置工作时，VB-VCC有高电压)。

具体地，电荷泵电路210和自举逻辑控制电路240分别连接到自举MOS驱动电路230，自举MOS驱动电路230连接到自举MOS220的栅极和源极，控制自举MOS的开通和关闭；自举MOS220的源极连接HVIC基础电路100的第一低压侧电源端口；自举MOS220的漏极连接HVIC基础电路100的第一高压侧浮动电源端口；自举逻辑控制电路240分别连接预充电控制电路300、HVIC基础电路100；当自举逻辑控制电路240接收到预充电信号时，控制自举逻辑驱动电路工作，基于电荷泵电路210向自举逻辑驱动电路供电，使得自举逻辑驱动电路驱动自举MOS220导通，进而通过自举MOS的开通实现VCC端口对VB端口进行预充电。

在一个示例中，如图2中，预充电控制电路300包括电压上升沿检测电路310、充电计时电路320和预充电逻辑控制电路330。电压检测电路、充电计时电路320和预充电逻辑控制电路330三者之间两两相互连接；电压上升沿检测电路310连接HVIC基础电路100的第一低压侧电源端口；电压上升沿检测电路310分别连接预充电控制电路300、HVIC基础电路100。

其中，电压上升沿检测电路310可用来检测VCC电压上跳的过程，即电压上升沿检测电路310用来检测HVIC基础电路100的第一低压侧电源端口的VCC电压，来检测VCC是否上电状态，VCC电压是否正常。在一个示例中，电压上升沿检测电路310检测到上升沿信号时，生成计时开始信号和充电开始信号，并将计时开始信号传输给充电计时电路320；将充电开始信号传输给预充电逻辑控制电路330。充电计时电路320可由RC延时电路组成；充电计时电路320接收到电压上升沿检测电路310传输的计时开始信号时，启动计时功能，并在计时结束后，向预充电逻辑控制电路330输出充电结束信号。

具体地，通过电压检测电路、充电计时电路320和预充电逻辑控制电路330三者之间两两相互连接；电压上升沿检测电路310连接HVIC基础电路100的第一低压侧电源端口；电压上升沿检测电路310分别连接预充电控制电路300、HVIC基础电路100；当电压上升沿检测电路310实时检测检测HVIC基础电路100的第一低压侧电源端口的VCC电压，在检测到VCC上升沿时，将生成的计时开始信号传输给充电计时电路320，通知充电计时电路320开始计时；以及将生成的充电开始信号传输给预充电逻辑控制电路330，通知预充电逻辑控制电路330启动预充电逻辑判断，并在预充电逻辑判定满足预设条件时，向自举电路200的预充电控制电路300输出预充电信号，使得自举电路200进行预充电操作。当充电计时电路320计时完毕时，向预充电逻辑控制电路330传输充电结束电路，通知预充电逻辑控制电路330向自举电路200的预充电控制电路300输出指定信号，使得自举电路200停止充电。

示例性的，预充电逻辑控制电路330在充电开始信号有效和充电结束信号无效时，且此时又没有保护信号时(无过流、过温、欠压等情况)，则向自举电路200输出预充电信号，让自举电路200内部开始对自举电容充电；同时向HVIC基础电路100的使能端发出不使能信号，HVIC即便有输入信号时，无输出，直到充电结束，使能信号恢复正常，这时候输出才恢复，HVIC恢复正常工作状态。

在一个示例中，如图3中，电荷泵电路210包括振荡器212、第一驱动器214、第二驱动器216、第一电容C1、第二电容C2、第三电容C3、第一二极管D1、第二二极管D2和稳压管G1。振荡器212连接第一驱动器214的输入端；第一驱动器214的输出端分别连接第二驱动器216的输入端、第一电容C1的第一端；第二驱动器216的输出端连接第二电容C2的第一端；第一驱动器214的供电端、第二驱动器216的供电端分别连接HVIC基础电路100的第一低压侧电源端口；第一驱动器214的接地端、第二驱动器216的接地端分别连接地线；第一电容C1的第二端、第二电容C2的第二端分别连接第二电容C2的第一端；第一二极管D1的负极连接第一电容C1的第二端，第二二极管D2的负极连接第二电容C2的第二端，第一二极管D1的正极、第二二极管D2的负极、第二电容C2的第二端分别连接HVIC基础电路100的第一低压侧电源端口；稳压管G1的正极连接地线，稳压管G1的负极连接第三电容C3的第一端；第三电容C3的第一端连接自举MOS驱动电路230。

其中，振荡器212产生一定频率方波信号(100kHz左右)，驱动器在方波信号下，把两个电容(即第一电容C1和第二电容C2)周期性进行充电，再由两个电容向第三个电容(即第三电容C3)进行充电，把电压充到预定电压值(如30V左右)，以向自举MOS驱动电路230供电。

在一个示例中，如图4中，HVIC基础电路100还包括互锁及死区电路；互锁及死区电路包括正逻辑高压侧驱动端点和正逻辑低压侧驱动端点；自举逻辑控制电路240包括第一非门逻辑器F1、第二非门逻辑器F2、第三非门逻辑器F3、第四非门逻辑器F4、第五非门逻辑器F5、第一与非门逻辑器Y1、第二与非门逻辑器Y2和第一或非门逻辑器H1。

第一非门逻辑器F1的输入端连接正逻辑高压侧驱动端点，第一非门逻辑器F1的输出端连接第一与非门逻辑器Y1的第二输入端；第一与非门逻辑器Y1的第一输入端连接正逻辑低压侧驱动端点，第一与非门逻辑器Y1的输出端连接第二非门逻辑器F2的输入端；第二非门逻辑器F2的输出端连接第二与非门逻辑器Y2的第一输入端；第三非门逻辑器F3的输入端连接HVIC基础电路100的第一高压侧浮动电源偏置电压端口，第三非门逻辑器F3的输出端连接第二与非门逻辑器Y2的第二输入端；第二与非门逻辑器Y2的输出端连接第四非门逻辑器F4的输入端，第四非门逻辑器F4的输出端连接第一或非门逻辑器H1的第二输入端；第一或非门逻辑器H1的第一输入端连接预充电控制电路300，第一或非门逻辑器H1的输出端连接第五非门逻辑器F5的输入端，第五非门逻辑器F5的输出端连接自举MOS驱动电路230。

其中，互锁及死区电路可用来实现同一个桥臂上下两个开关管不能同时导通，实现高压侧和低压侧的驱动电路之间的互锁和死区功能。互锁及死区电路的正逻辑高压侧驱动端点可用来输出高压侧信号(即H-signal信号)；互锁及死区电路的正逻辑低压侧驱动端点可用来输出低压侧信号(即L-signal信号)。自举逻辑控制电路240可接收互锁及死区电路的正逻辑高压侧驱动端点输出的高压侧信号和互锁及死区电路的正逻辑低压侧驱动端点输出低压侧信号；自举逻辑控制电路240还可接收HVIC基础电路100的第一高压侧浮动电源偏置电压端口传输的VS信号，并对接收的高压侧信号、低压侧信号和VS信号进行处理，在高压侧信号无效、低压侧信号有效且VS信号的电压值不高于预设值(如15V)时，向自举MOS驱动电路230输出驱动控制信号，使得自举MOS驱动电路230驱动自举MOS220导通，进而实现自举电路200的预充电。另外，自举逻辑控制电路240，还可接收预充电控制电路300传输的预充电信号，并在预充电信号有效时，向自举MOS驱动电路230输出驱动控制信号，使得自举MOS驱动电路230驱动自举MOS220导通，进而实现自举电路200的预充电。

示例性的，自举电路200在收到HVIC基础电路100的一些信号才能打开自举MOS220。通过自举逻辑控制电路240向自举MOS驱动电路230给出开通自举MOS220的信号，再由自举MOS驱动电路230驱动自举MOS220。如自举逻辑控制电路240接收到HVIC基础电路100的低压侧信号有效、高压侧信号无效(即L-signal信号有效、H-signal信号无效)时，并且VS信号不高于15V时，通过自举MOS驱动电路230驱动自举MOS220导通。或者自举逻辑控制电路240在接收到预充电信号，且预充电信号有效时，也会通过自举MOS驱动电路230驱动自举MOS220导通，控制HVIC基础电路100的第一低压侧电源端口向HVIC基础电路100的第一高压侧浮动电源端口充电，即实现对HVIC基础电路100的预充电。

在一个示例中，如图5中，电压上升沿检测电路310包括第一逻辑控制子电路312、第一比较器B1、第二比较器B2、第一电阻R1、第二电阻R2、第一供电源V1和第二供电源V2。第一电阻R1的第一端连接HVIC基础电路100的第一低压侧电源端口，第一电阻R1的第一端连接第二电阻R2的第一端，第二电阻R2的第二端连接地线；第一比较器B1的第一输入端连接第一电阻R1的第二端，第一比较器B1的第二输入端连接第一供电源V1的正极；第二比较器B2的第一输入端连接第二电阻R2的第一端，第二比较器B2的第二输入端连接第二供电源V2的正极；第一供电源V1的负极、第二供电源V2的负极分别连接地线；第一比较器B1的输出端、第二比较器B2的输出端分别连接第一逻辑控制子电路312；第一逻辑控制电路分别连接充电计时电路320、预充电逻辑控制电路330。

其中，电压上升沿检测电路310可用来检测VCC电压上跳的过程。由双比较器(即第一比较器B1和第二比较器B2)和第一逻辑控制子电路312组成，双比较器可以比较2个电平，当在时间t1时监测点电压低于某一较低电平V1，而过了很短一段时间后t2时监测点电压高于某一较高电平V2时，认为这是上升沿信号。t1和t2均为由第一逻辑控制子电路312内部的RC延时电路产生的检测时间，t1检测后再进行RC延时Δt1后的t2时间再进行检测，调整R(即电阻)和C(即电容)的值可以得到适合的Δt1。检测到上升沿信号后，第一逻辑控制子电路312产生2个信号：分别为计时开始信号和充电开始信号。第一逻辑控制子电路312将生成的计时开始信号传输给充电计时电路320，通知充电计时电路320开始计时；以及将生成的充电开始信号传输给预充电逻辑控制电路330，通知预充电逻辑控制电路330启动预充电逻辑判断，并在预充电逻辑判定满足预设条件时，向自举电路200的预充电控制电路300输出预充电信号，使得自举电路200进行预充电操作。

在一个示例中，如图6中，充电计时电路320包括输入逻辑控制子电路322、输出逻辑控制子电路324、第三比较器B2、第三电阻R3、第三供电源V3、第四电容C4、第六非门逻辑器F6、第七非门逻辑器F7。

输入逻辑控制子电路322的输入端连接第一逻辑控制子电路312，输入逻辑控制子电路322的输出端连接第六非门逻辑器F6的输入端，第六非门逻辑器F6的输出端连接第七非门逻辑器F7的输入端，第七非门逻辑器F7的输出端连接第三电阻R3的第一端，第三电阻R3的第二端连接第三比较器B2的第一输入端；第三比较器B2的第二输入端连接第三供电源V3的正极；第四电容C4的第一端连接第三电阻R3的第二端，第四电容C4的第二端、第三供电源V3的负极分别连接地线；第三比较器B2的输出端连接输出逻辑控制子电路324的输入端，输出逻辑控制子电路324的输出端连接预充电逻辑控制电路330。

其中，输入逻辑控制子电路322用来接收第一逻辑控制子电路312传输的计时开始信号；输出逻辑控制子电路324用来向预充电逻辑控制电路330传输充电结束信号。

示例性的，充电计时电路320也可由RC延时电路组成，一般把RC常数设为5～10ms，即Δt2为5～10ms。检测到有开始充电信号后，输入逻辑电路会开始向RC延时电路充电，电容电压从0V一直上升到V3比较电压的时间为Δt2，当电容电压上升到高于V3电压时，第三比较器B2(CMP)输出高电平，经过输出逻辑控制子电路324处理后，向预充电逻辑控制电路330输出充电结束信号。从充电开始信号到充电结束信号的总时长Δt2可以通过调整RC参数进行调整，根据自举电路200的充电速度进行调整，Δt2越长，自举电路200充电电压越高，一般应使自举电路200的充电电压高于14V。

在一个示例中，如图7中，HVIC基础电路100还包括保护信号检测端口和使能端口；预充电逻辑控制电路330包括第八非门逻辑器F8、第九非门逻辑器F9、第十非门逻辑器F10、第十一非门逻辑器F11、第三与非门逻辑器Y3和第四与非门逻辑器Y4。

第三与非门逻辑器Y3的第一输入端连接第一逻辑控制子电路312，第三与非门逻辑器Y3的第二输入端连接第八非门逻辑器F8的输出端，第三与非门逻辑器Y3的输出端连接第九非门逻辑器F9的输入端；第八非门逻辑器F8的输入端连接输出逻辑控制子电路324；第九非门逻辑器F9的输出端连接第四与非门逻辑器Y4的第一输入端，第四与非门逻辑器Y4的第二输入端连接第十非门逻辑器F10的输出端，第四与非门逻辑器Y4的输出端连接第十一非门逻辑器F11的输入端；第十非门逻辑器F10的输入端连接HVIC基础电路100的保护信号检测端口；第十一非门逻辑器F11的输出端连接自举逻辑控制电路240；第四与非门逻辑器Y4的输出端连接HVIC基础电路100的使能端口。

其中，预充电逻辑控制电路330可接收电压上升沿检测电路310传输的充电开始信号和充电计时电路320传输的充电结束信号，预充电逻辑控制电路330还可获取HVIC基础电路100的保护信号检测端口传输的保护信号。预充电逻辑控制电路330获取到HVIC基础电路100的保护信号检测端口传输的保护信号时，则表示此时HVIC存在过流、过温或欠压等情况。预充电逻辑控制电路330没有接收到HVIC基础电路100的保护信号检测端口传输的保护信号时，则表示此时HVIC无过流、过温或欠压等情况。

示例性的，基于预充电逻辑控制电路330内部的逻辑器件，在充电开始信号有效和充电结束信号无效时，而此时又没有保护信号时(无过流、过温、欠压等情况)，则预充电信号有效，向自举电路200输出预充电信号，让自举电路200内部开始对自举电容充电；同时向HVIC基础电路100的使能端发出不使能信号，HVIC即便有输入信号时，无输出，直到充电结束，使能信号恢复正常，这时候输出才恢复，HVIC恢复正常工作状态。

上述实施例中，通过在HVIC基础电路100上设计自举电路200和预充电控制电路300，将自举电路200、预充电控制电路300与HVIC基础电路100集成设计，不需要外部接自举二极管(BSD)、限流电阻、滤波电容、稳压二极管等，如只需要外接自举电容；以及实现对HVIC基础电路100的预充电，进而MCU程序不需要设置预充电时间。本申请集成了自举电路200和预充电控制电路300的HVIC，不需要外加自举电路200，降低了产品应用成本，MCU程序设计时不需设计预充电时间；另外，集成了自举电路200和预充电电路的HVIC可以更好保证掉电又上电这种情况下的自举电容电压，提高了产品可靠性。

在一个示例中，高压集成电路的具体设置过程为：首先设计自举电路和预充电控制电路，采用MATLAB进行逻辑仿真。接着对电荷泵电路、自举MOS驱动电路、自举逻辑控制电路、电压上升沿检测电路、充电计时电路、预充电逻辑控制电路进行设计，采用CADENCE进行电路设计，采用SPECTRE进行电路功能仿真。然后，把自举电路和预充电控制电路集成到HVIC基础电路内部，进行HVIC完整电路的电路功能仿真。其次，对自举电路和预充电控制电路版图设计，采用CADENCE的VIRTUOSO进行版图设计和MMSIM进行DRC和LVS查错。自举电路和预充电控制电路版图集成到HVIC基础电路版图中，其中自举电路和预充电控制电路的VCC连接到HVIC基础电路版图的VCC线路上；自举电路的VB、VS连接到HVIC基础电路版图的VB和VS上；预充电控制电路的Hsignal、Lsignal连接到HVIC基础电路中死区及互锁电路的Hsignal线、Lsignal线上；预充电控制电路的使能信号线连接到HVIC基础电路版图的使能信号线上预充电控制电路的预充电信号线连接到自举电路的控制线上；预充电控制电路的保护信号线连接到HVIC基础电路中FAULT电路的保护信号线上。

在一个实施例中，还提供了一种半导体电路，包括电路基板、电路层、多个引脚和密封本体；电路基板上设有绝缘层；电路层设置在绝缘层上；多个引脚的第一端分别与电路层电性连接；密封本体包裹电路基板、以及连接有各引脚的电路层；其中，各引脚的第二端分别从密封本体的第一侧面引出；电路层包括桥臂模块，以及上述任意一项的高压集成电路；桥臂模块耦合连接高压集成电路。

其中，电路基板可用于承载整个半导体电路及相应的元器件。电路基板可由金属材料制成，如1100、5052等材质的铝构成的矩形板材，其厚度相对其它层厚很多，一般为0.8mm至2mm，常用的厚度为1.5mm，主要实现导热和散热作用。又如，电路基板还可以是其它的导热性良好的金属材料制成，例如，可以是铜材质的矩形板材。需要说明的是，本申请的电路基板形状不限定于是矩形形状，还可以是圆形或梯形等形状。

绝缘层可用来防止电路层与电路基板进行导电。绝缘层设置于电路基板的表面，其厚度相对电路基板较薄，一般在50um至150um，常用为110um。在绝缘层上设置电路层，使得电路层与电路基板之间绝缘，电路层上设有高压集成电路和桥臂模块。高压集成电路和桥臂模块之间通过金属线电性连接。

其中，引脚可用来传输信号至电路层上的相应内部电路，还可用来将电路层上的相应内部电路输出的信号传输给外部模块。多个引脚可用于传输低压逻辑控制信号的引脚端子，多个引脚设置在电路基板的至少一侧边缘处，且引脚与电路基板上的电路层电性连接；多个引脚通过焊接如锡膏焊的方式焊接到电路基板上的电路层的焊盘，以此实现与电路基板上的电路层电性连接。多个引脚还可用于传输高压功率输出信号的引脚端子，多个引脚设置在电路基板的至少一侧边缘处，且引脚与电路基板上的电路层电性连接；多个引脚通过焊接如锡膏焊的方式焊接到电路基板上的电路层的焊盘，以此实现与电路基板上的电路层电性连接。

引脚的材质可采用C194(-1/2H)板料(化学成分：Cu(≧97.0)、Fe：2.4、P：0.03、Zn：0.12)或KFC(-1/2H)板料(化学成分：Cu(≧99.6)、Fe：0.1(0.05～0.15)、P：0.03(0.025～0.04))，通过冲压或蚀刻工艺对0.5mm的C194或KFC板料进行加工，再对表面进行先镀镍厚度0.1-0.5um，再镀锡厚度2-5um；通过特定设备将引脚多余的连筋切除并整形成所需形状。

需要说明的是，各引脚从密封本体的第一侧面穿出后，通过折弯工艺，将各引脚折弯，得到第一折弯端，然而再对第一折弯端的末端折弯，得到第二折弯端。其中第一折弯端可平行于电路基板。

桥臂模块可包括高压侧桥臂(即上桥臂模块)和/或低压侧桥臂(即下桥臂模块)，桥臂模块可包括IGBT和快恢复二极管，IGBT和快恢复二极管分别采用银胶或焊锡粘接到电路基板上；IGBT和快恢复二极管分别采用金、铜或铝等键合线连接在电路层上。在一个示例中，快恢复二极管为高压快恢复二极管。功率MOS管和快恢复二极管分别采用银胶或焊锡粘接到电路基板上；功率MOS管和快恢复二极管分别采用金、铜或铝等键合线连接在电路层上。高压集成电路采用银胶或焊锡粘接到电路基板上，高压集成电路可通过采用金、铜或铝等键合线连接在电路层上，且可采用采用金、铜或铝等键合线分别与功率MOS管、IGBT连接。

密封本体可用来对电性连接有多个引脚和电路层的电路基板进行塑封，使得将电路基板、以及连接有各引脚、桥臂模块、电压集成电路的电路层包裹在密封本体内，起到保护内部的线路，以及绝缘耐压的作用。密封本体在制备过程中，可通过塑封工艺，采用塑封模具将电性连接有多个引脚、桥臂模块、电压集成电路的电路基板塑封在密封本体内。密封本体的材料可以是热固性高分子，如环氧树脂、酚醛树脂、硅胶、氨基、不饱和树脂；为了提高散热能力，密封本体可以为含有金属、陶瓷、氧化硅、石墨烯等粉末或纤维的复合材料。在一个示例中，密封本体采用的材料可以是以环氧树脂为基体树脂，以高性能酚醛树脂为固化剂，加入硅微粉等为填料，以及添加多种助剂混配而成的模塑料。

可根据不同的设计要求，设计不同形状的塑封模具，进而可塑封得到不同形状结构的密封本体。例如，密封本体可以是长方体结构。通过使用热塑性树脂的注入模模制方式或使用热硬性树脂的传递模模制方式，将电路基板、以及连接有各引脚、桥臂模块和高压集成电路的电路层包裹起来起到保护作用。

在一个示例中，相比传统的HVIC的应用电路中(如图8所示)，没有集成自举功能，需要外部接自举电路，这样额外增加了客户的应用成本，并且在VCC由于某些原因掉电之后又上电时，MCU一般不会进行预充电。而采用本发明的高压集成电路中，高压集成电路中集成了自举电路和预充电控制电路，其中自举电路可包括至少6个端口：VCC端口、VB端口、VS端口、Hsignal端口、Lsignal端口、预充电信号端口。VCC接HVIC基础电路的15V供电电源；VB端口、VS端口接HVIC基础电路的高侧驱动的VB端口和VS端口；Hsignal端口和Lsignal端口连接HVIC的互锁即死区电路的正逻辑高侧驱动端口和正逻辑低侧驱动端口；预充电信号端口连接预充电控制电路，接收到预充电信号后自举电路自动进行预充电。

在一个示例中，电路层包括电路布线层(未示出)，以及配置于电路布线层上的电路元件；电路布线层设于绝缘层上。电路元件包括桥臂模块相应的电路元件(如IGBT和快恢复二极管)、高压集成电路(如二极管、晶体管、电阻和电容等)相应的电路元件和储能电容等。

其中，电路布线层由铜等金属构成且和电路基板绝缘，电路布线层包括由蚀刻的铜箔构成电路线路，线路层厚度也较薄，如70um左右。在一个示例中，电路布线层还包括靠近电路基板的侧边位置设置的焊盘，可以采用2盎司铜箔形成上述的电路布线层。最后在电路布线层上还可以涂覆一层较薄的绿油层，以起到线路隔离作用，隔断电路线路与电路线路之间的电连接。多个电路元件设在电路布线层上，多个电路元件之间或者电路元件与电路布线层之间可通过金属线电连接；电路元件可通过焊接的方式与电路布线层固定。

在一个示例中，电路层包括高压集成电路、桥臂模块、储能电容，通过刷锡膏或点银胶分别将高压集成电路、桥臂模块、储能电容相应的器件芯片贴装到电路层相应的元器件安装位上，通过自动贴片SMT设备分别将高压集成电路、桥臂模块、储能电容相应的阻件、容件贴装到电路层相应的元器件安装位上；然后将整个半成品过回流炉将所有的元器件焊接到对应安装位上，通过视觉检查AOI设备对元器件焊接质量进行检测；通过喷淋、超声等清洗方式，清除残留在电路基板上的助焊剂和铝屑等异物，通过键合线，使高压集成电路、桥臂模块、储能电容和电路布线间形成连接，实现对高压集成电路、桥臂模块、储能电容的安装，进而实现集成高压集成电路、桥臂模块的半导体电路。

上述的实施例中，通过在HVIC基础电路上集成自举电路和预充电控制电路，形成高压集成电路；通过在半导体电路的电路层中设置高压集成电路和桥臂模块，在高压集成电路集成自举功能，不需要外部接自举二极管(BSD)、限流电阻、滤波电容、稳压二极管等，只需要外接储能电容；MCU程序不需要设置预充电时间，实现对HVIC基础电路的预充电。本申请的半导体电路中集成了自举电路和预充电控制电路的HVIC，不需要外加自举电路，降低了产品应用成本，MCU程序设计时不需设计预充电时间；另外，集成了自举电路和预充电电路的HVIC可以更好保证掉电又上电这种情况下的自举电容电压，提高了产品可靠性。

在一个实施例中，如图9中，还提供一种根据上述的半导体电路的制备方法，该制备方法包括以下步骤：

步骤S100、提供一电路基板。

步骤S200、在电路基板上制备绝缘层。

步骤S300、在绝缘层上制备电路层；其中，电路层包括桥臂模块，以及上述任意一项的高压集成电路；桥臂模块通过键合线与高压集成电路连接。

步骤S400、在电路层配设多个引脚，且多个引脚的第一端分别通过金属线与电路层连接。

步骤S500、对设置有电路层、多个引脚的电路基板通过封装模具进行注塑以形成密封本体，且将各引脚的第二端分别从密封本体的第一侧面引出以形成半导体电路。

具体而言，半导体电路具体的制备过程为：根据需要的电路布局设计大小合适的电路基板；将做好的电路基板放入到特制载具(载具可以是铝、合成石、陶瓷、PPS等耐高温200℃以上的材料)，在电路基板上制备绝缘层，接着在绝缘层的表面压合铜箔，然后通过将铜箔进行蚀刻，局部的取出铜箔，以形成电路布线层；在电路层预留的元器件安装位通过刷锡膏或点银胶分别将桥臂模块和高压集成芯片(HVIC)相应的电子元件(IGBT、功率MOS管、快恢复二极管等)通过银胶或焊锡粘接到元器件安装位上，通过自动贴片SMT设备将阻、容件贴装到元器件安装位上，通过机械手或人工将引脚放置到对应的安装位并通过载具进行固定；然后将整个半成品包括载具一起过回流炉将所有的元器件焊接到对应安装位上，通过视觉检查AOI设备对元器件焊接质量进行检测，通过喷淋、超声等清洗方式，清除残留在所述金属铝基板上的助焊剂和铝屑等异物，通过键合线，使高压集成电路、IGBT、功率MOS管、快恢复二极管等电路元件和电路布线间形成连接，进而在电路基板上形成电路层。

所有的引脚(如各低压引脚和各高压引脚)由金属基材如铜基材制成，如制成长度C为25mm，宽度K为1.5mm，厚度H为1mm的长条状，为便于装配，在其中一端可压制整形出一定的弧度，然后通过化学镀的方法在引脚表面形成镍层：通过镍盐和次亚磷酸钠混合溶液，并添加了适当的络合剂，在已形成特定形状的铜材表面形成镍层，在金属镍具有很强的钝化能力，能迅速生成一层极薄的钝化膜，能抵抗大气、碱和某些酸的腐蚀。镀镍结晶极细小，镍层厚度一般为0.1μm；接着通过酸性硫酸盐工艺，在室温下将已形成形状和镍层的铜材浸在带有正锡离子的镀液中通电，在镍层表面形成镍锡合金层，镍层厚度一般控制在5μm，镍层的形成极大提高了保护性和可焊性。以此完成引脚的制备。然后将各引脚的第一端通过回流焊，锡膏或银浆固化制备在电路层上。

采用预设设计好的塑封模具，在制备过程中，可通过塑封工艺，采用塑封模具，通过塑封料将电性连接有多个引脚、桥臂模块和高压集成电路的电路基板塑封在塑封模具内；最后进行脱模，在脱模后，塑封料形成密封本体，且使得电性连接有多个引脚、桥臂模块和高压集成电路的电路基板塑封在密封本体内，仅露出引脚。

最后，经过打标，PMC后固化，切筋成型等工序后形成封装半成品；通过电参数测试机对产品进行电性能测试，进而形成半导体电路。

上述的实施例中，基于本申请的半导体电路的制备，通过在半导体电路的电路层中设置高压集成电路和桥臂模块，在高压集成电路集成自举功能，不需要外部接自举二极管(BSD)、限流电阻、滤波电容、稳压二极管等，只需要外接储能电容；MCU程序不需要设置预充电时间，实现对HVIC基础电路的预充电。本申请的半导体电路中集成了自举电路和预充电控制电路的HVIC，不需要外加自举电路，降低了产品应用成本，MCU程序设计时不需设计预充电时间；另外，集成了自举电路和预充电电路的HVIC可以更好保证掉电又上电这种情况下的自举电容电压，提高了产品可靠性。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种高压集成电路，其特征在于，包括：

HVIC基础电路，所述HVIC基础电路包括第一低压侧电源端口、第一高压侧浮动电源端口；

自举电路，所述自举电路连接所述HVIC基础电路；所述自举电路被配置为获取预充电信号，并根据所述预充电信号，控制所述HVIC基础电路的第一低压侧电源端口向所述HVIC基础电路的第一高压侧浮动电源端口充电；

预充电控制电路，所述预充电控制电路分别连接所述HVIC基础电路、所述自举电路，被配置为在检测到所述HVIC基础电路的第一低压侧电源端口的输出电压满足预设阈值范围，且所述HVIC基础电路处于非保护状态时，向所述自举电路传输所述预充电信号，以使所述HVIC基础电路进入预充电状态；所述预充电控制电路还被配置为在所述HVIC基础电路为预充电状态时，向所述HVIC基础电路传输停止使能信号；所述使能信号用于指示所述HVIC基础电路停止驱动信号输出。

2.根据权利要求1所述的高压集成电路，其特征在于，所述自举电路包括电荷泵电路、自举MOS、自举MOS驱动电路和自举逻辑控制电路；

所述电荷泵电路和所述自举逻辑控制电路分别连接所述自举MOS驱动电路；所述自举MOS驱动电路连接所述自举MOS的栅极和源极；所述自举MOS的源极连接所述HVIC基础电路的第一低压侧电源端口；所述自举MOS的漏极连接所述HVIC基础电路的第一高压侧浮动电源端口；所述自举逻辑控制电路分别连接所述预充电控制电路、所述HVIC基础电路。

3.根据权利要求2所述的高压集成电路，其特征在于，所述预充电控制电路包括电压上升沿检测电路、充电计时电路和预充电逻辑控制电路；

所述电压检测电路、所述充电计时电路和所述预充电逻辑控制电路三者之间两两相互连接；电压上升沿检测电路连接所述HVIC基础电路的第一低压侧电源端口；电压上升沿检测电路分别连接所述预充电控制电路、所述HVIC基础电路。

4.根据权利要求2所述的高压集成电路，其特征在于，所述电荷泵电路包括振荡器、第一驱动器、第二驱动器、第一电容、第二电容、第三电容、第一二极管、第二二极管和稳压管；

所述振荡器连接第一驱动器的输入端；所述第一驱动器的输出端分别连接所述第二驱动器的输入端、所述第一电容的第一端；所述第二驱动器的输出端连接所述第二电容的第一端；所述第一驱动器的供电端、所述第二驱动器的供电端分别连接所述HVIC基础电路的第一低压侧电源端口；所述第一驱动器的接地端、所述第二驱动器的接地端分别连接地线；所述第一电容的第二端、所述第二电容的第二端分别连接所述第二电容的第一端；所述第一二极管的负极连接所述第一电容的第二端，所述第二二极管的负极连接所述第二电容的第二端，所述第一二极管的正极、所述第二二极管的负极、所述第二电容的第二端分别连接所述HVIC基础电路的第一低压侧电源端口；所述稳压管的正极连接地线，所述稳压管的负极连接所述第三电容的第一端；所述第三电容的第一端连接所述自举MOS驱动电路。

5.根据权利要求4所述的高压集成电路，其特征在于，所述HVIC基础电路还包括互锁及死区电路；所述互锁及死区电路包括正逻辑高压侧驱动端点和正逻辑低压侧驱动端点；所述自举逻辑控制电路包括第一非门逻辑器、第二非门逻辑器、第三非门逻辑器、第四非门逻辑器、第五非门逻辑器、第一与非门逻辑器、第二与非门逻辑器和第一或非门逻辑器；

所述第一非门逻辑器的输入端连接所述正逻辑高压侧驱动端点，所述第一非门逻辑器的输出端连接所述第一与非门逻辑器的第二输入端；所述第一与非门逻辑器的第一输入端连接所述正逻辑低压侧驱动端点，所述第一与非门逻辑器的输出端连接第二非门逻辑器的输入端；所述第二非门逻辑器的输出端连接第二与非门逻辑器的第一输入端；所述第三非门逻辑器的输入端连接所述HVIC基础电路的第一高压侧浮动电源偏置电压端口，所述第三非门逻辑器的输出端连接所述第二与非门逻辑器的第二输入端；所述第二与非门逻辑器的输出端连接所述第四非门逻辑器的输入端，所述第四非门逻辑器的输出端连接所述第一或非门逻辑器的第二输入端；第一或非门逻辑器的第一输入端连接所述预充电控制电路，第一或非门逻辑器的输出端连接所述第五非门逻辑器的输入端，所述第五非门逻辑器的输出端连接所述自举MOS驱动电路。

6.根据权利要求3所述的高压集成电路，其特征在于，所述电压上升沿检测电路包括第一逻辑控制子电路、第一比较器、第二比较器、第一电阻、第二电阻、第一供电源和第二供电源；

所述第一电阻的第一端连接所述HVIC基础电路的第一低压侧电源端口，所述第一电阻的第一端连接所述第二电阻的第一端，所述第二电阻的第二端连接地线；所述第一比较器的第一输入端连接所述第一电阻的第二端，所述第一比较器的第二输入端连接所述第一供电源的正极；所述第二比较器的第一输入端连接所述第二电阻的第一端，所述第二比较器的第二输入端连接所述第二供电源的正极；所述第一供电源的负极、所述第二供电源的负极分别连接地线；所述第一比较器的输出端、所述第二比较器的输出端分别连接所述第一逻辑控制子电路；所述第一逻辑控制电路分别连接所述充电计时电路、所述预充电逻辑控制电路。

7.根据权利要求6所述的高压集成电路，其特征在于，所述充电计时电路包括输入逻辑控制子电路、输出逻辑控制子电路、第三比较器、第三电阻、第三供电源、第四电容、第六非门逻辑器、第七非门逻辑器；

所述输入逻辑控制子电路的输入端连接所述第一逻辑控制子电路，所述输入逻辑控制子电路的输出端连接第六非门逻辑器的输入端，所述第六非门逻辑器的输出端连接所述第七非门逻辑器的输入端，所述第七非门逻辑器的输出端连接所述第三电阻的第一端，所述第三电阻的第二端连接所述第三比较器的第一输入端；所述第三比较器的第二输入端连接所述第三供电源的正极；所述第四电容的第一端连接所述第三电阻的第二端，所述第四电容的第二端、所述第三供电源的负极分别连接地线；所述第三比较器的输出端连接所述输出逻辑控制子电路的输入端，所述输出逻辑控制子电路的输出端连接所述预充电逻辑控制电路。

8.根据权利要求7所述的高压集成电路，其特征在于，所述HVIC基础电路还包括保护信号检测端口和使能端口；所述预充电逻辑控制电路包括第八非门逻辑器、第九非门逻辑器、第十非门逻辑器、第十一非门逻辑器、第三与非门逻辑器和第四与非门逻辑器；

所述第三与非门逻辑器的第一输入端连接所述第一逻辑控制子电路，所述第三与非门逻辑器的第二输入端连接所述第八非门逻辑器的输出端，所述第三与非门逻辑器的输出端连接所述第九非门逻辑器的输入端；所述第八非门逻辑器的输入端连接所述输出逻辑控制子电路；所述第九非门逻辑器的输出端连接所述第四与非门逻辑器的第一输入端，所述第四与非门逻辑器的第二输入端连接所述第十非门逻辑器的输出端，所述第四与非门逻辑器的输出端连接所述第十一非门逻辑器的输入端；所述第十非门逻辑器的输入端连接所述HVIC基础电路的保护信号检测端口；所述第十一非门逻辑器的输出端连接所述自举逻辑控制电路；所述第四与非门逻辑器的输出端连接所述HVIC基础电路的使能端口。

9.一种半导体电路，其特征在于，包括：

电路基板，所述电路基板上设有绝缘层；

电路层，所述电路层设置在所述绝缘层上；

多个引脚，多个所述引脚的第一端分别与所述电路层电性连接；

密封本体，所述密封本体包裹所述电路基板、以及连接有各所述引脚的电路层；

其中，各所述引脚的第二端分别从所述密封本体的第一侧面引出；所述电路层包括桥臂模块，以及权利要求1至8任意一项所述的高压集成电路；所述桥臂模块耦合连接所述高压集成电路。

10.一种根据权利要求9所述的半导体电路的制备方法，其特征在于，包括以下步骤：

提供一电路基板；

在所述电路基板上制备绝缘层；

在所述绝缘层上制备电路层；其中，所述电路层包括桥臂模块，以及权利要求1至8任意一项所述的高压集成电路；所述桥臂模块通过键合线与所述高压集成电路连接；

在所述电路层配设多个引脚，且多个所述引脚的第一端分别通过金属线与所述电路层连接；

对设置有所述电路层、多个所述引脚的所述电路基板通过封装模具进行注塑以形成密封本体，且将各所述引脚的第二端分别从所述密封本体的第一侧面引出以形成所述半导体电路。

Images