CN115333342A - 高压集成电路和半导体电路 - Google Patents

高压集成电路和半导体电路 Download PDF

Info

Publication number
CN115333342A
CN115333342A CN202211237161.3A CN202211237161A CN115333342A CN 115333342 A CN115333342 A CN 115333342A CN 202211237161 A CN202211237161 A CN 202211237161A CN 115333342 A CN115333342 A CN 115333342A
Authority
CN
China
Prior art keywords
circuit
voltage
integrated circuit
transistor
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211237161.3A
Other languages
English (en)
Other versions
CN115333342B (zh
Inventor
冯宇翔
左安超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Huixin Semiconductor Co Ltd
Original Assignee
Guangdong Huixin Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Huixin Semiconductor Co Ltd filed Critical Guangdong Huixin Semiconductor Co Ltd
Priority to CN202211237161.3A priority Critical patent/CN115333342B/zh
Publication of CN115333342A publication Critical patent/CN115333342A/zh
Application granted granted Critical
Publication of CN115333342B publication Critical patent/CN115333342B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种高压集成电路和半导体电路，所述高压集成电路包括第一晶体管、自举控制电路、升压电路以及驱动电路；所述第一晶体管连接至所述高压集成电路的电源电压端口；所述自举控制电路用于将所述升压电路输出的电压处理产生自举电压，再检测所述自举电压的大小并根据所述自举电压的大小控制所述第一晶体管的开通和断开；所述自举电压高于预设值时，所述自举控制电路控制所述第一晶体管的断开以隔离所述自举电压通过所述第一晶体管输出至所述高压集成电路的电源电压端口；所述升压电路用于将所述高压集成电路的电源电压端口输入的电源电压升压。与相关技术相比，本发明的高压集成电路和半导体电路的可靠性高。

Description

高压集成电路和半导体电路
技术领域
本发明涉及电子电路技术领域，尤其涉及一种高压集成电路和半导体电路。
背景技术
高压集成电路，即HVIC(High Voltage Integrated Circuit)，是一种用于把MCU信号转换成驱动IGBT等开关管的驱动信号的集成电路产品。一般来说，高压集成电路把各类开关管、二极管、稳压管、电阻、电容等基础器件集成在一起，形成驱动电路、脉冲生成电路、延时电路、滤波电路、过流保护电路、过热保护电路、欠压保护电路、自举电路等。高压集成电路在工作时，一方面接收外接处理器的控制信号，驱动后续的开关管工作，另一方面，还将相关的工作状态检测信号送回外接处理器，以实现对电路工况的控制。因高压集成电路高压LEVELSHIFT模块需要用到比供电电源VCC更高的电压，所以需要在内部采用自举电路（Bootstrap），为高压LEVELSHIFT模块提供驱动电源。
相关技术中，高压集成电路包括自举MOS管，由于自举MOS管导通由外部下桥臂信号控制。若当下桥臂驱动信号有效，即开通自举MOS管，下桥臂导通，供电电源VCC向自举电路的自举电源充电。
然而，自举电路的自举电压过高时，自举MOS管开通，造成自举电路的自举电源电压反向输入到电源，导致高压集成电路失效，使得高压集成电路的可靠性低。
发明内容
本发明的目的在于针对现有技术中的不足之处，提供一种可靠性高的高压集成电路和半导体电路。
为达此目的，本发明采用以下技术方案：
第一方面，本发明提供一种高压集成电路，所述高压集成电路包括第一晶体管、自举控制电路、升压电路以及驱动电路；
所述第一晶体管连接至所述高压集成电路的电源电压端口；
所述自举控制电路用于将所述升压电路输出的电压处理产生自举电压，再检测所述自举电压的大小并根据所述自举电压的大小控制所述第一晶体管的开通和断开；所述自举电压高于预设值时，所述自举控制电路控制所述第一晶体管的断开以隔离所述自举电压通过所述第一晶体管输出至所述高压集成电路的电源电压端口；
所述升压电路用于将所述高压集成电路的电源电压端口输入的电源电压升压；
所述驱动电路用于驱动外部的开关管；
所述第一晶体管的漏极连接至所述高压集成电路的电源电压端口；所述第一晶体管的源极连接至所述高压集成电路的VB1端口；所述第一晶体管的栅极连接至所述自举控制电路的第二端；
所述自举控制电路的第一端连接至所述升压电路的第一端；所述升压电路的第二端连接所述驱动电路。
更进一步地，所述第一晶体管为MOS管。
更进一步地，所述自举控制电路包括比较器、第二晶体管、第三晶体管、施密特触发器、与非门、反相器、第一电阻、第二电阻、第三电阻以及第四电阻；
所述施密特触发器的输入端分别连接至所述高压集成电路的LINa端口和所述第二晶体管的栅极；所述施密特触发器的输出端连接至所述与非门的第一输入端；
所述与非门的输出端连接至所述反相器的输入端；
所述反相器的电源端连接至所述高压集成电路的VCC1端口；所述反相器的接地端连接至所述高压集成电路的VSS端口；所述反相器的输出端连接至所述第三晶体管的栅极；
所述第三晶体管的源极连接至所述高压集成电路的电源电压端口；所述第三晶体管的漏极连接至所述高压集成电路的VB1端口；
所述第二晶体管的源极连接至所述第二电阻的第一端；所述第二晶体管的漏极连接至所述高压集成电路的VB1端口；
所述第二电阻的第二端分别连接至所述第三电阻的第一端和所述比较器的负输入端；
所述第三电阻的第二端连接至所述高压集成电路的VSS端口；
所述第一电阻的第一端连接至所述高压集成电路的电源电压端口；所述第一电阻的第二端分别连接至所述第四电阻的第一端和所述比较器的正输入端；
所述第四电阻的第二端连接至所述高压集成电路的VSS端口；
所述比较器的电源端连接至所述高压集成电路的VCC1端口；所述比较器的接地端连接至所述高压集成电路的VSS端口；所述比较器的输出端连接至所述与非门的第二输入端。
更进一步地，所述第二晶体管和所述第三晶体管均为MOS管。
更进一步地，所述驱动电路包括高压侧输出电路、互锁电路和低压侧输出电路，所述高压侧输出电路通过所述互锁电路和所述低压侧输出电路连接。
更进一步地，所述高压集成电路的HIN1端口连接所述互锁电路的第一输入端；所述高压集成电路的LIN1端口连接所述互锁电路的第二输入端；
所述互锁电路的第二输出端分别连接至所述升压电路的第二端、所述高压集成电路的LINa端口以及所述低压侧输出电路；所述互锁电路的第一输出端连接至所述高压侧输出电路的输入端；
所述高压侧输出电路的电源端连接至所述高压集成电路的VB1端口； 所述高压侧输出电路的第一输出端连接至所述高压集成电路的HO1端口；所述高压侧输出电路的第二输出端连接至所述高压集成电路的VS1端口；
所述低压侧输出电路的第一输出端连接至所述高压集成电路的LO1端口。
更进一步地，所述高压侧输出电路设有3通道，所述高压侧输出电路包括高侧欠压保护电路，所述高侧欠压保护电路用于实现高侧驱动欠压保护功能，所述低压侧输出电路设有3通道。
更进一步地，所述高压集成电路还包括使能电路、过流保护电路、欠压保护电路、过温保护电路以及报错电路；
所述驱动电路分别与所述使能电路、所述过流保护电路、所述欠压保护电路、所述过温保护电路以及所述报错电路连接。
更进一步地，所述高压集成电路还包括电源电路，所述电源电路的输出端分别所述欠压保护电路和所述驱动电路连接。
第二方面，本发明还提供一种半导体电路，所述半导体电路包括开关管和本发明提供的上述的高压集成电路；所述高压集成电路连接于所述开关管，所述高压集成电路用于驱动所述开关管。
本发明的有益效果：本发明中，通过所述高压集成电路内设置自举控制电路，所述自举控制电路将所述升压电路输出的电压处理产生自举电压，再检测所述自举电压的大小并根据所述自举电压的大小控制所述第一晶体管的开通和断开；所述自举电压高于预设值时，所述自举控制电路控制所述第一晶体管的断开以隔离所述自举电压通过所述第一晶体管输出至所述高压集成电路的电源电压端口。所述自举控制电路避免了所述自举电压过高时，所述第一晶体管开通造成所述自举电压反向输入到所述高压集成电路的电源电压端口，导致所述高压集成电路失效。因此，该电路设置使得所述高压集成电路和所述半导体电路可靠性高。
附图说明
图1是本发明实施例提供的高压集成电路的模块结构图；
图2是本发明实施例提供的高压集成电路的一种具体实施的部分电路原理图；
图3是本发明实施例提供的高压集成电路的自举控制电路的电路原理图；
图4为本发明实施例提供的半导体电路的结构示意图。
具体实施方式
下面将结合具体实施例对本发明进行详细说明。
本发明的一种高压集成电路100。请参阅图1，图1是本发明实施例提供的高压集成电路100的模块结构图。
所述高压集成电路100包括所述高压集成电路100包括第一晶体管Q1、自举控制电路1、升压电路2以及驱动电路3。
所述第一晶体管Q1连接至所述高压集成电路100的电源电压端口。所述第一晶体管Q1作为所述高压集成电路100的自举MOS管。本实施例中，所述第一晶体管Q1为MOS管。
所述自举控制电路1用于将所述升压电路2输出的电压处理产生自举电压，再检测所述自举电压的大小并根据所述自举电压的大小控制所述第一晶体管Q1的开通和断开。
具体的，所述自举电压高于预设值时，所述自举控制电路1控制所述第一晶体管Q1的断开以隔离所述自举电压通过所述第一晶体管Q1输出至所述高压集成电路100的电源电压端口。所述高压集成电路100的电源电压端口为VCC管脚。该设置使得所述自举控制电路1避免了所述自举电压过高时，所述第一晶体管Q1开通造成所述自举电压反向输入到所述高压集成电路100的电源电压端口，导致所述高压集成电路100失效。
所述升压电路2用于将所述高压集成电路100的电源电压端口输入的电源电压升压。
所述驱动电路3用于驱动外部的开关管。
请参阅图2，图2是本发明实施例提供的高压集成电路100的一种具体实施的部分电路原理图。
所述高压集成电路100的电路连接关系为：
所述第一晶体管Q1的漏极连接至所述高压集成电路100的电源电压端口。所述第一晶体管Q1的源极连接至所述高压集成电路100的VB1端口。所述第一晶体管Q1的栅极连接至所述自举控制电路1的第二端。
所述自举控制电路1的第一端连接至所述升压电路2的第一端。所述升压电路2的第二端连接所述驱动电路3。
请参阅图3，图3是本发明实施例提供的高压集成电路100的自举控制电路1的电路原理图。
所述自举控制电路1包括比较器X1、第二晶体管Q2、第三晶体管Q3、施密特触发器A1、与非门A2、反相器A3、第一电阻R1、第二电阻R2、第三电阻R3以及第四电阻R4。
本实施例中，所述第二晶体管Q2和所述第三晶体管Q3均为MOS管。所述第二晶体管Q2和所述第三晶体管Q3均作为开关管使用。
所述自举控制电路1的内部电路连接关系为：
所述施密特触发器A1的输入端分别连接至所述高压集成电路100的LINa端口和所述第二晶体管Q2的栅极。所述施密特触发器A1的输出端连接至所述与非门A2的第一输入端。
所述与非门A2的输出端连接至所述反相器A3的输入端。
所述反相器A3的电源端连接至所述高压集成电路100的VCC1端口。所述反相器A3的接地端连接至所述高压集成电路100的VSS端口。所述反相器A3的输出端连接至所述第三晶体管Q3的栅极。
所述第三晶体管Q3的源极连接至所述高压集成电路100的电源电压端口。所述第三晶体管Q3的漏极连接至所述高压集成电路100的VB1端口。
所述第二晶体管Q2的源极连接至所述第二电阻R2的第一端。所述第二晶体管Q2的漏极连接至所述高压集成电路100的VB1端口。
所述第二电阻R2的第二端分别连接至所述第三电阻R3的第一端和所述比较器X1的负输入端。
所述第三电阻R3的第二端连接至所述高压集成电路100的VSS端口。
所述第一电阻R1的第一端连接至所述高压集成电路100的电源电压端口。所述第一电阻R1的第二端分别连接至所述第四电阻R4的第一端和所述比较器X1的正输入端。
所述第四电阻R4的第二端连接至所述高压集成电路100的VSS端口。
所述比较器X1的电源端连接至所述高压集成电路100的VCC1端口。所述比较器X1的接地端连接至所述高压集成电路100的VSS端口。所述比较器X1的输出端连接至所述与非门A2的第二输入端。
所述自举控制电路1的工作原理为：
所述高压集成电路100的VCC1端口中的VCC1是所述高压集成电路100内部升压后电压，约30V，用于驱动第三晶体管Q3开关（（VCC1-VCC）≥Q3导通阈值）。当所述高压集成电路100的VB1端口的VB1电压低于预设值Vth（16.5V）时（第三电阻R3端电压低于VCC），低压侧输出电路33输入的LINa电压（对应所述高压集成电路100的LIN1逻辑输入信号）信号输入为高平信号，此时第二晶体管Q2作为功率管MOSFET导通，比较器X1输出高电压，则与非门A2输出低电平，反相器A3输出高电平，第三晶体管Q3导通完成电源电压VCC向VB1端口的VB1充电；当VB1高于预设值Vth时（第三电阻R3端电压大于第四电阻VR4），LINa PWM信号输入为高平信号，X1输出低电压（A2-in2为低电平），则与非门A2输出高电平，反相器A3输出低电平，第三晶体管Q3关闭。
其它状态如下表所示：下表为表一逻辑真值表。
Figure DEST_PATH_IMAGE001
表一、逻辑真值表。
Vth值，参考电压VR3（避免在VB1电压过高时，第一晶体管Q1导通）。
当VB1>Vth时，无论LINa端口输入高或低电平，第一晶体管Q1驱动VB_drive信号始终为低电平信号，故Vth值选取主要取决于比较器X1参考电压VR3与VR4相比较，即VR3>VR4,比较器X1输出低电平，VR3<VR4输出高电平。即VR3取值参考VR4计算方式如下：
VR4值为：
Figure 594341DEST_PATH_IMAGE002
。
VR3电压值由R2、R3电阻值和Q2导通电阻Ron1决定。
Ron1参数由MOSFET管的 W、L工艺参数确定：（MOSFET管的其它工艺参数
Figure 104957DEST_PATH_IMAGE003
）
Figure 353536DEST_PATH_IMAGE004
;
其中Q2 MOSFET管的 Ron1=
Figure 92953DEST_PATH_IMAGE005
;
Figure 376167DEST_PATH_IMAGE006
;(其中VR3=0.44V, Vth=16.5V);
Figure 792105DEST_PATH_IMAGE007
；
Figure 527979DEST_PATH_IMAGE008
(第二电 阻R2、第三电阻R3均取10Ω);
则当第二晶体管Q2的MOSFET管的宽长(W/L)比约为10.735比值时，在第三晶体管Q3导通过程，当VB1电压大于16.5V时，VB_drive则输出低电平，第一晶体管Q1关断。
本实施例中，所述驱动电路3包括高压侧输出电路31、互锁电路32和低压侧输出电路33，所述高压侧输出电路31通过所述互锁电路32和所述低压侧输出电路33连接。
本实施例中，所述高压侧输出电路31设有3通道，所述高压侧输出电路31包括高侧欠压保护电路311，所述高侧欠压保护电路311用于实现高侧驱动欠压保护功能，所述低压侧输出电路3设有3通道。
所述驱动电路3的连接关系为：
所述高压集成电路100的HIN1端口连接所述互锁电路32的第一输入端。所述高压集成电路100的LIN1端口连接所述互锁电路32的第二输入端。
所述互锁电路32的第二输出端分别连接至所述升压电路2的第二端、所述高压集成电路100的LINa端口以及所述低压侧输出电路33。所述互锁电路32的第一输出端连接至所述高压侧输出电路31的输入端。
所述高压侧输出电路31的电源端连接至所述高压集成电路100的VB1端口。 所述高压侧输出电路31的第一输出端连接至所述高压集成电路100的HO1端口。所述高压侧输出电路31的第二输出端连接至所述高压集成电路100的VS1端口。
所述低压侧输出电路33的第一输出端连接至所述高压集成电路100的LO1端口。
因此，当LIN1端口为高电平有效时，即LINa端口输出高电平，经升压电路2输出约30V左右的信号驱动第一晶体管Q1开通。反之，当LIN1端口为低电平时，第一晶体管Q1关断。
本实施例中，所述高压集成电路100还包括使能电路4、过流保护电路5、欠压保护电路6、过温保护电路7以及报错电路8。
所述驱动电路3分别与所述使能电路4、所述过流保护电路5、所述欠压保护电路6、所述过温保护电路7以及所述报错电路8连接。
本实施例中，所述高压集成电路100还包括电源电路9，所述电源电路9的输出端分别所述欠压保护电路6和所述驱动电路3连接。
本发明还提供一种半导体电路300。
参阅图4， 图4为本发明实施例提供的半导体电路300的结构示意图。
所述半导体电路300包括开关管200和所述高压集成电路100。所述高压集成电路100连接于所述开关管200，所述高压集成电路100用于驱动所述开关管200。
可以理解的是，上述的高压集成电路实施例中的内容均适用于本半导体电路300实施例中，本半导体电路300实施例所具体实现的功能与上述的高压集成电路100实施例相同，并且达到的有益效果与上述的高压集成电路100实施例所达到的有益效果也相同。
本发明中，通过所述高压集成电路100内设置自举控制电路1，所述自举控制电路1将所述升压电路2输出的电压处理产生自举电压，再检测所述自举电压的大小并根据所述自举电压的大小控制所述第一晶体管Q1的开通和断开；所述自举电压高于预设值时，所述自举控制电路1控制所述第一晶体管Q1的断开以隔离所述自举电压通过所述第一晶体管Q1输出至所述高压集成电路100的电源电压端口。所述自举控制电路1避免了所述自举电压过高时，所述第一晶体管Q1开通造成所述自举电压反向输入到所述高压集成电路100的电源电压端口，导致所述高压集成电路100失效。因此，该电路设置使得所述高压集成电路100和所述半导体电路300可靠性高。
以上内容仅为本发明的较佳实施例，对于本领域的普通技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种高压集成电路，其特征在于，所述高压集成电路包括第一晶体管、自举控制电路、升压电路以及驱动电路；
所述第一晶体管连接至所述高压集成电路的电源电压端口；
所述自举控制电路用于将所述升压电路输出的电压处理产生自举电压，再检测所述自举电压的大小并根据所述自举电压的大小控制所述第一晶体管的开通和断开；所述自举电压高于预设值时，所述自举控制电路控制所述第一晶体管的断开以隔离所述自举电压通过所述第一晶体管输出至所述高压集成电路的电源电压端口；
所述升压电路用于将所述高压集成电路的电源电压端口输入的电源电压升压；
所述驱动电路用于驱动外部的开关管；
所述第一晶体管的漏极连接至所述高压集成电路的电源电压端口；所述第一晶体管的源极连接至所述高压集成电路的VB1端口；所述第一晶体管的栅极连接至所述自举控制电路的第二端；
所述自举控制电路的第一端连接至所述升压电路的第一端；所述升压电路的第二端连接所述驱动电路。
2.根据权利要求1所述的高压集成电路，其特征在于，所述第一晶体管为MOS管。
3.根据权利要求2所述的高压集成电路，其特征在于，所述自举控制电路包括比较器、第二晶体管、第三晶体管、施密特触发器、与非门、反相器、第一电阻、第二电阻、第三电阻以及第四电阻；
所述施密特触发器的输入端分别连接至所述高压集成电路的LINa端口和所述第二晶体管的栅极；所述施密特触发器的输出端连接至所述与非门的第一输入端；
所述与非门的输出端连接至所述反相器的输入端；
所述反相器的电源端连接至所述高压集成电路的VCC1端口；所述反相器的接地端连接至所述高压集成电路的VSS端口；所述反相器的输出端连接至所述第三晶体管的栅极；
所述第三晶体管的源极连接至所述高压集成电路的电源电压端口；所述第三晶体管的漏极连接至所述高压集成电路的VB1端口；
所述第二晶体管的源极连接至所述第二电阻的第一端；所述第二晶体管的漏极连接至所述高压集成电路的VB1端口；
所述第二电阻的第二端分别连接至所述第三电阻的第一端和所述比较器的负输入端；
所述第三电阻的第二端连接至所述高压集成电路的VSS端口；
所述第一电阻的第一端连接至所述高压集成电路的电源电压端口；所述第一电阻的第二端分别连接至所述第四电阻的第一端和所述比较器的正输入端；
所述第四电阻的第二端连接至所述高压集成电路的VSS端口；
所述比较器的电源端连接至所述高压集成电路的VCC1端口；所述比较器的接地端连接至所述高压集成电路的VSS端口；所述比较器的输出端连接至所述与非门的第二输入端。
4.根据权利要求3所述的高压集成电路，其特征在于，所述第二晶体管和所述第三晶体管均为MOS管。
5.根据权利要求1所述的高压集成电路，其特征在于，所述驱动电路包括高压侧输出电路、互锁电路和低压侧输出电路，所述高压侧输出电路通过所述互锁电路和所述低压侧输出电路连接。
6.根据权利要求5所述的高压集成电路，其特征在于，所述高压集成电路的HIN1端口连接所述互锁电路的第一输入端；所述高压集成电路的LIN1端口连接所述互锁电路的第二输入端；
所述互锁电路的第二输出端分别连接至所述升压电路的第二端、所述高压集成电路的LINa端口以及所述低压侧输出电路；所述互锁电路的第一输出端连接至所述高压侧输出电路的输入端；
所述高压侧输出电路的电源端连接至所述高压集成电路的VB1端口； 所述高压侧输出电路的第一输出端连接至所述高压集成电路的HO1端口；所述高压侧输出电路的第二输出端连接至所述高压集成电路的VS1端口；
所述低压侧输出电路的第一输出端连接至所述高压集成电路的LO1端口。
7.根据权利要求5所述的高压集成电路，其特征在于，所述高压侧输出电路设有3通道，所述高压侧输出电路包括高侧欠压保护电路，所述高侧欠压保护电路用于实现高侧驱动欠压保护功能，所述低压侧输出电路设有3通道。
8.根据权利要求1所述的高压集成电路，其特征在于，所述高压集成电路还包括使能电路、过流保护电路、欠压保护电路、过温保护电路以及报错电路；
所述驱动电路分别与所述使能电路、所述过流保护电路、所述欠压保护电路、所述过温保护电路以及所述报错电路连接。
9.根据权利要求7所述的高压集成电路，其特征在于，所述高压集成电路还包括电源电路，所述电源电路的输出端分别所述欠压保护电路和所述驱动电路连接。
10.一种半导体电路，其特征在于，所述半导体电路包括开关管和如权利要求1-9中任意一项所述的高压集成电路；所述高压集成电路连接于所述开关管，所述高压集成电路用于驱动所述开关管。
CN202211237161.3A 2022-10-11 2022-10-11 高压集成电路和半导体电路 Active CN115333342B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211237161.3A CN115333342B (zh) 2022-10-11 2022-10-11 高压集成电路和半导体电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211237161.3A CN115333342B (zh) 2022-10-11 2022-10-11 高压集成电路和半导体电路

Publications (2)

Publication Number Publication Date
CN115333342A true CN115333342A (zh) 2022-11-11
CN115333342B CN115333342B (zh) 2023-01-24

Family

ID=83914100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211237161.3A Active CN115333342B (zh) 2022-10-11 2022-10-11 高压集成电路和半导体电路

Country Status (1)

Country Link
CN (1) CN115333342B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070159150A1 (en) * 2004-01-28 2007-07-12 Kyoichi Hosokawa Switching power supply device and a semiconductor integrated circuit
US20110133711A1 (en) * 2009-12-09 2011-06-09 Rohm Co., Ltd. Semiconductor device and switching regulator using the device
JP2011259548A (ja) * 2010-06-07 2011-12-22 Rohm Co Ltd 昇圧型ｄｃ／ｄｃコンバータ及びこれを備えた電子機器
CN212627726U (zh) * 2020-07-31 2021-02-26 广东汇芯半导体有限公司 一种集成控制芯片的智能功率模块
CN113824348A (zh) * 2021-09-29 2021-12-21 广东汇芯半导体有限公司 半导体电路
CN114006347A (zh) * 2021-10-29 2022-02-01 广东汇芯半导体有限公司 一种半导体高压集成驱动芯片及电子设备
CN114039585A (zh) * 2021-10-29 2022-02-11 广东汇芯半导体有限公司 高压集成电路、半导体电路及其制备方法
US20220069695A1 (en) * 2020-08-27 2022-03-03 Mitsubishi Electric Corporation Drive circuit and inverter device
CN216564919U (zh) * 2021-10-29 2022-05-17 广东汇芯半导体有限公司 高压集成电路及半导体电路
CN114785330A (zh) * 2022-05-30 2022-07-22 广东汇芯半导体有限公司 高压集成电路、计数方法和半导体电路
CN114928022A (zh) * 2022-06-24 2022-08-19 广东汇芯半导体有限公司 高压集成电路、过流保护电路方法和半导体电路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070159150A1 (en) * 2004-01-28 2007-07-12 Kyoichi Hosokawa Switching power supply device and a semiconductor integrated circuit
US20110133711A1 (en) * 2009-12-09 2011-06-09 Rohm Co., Ltd. Semiconductor device and switching regulator using the device
JP2011259548A (ja) * 2010-06-07 2011-12-22 Rohm Co Ltd 昇圧型ｄｃ／ｄｃコンバータ及びこれを備えた電子機器
CN212627726U (zh) * 2020-07-31 2021-02-26 广东汇芯半导体有限公司 一种集成控制芯片的智能功率模块
US20220069695A1 (en) * 2020-08-27 2022-03-03 Mitsubishi Electric Corporation Drive circuit and inverter device
CN113824348A (zh) * 2021-09-29 2021-12-21 广东汇芯半导体有限公司 半导体电路
CN114006347A (zh) * 2021-10-29 2022-02-01 广东汇芯半导体有限公司 一种半导体高压集成驱动芯片及电子设备
CN114039585A (zh) * 2021-10-29 2022-02-11 广东汇芯半导体有限公司 高压集成电路、半导体电路及其制备方法
CN216564919U (zh) * 2021-10-29 2022-05-17 广东汇芯半导体有限公司 高压集成电路及半导体电路
CN114785330A (zh) * 2022-05-30 2022-07-22 广东汇芯半导体有限公司 高压集成电路、计数方法和半导体电路
CN114928022A (zh) * 2022-06-24 2022-08-19 广东汇芯半导体有限公司 高压集成电路、过流保护电路方法和半导体电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
冯宇翔 等: "基于高压BCD工艺的内集成自举电路", 《半导体技术》 *

Also Published As

Publication number Publication date
CN115333342B (zh) 2023-01-24

Similar Documents

Publication Publication Date Title
CN108123596B (zh) 一种nmos开关管驱动电路
US11070046B2 (en) Short-circuit protection circuit for self-arc-extinguishing type semiconductor element
US7592831B2 (en) Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator
JPH0211178B2 (zh)
EP2736170A1 (en) Cascoded semiconductor devices
TW201429134A (zh) 驅動變壓器隔離自適應驅動電路
EP3035531B1 (en) Semiconductor device and current limiting method
CN216290722U (zh) 半导体电路
CN113824348A (zh) 半导体电路
CN114204786A (zh) 半导体电路
CN108233690B (zh) 智能功率模块、空调器控制器及空调器
CN113437858A (zh) 智能功率模块驱动电路、智能功率模块及家电设备
CN114123750A (zh) 半导体电路
CN115333342B (zh) 高压集成电路和半导体电路
CN111725857A (zh) 开关驱动电路及电池控制电路
CN110601602A (zh) 智能功率模块的驱动ic电路、智能功率模块及空调器
WO2018203422A1 (ja) 半導体素子の駆動装置および電力変換装置
JP2004112987A (ja) 電力変換装置
CN210807066U (zh) 门极驱动电路、充电装置
WO2017206385A1 (zh) 智能功率模块和空调器
CN218416230U (zh) 电机驱动电路及电机驱动器
US11923832B1 (en) Gate driver circuit with a limiting function to maintain control voltage under a rated limit
CN114123833B (zh) 半导体电路
CN117477916B (zh) 一种低边驱动电路以及电机驱动电路
WO2022123977A1 (ja) 電圧制御型半導体素子の駆動装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant