CN216290722U - 半导体电路 - Google Patents

Abstract

本实用新型公开一种半导体电路，包括电路板和高压集成电路，高压集成电路包括上桥驱动单元和下桥驱动单元，上桥驱动单元包括上桥驱动电路和分别与上桥驱动电路电连接的上桥驱动输入端及上桥驱动输出端，下桥驱动单元包括下桥驱动电路和分别与下桥驱动电路电连接的下桥驱动输入端及下桥驱动输出端，上桥驱动电路与下桥驱动电路之间电连接有互锁电路；当上桥驱动电路输入端和下桥驱动电路输入端同为高电平时，互锁电路能够将至少一个高电平转换为低电平，以使得上桥驱动电路输出端和/或下桥驱动电路输出端输出低电平。本实用新型所提出的高压集成电路，其通过互锁电路可保证输入均为高电平时，至少一个输出被置为低电平，避免均输出高电平的现象。

Description

半导体电路

技术领域

本实用新型涉及功率半导体领域，特别涉及一种半导体电路。

背景技术

半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品，兼有GTR(大功率晶体管)高电流、低饱和电压和高耐压的优点，以及MOSFET(场效应晶体管)高输入阻抗、高开关频率和低驱动功率的优点。半导体电路内部集成了逻辑、控制、检测和保护电路，使用起来方便，不仅减小了体积，缩短了开发时间，也增强了可靠性，适应了当今功率器件的发展方向。

半导体电路包括高压集成电路，即HVIC，是一种把MCU信号转换成驱动IGBT信号的集成电路产品。HVIC把PMOS管、NMOS管、三极管、二极管、稳压管、电阻、电容集成在一起，形成斯密特、低压LEVELSHIFT、高压LEVELSHIFT、脉冲发生电路、延时电路、滤波电路、过电流保护电路和过热保护电路、欠压保护电路、自举电路等电路。HVIC一方面接收MCU的控制信号，驱动后续IGBT或MOS工作，另一方面将系统的状态检测信号送回MCU。

传统的HVIC应用时，输出端口HO(上桥臂驱动端口)、LO(下桥臂驱动端口)始终输出为相反电位信号，即当HO输出高电平时，LO输出为低电平(图1A)。但在应用调试不当和终端应用电网影响情况下，易发生输入端口为同电平的现象(图1B)，或外界干扰信号引入时(图1C)，导致HO、L0输出为高电平，即后继的IGBT或MOS等三极晶体管同时导通，将供电电压直接通过此上下桥臂通道短路到地，即有大电流流过，造成IGBT或MOS等三极晶体管等后继元件的损坏。

实用新型内容

本实用新型的主要目的在于提出一种半导体电路，旨在解决上述背景技术中所提出的技术问题。

为实现上述目的，本实用新型提出一种半导体电路，所述半导体电路包括电路板和设于所述电路板上的高压集成电路，所述高压集成电路包括上桥驱动单元和下桥驱动单元，所述上桥驱动单元用于产生逆变桥上桥驱动信号，所述上桥驱动单元包括上桥驱动电路和分别与所述上桥驱动电路电连接的上桥驱动输入端及上桥驱动输出端，所述下桥驱动单元用于产生逆变桥下桥驱动信号，所述下桥驱动单元包括下桥驱动电路和分别与所述下桥驱动电路电连接的下桥驱动输入端及下桥驱动输出端，所述上桥驱动电路与所述下桥驱动电路之间电连接有互锁电路；

当所述上桥驱动电路输入端和所述下桥驱动电路输入端同为高电平时，所述互锁电路能够将至少一个高电平转换为低电平，以使得所述上桥驱动电路输出端和/或所述下桥驱动电路输出端输出低电平。

优选地，所述互锁电路包括第一非门、第二非门、第一与非门、第三非门、第四非门、第二与非门和第三与非门，所述第一非门的输入端与所述上桥驱动输入端电连接，所述第一非门的输出端与所述第二非门的输入端电连接，所述第二非门的输出端与所述第二与非门的输入端连接；

所述第三非门的输入端与所述下桥驱动输入端电连接，所述第三非门的输出端与所述第四非门的输入端电连接，所述第四非门的输出端与所述第三与非门的输入端电连接；

所述第一与非门的输入端分别与所述上桥驱动输入端和下桥驱动输入端电连接，所述第一与非门的输出端分别与所述第二与非门与所述第三与非门的输入端电连接；

所述高压集成电路还包括与所述第二与非门的输出端电连接的第五非门和与所述第三与非门的输出端电连接的第六非门。

优选地，所述高压集成电路还包括第七非门和第八非门，所述第七非门的输入端与所述第五非门的输出端电连接，所述第七非门的输出端与所述第八非门的输入端电连接，所述第八非门的输出端与所述上桥驱动输出端电连接；

所述高压集成电路还包括第九非门和第十非门，所述第九非门的输入端与所述第六非门的输出端电连接，所述第九非门的输出端与所述第十非门的输入端电连接，所述第十非门的输出端与所述下桥驱动输出端电连接。

优选地，所述高压集成电路还包括第一二极管，所述第一二极管的正极与所述上桥驱动输入端电连接，所述第一二极管的负极与第一电源电连接；所述高压集成电路还包括第二二极管，所述第二二极管的正极与所述下桥驱动输入端电连接，所述第二二极管的负极与第二电源电连接。

优选地，所述高压集成电路还包括第三二极管，所述第三二极管的正极接地，所述第三二极管的负极与所述上桥驱动输入端电连接；所述高压集成电路还包括第四二极管，所述第四二极管的正极接地，所述第四二极管的负极与所述下桥驱动输入端电连接。

优选地，所述上桥驱动电路还包括自举电路和欠压保护电路。

优选地，所述高压集成电路还包括过流保护电路，所述过流保护电路分别与所述上桥驱动电路和所述下桥驱动电路电连接。

优选地，所述高压集成电路还包括过压保护电路，所述过压保护电路分别与所述上桥驱动电路和所述下桥驱动电路电连接。

优选地，所述高压集成电路还包括过温保护电路，所述过温保护电路分别与所述上桥驱动电路和所述下桥驱动电路电连接。

优选地，所述高压集成电路还包括报错电路，所述报错电路分别与所述上桥驱动电路和所述下桥驱动电路电连接。

与现有技术相比，本实用新型实施例的有益技术效果在于：

本实用新型所提出的高压集成电路，其通过互锁电路可保证输入均为高电平时，至少一个输出被置为低电平，避免均输出高电平的现象，提高产品应用可靠性和抗干扰能力。

附图说明

图1A为高压集成电路的一波形图；

图1B为高压集成电路的另一波形图；

图1C为高压集成电路的又一波形图；

图2为本实用新型一实施例中半导体电路的高压集成电路的单通道电路图；

图3为本实用新型一实施例中半导体电路的高压集成电路的三通道电路图；

图4为图2和图3中互锁电路的电路结构示意图。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本实用新型，而不能理解为对本实用新型的限制，基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明，本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后......)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

还需要说明的是，当元件被称为“固定于”或“设置于”另一个元件上时，它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“连接”另一个元件，它可以是直接连接另一个元件或者可能同时存在居中元件。

另外，在本实用新型中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。

本实用新型提到的半导体电路，是一种将功率开关器件和高压驱动电路等集成在一起，并在外表进行密封封装的一种电路模块，在电力电子领域应用广泛，如驱动电机的变频器、各种逆变电压、变频调速、冶金机械、电力牵引、变频家电等领域应用。这里的半导体电路还有多种其他的名称，如模块化智能功率系统(Modular Intelligent Power System，MIPS)、智能功率模块(Intelligent Power Module，IPM)，或者称为混合集成电路、功率半导体模块、功率模块等名称。在本实用新型的以下实施例中，统一称为模块化智能功率系统(MIPS)。

实施例一

请参见图2-3，本实用新型提出一种模块化智能功率系统，包括电路板10和设于电路板10上的高压集成电路，高压集成电路包括上桥驱动单元和下桥驱动单元，上桥驱动单元用于产生逆变桥上桥驱动信号，上桥驱动单元包括上桥驱动电路20和分别与上桥驱动电路20电连接的上桥驱动输入端HIN及上桥驱动输出端HO，下桥驱动单元用于产生逆变桥下桥驱动信号，下桥驱动单元包括下桥驱动电路30和分别与下桥驱动电路30电连接的下桥驱动输入端LIN及下桥驱动输出端LO，上桥驱动电路20与下桥驱动电路30之间电连接有互锁电路40；

当上桥驱动电路20输入端和下桥驱动电路30输入端同为高电平时，互锁电路40能够将至少一个高电平转换为低电平，以使得上桥驱动电路20输出端和/或下桥驱动电路30输出端输出低电平。

本实施例中，高压集成电路设置在电路板10上，高压集成电路包括上桥驱动电路20和下桥驱动电路30，上桥驱动电路20用于产生上桥驱动信号以驱动逆变桥上桥，下桥驱动电路30用于产生下桥驱动信号以驱动逆变桥下桥。上桥驱动电路20电连接有上桥驱动输入端HIN和上桥驱动输出端HO，下桥驱动电路30电连接有下桥驱动输入端LIN和下桥驱动输出端LO，上桥驱动输入端HIN、上桥驱动输出端HO、下桥驱动输入端LIN和下桥驱动输出端LO设置于电路板10上。

互锁电路40设置在上桥驱动电路20与下桥驱动电路30之间，具体的，互锁电路40的一端与上桥驱动电路20电连接，另一端与下桥驱动电路30电连接。当上桥驱动电路20输入端和下桥驱动电路30输入端同为高电平时，互锁电路40能够将至少一个高电平转换为低电平，以使得上桥驱动电路20输出端和/或下桥驱动电路30输出端输出低电平。

本实用新型所提出的模块化智能功率系统在高压集成电路中置入互锁电路40，能够有效解决半桥驱动高压集成电路、全桥驱动高压集成电路存在的上桥驱动输入端HIN和下桥驱动输入端LIN同为高电平或低电平时，以及其中输入端受到外界干扰误触发时，导致上桥驱动输出端HO和下桥驱动输出端LO同为高电平，后继的IGBT或MOS等三极晶体管同时导通，造成损坏的情况，提高了产品的应用可靠性和抗干扰能力。

实施例二

请参见图4，本实用新型实施例所提出的互锁电路40包括第一非门41、第二非门42、第一与非门43、第三非门44、第四非门45、第二与非门46和第三与非门47，第一非门41的输入端与上桥驱动输入端HIN电连接，第一非门41的输出端与第二非门42的输入端电连接，第二非门42的输出端与第二与非门46的输入端连接；第三非门44的输入端与下桥驱动输入端LIN电连接，第三非门44的输出端与第四非门45的输入端电连接，第四非门45的输出端与第三与非门47的输入端电连接；第一与非门43的输入端分别与上桥驱动输入端HIN和下桥驱动输入端LIN电连接，第一与非门43的输出端分别与第二与非门46与第三与非门47的输入端电连接；高压集成电路还包括与第二与非门46的输出端电连接的第五非门50和与第三与非门47的输出端电连接的第六非门60。本实施例中，互锁电路40包括有若干与非门(若输入同为高电平，则输出为低电平，若输入中至少有一个低电平，则输出为高电平)和非门(若输入为高电平，则输出为低电平，若输入为低电平，则输出为高电平)，以通过与非门和非门使得上桥驱动输入端HIN和下桥驱动输入端LIN同为高电平时，上桥驱动输出端HO和下桥驱动输出端LO同为低电平。

具体的，当上桥驱动输入端HIN、下桥驱动输入端LIN同为高电平时：

第一非门41输出低电平，第二非门42输出高电平，第一与非门43的两输入端均为高电平，第一与非门43的输出端输出低电平，第二与非门46的两输入端分别输入低电平和高电平，第二与非门46的输出端输出高电平，第五非门50输出低电平；第三非门44输出低电平，第四非门45输出高电平，第一与非门43的两输入端均为高电平，第一与非门43的输出端输出低电平，第三与非门47的两输入端分别输入低电平和高电平，第三与非门47的的输出端输出高电平，第六非门60输出低电平。

当上桥驱动输入端HIN为低电平，下桥驱动输入端LIN为高电平时：

第一非门41输出高电平，第二非门42输出低电平，第一与非门43的两输入端分别为低电平和高电平，第一与非门43的输出端输出高电平，第二与非门46的两输入端分别输入低电平和高电平，第二与非门46的输出端输出高电平，第五非门50输出低电平；第三非门44输出低电平，第四非门45输出高电平，第一与非门43的两输入端分别为高电平和低电平，第一与非门43的输出端输出高电平，第三与非门47的两输出端均为高电平，第三与非门47的输出端输出低电平，第六非门60输出高电平；

当上桥驱动输入端HIN为高电平，下桥驱动输入端LIN为低电平时：

第一非门41输出低电平，第二非门42输出高电平，第一与非门43的两输入端分别为低电平和高电平，第一与非门43的输出端输出高电平，第二与非门46的两输入端均为高电平，第二与非门46的输出端输出低电平，第五非门50输出高电平；第三非门44输出高电平，第四非门45输出低电平，第一与非门43的两输入端分别为高电平和低电平，第一与非门43的输出端输出高电平，第三与非门47的两输入端分别为高电平和低电平，第三与非门47的输出端输出高电平，第六非门60输出低电平；

当上桥驱动输入端HIN、下桥驱动输入端LIN同为低电平时：

第一非门41输出高电平，第二非门42输出低电平，第一与非门43的两输入端均为低电平，第一与非门43的输出端输出高电平，第二与非门46的两输入端分别输入低电平和高电平，第二与非门46的输出端输出高电平，第五非门50输出低电平；

第三非门44输出高电平，第四非门45输出低电平，第一与非门43的两输入端均为低电平，第一与非门43的输出端输出高电平，第三与非门47的两输入端分别输入高电平和低电平，第三与非门47的输出端输出高电平，第六非门60输出低电平。

实施例三

请参见图4，本实用新型实施例所提出的高压集成电路还包括第七非门70和第八非门80，第七非门70的输入端与第五非门50的输出端电连接，第七非门70的输出端与第八非门80的输入端电连接，第八非门80的输出端与上桥驱动输出端HO电连接；高压集成电路还包括第九非门90和第十非门100，第九非门90的输入端与第六非门60的输出端电连接，第九非门90的输出端与第十非门100的输入端电连接，第十非门100的输出端与下桥驱动输出端LO电连接。本实施例中，上桥驱动输入端HIN及下桥驱动输入端LIN所输入的波形有杂波导致不方正，分别经第七非门70和第八非门80以及第九非门90和第十非门100处理过后(信号经多次反转)，确保给后继的功率器件输出稳定的驱动信号。

实施例四

请参见图4，本实用新型实施例所提出的高压集成电路还包括第一二极管200，第一二极管200的正极与上桥驱动输入端HIN电连接，第一二极管200的负极与第一电源VCC1电连接；高压集成电路还包括第二二极管300，第二二极管300的正极与下桥驱动输入端LIN电连接，第二二极管300的负极与第二电源VCC2电连接。本实施例中，为防止产生的静电对功率器件的驱动或寿命造成影响，在互锁电路40与上桥驱动输入端HIN以及互锁电路40与下桥驱动输入端LIN之间分别设有第一二极管200和第二二极管300。假设第一电源VCC1和第二电源VCC2均为15V，上桥驱动输入端HIN和下桥驱动输入端LIN正常电压为0.5-1V，当产生静电时，导致上桥驱动输入端HIN和下桥驱动输入端LIN的电压为15.5V，此时，第一二极管200和第二二极管300所在支路导通，静电所产生的电压流向第一二极管200与第二二极管300所在支路，避免其对后继的功率器件造成损坏。

实施例五

请参见图4，本实用新型实施例所提出的高压集成电路还包括第三二极管400，第三二极管400的正极接地，第三二极管400的负极与上桥驱动输入端HIN电连接；高压集成电路还包括第四二极管500，第四二极管500的正极接地，第四二极管500的负极与下桥驱动输入端LIN电连接。本实施例中，第三二极管400与第四二极管500同样是为了防止静电，与前述第一二极管200与第二二极管300的区别仅在于，本实施例所产生的静电为负压，而前述实施例所产生的静电为正压。

实施例六

请参见图2-3，本实用新型实施例所提出的上桥驱动电路20还包括自举电路21和欠压保护电路22。本实施例中，上桥驱动电路20还包括有自举电路21，自举电路21也叫升压电路，是利用自举升压二极管，自举升压电容等电子元件，使电容放电电压和电源电压叠加，从而使电压升高，有的电路升高的电压能达到数倍电源电压。上桥驱动电路20还包括欠压保护电路22，在输入电压达不到工作电压时，会切断输入电压，避免因低电压而反复起动导致损坏。

实施例七

请参见图2-3，本实用新型实施例所提出的高压集成电路还包括过流保护电路600，过流保护电路600分别与上桥驱动电路20和下桥驱动电路30电连接。本实施例中，为避免因电路中的电流过大而导致其损坏电路，在高压集成电路中还设置有过流保护电路600，以在电流过大时及时切断电源，使其停止工作。

实施例八

请参见图2-3，本实用新型实施例所提出的高压集成电路还包括过压保护电路700，过压保护电路700分别与上桥驱动电路20和下桥驱动电路30电连接。本实施例中，为避免因电路中的电压过大而导致其损坏电路，在高压集成电路中还设置有过压保护电路700，以在电压过大时切断电源，使其停止工作。

实施例九

请参见图2-3，本实用新型实施例所提出的高压集成电路还包括过温保护电路800，过温保护电路800分别与上桥驱动电路20和下桥驱动电路30电连接。本实施例中，为避免因电路中的温度过高而导致其损坏电路，在高压集成电路中还设置有过温保护电路800，以在温度过高时切断电源，使其停止工作。

实施例十

请参见图2-3，本实用新型实施例所提出的高压集成电路还包括报错电路900，报错电路900分别与上桥驱动电路20和下桥驱动电路30电连接。本实施例中，当电路运行出现问题时，比如温度过高、电流过大或电压过大时，报错电路900会自动报错，以提醒工作人员。

以上的仅为本实用新型的部分或优选实施例，无论是文字还是附图都不能因此限制本实用新型保护的范围，凡是在与本实用新型一个整体的构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型保护的范围内。

Claims (10)

1.一种半导体电路，其特征在于，包括电路板和设于所述电路板上的高压集成电路，所述高压集成电路包括上桥驱动单元和下桥驱动单元，所述上桥驱动单元用于产生逆变桥上桥驱动信号，所述上桥驱动单元包括上桥驱动电路和分别与所述上桥驱动电路电连接的上桥驱动输入端及上桥驱动输出端，所述下桥驱动单元用于产生逆变桥下桥驱动信号，所述下桥驱动单元包括下桥驱动电路和分别与所述下桥驱动电路电连接的下桥驱动输入端及下桥驱动输出端，所述上桥驱动电路与所述下桥驱动电路之间电连接有互锁电路；

当所述上桥驱动电路输入端和所述下桥驱动电路输入端同为高电平时，所述互锁电路能够将至少一个高电平转换为低电平，以使得所述上桥驱动电路输出端和/或所述下桥驱动电路输出端输出低电平。

2.根据权利要求1所述的半导体电路，其特征在于，

所述互锁电路包括第一非门、第二非门、第一与非门、第三非门、第四非门、第二与非门和第三与非门，所述第一非门的输入端与所述上桥驱动输入端电连接，所述第一非门的输出端与所述第二非门的输入端电连接，所述第二非门的输出端与所述第二与非门的输入端连接；

所述第三非门的输入端与所述下桥驱动输入端电连接，所述第三非门的输出端与所述第四非门的输入端电连接，所述第四非门的输出端与所述第三与非门的输入端电连接；

所述第一与非门的输入端分别与所述上桥驱动输入端和下桥驱动输入端电连接，所述第一与非门的输出端分别与所述第二与非门与所述第三与非门的输入端电连接；

所述高压集成电路还包括与所述第二与非门的输出端电连接的第五非门和与所述第三与非门的输出端电连接的第六非门。

3.根据权利要求2所述的半导体电路，其特征在于，

所述高压集成电路还包括第七非门和第八非门，所述第七非门的输入端与所述第五非门的输出端电连接，所述第七非门的输出端与所述第八非门的输入端电连接，所述第八非门的输出端与所述上桥驱动输出端电连接；

所述高压集成电路还包括第九非门和第十非门，所述第九非门的输入端与所述第六非门的输出端电连接，所述第九非门的输出端与所述第十非门的输入端电连接，所述第十非门的输出端与所述下桥驱动输出端电连接。

4.根据权利要求2所述的半导体电路，其特征在于，所述高压集成电路还包括第一二极管，所述第一二极管的正极与所述上桥驱动输入端电连接，所述第一二极管的负极与第一电源电连接；所述高压集成电路还包括第二二极管，所述第二二极管的正极与所述下桥驱动输入端电连接，所述第二二极管的负极与第二电源电连接。

5.根据权利要求4所述的半导体电路，其特征在于，所述高压集成电路还包括第三二极管，所述第三二极管的正极接地，所述第三二极管的负极与所述上桥驱动输入端电连接；所述高压集成电路还包括第四二极管，所述第四二极管的正极接地，所述第四二极管的负极与所述下桥驱动输入端电连接。

6.根据权利要求1所述的半导体电路，其特征在于，所述上桥驱动电路还包括自举电路和欠压保护电路。

7.根据权利要求1所述的半导体电路，其特征在于，所述高压集成电路还包括过流保护电路，所述过流保护电路分别与所述上桥驱动电路和所述下桥驱动电路电连接。

8.根据权利要求1所述的半导体电路，其特征在于，所述高压集成电路还包括过压保护电路，所述过压保护电路分别与所述上桥驱动电路和所述下桥驱动电路电连接。

9.根据权利要求1所述的半导体电路，其特征在于，所述高压集成电路还包括过温保护电路，所述过温保护电路分别与所述上桥驱动电路和所述下桥驱动电路电连接。

10.根据权利要求1所述的半导体电路，其特征在于，所述高压集成电路还包括报错电路，所述报错电路分别与所述上桥驱动电路和所述下桥驱动电路电连接。

Images