CN216564501U - 半导体电路 - Google Patents

Abstract

本实用新型涉及一种半导体电路，包括高压集成电路和开关管；高压集成电路包括驱动电路、过流保护电路和故障逻辑控制电路，所述驱动电路连接于所述开关管；所述过流保护电路包括有比较器、编码器、多个开关组件和多路电源电容，所述比较器的正极输入端连接至过流检测信号输入端，各路所述电源电容的正极通过所述开关组件连接至所述比较器的负极输入端，所述编码器具有和各路所述电源电容对应的输出控制端，各路所述输出控制端连接至各个所述开关组件，比较器的输出端连接至所述故障逻辑控制电路；其中，至少两路所述电源电容的电压不同。该半导体电路可以减少因过流保护触发电压阈值单一引起的误关断情况的发生，提高电路运行的稳定性和可靠性。

Description

半导体电路

技术领域

本实用新型涉及一种半导体电路，属于半导体电路应用技术领域。

背景技术

半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品，其也被称智能功率模块(IPM，Intelligent Power Module)。智能功率模块把功率开关器件和HVIC(High Voltage Integrated Circuit，高压集成电路)集成在一起，并内置有过电压、过电流和过热等故障检测电路。智能功率模块一方面可以通过接收MCU的控制信号并驱动后续电路工作，另一方面又可以将系统的状态检测信号反馈回MCU。与传统分离布置的方案相比，智能功率模块以其高集成度、高可靠性等优势赢得越来越大的市场，尤其适合于驱动电机的变频器及各种逆变电源，是用于变频调速、冶金机械、电力牵引、伺服驱动及变频家电的理想电力电子器件。

相关技术中，高压集成电路内部都集成有过流保护电路，在出现各类过流情况时，过流保护电路可以输出相关的保护信号到故障逻辑控制电路，以使得外接处理器接收到故障信号及时动作停止电路的运行，提高电路的安全性和可靠性。然而，目前的过流保护电路，其所设定的触发阈值电压往往比较单一(通常为0.5V)。而半导体电路是一个复杂的集成电路，在各种不同条件下，例如低温、高温、低频、高频等模式下，过流的实际情况是很不一样的，很容易被误触发，导致半导体电路模块停止工作，给应用带来不少麻烦。

综上所述，相关技术中存在的技术问题亟需得到解决。

实用新型内容

本实用新型需要解决的技术问题是解决现有的半导体电路中的过流保护电路所设定的触发阈值电压往往比较单一，难以适应较为复杂的应用环境所带来的一系列问题。

具体地，本实用新型公开一种半导体电路，包括：

高压集成电路和开关管；所述高压集成电路包括驱动电路、过流保护电路和故障逻辑控制电路，所述驱动电路连接于所述开关管；

所述过流保护电路包括有比较器、编码器、多个开关组件和多路电源电容，所述比较器的正极输入端连接至过流检测信号输入端，各路所述电源电容的正极通过所述开关组件连接至所述比较器的负极输入端，所述编码器具有和各路所述电源电容对应的输出控制端，各路所述输出控制端连接至各个所述开关组件，所述比较器的输出端连接至所述故障逻辑控制电路；其中，至少两路所述电源电容的电压不同。

可选地，所述驱动电路包括高压侧驱动电路和低压侧驱动电路，所述高压侧驱动电路和低压侧驱动电路连接。

可选地，所述高压侧驱动电路包括三路相同的高压驱动单元，每路所述高压驱动单元包括上桥臂信号输入端、两路高压侧供电端和高压侧控制输出端；其中，所述上桥臂信号输入端用于接收外围主控板输出的上桥臂PWM控制信号，所述两路高压侧供电端分别用于输入一相上下桥臂开关管对应的两路控制信号，所述高压侧控制输出端用于输出一路驱动一相上桥臂开关管的驱动信号。

可选地，所述高压驱动单元包括第一斯密特触发器、第一滤波电路、第一电位位移电路、第一死区互锁单元、脉冲生成电路、DV/DT滤波器电路、锁存器、或非逻辑门、UV滤波电路、第一MOS管、第二MOS管、第一限流电阻器、第二限流电阻器和第一输出驱动电路；

其中，所述第一斯密特触发器的输入端为所述上桥臂信号输入端，所述第一斯密特触发器的输出端与第一滤波电路的输入端连接；所述第一滤波电路的输出端与所述第一电位位移电路的输入端连接；所述电位位移电路的输出端与所述第一死区互锁单元的输入端连接；所述第一死区互锁单元的输出端与所述脉冲生成电路的输入端连接；所述脉冲生成电路的输出端与所述第一MOS管、所述第二MOS管的栅极连接，所述第一MOS管、所述第二MOS管的漏极与所述DV/DT滤波器电路的输入端连接，所述第一MOS管的漏极通过所述第一限流电阻器连接至所述高压侧供电端的正极端，所述第二MOS管的漏极通过所述第二限流电阻器连接至所述高压侧供电端的正极端；所述DV/DT滤波器电路的输出端与所述锁存器的第一输入端连接，所述UV滤波电路的输出端与所述锁存器的第二输入端连接；所述DV/DT滤波器电路的输出端与所述或非逻辑门的第一输入端连接，所述锁存器的输出端与所述或非逻辑门的第二输入端连接；所述或非逻辑门的输出端连接至所述第一输出驱动电路的输入端。

可选地，所述第一输出驱动电路包括：

第三MOS管和第四MOS管；

所述第三MOS管的栅极和所述第四MOS管的栅极共接于所述第一输出驱动电路的输入端，所述第三MOS管的漏极连接所述高压侧供电端的正极端，所述第三MOS管的源极和所述第四MOS管的漏极共接于所述第一输出驱动电路的输出端，所述第四MOS管的源极连接于所述高压侧供电端的负极端。

可选地，所述低压侧驱动电路包括三路相同的低压驱动单元，每路所述低压驱动单元包括下桥臂信号输入端、低压侧供电端、低电压参考端和低压侧控制输出端；其中，所述下桥臂信号输入端用于接收外围主控板输出的下桥臂PWM控制信号，所述低压侧控制输出端用于输出一路驱动一相下桥臂开关管的驱动信号。

可选地，所述低压驱动单元包括第二斯密特触发器、第二滤波电路、第二电位位移电路、第二死区互锁单元、延时电路、比较器和第二输出驱动电路；

其中，所述第二斯密特触发器的输入端为所述下桥臂信号输入端，所述第二斯密特触发器的输出端与第二滤波电路的输入端连接；所述第二滤波电路的输出端与所述第二电位位移电路的输入端连接；所述第二电位位移电路的输出端与所述第二死区互锁单元的输入端连接；所述第二死区互锁单元的输出端与所述延时电路的输入端连接；所述脉冲生成电路和所述延时电路的输出端连接所述比较器的输入端，所述比较器的输出端连接所述第二输出驱动电路的输入端。

可选地，所述第二输出驱动电路包括：

第五MOS管和第六MOS管；

所述第五MOS管的栅极和所述第六MOS管的栅极共接于所述第二输出驱动电路的输入端，所述第五MOS管的漏极连接所述低压侧供电端，所述第五MOS管的源极和所述第六MOS管的漏极共接于所述第二输出驱动电路的输出端，所述第六MOS管的源极接地。

可选地，所述过流保护电路还包括延时电路、信号存储器、逻辑或门电路和NMOS管；

所述比较器的输出端连接所述延时电路的输入端，所述延时电路的输出端连接所述信号存储器的输入端，所述信号存储器的输出端连接至所述逻辑或门电路的一个输入端，所述逻辑或门电路的输出端连接至所述NMOS管的栅极，所述NMOS管的源极接地，所述NMOS管的漏极连接故障信号输出端。

本实用新型的半导体电路，包括高压集成电路和开关管；所述高压集成电路包括驱动电路、过流保护电路和故障逻辑控制电路，所述驱动电路连接于所述开关管；所述过流保护电路包括有比较器、编码器、多个开关组件和多路电源电容，所述比较器的正极输入端连接至过流检测信号输入端，各路所述电源电容的正极通过所述开关组件连接至所述比较器的负极输入端，所述编码器具有和各路所述电源电容对应的输出控制端，各路所述输出控制端连接至各个所述开关组件，所述比较器的输出端连接至所述故障逻辑控制电路；其中，至少两路所述电源电容的电压不同。本实用新型提供的半导体电路可以减少因过流保护触发电压阈值单一引起的误关断情况的发生，提高电路运行的稳定性和可靠性。

附图说明

图1为本实用新型实施例的半导体电路的接口示意图；

图2为本实用新型实施例的半导体电路的简化电路原理图；

图3为本实用新型实施例中驱动电路的电路原理图；

图4为本实用新型实施例中一种过流保护电路的电路原理图。

具体实施方式

需要说明的是，在结构或功能不冲突的情况下，本实用新型中的实施例及实施例中的特征可以相互组合。下面根据实例来详细说明本实用新型。

本实用新型提到的半导体电路，是一种将功率开关器件和高压驱动电路等集成在一起，并在外表进行密封封装的一种电路模块，在电力电子领域应用广泛，如驱动电机的变频器、各种逆变电压、变频调速、冶金机械、电力牵引、变频家电等领域应用。这里的半导体电路还有多种其他的名称，如模块化智能功率系统(Modular Intelligent Power System，MIPS)、智能功率模块(Intelligent Power Module，IPM)，或者称为混合集成电路、功率半导体模块、功率模块等名称。

参照图1，首先，结合图1对本申请中提出的一种半导体电路的各个接口功能进行说明。其中，半导体电路中包括有HVIC(High Voltage Integrated Circuit，高压集成电路)芯片，HVIC芯片的电源端VCC可以作为半导体电路的低压侧供电正端VDD，VDD处的电压一般为15V，HVIC芯片一般包括有六个信号输入端，用于接收外围主控板输出的上、下桥臂PWM控制信号。其中，第一上桥臂信号输入端HIN1、第二上桥臂信号输入端HIN2和第三上桥臂信号输入端HIN3分别可以作为半导体电路的U相上桥臂信号输入端UHIN、V相上桥臂信号输入端VHIN及W相上桥臂信号输入端WHIN；类似地，HVIC芯片的第一下桥臂信号输入端LIN1、第二下桥臂信号输入端LIN2和第三下桥臂信号输入端LIN3可以分别作为半导体电路的U相下桥臂信号输入端ULIN、V相下桥臂信号输入端VLIN及W相下桥臂输入端WLIN。一般来说，半导体电路的第一上桥臂信号输入端HIN1、第二上桥臂信号输入端HIN2、第三上桥臂信号输入端HIN3、第一下桥臂信号输入端LIN1、第二下桥臂信号输入端LIN2及第三下桥臂信号输入端LIN3的输入信号的电压范围可以是0～5V；HVIC芯片的接地端GND作为半导体电路的低压侧供电负端COM；HVIC芯片的第一供电正端VB1作为半导体电路的U相高压侧供电端的正极端UVB，HVIC芯片的高压侧控制输出端HO1用于输出驱动U相上桥臂开关管的驱动信号，HVIC芯片的第一供电负端VS1端作为半导体电路的U相高压侧供电端的负极端UVS，滤波电容可以连接于半导体电路的U相高压侧供电端的正极端UVB与U相高压侧供电端的负极端UVS之间；HVIC芯片的第二供电正端VB2作为半导体电路的V相高压侧供电端的正极端VVB，HVIC芯片的高压侧控制输出端HO2用于输出驱动V相上桥臂开关管的驱动信号，HVIC芯片的第二供电负端VS2端作为半导体电路的V相高压侧供电端的负极端VVS，滤波电容可以连接于半导体电路的V相高压侧供电端的正极端VVB与V相高压侧供电端的负极端VVS之间；HVIC芯片的第三供电正端VB3作为半导体电路的W相高压侧供电端的正极端WVB，HVIC芯片的高压侧控制输出端HO3用于输出驱动W相上桥臂开关管的驱动信号，HVIC芯片的第三供电负端VS3端作为半导体电路的W相高压侧供电端的负极端WVS，滤波电容可以连接于半导体电路的W相高压侧供电端的正极端WVB与W相高压侧供电端的负极端WVS之间。半导体电路还包括有U相低电压参考端UN、V相低电压参考端VN、W相低电压参考端WN；半导体电路的高电压输入端一般接入300V电压。

其中，HVIC芯片的作用是将HIN1、HIN2、HIN3、LIN1、LIN2、LIN3所接收的0～5V的逻辑信号分别传到HO1、HO2、HO3、LO1、LO2、LO3，以控制开关管组件的工作，实现驱动目的。其中HO1、HO2及HO3所输出的是VS～VS+15V的逻辑信号，LO1、LO2、LO3是0～15V的逻辑信号；同一相的输入信号不能同时为高电平，即第一上桥臂信号输入端HIN1与第一下桥臂信号输入端LIN1的输入信号不能同时为高电平，第二上桥臂信号输入端HIN2与第二下桥臂信号输入端LIN2的输入信号不能同时为高电平，第三上桥臂信号输入端HIN3与第三下桥臂信号输入端LIN3的输入信号不能同时为高电平。

下面，对本实用新型提出的一种半导体电路进行说明，如图2所示，本申请提供的半导体电路33中，包括有高压集成电路10和开关管56，其中，高压集成电路10包括驱动电路、过流保护电路和故障逻辑控制电路16，所述驱动电路连接于所述开关管56。

更具体地，本申请提供的高压集成电路10中，还可以包括有缓存电路11，缓存电路11用于接收外围主控板输出的上、下桥臂PWM控制信号，当其接收到对应MCU的PWM控制信号后，可以通过滤波、放大等处理，再输出到后续的驱动电路中，从而实现比较平稳的信号接收工作，提高驱动的稳定性。

本申请实施例中，高压集成电路10的驱动电路可以包括上桥臂驱动电路100和下桥臂驱动电路13，其中，上桥臂驱动电路100可以包括有自举电路、高压侧欠压保护电路和三路相同的高压驱动单元。每路高压驱动单元包括上桥臂信号输入端，用于接收外围主控板输出的上桥臂PWM控制信号，该信号可以是缓存电路11预处理后的信号，每路高压驱动单元还包括高压侧控制输出端，用于输出一路驱动一相上桥臂开关管的驱动信号到三相上桥臂开关管。类似地，下桥臂驱动电路13可以包括有三路相同的低压驱动单元，每路低压驱动单元包括下桥臂信号输入端，用于接收外围主控板输出的下桥臂PWM控制信号，该信号也可以是缓存电路11预处理后的信号，每路低压驱动单元还包括低压侧控制输出端，用于输出一路驱动一相下桥臂开关管的驱动信号到三相下桥臂开关管。可以理解的是，驱动电路中的高压侧驱动电路可以由高压直流电供电，低压侧驱动电路可以由低压直流电供电，具体的电压等级在此不作限制。

本申请实施例中的半导体电路，通过将其中的驱动电路分成高压侧驱动电路和低压侧驱动电路，以分别输出驱动信号驱动上桥臂开关管和下桥臂开关管工作，实现电机驱动的目的。高压侧驱动电路和低压侧驱动电路可分别采用单独的高压直流电和低压直流电供电，分别传输多路脉冲信号以驱动开关管工作，可以有效避免低压侧驱动电路容易收到高压侧驱动电路中电流的干扰带来误触发动作的问题，同时驱动电路中各个部分的设计搭建可独立进行，从而降低了整体的复杂度，因此能够提升驱动电路的工作可靠性，并降低成本。

在一些实施例中，本申请的高压集成电路10还可以包括过温保护电路、短路保护电路和控制电压欠压保护电路，这些电路的具体结构可以参照现有技术实现，在此不再赘述。

本申请实施例中，同时在高压集成电路10的内部设置欠压保护、过温保护、过流保护和短路保护等功能，可以在电路的工作过程发生故障时，实现上下桥互锁、切断电源信号等动作，避免产品烧坏，保证电路运行的稳定性与可靠性。具体地，上述的这些保护电路可以集成在工作保护电路14中，当电路监测到出现某种故障时，可以把信号反馈到外围主控板，比如说可以将FAULT信号由高电平转换成低电平状态，从而可以立即采取对应的动作，以达到保护电路的功能。在一些实施例中，外围主控板在执行保护动作时，可以基于驱动使能电路15实现对半导体电路33的保护，驱动使能电路15可以设置为高电平有效，负责开启与关断半导体电路33，当外围主控板监控工作保护电路14通过故障逻辑控制电路16传输的FAULT信号变化时，可以输出对应的控制信号使得驱动使能电路15保持低电平状态，断开半导体电路33的供电电源，以保护整个半导体电路不因过流、过热、短路等因素出现失火、损坏的事故；当故障经排查消失或者解决时，驱动使能电路15可以再次恢复高电平状态，半导体电路33通电，重新进入工作准备状态。

参照图2，图2中的半导体电路33，内部集成六路三相全桥驱动，通过六个开关管的工作状态实现驱动输出，该半导体电路33加载有低压直流电VCC(通常可以是15V电压)和高压直流电，高压直流电的正极端包括VB1至VB3三个端口，负极端包括VS1至VS3三个端口(通常可以是300-315V电压)。图2中分为高压侧驱动电路100和低压侧驱动电路13，以分别驱动上桥臂的三个开关管Q1-Q3和下桥臂的三个开关管Q4-Q6工作。

参照图3，在高压侧驱动电路100中，每个高压驱动单元包括第一斯密特触发器300、第一滤波电路301、第一电位位移电路302、第一死区互锁单元、脉冲生成电路304、DV/DT滤波器电路305、锁存器306、或非逻辑门307、UV滤波电路311、第一MOS管、第二MOS管、第一限流电阻器RS1、第二限流电阻器RS2和第一输出驱动电路；第一死区互锁单元包括第一与非逻辑门303和第二与非逻辑门308；

其中，所述第一斯密特触发器300的输入端为所述上桥臂信号输入端，所述第一斯密特触发器300的输出端与第一滤波电路301的输入端连接；所述第一滤波电路301的输出端与所述第一电位位移电路302的输入端连接；所述第一电位位移电路302的输出端与所述第一与非逻辑门303的第一输入端子连接，所述第一电位位移电路302的输出端与所述第二与非逻辑门308的第一输入端子连接，所述第二与非逻辑门308的输出端与所述第一与非逻辑门303的第二输入端子连接；所述第一与非逻辑门303的输出端与所述脉冲生成电路304的输入端连接；所述脉冲生成电路304的输出端与第一MOS管、所述第二MOS管的栅极连接，所述第一MOS管、所述第二MOS管的漏极与所述DV/DT滤波器电路305的输入端连接，所述第一MOS管的漏极通过所述第一限流电阻器RS1连接至所述高压侧供电端的正极端，所述第二MOS管的漏极通过所述第二限流电阻器RS2连接至所述高压侧供电端的正极端；所述DV/DT滤波器电路305的输出端与所述锁存器306的第一输入端连接，所述UV滤波电路311的输出端与所述锁存器306的第二输入端连接；所述DV/DT滤波器电路305的输出端与所述或非逻辑门307的第一输入端连接，所述锁存器306的输出端与所述或非逻辑门307的第二输入端连接；所述或非逻辑门307的输出端连接至所述第一输出驱动电路的输入端。

本实用新型实施例中，第一斯密特触发器300用于对外围主控板输出的PWM控制信号进行滤波后，稳定输出至后级的第一滤波电路301，第一滤波电路301用于对接收到的控制信号进行高频、窄波滤波，并将控制信号进行反相，输出至第一电位位移电路302。当被耦合的信号振幅较大时，这种直流变化会对接口电压产生干扰，第一电位位移电路302用于对耦合的信号进行相应补偿，并增加直流电平调节功能，从而实现信号稳定输出至第一死区互锁单元。脉冲生成电路304用于在接收到第一与非逻辑门303的输出端输出的高电平信号后输出至第一MOS管、第二MOS管的栅极进行驱动导通，MOS管的栅极和源极短接实现单向导通，电压经过自举电阻第一限流电阻器RS1和第二限流电阻器RS2输出至高压侧供电端的正极端VB；DV/DT滤波器电路305用于接收第一MOS管、第二MOS管的漏极电压进行滤波整流从而稳定电压；UV滤波电路311接收自举电阻分压后的电平信号进行滤波整流；锁存器306用于接收DV/DT滤波器电路305、UV滤波电路311的信号暂存，最终使得电平信号输出同步；或非逻辑门307用于接收锁存器306信号，通过输入的高低电平进行对比，从而控制第一输出驱动电路中MOS管的驱动开通情况。

在本实用新型的一些实施例中，所述第一输出驱动电路包括：

第三MOS管和第四MOS管；所述第三MOS管的栅极和所述第四MOS管的栅极共接于所述第一输出驱动电路的输入端，所述第三MOS管的漏极连接所述高压侧供电端的正极端，所述第三MOS管的源极和所述第四MOS管的漏极共接于所述第一输出驱动电路的输出端，所述第四MOS管的源极连接于所述高压侧供电端的负极端。

本申请实施例中，在低压侧驱动电路中，所述低压驱动单元包括第二斯密特触发器312、第二滤波电路313、第二电位位移电路314、第二死区互锁单元、延时电路310、比较器315和第二输出驱动电路；第二死区互锁单元包括第三与非逻辑门309；

其中，所述第二斯密特触发器312的输入端为所述下桥臂信号输入端，所述第二斯密特触发器312的输出端与第二滤波电路313的输入端连接；所述第二滤波电路313的输出端与所述第二电位位移电路314的输入端连接；所述第二电位位移电路314的输出端与所述第三与非逻辑门309的第二输入端子连接，所述第二电位位移电路314的输出端与所述第二与非逻辑门308的第二输入端子连接，所述第二与非逻辑门308的输出端与所述第三与非逻辑门309的第一输入端子连接；所述第三与非逻辑门309的输出端与所述延时电路310的输入端连接；所述脉冲生成电路304和所述延时电路310的输出端连接所述比较器315的输入端，所述比较器315的输出端连接所述第二输出驱动电路的输入端。

在一些实施例中，所述第二输出驱动电路包括：

第五MOS管和第六MOS管；

所述第五MOS管的栅极和所述第六MOS管的栅极共接于所述第二输出驱动电路的输入端，所述第五MOS管的漏极连接所述低压侧供电端，所述第五MOS管的源极和所述第六MOS管的漏极共接于所述第二输出驱动电路的输出端，所述第六MOS管的源极接地。

本申请实施例中，第二斯密特触发器312用于对外围主控板输出的PWM控制信号进行滤波后稳定输出至后级的第二滤波电路313，第二滤波电路313用于对接收到的控制信号进行高频、窄波滤波，并将控制信号进行反相，输出至第二电位位移电路314，再输出至第二死区互锁单元。延时单元用于将第二死区互锁单元输出的控制信号进行延时输出，以避免在下桥臂功率管与高压侧驱动电路的上桥臂功率管同时导通而导致功率逆变桥电路出现短路故障。

参照图4，本申请实施例中，所述过流保护电路包括有比较器101、编码器106、多个开关组件和多路电源电容，其中，比较器101的正极输入端连接至过流检测信号输入端ITRIP/PFCTRIP，比较器101的作用是检测过流检测信号输入端处的电压是否过高，从而判断是否存在过流的情况。各路电源电容的正极通过开关组件连接至比较器101的负极输入端，用于提供比较器101比较的参考电压，电源电容的电压可以根据需要灵活设定，例如可以设置为0.5V、1V等等。编码器106具有和各路电源电容对应的输出控制端，各路输出控制端连接至各个开关组件，使得用户可以通过编码器106自由选择参考电压，当输出控制端导通时，其控制开关组件闭合，此时对应的电源电容将作为参考电压输出到比较器101的负极输入端。本申请实施例中，编码器106的输入与输出逻辑通道之间可以设置为是互锁的，最终只有一路输出或全部不输出。并且，其中的各个电源电容的电压大小可以是不同的，如此，可以实现ITRIP/PFCTRIP的参考电压的多档可调。在一些实施例中，编码器也可以集成在高压集成电路的外围处理器中。

在一些具体的实施例中，所述过流保护电路还可以包括延时电路102、信号存储器103、逻辑或门电路104和NMOS管105；

所述比较器的输出端连接所述延时电路102的输入端，所述延时电路102的输出端连接所述信号存储器103的输入端，所述信号存储器103的输出端连接至所述逻辑或门电路104的一个输入端，所述逻辑或门电路104的输出端连接至所述NMOS管105的栅极，所述NMOS管105的源极接地，所述NMOS管105的漏极连接故障信号输出端。

本申请实施例中，假设选用的电源电容的档位为0.45V，如ITRIP/PFCTRI过流检测信号输入电压VRIP低于0.45V时，此时比较器的正极输入端电压VRIP小于预设的电压阈值，判断无过流风险，比较器输出低电平，低电平信号经过延时电路102滤波处理后进入信号存储器103，经过信号处理后输出到逻辑或门电路104，因为前面的比较器输出为低电平，逻辑或门电路104的输出也为低电平，故而NMOS管105关闭，故障信号Fault保持高电平有效，半导体电路正常工作。反之，如ITRIP/PFCTRI过流检测信号输入电压VRIP大于或者等于0.45V时，此时比较器的正极输入端电压VRIP达到了预设的电压阈值，判断存在过流风险，比较器输出高电平，高电平信号经过延时电路102滤波处理后进入信号存储器103，经过信号处理后输出到逻辑或门电路104，因为前面的比较器输出为高电平，逻辑或门电路104的输出也为高电平，故而NMOS管105导通，故障信号Fault变为低电平，触发保护动作，半导体电路将处于掉电保护状态。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本实用新型的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

尽管上面已经示出和描述了本实用新型的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本实用新型的限制，本领域的普通技术人员在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (9)

1.一种半导体电路，其特征在于，所述半导体电路包括：

高压集成电路和开关管；所述高压集成电路包括驱动电路、过流保护电路和故障逻辑控制电路，所述驱动电路连接于所述开关管；

所述过流保护电路包括有比较器、编码器、多个开关组件和多路电源电容，所述比较器的正极输入端连接至过流检测信号输入端，各路所述电源电容的正极通过所述开关组件连接至所述比较器的负极输入端，所述编码器具有和各路所述电源电容对应的输出控制端，各路所述输出控制端连接至各个所述开关组件，所述比较器的输出端连接至所述故障逻辑控制电路；其中，至少两路所述电源电容的电压不同。

2.根据权利要求1所述的半导体电路，其特征在于，所述驱动电路包括高压侧驱动电路和低压侧驱动电路，所述高压侧驱动电路和低压侧驱动电路连接。

3.根据权利要求2所述的半导体电路，其特征在于，所述高压侧驱动电路包括三路相同的高压驱动单元，每路所述高压驱动单元包括上桥臂信号输入端、两路高压侧供电端和高压侧控制输出端；其中，所述上桥臂信号输入端用于接收外围主控板输出的上桥臂PWM控制信号，所述两路高压侧供电端分别用于输入一相上下桥臂开关管对应的两路控制信号，所述高压侧控制输出端用于输出一路驱动一相上桥臂开关管的驱动信号。

4.根据权利要求3所述的半导体电路，其特征在于，所述高压驱动单元包括第一斯密特触发器、第一滤波电路、第一电位位移电路、第一死区互锁单元、脉冲生成电路、DV/DT滤波器电路、锁存器、或非逻辑门、UV滤波电路、第一MOS管、第二MOS管、第一限流电阻器、第二限流电阻器和第一输出驱动电路；

其中，所述第一斯密特触发器的输入端为所述上桥臂信号输入端，所述第一斯密特触发器的输出端与第一滤波电路的输入端连接；所述第一滤波电路的输出端与所述第一电位位移电路的输入端连接；所述第一电位位移电路的输出端与所述第一死区互锁单元的输入端连接；所述第一死区互锁单元的输出端与所述脉冲生成电路的输入端连接；所述脉冲生成电路的输出端与所述第一MOS管、所述第二MOS管的栅极连接，所述第一MOS管、所述第二MOS管的漏极与所述DV/DT滤波器电路的输入端连接，所述第一MOS管的漏极通过所述第一限流电阻器连接至所述高压侧供电端的正极端，所述第二MOS管的漏极通过所述第二限流电阻器连接至所述高压侧供电端的正极端；所述DV/DT滤波器电路的输出端与所述锁存器的第一输入端连接，所述UV滤波电路的输出端与所述锁存器的第二输入端连接；所述DV/DT滤波器电路的输出端与所述或非逻辑门的第一输入端连接，所述锁存器的输出端与所述或非逻辑门的第二输入端连接；所述或非逻辑门的输出端连接至所述第一输出驱动电路的输入端。

5.根据权利要求4所述的半导体电路，其特征在于，所述第一输出驱动电路包括：

第三MOS管和第四MOS管；

所述第三MOS管的栅极和所述第四MOS管的栅极共接于所述第一输出驱动电路的输入端，所述第三MOS管的漏极连接所述高压侧供电端的正极端，所述第三MOS管的源极和所述第四MOS管的漏极共接于所述第一输出驱动电路的输出端，所述第四MOS管的源极连接于所述高压侧供电端的负极端。

6.根据权利要求4所述的半导体电路，其特征在于，所述低压侧驱动电路包括三路相同的低压驱动单元，每路所述低压驱动单元包括下桥臂信号输入端、低压侧供电端、低电压参考端和低压侧控制输出端；其中，所述下桥臂信号输入端用于接收外围主控板输出的下桥臂PWM控制信号，所述低压侧控制输出端用于输出一路驱动一相下桥臂开关管的驱动信号。

7.根据权利要求6所述的半导体电路，其特征在于，所述低压驱动单元包括第二斯密特触发器、第二滤波电路、第二电位位移电路、第二死区互锁单元、延时电路、比较器和第二输出驱动电路；

其中，所述第二斯密特触发器的输入端为所述下桥臂信号输入端，所述第二斯密特触发器的输出端与第二滤波电路的输入端连接；所述第二滤波电路的输出端与所述第二电位位移电路的输入端连接；所述第二电位位移电路的输出端与所述第二死区互锁单元的输入端连接；所述第二死区互锁单元的输出端与所述延时电路的输入端连接；所述脉冲生成电路和所述延时电路的输出端连接所述比较器的输入端，所述比较器的输出端连接所述第二输出驱动电路的输入端。

8.根据权利要求7所述的半导体电路，其特征在于，所述第二输出驱动电路包括：

第五MOS管和第六MOS管；

所述第五MOS管的栅极和所述第六MOS管的栅极共接于所述第二输出驱动电路的输入端，所述第五MOS管的漏极连接所述低压侧供电端，所述第五MOS管的源极和所述第六MOS管的漏极共接于所述第二输出驱动电路的输出端，所述第六MOS管的源极接地。

9.根据权利要求1所述的半导体电路，其特征在于，所述过流保护电路还包括延时电路、信号存储器、逻辑或门电路和NMOS管；

所述比较器的输出端连接所述延时电路的输入端，所述延时电路的输出端连接所述信号存储器的输入端，所述信号存储器的输出端连接至所述逻辑或门电路的一个输入端，所述逻辑或门电路的输出端连接至所述NMOS管的栅极，所述NMOS管的源极接地，所述NMOS管的漏极连接故障信号输出端。

Images