CN216565099U - 高压集成电路 - Google Patents

Abstract

本实用新型涉及一种高压集成电路，包括欠压保护电路和故障逻辑控制电路；欠压保护电路包括比较器、基准电源、第一电阻、第一接口、第二接口和第一可变电阻；其中，比较器的输出端连接于故障逻辑控制电路的输入端，故障逻辑控制电路的输出端用于连接至外接处理器；基准电源的正极端连接比较器的第一输入端口，基准电源的负极端接地，比较器的第二输入端口通过第一电阻连接至欠压监测点；比较器的第二输入端口还连接于第一接口，第二接口接地；第一可变电阻的第一端连接第一接口，第一可变电阻的第二端连接第二接口。该高压集成电路可以实现欠压保护阈值的灵活可调，在较低成本的情况下适应电路中复杂的欠压保护需求，提高电路运行的稳定性和可靠性。

Description

高压集成电路

技术领域

本实用新型涉及一种高压集成电路，属于半导体电路应用技术领域。

背景技术

高压集成电路，即HVIC(High Voltage Integrated Circuit)，是一种用于把MCU信号转换成驱动IGBT等开关管的驱动信号的集成电路产品。一般来说，HVIC把各类开关管、二极管、稳压管、电阻、电容等基础器件集成在一起，形成驱动电路、脉冲生成电路、延时电路、滤波电路、过流保护电路、过热保护电路、欠压保护电路、自举电路等。HVIC在工作时，一方面接收外接处理器的控制信号，驱动后续的开关管工作，另一方面，还将相关的工作状态检测信号送回外接处理器，以实现对电路工况的控制。

相关技术中，高压集成电路内部集成有欠压保护电路，用于对电路进行欠压保护。欠压保护指的是产品在工作时，某些器件的工作电压达不到预期水平的情况下对电路作出的保护动作。例如某个器件额定使用15V的电源供电，若供电电压低于12.5V(典型值)就会发生欠压保护。此时高压集成电路将封锁门极驱动电路，通过故障逻辑控制电路输出故障信号，以使得外接处理器切断模块工作。但是，目前高压集成电路中所设定的欠压比较阈值往往比较单一，只能检测一种固定的电压水平，难以适应较为复杂的应用环境。

综上所述，相关技术中存在的技术问题亟需得到解决。

实用新型内容

本实用新型需要解决的技术问题是解决现有的半导体电路中欠压比较阈值往往比较单一，只能检测一种固定的电压水平，难以适应较为复杂的应用环境所带来的一系列问题。

具体地，本实用新型公开一种高压集成电路，包括：

欠压保护电路和故障逻辑控制电路；

所述欠压保护电路包括比较器、基准电源、第一电阻、第一接口、第二接口和第一可变电阻；

其中，所述比较器的输出端连接于所述故障逻辑控制电路的输入端，所述故障逻辑控制电路的输出端用于连接至外接处理器；所述基准电源的正极端连接所述比较器的第一输入端口，所述基准电源的负极端接地，所述比较器的第二输入端口通过所述第一电阻连接至欠压监测点；所述比较器的第二输入端口还连接于所述第一接口，所述第二接口接地；所述第一可变电阻的第一端连接所述第一接口，所述第一可变电阻的第二端连接所述第二接口。

可选地，所述高压集成电路还包括第一开关管、第二电阻和第三接口，所述第一开关管的控制端连接于所述故障逻辑控制电路，所述第二接口通过所述第一开关管接地，所述第三接口接地，所述第二电阻的第一端连接所述第二接口，所述第二电阻的第二端连接所述第三接口。

可选地，所述第二电阻为可变电阻。

可选地，所述第一开关管包括门极可关断晶闸管、电力晶体管、金属氧化物半导体场效应晶体管、绝缘栅双极晶体管中的任一种。

本实用新型还公开另一种高压集成电路，包括：

欠压保护电路和故障逻辑控制电路；

所述欠压保护电路包括比较器、恒流电源、第三电阻、第四电阻、第四接口、第五接口和第二可变电阻；

其中，所述比较器的输出端连接于所述故障逻辑控制电路的输入端，所述故障逻辑控制电路的输出端用于连接至外接处理器；所述恒流电源的输出端连接至所述比较器的第一输入端口，所述恒流电源的输出端还连接至所述第四接口，所述第五接口接地，所述第三电阻的第一端连接至欠压监测点，所述第三电阻的第二端连接至所述比较器的第二输入端口，所述第三电阻的第二端还通过所述第四电阻接地。

可选地，所述高压集成电路还包括MOS管和第五电阻，所述MOS管的栅极连接于所述故障逻辑控制电路，所述第四电阻的第二端通过所述第五电阻接地，所述MOS管和所述第五电阻并联连接。

可选地，所述第三电阻、所述第四电阻或者所述第五电阻中的至少一个为可变电阻。

本实用新型还公开另一种高压集成电路，包括：

欠压保护电路和故障逻辑控制电路；

所述欠压保护电路包括比较器、基准电源、第六电阻、第七电阻、译码器和第二开关管；

其中，所述比较器的输出端连接于所述故障逻辑控制电路的输入端，所述故障逻辑控制电路的输出端用于连接至外接处理器；所述比较器的第一输入端口连接所述基准电源的正极端，所述基准电源的负极端接地；所述比较器的第二输入端口通过所述第六电阻连接至欠压监测点，所述比较器的第二输入端口还连接至所述第七电阻的第一端，所述第七电阻的第二端接地；所述译码器的输入端用于连接至外接处理器，所述译码器的输出端连接所述第二开关管的控制端，所述第二开关管和所述第七电阻并联。

可选地，所述欠压保护电路包括多组所述第七电阻和所述第二开关管，各组的所述第七电阻串联连接，每组中的所述第二开关管和所述第七电阻并联连接。

可选地，所述高压集成电路还包括MOS管和第八电阻，所述MOS管的栅极连接于所述故障逻辑控制电路，所述第七电阻通过所述第八电阻接地，所述MOS管和所述第八电阻并联连接。

本实用新型公开一种高压集成电路，该高压集成电路包括欠压保护电路和故障逻辑控制电路；欠压保护电路包括比较器、基准电源、第一电阻、第一接口、第二接口和第一可变电阻；其中，比较器的输出端连接于故障逻辑控制电路的输入端，故障逻辑控制电路的输出端用于连接至外接处理器；基准电源的正极端连接比较器的第一输入端口，基准电源的负极端接地，比较器的第二输入端口通过第一电阻连接至欠压监测点；比较器的第二输入端口还连接于第一接口，第二接口接地；第一可变电阻的第一端连接第一接口，第一可变电阻的第二端连接第二接口。该高压集成电路可以实现欠压保护阈值的灵活可调，在较低成本的情况下适应电路中复杂的欠压保护需求，提高电路运行的稳定性和可靠性。

附图说明

图1为相关技术中的一种高压集成电路示意图；

图2为本实用新型第一实施例提供的高压集成电路的一种电路原理图；

图3为本实用新型第一实施例提供的高压集成电路的另一种电路原理图；

图4为本实用新型第二实施例提供的高压集成电路的一种电路原理图；

图5为本实用新型第二实施例提供的高压集成电路的另一种电路原理图；

图6为本实用新型第三实施例提供的高压集成电路的一种电路原理图；

图7为本实用新型第三实施例提供的高压集成电路的另一种电路原理图。

具体实施方式

需要说明的是，在结构或功能不冲突的情况下，本实用新型中的实施例及实施例中的特征可以相互组合。下面根据实例来详细说明本实用新型。

高压集成电路，即HVIC(High Voltage Integrated Circuit)，是一种用于把MCU信号转换成驱动IGBT等开关管的驱动信号的集成电路产品。一般来说，HVIC把各类开关管、二极管、稳压管、电阻、电容等基础器件集成在一起，形成驱动电路、脉冲生成电路、延时电路、滤波电路、过流保护电路、过热保护电路、欠压保护电路、自举电路等。HVIC在工作时，一方面接收外接处理器的控制信号，驱动后续的开关管工作，另一方面，还将相关的工作状态检测信号送回外接处理器，以实现对电路工况的控制。

高压集成电路一般可以应用在半导体电路中，本实用新型提到的半导体电路，是一种将功率开关器件和高压集成电路等集成在一起，并在外表进行密封封装的一种电路模块，在电力电子领域应用广泛，如驱动电机的变频器、各种逆变电压、变频调速、冶金机械、电力牵引、变频家电等领域应用。这里的半导体电路还有多种其他的名称，如模块化智能功率系统(Modular Intelligent Power System，MIPS)、智能功率模块(Intelligent PowerModule，IPM)，或者称为混合集成电路、功率半导体模块、功率模块等名称。

具体地，请参照图1，图1示出了相关技术中的一种高压集成电路示意图，在图1中，高压集成电路的电源端VCC可以作为半导体电路的低压侧供电正端VDD，VDD处的电压一般为15V，高压集成电路一般包括有六个信号输入端，用于接收外围处理器输出的上、下桥臂PWM控制信号。其中，第一上桥臂信号输入端HIN1、第二上桥臂信号输入端HIN2和第三上桥臂信号输入端HIN3分别可以作为半导体电路的U相上桥臂信号输入端UHIN、V相上桥臂信号输入端VHIN及W相上桥臂信号输入端WHIN；类似地，高压集成电路的第一下桥臂信号输入端LIN1、第二下桥臂信号输入端LIN2和第三下桥臂信号输入端LIN3可以分别作为半导体电路的U相下桥臂信号输入端ULIN、V相下桥臂信号输入端VLIN及W相下桥臂输入端WLIN。

一般来说，高压集成电路的第一上桥臂信号输入端HIN1、第二上桥臂信号输入端HIN2、第三上桥臂信号输入端HIN3、第一下桥臂信号输入端LIN1、第二下桥臂信号输入端LIN2及第三下桥臂信号输入端LIN3的输入信号的电压范围可以是0～5V；高压集成电路的第一供电正端VB1作为半导体电路的U相高压侧供电端的正极端UVB，高压集成电路的高压侧控制输出端HO1用于输出驱动U相上桥臂开关管的驱动信号，高压集成电路的第一供电负端VS1端作为半导体电路的U相高压侧供电端的负极端UVS，滤波电容可以连接于半导体电路的U相高压侧供电端的正极端UVB与U相高压侧供电端的负极端UVS之间；高压集成电路的第二供电正端VB2作为半导体电路的V相高压侧供电端的正极端VVB，高压集成电路的高压侧控制输出端HO2用于输出驱动V相上桥臂开关管的驱动信号，高压集成电路的第二供电负端VS2端作为半导体电路的V相高压侧供电端的负极端VVS，滤波电容可以连接于半导体电路的V相高压侧供电端的正极端VVB与V相高压侧供电端的负极端VVS之间；高压集成电路的第三供电正端VB3作为半导体电路的W相高压侧供电端的正极端WVB，高压集成电路的高压侧控制输出端HO3用于输出驱动W相上桥臂开关管的驱动信号，高压集成电路的第三供电负端VS3端作为半导体电路的W相高压侧供电端的负极端WVS，滤波电容可以连接于半导体电路的W相高压侧供电端的正极端WVB与W相高压侧供电端的负极端WVS之间。

在半导体电路中，高压集成电路的作用是将HIN1、HIN2、HIN3、LIN1、LIN2、LIN3所接收的0～5V的逻辑信号分别传到HO1、HO2、HO3、LO1、LO2、LO3，以控制开关管组件的工作，实现驱动目的。其中HO1、HO2及HO3所输出的是VS～VS+15V的逻辑信号，LO1、LO2、LO3是0～15V的逻辑信号；同一相的输入信号不能同时为高电平，即第一上桥臂信号输入端HIN1与第一下桥臂信号输入端LIN1的输入信号不能同时为高电平，第二上桥臂信号输入端HIN2与第二下桥臂信号输入端LIN2的输入信号不能同时为高电平，第三上桥臂信号输入端HIN3与第三下桥臂信号输入端LIN3的输入信号不能同时为高电平。故而，一般可以在高压侧驱动电路和低压侧驱动电路之间设置互锁电路。

为了提高电路运行的稳定性和可靠性，高压集成电路中一般还设置有过流保护电路、过热保护电路、欠压保护电路和过压保护电路等，这些电路分别用于检测高压集成电路的各类工况信号，例如电流、温度或者电压等信号，并在达到预先设置的信号阈值通过触发器触发保护信号，保护信号输入到故障逻辑控制电路中，故障逻辑控制电路一般用于输出Enable信号和FAULT信号，其中，Enable信号用于控制半导体电路的开关管工况，FAULT信号则用于回传给外接处理器，以实现对高压集成电路的工况控制。具体地，一般来说，当Enable信号为高电平信号时，半导体电路的上、下桥驱动信号无论处于高低电平，均被锁止；当FAULT信号为低电平信号时，外接处理器检测到FAULT低电平信号可触发故障保护，例如断开高压集成电路的电源，以实现对高压集成电路的保护。

如前所述的，高压集成电路内部集成有欠压保护电路，用于对电路进行欠压保护。欠压保护指的是产品在工作时，某些器件的工作电压达不到预期水平的情况下对电路作出的保护动作。例如某个器件额定使用15V的电源供电，若供电电压低于12.5V(典型值)就会发生欠压保护。此时高压集成电路将封锁门极驱动电路，通过故障逻辑控制电路输出故障信号，以使得外接处理器切断模块工作。但是，目前高压集成电路中所设定的欠压比较阈值往往比较单一，只能检测一种固定的电压水平，难以适应较为复杂的应用环境。

为此，本申请实施例中提供一种高压集成电路，请参照图2，该高压集成电路主要包括：

欠压保护电路和故障逻辑控制电路101；

所述欠压保护电路包括比较器102、基准电源V1、第一电阻R1、第一接口A、第二接口B和第一可变电阻RX1；

其中，所述比较器102的输出端连接于所述故障逻辑控制电路101的输入端，所述故障逻辑控制电路101的输出端用于连接至外接处理器；所述基准电源V1的正极端连接所述比较器102的第一输入端口，所述基准电源V1的负极端接地，所述比较器102的第二输入端口通过所述第一电阻R1连接至欠压监测点VCC；所述比较器102的第二输入端口还连接于所述第一接口A，所述第二接口B接地；所述第一可变电阻RX1的第一端连接所述第一接口A，所述第一可变电阻RX1的第二端连接所述第二接口B。

本申请实施例中，提供一种触发欠压保护功能的电压阈值可变的高压集成电路。在该高压集成电路中，欠压保护电路包括比较器102，比较器102用于通过比较设定的基准电压和欠压监测点VCC处检测到电压数值，输出对应的电平信号，从而使得故障逻辑控制电路101触发欠压保护或者维持工作状态。比如说，在一些具体的实施例中，比较器102的正极输入端可以直接或者间接地连接欠压监测点VCC，比较器102的负极输入端可以连接至基准电源V1，如此，当欠压监测点VCC处的电压处于较高的水平时，比较器102的输出端输出高电平信号，故障逻辑控制电路101不触发欠压保护功能，即不输出FAULT低电平信号；反之，当欠压监测点VCC处的电压处于较低的水平时，比较器102的输出端输出低电平信号，故障逻辑控制电路101触发欠压保护功能，即输出FAULT低电平信号，此时外接处理器从故障逻辑控制电路101接收到FAULT低电平信号可触发欠压保护，例如可以断开高压集成电路的电源，以实现对高压集成电路的保护。

在另一些具体的实施例中，比较器102的正极输入端可以连接至基准电源V1，比较器102的负极输入端可以直接或者间接地连接欠压监测点VCC，如此，当欠压监测点VCC处的电压处于较高的水平时，比较器102的输出端输出低电平信号，故障逻辑控制电路101不触发欠压保护功能，即不输出FAULT低电平信号；反之，当欠压监测点VCC处的电压处于较低的水平时，比较器102的输出端输出高电平信号，故障逻辑控制电路101触发欠压保护功能，即输出FAULT低电平信号，此时外接处理器从故障逻辑控制电路101接收到FAULT低电平信号可触发欠压保护。

本申请实施例中，对于比较器102具体的正负极输入端所连接的线路不作限定，可以根据需要结合上述的实现原理设置。在图2所示出的实施例中，比较器102的正极输入端作为第二输入端口，通过第一电阻R1连接至欠压监测点VCC，比较器102的负极输入端作为第一输入端口，通过基准电源V1接地。此时，欠压监测点VCC处的电压减去第一电阻R1处的压降作为比较器102的正极输入端输入电压，和基准电源V1的电压进行比较，可以确定欠压监测点VCC是否出现电压过低的情况。本申请实施例中，比较器102的第二输入端口还连接于第一接口A，第二接口B接地，第一接口A和第二接口B之间设置有第一可变电阻RX1，如此，在欠压监测点VCC和接地点之间可以形成第一电阻R1和第一可变电阻RX1的线路，第一可变电阻RX1通过更改自身的阻值，可以对应调整第一电阻R1上的压降，也就调整了欠压监测点VCC输入到比较器102的正极输入端的电压，从而可以实现欠压保护的触发电压阈值可调。对于不同的欠压保护需求，通过调整第一可变电阻RX1阻值即可灵活地满足应用需求。

在一些实施例中，参照图3，本申请的所述高压集成电路还可以包括：第一开关管Q1、第二电阻R2和第三接口C，所述第一开关管Q1的控制端连接于所述故障逻辑控制电路101，所述第二接口B通过所述第一开关管Q1接地，所述第三接口C接地，所述第二电阻R2的第一端连接所述第二接口B，所述第二电阻R2的第二端连接所述第三接口C。

本申请实施例中，还可以在欠压保护电路中设置滞留回路。具体地，可以设置第一开关管Q1、第二电阻R2和第三接口C，前述实施例中的第一可变电阻RX1可通过第二电阻R2接地，即第二电阻R2的一端连接第二接口B，另一端连接第三接口C，第三接口C接地，第一开关管Q1可以并联在第二电阻R2的两端，其控制端连接于故障逻辑控制电路101，由故障逻辑控制电路101控制导通或者截至，且并联在第二电阻R2上。

在一些实施例中，本申请的第一开关管Q1包括门极可关断晶闸管、电力晶体管、金属氧化物半导体场效应晶体管、绝缘栅双极晶体管中的任一种。例如图3中，第一开关管Q1可以选用MOS管，其栅极连接于故障逻辑控制电路101，漏极连接在第二接口B，源极连接在第三接口C。如此，可以通过故障逻辑控制电路101反馈输出到MOS管的栅极，从而控制MOS管的开关。当没有欠压时，可以由故障逻辑控制电路101MOS管关断；出现欠压时，可以由故障逻辑控制电路101MOS管导通，形成一个滞回效果。

在一些实施例中，上述的第二电阻R2也可以为可变电阻。本申请实施例中，各个可变电阻既可以是由变阻器、变阻箱等器具实现，也可以是用户更换接口处连接的电阻的阻值实现的，对此不作限制。

参照图4，本申请实施例中提供另一种高压集成电路，该高压集成电路主要包括：

欠压保护电路和故障逻辑控制电路101；

所述欠压保护电路包括比较器102、恒流电源103、第三电阻R3、第四电阻R4、第四接口D、第五接口E和第二可变电阻RX2；

其中，所述比较器102的输出端连接于所述故障逻辑控制电路101的输入端，所述故障逻辑控制电路101的输出端用于连接至外接处理器；所述恒流电源103的输出端连接至所述比较器102的第一输入端口，所述恒流电源103的输出端还连接至所述第四接口D，所述第五接口E接地，所述第三电阻R3的第一端连接至欠压监测点VCC，所述第三电阻R3的第二端连接至所述比较器102的第二输入端口，所述第三电阻R3的第二端还通过所述第四电阻R4接地。

本申请实施例中，提供另一种触发欠压保护功能的电压阈值可变的高压集成电路。在该高压集成电路中，欠压保护电路包括比较器102，比较器102用于通过比较设定的基准电压和欠压监测点VCC处检测到电压数值，输出对应的电平信号，从而使得故障逻辑控制电路101触发欠压保护或者维持工作状态。具体的实现原理和前述实施例类似，在此不再赘述。本申请实施例中，比较器102的第二输入端口，比如是正极输入端，可以通过第三电阻R3的连接至欠压监测点VCC，并且，还通过第四电阻R4接地。如此，欠压监测点VCC和接地点之间包括有第三电阻R3和第四电阻R4分压，可以固定比较器102的第二输入端口处输入的电压数值。举例来说，比如第三电阻R3和第四电阻R4的阻值相同，则比较器102的第二输入端口处输入的电压大小等于欠压监测点VCC的一半，如希望使得欠压监测点VCC的欠压保护功能的启动阈值设置在10V，那么此时可以将比较器102的第一输入端口处输入的电压固定为5V，这样，当欠压监测点VCC的电压在10V以上时，比较器102的第二输入端口处输入的电压大小大于5V，不启动欠压保护功能；当欠压监测点VCC的电压在10V以下时，比较器102的第二输入端口处输入的电压大小小于5V，启动欠压保护功能。当然，实际运用中，第三电阻R3和第四电阻R4的阻值的大小可以根据需要选定，当第三电阻R3和第四电阻R4的阻值确定，那么欠压监测点VCC的电压和电压比较器102的第二输入端口处输入的电压的比例关系也就确定，更改比较器102的第一输入端口处输入的电压就可以实现欠压保护阈值的可调。本申请实施例中，对于比较器102的第一输入端口输入的电压，可以根据需要灵活配置，具体地，该部分由恒流电源103的电流输出大小和第二可变电阻RX2的阻值的乘积确定，当需要更改欠压保护阈值时，调整第二可变电阻RX2的阻值大小即可实现，比如说需要增大欠压保护阈值时，调大第二可变电阻RX2的阻值即可。

参照图5，在一些实施例中，所述高压集成电路还包括MOS管和第五电阻R5，所述MOS管的栅极连接于所述故障逻辑控制电路101，所述第四电阻R4的第二端通过所述第五电阻R5接地，所述MOS管和所述第五电阻R5并联连接。

本申请实施例中，还可以在欠压保护电路中设置滞留回路。其原理和前述图3的实施例类似，在此不再赘述。可以理解的是，图5中的MOS管也可以替换为门极可关断晶闸管、电力晶体管、绝缘栅双极晶体管。

本申请实施例中，前述的第三电阻R3、第四电阻R4或者第五电阻R5中的至少一个可以是可变电阻。并且，第二可变电阻RX2和这些可变电阻既可以是由变阻器、变阻箱等器具实现，也可以是用户更换接口处连接的电阻的阻值实现的，对此不作限制。

参照图6，本申请实施例中还提供另一种高压集成电路，该高压集成电路主要包括：

欠压保护电路和故障逻辑控制电路101；

所述欠压保护电路包括比较器102、基准电源V1、第六电阻R6、第七电阻R7、译码器104和第二开关管Q2；

其中，所述比较器102的输出端连接于所述故障逻辑控制电路101的输入端，所述故障逻辑控制电路101的输出端用于连接至外接处理器；所述比较器102的第一输入端口连接所述基准电源V1的正极端，所述基准电源V1的负极端接地；所述比较器102的第二输入端口通过所述第六电阻R6连接至欠压监测点VCC，所述比较器102的第二输入端口还连接至所述第七电阻R7的第一端，所述第七电阻R7的第二端接地；所述译码器104的输入端用于连接至外接处理器，所述译码器104的输出端连接所述第二开关管Q2的控制端，所述第二开关管Q2和所述第七电阻R7并联。

本申请实施例中，还提供另一种触发欠压保护功能的电压阈值可变的高压集成电路。在该高压集成电路中，欠压保护电路包括比较器102，比较器102用于通过比较设定的基准电压和欠压监测点VCC处检测到电压数值，输出对应的电平信号，从而使得故障逻辑控制电路101触发欠压保护或者维持工作状态。具体的实现原理和前述实施例类似，在此不再赘述。

本申请实施例中，比较器102的第二输入端口，比如是正极输入端，可以通过第六电阻R6的连接至欠压监测点VCC，并且，还通过第七电阻R7接地，此处，欠压保护电路中的第七电阻R7的数量可以为多个，各个第七电阻R7相互串联后一端接地，另一端连接到比较器102的第二输入端口。如此，欠压监测点VCC和接地点之间包括有第六电阻R6和多个第七电阻R7组成的支路，第七电阻R7接入该支路的数量，可以影响欠压监测点VCC和比较器102的第二输入端口处输入的电压大小的比例关系。该支路中第七电阻R7接入的数量越多，则比较器102的第二输入端口处输入的电压大小越接近欠压监测点VCC。本申请实施例中，还设置有多路输出的译码器104和对应的第二开关管Q2，译码器104的输入端用于连接至外接处理器，接收处理器发送的选择信号，从而在对应的通路输出高电平。译码器104的输出端连接第二开关管Q2的控制端，第二开关管Q2和第七电阻R7并联，因此，当第二开关管Q2导通时，其所并联的第七电阻R7被短路，也就对应增加了第六电阻R6上的压降，使得欠压监测点VCC和比较器102的第二输入端口处输入的电压大小的比例减小，相当于减小了欠压保护的阈值；反之，当第二开关管Q2截止时，其所并联的第七电阻R7接入欠压监测点VCC和接地点之间的支路，也就对应减少了第六电阻R6上的压降，使得欠压监测点VCC和比较器102的第二输入端口处输入的电压大小的比例增大，相当于提高了欠压保护的阈值。因此，本申请实施例中，可以通过处理器选择导通的第二开关管Q2的数量，灵活调整欠压保护功能触发的电压阈值，使得欠压保护功能更为灵活。

在一些实施例中，欠压保护电路包括多组第七电阻R7和第二开关管Q2，各组的第七电阻R7串联连接，每组中的第二开关管Q2和第七电阻R7并联连接，其中，第七电阻R7的阻值可以不同，也可以设置为相同，本申请对此不作限制。图6中示出的实施例中，第七电阻R7和第二开关管Q2设置了4组，在实际的实施例中，可以是任意大于等于2的数量。

参照图7，在一些实施例中，所述高压集成电路还包括MOS管和第八电阻R8，所述MOS管的栅极连接于所述故障逻辑控制电路101，所述第七电阻R7通过所述第八电阻R8接地，所述MOS管和所述第八电阻R8并联连接。

本申请实施例中，还可以在欠压保护电路中设置滞留回路。其原理和前述图3的实施例类似，在此不再赘述。可以理解的是，图7中的MOS管也可以替换为门极可关断晶闸管、电力晶体管、绝缘栅双极晶体管。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本实用新型的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

尽管上面已经示出和描述了本实用新型的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本实用新型的限制，本领域的普通技术人员在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种高压集成电路，其特征在于，所述高压集成电路包括：

欠压保护电路和故障逻辑控制电路；

所述欠压保护电路包括比较器、基准电源、第一电阻、第一接口、第二接口和第一可变电阻；

其中，所述比较器的输出端连接于所述故障逻辑控制电路的输入端，所述故障逻辑控制电路的输出端用于连接至外接处理器；所述基准电源的正极端连接所述比较器的第一输入端口，所述基准电源的负极端接地，所述比较器的第二输入端口通过所述第一电阻连接至欠压监测点；所述比较器的第二输入端口还连接于所述第一接口，所述第二接口接地；所述第一可变电阻的第一端连接所述第一接口，所述第一可变电阻的第二端连接所述第二接口。

2.根据权利要求1所述的高压集成电路，其特征在于，所述高压集成电路还包括第一开关管、第二电阻和第三接口，所述第一开关管的控制端连接于所述故障逻辑控制电路，所述第二接口通过所述第一开关管接地，所述第三接口接地，所述第二电阻的第一端连接所述第二接口，所述第二电阻的第二端连接所述第三接口。

3.根据权利要求2所述的高压集成电路，其特征在于，所述第二电阻为可变电阻。

4.根据权利要求2所述的高压集成电路，其特征在于，所述第一开关管包括门极可关断晶闸管、电力晶体管、金属氧化物半导体场效应晶体管、绝缘栅双极晶体管中的任一种。

5.一种高压集成电路，其特征在于，所述高压集成电路包括：

欠压保护电路和故障逻辑控制电路；

所述欠压保护电路包括比较器、恒流电源、第三电阻、第四电阻、第四接口、第五接口和第二可变电阻；

其中，所述比较器的输出端连接于所述故障逻辑控制电路的输入端，所述故障逻辑控制电路的输出端用于连接至外接处理器；所述恒流电源的输出端连接至所述比较器的第一输入端口，所述恒流电源的输出端还连接至所述第四接口，所述第五接口接地，所述第三电阻的第一端连接至欠压监测点，所述第三电阻的第二端连接至所述比较器的第二输入端口，所述第三电阻的第二端还通过所述第四电阻接地。

6.根据权利要求5所述的高压集成电路，其特征在于，所述高压集成电路还包括MOS管和第五电阻，所述MOS管的栅极连接于所述故障逻辑控制电路，所述第四电阻的第二端通过所述第五电阻接地，所述MOS管和所述第五电阻并联连接。

7.根据权利要求6所述的高压集成电路，其特征在于，所述第三电阻、所述第四电阻或者所述第五电阻中的至少一个为可变电阻。

8.一种高压集成电路，其特征在于，所述高压集成电路包括：

欠压保护电路和故障逻辑控制电路；

所述欠压保护电路包括比较器、基准电源、第六电阻、第七电阻、译码器和第二开关管；

其中，所述比较器的输出端连接于所述故障逻辑控制电路的输入端，所述故障逻辑控制电路的输出端用于连接至外接处理器；所述比较器的第一输入端口连接所述基准电源的正极端，所述基准电源的负极端接地；所述比较器的第二输入端口通过所述第六电阻连接至欠压监测点，所述比较器的第二输入端口还连接至所述第七电阻的第一端，所述第七电阻的第二端接地；所述译码器的输入端用于连接至外接处理器，所述译码器的输出端连接所述第二开关管的控制端，所述第二开关管和所述第七电阻并联。

9.根据权利要求8所述的高压集成电路，其特征在于，所述欠压保护电路包括多组所述第七电阻和所述第二开关管，各组的所述第七电阻串联连接，每组中的所述第二开关管和所述第七电阻并联连接。

10.根据权利要求8所述的高压集成电路，其特征在于，所述高压集成电路还包括MOS管和第八电阻，所述MOS管的栅极连接于所述故障逻辑控制电路，所述第七电阻通过所述第八电阻接地，所述MOS管和所述第八电阻并联连接。

Images