CN114038746A - 在沟槽中形成绝缘氧化层的方法 - Google Patents

在沟槽中形成绝缘氧化层的方法 Download PDF

Info

Publication number
CN114038746A
CN114038746A CN202111249948.7A CN202111249948A CN114038746A CN 114038746 A CN114038746 A CN 114038746A CN 202111249948 A CN202111249948 A CN 202111249948A CN 114038746 A CN114038746 A CN 114038746A
Authority
CN
China
Prior art keywords
oxide layer
trench
thickness
forming
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111249948.7A
Other languages
English (en)
Inventor
顾昊元
蔡晨
李亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202111249948.7A priority Critical patent/CN114038746A/zh
Publication of CN114038746A publication Critical patent/CN114038746A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种在沟槽中形成绝缘氧化层的方法，包括：步骤一、提供具有多个沟槽的半导体衬底；步骤二、采用HDP CVD工艺沉积部分填充沟槽的第一氧化层，第一氧化层分成位于沟槽底部表面上第一部分氧化层，沟槽侧面上的第二部分氧化层和台面区的顶部表面上的第三部分氧化层；控制HDP CVD工艺使得第一部分氧化层的厚度大于目标厚度和第二部分氧化层纵向中间位置处的宽度的和以及第一部分氧化层的厚度大于目标厚度和第三部分氧化层的最大厚度的和；步骤三、对第一氧化层进行湿法刻蚀使第一部分氧化层的厚度达到目标厚度并组成所需的绝缘氧化层，湿法刻蚀同时将第二和第三部分氧化层完全去除。本发明能提高膜厚均匀性以及能降低工艺成本。

Description

在沟槽中形成绝缘氧化层的方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种在沟槽中形成绝缘氧化层的方法。
背景技术
在屏蔽栅沟槽型(shield gate trench，SGT)器件的栅极结构中会在栅极沟槽中引入源多晶硅作为屏蔽结构，在上下结构中，源多晶硅通常位于多晶硅栅的底部，而源多晶硅和多晶硅栅之间则需要采用多晶硅间氧化层(IPO)进行隔离，源多晶硅通常连接到源极，多晶硅栅则会连接到栅极，故在多晶硅栅和源多晶硅之间引入IPO之后能在栅极与源极之间提供充分有效的隔离保护。
高密度等离子体化学气相沉积(HDP CVD)以其卓越的填孔能力、稳定的沉积质量、可靠的电学特点等诸多优点而迅速成为SGT IPO形成工艺的主流工艺之一。
HDP CVD工艺中在沉积的同时会进行物理轰击，物理轰击具有刻蚀作用，物理轰击在绝缘介质氧化层填充完成后，膜层表面会存在物理轰击形成的尖角，因此SGT IPO的HDPCVD工艺通常会使用化学机械研磨(CMP)工艺对表面进行平坦化，用以改善表面形貌以及晶圆面内的IPO均一性。
如图1A至图1D所示，是现有多晶硅间氧化层105的制造方法各步骤中的器件结构示意图；现有多晶硅间氧化层105的制造方法包括如下步骤：
步骤一、如图1A所示，提供具有多个沟槽102的半导体衬底101，所述沟槽102之间的所述半导体衬底101形成台面区101a。
通常，所述半导体衬底101包括硅衬底。
所述沟槽102为栅极沟槽102。
所述沟槽102的底部区域形成有源多晶硅104，在所述源多晶硅104和所述沟槽102的侧面之间形成有底部介质层103。较佳为，所述底部介质层103采用氧化层。通常，所述底部介质层103和后续的多晶硅间氧化层105105都采用氧化层，故所述源多晶硅104顶部表面之上的沟槽102的侧面的所述底部介质层103可以不去除。
步骤二、如图1B所示，采用HDP CVD工艺沉积完成填充所述沟槽102的第一氧化层105a。可以看出，所述第一氧化层105a还会延伸到台面区101a的顶部表面上，但是会形成由于HDP CVD工艺产生的尖角105b。
步骤三、如图1C所示，采用化学机械研磨(CMP)工艺对所述第一氧化层105a的表面进行平坦化，CMP完成后，所述尖角105b都被去除。
步骤四、如图1D所示，对所述第一氧化层105a进行湿法刻蚀形成多晶硅间氧化层105。
现有IPO形成工艺局限性包括：
为了保证HDP CVD沉积氧化层能完全填充沟槽，HDP CVD淀积的氧化层的实际厚度往往远远大于沟槽的深度。
而因为HDP CVD的淀积厚度较厚，面内膜厚均一性不稳定。这会影响产品质量。
而为了去除氧化膜表面尖角需要依赖CMP工艺，这会增加工艺成本。
发明内容
本发明所要解决的技术问题是提供一种在沟槽中形成绝缘氧化层的方法，能降低薄膜沉积厚度从而提高膜厚均匀性，还能节省一次CMP工艺从而能降低工艺成本。
为解决上述技术问题，本发明提供的在沟槽中形成绝缘氧化层的方法包括如下步骤：
步骤一、提供具有多个沟槽的半导体衬底，所述沟槽之间的所述半导体衬底形成台面区。
步骤二、采用HDP CVD工艺沉积部分填充所述沟槽的第一氧化层，所述第一氧化层会沉积在所述沟槽的底部表面、所述沟槽的侧面和所述台面区的顶部表面，令位于所述沟槽底部表面上的所述第一氧化层为第一部分氧化层，位于所述第一部分氧化层顶部表面之上的所述沟槽侧面上的所述第一氧化层为第二部分氧化层，位于所述台面区的顶部表面上的所述第一氧化层为第三部分氧化层。
控制所述HDP CVD工艺使得所述第一部分氧化层的厚度大于目标厚度和所述第二部分氧化层的沿所述沟槽深度方向的中间位置处的宽度的和以及所述第一部分氧化层的厚度大于所述目标厚度和所述第三部分氧化层的最大厚度的和。
步骤三、对所述第一氧化层进行湿法刻蚀使所述第一部分氧化层的厚度达到目标厚度并组成所需的绝缘氧化层，所述湿法刻蚀同时将所述第二部分氧化层以及所述第三部分氧化层完全去除。
进一步的改进是，在所述台面区上，所述第三部分氧化层的侧面和底部表面之间具有第一夹角，所述第一夹角由所述HDP CVD工艺的沉积刻蚀比(DS ratio)确定，所述第三部分氧化层的最大厚度为所述台面区的宽度乘以所述第一夹角的正切值的一半。
进一步的改进是，步骤三中的所述湿法刻蚀采用各向同性刻蚀。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，所述沟槽为栅极沟槽。
进一步的改进是，所述绝缘氧化层作为多晶硅间氧化层，在步骤一中，所述沟槽的底部区域形成有源多晶硅，在所述源多晶硅和所述沟槽的侧面之间形成有底部介质层，步骤二中，在所述沟槽区域中，所述第一氧化层形成在所述源多晶硅和所述底部介质层的顶部表面之上的所述沟槽中。
进一步的改进是，步骤三之后，还包括如下步骤：
步骤四、在所述绝缘氧化层的顶部的所述沟槽侧面形成栅介质层；
步骤五、在所述绝缘氧化层的顶部的所述沟槽中填充多晶硅栅，所述多晶硅栅和所述沟槽侧面之间通过所述栅介质层隔离。
进一步的改进是，所述底部介质层采用氧化层。
进一步的改进是，所述栅介质层采用氧化层。
本发明的薄膜沉积并不采用HDP CVD完全填充沟槽的沉积方式，而是采用HDP CVD部分填充沟槽的方式，本发明同时结合对HDP CVD工艺控制如控制沉积刻蚀比，这样能很好的控制沉积后第一部分氧化层和第二部分氧化层以及第三部分氧化层的厚度关系，能使得在后续湿法刻蚀中直接对第一部分氧化层进行刻蚀形成所需厚度的绝缘氧化层后，能保证将第二部分氧化层和第三部分氧化层完全去除，所以，本发明能降低第一氧化层的沉积后，厚度降低能够提高第一氧化层的厚度的均一性并提高均一性的稳定性，所以最后形成的绝缘氧化层厚度的均一性并均一性的稳定性也都能提高，最后能提高产品质量。
同时，和现有技术相比，本发明节省了一次化学机械研磨(CMP)工艺，从而能降低工艺成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1D是现有多晶硅间氧化层的制造方法各步骤中的器件结构示意图；
图2是本发明实施例在沟槽中形成绝缘氧化层的方法的流程图；
图3A-图3C是本发明实施例在沟槽中形成绝缘氧化层的方法的各步骤中的器件结构示意图；
图4A是本发明实施例在沟槽中形成绝缘氧化层的方法正确完成后的器件照片；
图4B是本发明实施例在沟槽中形成绝缘氧化层的方法中HDP CVD的DS比过大时器件照片；
图4C是本发明实施例在沟槽中形成绝缘氧化层的方法中HDP CVD的淀积厚度不足时器件照片。
具体实施方式
如图2所示，是本发明实施例在沟槽202中形成绝缘氧化层的方法的流程图；如图3A至图3C所示，是本发明实施例在沟槽202中形成绝缘氧化层的方法的各步骤中的器件结构示意图；本发明实施例在沟槽202中形成绝缘氧化层的方法包括如下步骤：
步骤一、如图3A所示，提供具有多个沟槽202的半导体衬底201，所述沟槽202之间的所述半导体衬底201形成台面区201a。
本发明实施例中，所述半导体衬底201包括硅衬底。
所述沟槽202为栅极沟槽202。
所述绝缘氧化层作为多晶硅间氧化层。
所述沟槽202的底部区域形成有源多晶硅204，在所述源多晶硅204和所述沟槽202的侧面之间形成有底部介质层203。较佳为，所述底部介质层203采用氧化层。
步骤二、如图3B所示，采用HDP CVD工艺沉积部分填充所述沟槽202的第一氧化层，所述第一氧化层会沉积在所述沟槽202的底部表面、所述沟槽202的侧面和所述台面区201a的顶部表面，令位于所述沟槽202底部表面上的所述第一氧化层为第一部分氧化层205a，位于所述第一部分氧化层205a顶部表面之上的所述沟槽202侧面上的所述第一氧化层为第二部分氧化层205b，位于所述台面区201a的顶部表面上的所述第一氧化层为第三部分氧化层205c。
控制所述HDP CVD工艺使得所述第一部分氧化层205a的厚度Ta大于目标厚度TIPO和所述第二部分氧化层205b的沿所述沟槽202深度方向的中间位置处的宽度Tc的和以及所述第一部分氧化层205a的厚度Ta大于所述目标厚度TIPO和所述第三部分氧化层205c的最大厚度Tb的和。
本发明实施例中，在所述沟槽202区域中，所述第一氧化层形成在所述源多晶硅204和所述底部介质层203的顶部表面之上的所述沟槽202中。
在所述台面区201a上，所述第三部分氧化层205c的侧面和底部表面之间具有第一夹角α，所述第一夹角α由所述HDP CVD工艺的沉积刻蚀比(DS ratio)确定，所述第三部分氧化层205c的最大厚度Tb为所述台面区201a的宽度CDMESA乘以所述第一夹角α的正切值的一半。
本发明实施例中，所述第一氧化层的厚度Ta的条件能采用如下公式(1)表示：
Figure BDA0003322296240000051
步骤三、如图3C所示，对所述第一氧化层进行湿法刻蚀使所述沟槽202的顶部表面之上的所述第一氧化层的厚度达到目标厚度TIPO并组成所需的绝缘氧化层，所述湿法刻蚀同时将所述第二部分氧化层205b以及所述第三部分氧化层205c完全去除。
本发明实施例中，所述湿法刻蚀采用各向同性刻蚀。
下面结合公式说明本发明实施例步骤三能将所述将所述第二部分氧化层205b以及所述第三部分氧化层205c完全去除，假设所述湿法刻蚀的刻蚀厚度为wet loss，则有：
如图3C所示，在所述沟槽202的底部表面上所述第一氧化层需要最终保留足够厚度形成IPO，而侧面上的所述第二部分氧化层205b和所述台面区201a顶部表面上的第三部分氧化层205c则需要完全去除避免影响后续工艺，即工艺对于几个关键尺寸的厚度有下面公式(2)所限定的要求：
Figure BDA0003322296240000052
Ta由HDP CVD的淀积厚度决定，Tb则受台面区宽度CD-和HDP CVD工艺的刻蚀乘积比影响。由图3B所示可知，Tb能采用如下公式(3)得到：
Figure BDA0003322296240000053
通过对湿法刻蚀量的等效替代可以得出，既保证形成足够厚度的IPO，又要将侧壁和台面上的HDP CVD氧化层即第一氧化层刻蚀干净，沟槽202底部厚度Ta必须满足上面描述的公式(1)。
本发明实施例中，HDP CVD的淀积厚度和顶角形貌即DS比必须满足公式(1)的要求，否则对于沉积刻蚀比不合适或沟槽底部HDP厚度不足的的情况，则可能出现的台面HDPCVD氧化层的残留。
如图4A所述，是本发明实施例在沟槽中形成绝缘氧化层的方法正确完成后的器件照片；照片中，最后形成的绝缘氧化层也采用标记205表示，可以看出，沟槽202外的所述第一氧化层即第三部分氧化层205c以及沟槽侧面的第一氧化层即第二部分氧化层205b都被去除。
如图4B所示，是本发明实施例在沟槽中形成绝缘氧化层的方法中HDP CVD的DS比过大时器件照片；由于DS比多大，会使得HDP CVD中沉积厚度大以及刻蚀厚度小，故最后使得所述台面区201a上的所述第三部分氧化层205c无法去除。
如图4C所示，是本发明实施例在沟槽中形成绝缘氧化层的方法中HDP CVD的淀积厚度不足时器件照片。由于第一氧化层205的厚度不足，故刻蚀第一氧化层205到目标后的时间会缩短，最后也会使得所述台面区201a上的所述第三部分氧化层205c无法完全去除。
还包括如下步骤：
步骤四、在所述绝缘氧化层的顶部的所述沟槽202侧面形成栅介质层。较佳为，所述栅介质层采用氧化层。
步骤五、在所述绝缘氧化层的顶部的所述沟槽202中填充多晶硅栅，所述多晶硅栅和所述沟槽202侧面之间通过所述栅介质层隔离。这样，在所述沟槽202中就形成了SGT结构。
本发明实施例薄膜沉积并不采用HDP CVD完全填充沟槽202的沉积方式，而是采用HDP CVD部分填充沟槽202的方式，本发明实施例同时结合对HDP CVD工艺控制如控制沉积刻蚀比，这样能很好的控制沉积后第一部分氧化层205a和第二部分氧化层205b以及第三部分氧化层205c的厚度关系，能使得在后续湿法刻蚀中直接对第一部分氧化层205a进行刻蚀形成所需厚度的绝缘氧化层后，能保证将第二部分氧化层205b和第三部分氧化层205c完全去除，所以，本发明实施例能降低第一氧化层的沉积后，厚度降低能够提高第一氧化层的厚度的均一性并提高均一性的稳定性，所以最后形成的绝缘氧化层厚度的均一性并均一性的稳定性也都能提高，最后能提高产品质量。
同时，和现有技术相比，本发明实施例节省了一次化学机械研磨(CMP)工艺，从而能降低工艺成本。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (9)

1.一种在沟槽中形成绝缘氧化层的方法，其特征在于，包括如下步骤：
步骤一、提供具有多个沟槽的半导体衬底，所述沟槽之间的所述半导体衬底形成台面区；
步骤二、采用HDP CVD工艺沉积部分填充所述沟槽的第一氧化层，所述第一氧化层会沉积在所述沟槽的底部表面、所述沟槽的侧面和所述台面区的顶部表面，令位于所述沟槽底部表面上的所述第一氧化层为第一部分氧化层，位于所述第一部分氧化层顶部表面之上的所述沟槽侧面上的所述第一氧化层为第二部分氧化层，位于所述台面区的顶部表面上的所述第一氧化层为第三部分氧化层；
控制所述HDP CVD工艺使得所述第一部分氧化层的厚度大于目标厚度和所述第二部分氧化层的沿所述沟槽深度方向的中间位置处的宽度的和以及所述第一部分氧化层的厚度大于所述目标厚度和所述第三部分氧化层的最大厚度的和；
步骤三、对所述第一氧化层进行湿法刻蚀使所述第一部分氧化层的厚度达到目标厚度并组成所需的绝缘氧化层，所述湿法刻蚀同时将所述第二部分氧化层以及所述第三部分氧化层完全去除。
2.如权利要求1所述的在沟槽中形成绝缘氧化层的方法，其特征在于：在所述台面区上，所述第三部分氧化层的侧面和底部表面之间具有第一夹角，所述第一夹角由所述HDPCVD工艺的沉积刻蚀比确定，所述第三部分氧化层的最大厚度为所述台面区的宽度乘以所述第一夹角的正切值的一半。
3.如权利要求2所述的在沟槽中形成绝缘氧化层的方法，其特征在于：步骤三中的所述湿法刻蚀采用各向同性刻蚀。
4.如权利要求1或2或3所述的在沟槽中形成绝缘氧化层的方法，其特征在于：所述半导体衬底包括硅衬底。
5.如权利要求1或2或3所述的在沟槽中形成绝缘氧化层的方法，其特征在于：所述沟槽为栅极沟槽。
6.如权利要求5所述的在沟槽中形成绝缘氧化层的方法，其特征在于：所述绝缘氧化层作为多晶硅间氧化层，在步骤一中，所述沟槽的底部区域形成有源多晶硅，在所述源多晶硅和所述沟槽的侧面之间形成有底部介质层，步骤二中，在所述沟槽区域中，所述第一氧化层形成在所述源多晶硅和所述底部介质层的顶部表面之上的所述沟槽中。
7.如权利要求6所述的在沟槽中形成绝缘氧化层的方法，其特征在于：步骤三之后，还包括如下步骤：
步骤四、在所述绝缘氧化层的顶部的所述沟槽侧面形成栅介质层；
步骤五、在所述绝缘氧化层的顶部的所述沟槽中填充多晶硅栅，所述多晶硅栅和所述沟槽侧面之间通过所述栅介质层隔离。
8.如权利要求6所述的在沟槽中形成绝缘氧化层的方法，其特征在于：所述底部介质层采用氧化层。
9.如权利要求7所述的在沟槽中形成绝缘氧化层的方法，其特征在于：所述栅介质层采用氧化层。
CN202111249948.7A 2021-10-26 2021-10-26 在沟槽中形成绝缘氧化层的方法 Pending CN114038746A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111249948.7A CN114038746A (zh) 2021-10-26 2021-10-26 在沟槽中形成绝缘氧化层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111249948.7A CN114038746A (zh) 2021-10-26 2021-10-26 在沟槽中形成绝缘氧化层的方法

Publications (1)

Publication Number Publication Date
CN114038746A true CN114038746A (zh) 2022-02-11

Family

ID=80141992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111249948.7A Pending CN114038746A (zh) 2021-10-26 2021-10-26 在沟槽中形成绝缘氧化层的方法

Country Status (1)

Country Link
CN (1) CN114038746A (zh)

Similar Documents

Publication Publication Date Title
US7268057B2 (en) Methods of filling openings with oxide, and methods of forming trenched isolation regions
US20060255402A1 (en) Elimination of gate oxide weak spot in deep trench
JPH1174339A (ja) 半導体装置及びその製造方法
KR100341480B1 (ko) 자기 정렬된 얕은 트렌치 소자 분리 방법
US20120264268A1 (en) Methods of forming electrical isolation regions between gate electrodes
US20240049456A1 (en) Semiconductor structure and preparation method thereof
US7566924B2 (en) Semiconductor device with gate spacer of positive slope and fabrication method thereof
KR20070000758A (ko) 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법
CN111106106A (zh) 半导体器件制造方法与半导体器件
TW516169B (en) Process of manufacturing semiconductor device
US20050085048A1 (en) Method of fabricating shallow trench isolation with improved smiling effect
US10522619B2 (en) Three-dimensional transistor
CN114038746A (zh) 在沟槽中形成绝缘氧化层的方法
KR20040069515A (ko) 리세스 채널 ｍｏｓｆｅｔ 및 그 제조방법
JP2006041397A (ja) 半導体装置の製造方法
KR19990066454A (ko) 반도체 장치의 트렌치 격리 형성 방법
US10147636B2 (en) Methods for fabricating trench isolation structure
KR100728649B1 (ko) 반도체소자의 소자분리막 제조방법
WO2023000658A1 (zh) 半导体结构及其制备方法
US11784087B2 (en) Semiconductor structure having layers in a trench and method of manufacturing the same
JP2000150630A (ja) 半導体装置の製造方法及び半導体装置
JP2000156379A (ja) 半導体素子の製造方法及び半導体素子
KR0176151B1 (ko) 반도체 장치의 소자 분리 방법
JP2003023066A (ja) 半導体装置の製造方法
TW409346B (en) Process avoiding generation of recess in the corner of shallow trench isolation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination