CN114026576A - 区块和省略保真度估计 - Google Patents
区块和省略保真度估计 Download PDFInfo
- Publication number
- CN114026576A CN114026576A CN201980097996.3A CN201980097996A CN114026576A CN 114026576 A CN114026576 A CN 114026576A CN 201980097996 A CN201980097996 A CN 201980097996A CN 114026576 A CN114026576 A CN 114026576A
- Authority
- CN
- China
- Prior art keywords
- quantum
- qubit
- circuit
- benchmark
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002096 quantum dot Substances 0.000 claims abstract description 249
- 238000000034 method Methods 0.000 claims abstract description 101
- 238000012360 testing method Methods 0.000 claims abstract description 79
- 230000008569 process Effects 0.000 claims description 40
- 230000009977 dual effect Effects 0.000 claims description 25
- 238000004422 calculation algorithm Methods 0.000 claims description 20
- 238000004088 simulation Methods 0.000 claims description 16
- 238000005259 measurement Methods 0.000 claims description 11
- 238000002474 experimental method Methods 0.000 claims description 10
- 238000005070 sampling Methods 0.000 claims description 6
- 238000010998 test method Methods 0.000 abstract description 2
- 238000012545 processing Methods 0.000 description 30
- 238000004590 computer program Methods 0.000 description 17
- 230000009471 action Effects 0.000 description 16
- 230000006870 function Effects 0.000 description 7
- 230000015654 memory Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 5
- 230000003993 interaction Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000013515 script Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000010350 quantum mechanical simulation Methods 0.000 description 1
- 230000005233 quantum mechanics related processes and functions Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/70—Quantum error correction, detection or prevention, e.g. surface codes or magic state distillation
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Evolutionary Computation (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Debugging And Monitoring (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
用于估计量子处理器性能的方法、系统和装置。在一个方面，一种方法包括定义被配置为对量子比特阵列进行操作的基准测试电路，其中该基准测试电路包括一个或多个量子门周期，每个周期包括随机采样出的单量子比特门的相应层和相同的多量子比特门的多个实例的层；将所定义的基准测试电路划分为两个或更多个子电路，包括：定义量子比特阵列中的量子比特之间的一个或多个边界，移除跨越所定义的一个或多个边界的多量子比特门的实例以创建两个或更多个子电路；使用经划分的基准测试电路来执行基准测试过程，以估计子电路中的每一个的相应电路保真度；以及将子电路中的每一个的估计的电路保真度相乘，以获得对量子处理器保真度的估计。
Description
背景技术
本说明书涉及量子计算。
量子计算使用量子力学现象(诸如叠加和纠缠)来执行计算。量子电路是用于量子计算的一个示例模型，在量子计算中，计算是一系列量子逻辑门，这一系列量子逻辑门是对n比特寄存器的量子力学模拟的可逆变换。
发明内容
本说明书描述了用于估算量子计算机的保真度的技术。
一般地，本说明书中描述的主题的一个创新方面可以以用于估计量子处理器性能的方法来实现，该方法包括：定义被配置为对量子比特阵列进行操作的基准测试(benchmarking)量子电路，其中，该基准测试量子电路包括一个或多个量子门周期(cycle)，每个量子门周期包括随机采样出的单量子比特门的相应层和相同的多量子比特门的多个实例的层；将所定义的基准测试量子电路划分为两个或更多个子电路，包括：定义量子比特阵列中的量子比特之间的一个或多个边界，移除跨越所定义的一个或多个边界的多量子比特门的实例以创建两个或更多个子电路，每个子电路是不跨越所定义的一个或多个边界中的任何一个的电路；使用经划分的基准测试量子电路来执行基准测试过程，以估计两个或更多个子电路中的每一个的相应电路保真度；以及将两个或更多个子电路中的每一个的估计的电路保真度相乘，以获得对所定义的基准测试量子电路的保真度的估计。
该方面的其他实现方式包括相应的经典和量子计算机系统、装置，以及记录在一个或多个计算机存储设备上的计算机程序，其中每个都被配置为执行方法的动作。一个或多个计算机的系统可以被配置为通过将软件、固件、硬件或其组合安装在系统上来执行特定操作或动作，这些软件、固件、硬件或其组合在操作中使得系统执行动作。一个或多个计算机程序可以被配置为通过包括当由数据处理装置执行时使装置执行动作的指令来执行特定操作或动作。
前述和其他实现方式每个都可以可选地以单独或组合的方式包括以下特征中的一个或多个。在一些实现方式中，定义基准测试量子电路包括：从单量子比特量子门的预定集合中随机采样出多个单量子比特量子门，其中，每个随机采样出的单量子比特量子门对应于量子比特阵列中的相应量子比特并且对应于一个或多个周期的相应周期；将随机采样出的多个单量子比特量子门分配给在所定义的基准测试量子电路中随机采样出的单量子比特门的相应层；以及将多量子比特门的实例分配给相同的多量子比特门的多个实例的层。
在一些实现方式中，多量子比特量子门的多个实例的每个层包括双量子比特(two-qubit)门的多个副本(copy)，其中，双量子比特门的每个副本对量子比特阵列中的相应最近相邻量子比特对进行操作。
在一些实现方式中，双量子比特门的多个副本对量子比特阵列中的所有相邻量子比特对进行操作。
在一些实现方式中，两个或更多个子电路包括分别对量子比特阵列中不相交的量子比特子集进行操作的不相交的子电路。
在一些实现方式中，使用经划分的基准测试量子电路来执行基准测试过程以确定两个或更多个子电路中的每一个的相应电路保真度包括：使用量子计算硬件来实现经划分的基准测试量子电路以获得实验基准测试数据；经典地模拟经划分的基准测试量子电路的理想实现方式，包括对两个或更多个子电路中的每一个的理想实现方式执行单独的模拟，以获得经典基准测试数据的相应集合，每个集合表示相应子电路的理想实现方式的输出分布；对于每个子电路，将子电路的经典基准测试数据与所获得的实验数据的相应部分进行比较，以确定子电路的估计的保真度。
在一些实现方式中，使用量子计算硬件来实现经划分的基准测试量子电路以获得实验基准测试数据包括：以初始状态初始化量子比特阵列中的每个量子比特；将经划分的基准测试量子电路应用于初始化的量子比特；以及测量量子比特阵列中的每个量子比特，以获得每个量子比特的测量数据。
在一些实现方式中，该方法还包括在以初始状态初始化量子比特阵列中的每个量子比特之后、且在应用经划分的基准测试量子电路之前，向每个量子比特应用Hadamard门。
在一些实现方式中，将经划分的基准测试量子电路应用于初始化的量子比特包括执行其中两个或更多个子电路中的每一个近似同时实现的单次实验。
在一些实现方式中，该方法还包括定义被配置为对量子比特阵列进行操作的多个基准测试量子电路，其中，所定义的多个基准测试量子电路包括具有来自预定电路深度范围中的不同电路深度的量子电路；以及估计每个所定义的基准测试量子电路的保真度。
在一些实现方式中，该方法还包括基于所获得的对所定义的基准测试量子电路的保真度的估计来确定对量子硬件控制参数的一个或多个调整；以及实现所确定的一个或多个调整以使用量子计算硬件来执行量子计算。
一般地，本说明书中描述的主题的另一个创新方面可以以用于估计量子处理器性能的方法来实现，该方法包括：定义被配置为对量子比特阵列进行操作的基准测试量子电路，其中，该基准测试量子电路包括一个或多个量子门周期，每个量子门周期包括随机采样出的单量子比特门的相应层和相同的多量子比特门的多个实例的层；修正(modify)所定义的基准测试量子电路，包括：定义量子比特阵列中的量子比特之间的一个或多个边界，移除跨越所定义的一个或多个边界的多量子比特门的实例的适当子集；以及使用经修正的基准测试量子电路来执行基准测试过程，以估计所定义的基准测试量子电路的保真度。
该方面的其他实现方式包括相应的经典和量子计算机系统、装置，以及记录在一个或多个计算机存储设备上的计算机程序，其中每个都被配置为执行这些方法的动作。一个或多个计算机的系统可以被配置为通过将软件、固件、硬件或其组合安装在系统上来执行特定操作或动作，这些软件、固件、硬件或其组合在操作中使得系统执行动作。一个或多个计算机程序可以被配置为通过包括当由数据处理装置执行时使装置执行动作的指令来执行特定操作或动作。
前述和其他实现方式每个都可以可选地以单独或组合的方式包括以下特征中的一个或多个。在一些实现方式中，移除跨越所定义的一个或多个边界的多量子比特门的实例的适当子集包括移除在预定数量的量子门周期中跨越一个或多个边界的多量子比特量子门的实例的适当子集。
在一些实现方式中，定义基准测试量子电路包括：从预定的单量子比特量子门集合中随机采样出多个单量子比特量子门，其中，每个随机采样出的单量子比特量子门对应于量子比特阵列中的相应量子比特并且对应于一个或多个周期的相应周期；将随机采样出的多个单量子比特量子门分配给在所定义的基准测试量子电路中随机采样出的单量子比特门的相应层；以及将多量子比特门的实例分配给相同的多量子比特门的多个实例的层。
在一些实现方式中，多量子比特量子门的多个实例的每个层包括双量子比特门的多个副本，其中，双量子比特门的每个副本对量子比特阵列中的相应最近相邻量子比特进对行操作。
在一些实现方式中，双量子比特门的多个副本对量子比特阵列中的所有相邻量子比特对进行操作。
在一些实现方式中，使用经修正的基准测试量子电路来执行基准测试过程以估计所定义的基准测试量子电路的保真度包括：使用量子计算硬件来实现经修正的基准测试量子电路以获得实验基准测试数据；经典地模拟经修正的基准测试量子电路的理想实现方式，包括执行
算法以获得经典基准测试数据；将经典基准测试数据与实验数据进行比较，以确定所定义的基准测试量子电路的估计的保真度。
在一些实现方式中，使用量子计算硬件来实现经修正的基准测试量子电路以获得实验基准测试数据包括：以初始状态初始化量子比特阵列中的每个量子比特；将经修正的基准测试量子电路应用于初始化的量子比特；以及测量量子比特阵列中的每个量子比特，以获得每个量子比特的测量数据。
在一些实现方式中，该方法还包括在以初始状态初始化量子比特阵列中的每个量子比特之后、且在应用经修正的基准测试量子电路之前，向每个量子比特应用Hadamard门。
在一些实现方式中，该方法还包括定义被配置为对量子比特阵列进行操作的多个基准测试量子电路，其中，所定义的多个基准测试量子电路包括具有来自预定电路深度范围中的不同电路深度的量子电路；以及估计每个所定义的基准测试量子电路的保真度。
在一些实现方式中，该方法还包括基于所获得的对所定义的基准测试量子电路的保真度的估计来确定对量子硬件控制参数的一个或多个调整；以及实现所确定的一个或多个调整以使用量子计算硬件来执行量子计算。
本说明书中描述的主题可以以特定的方式实现，以便实现以下优点中的一个或多个。
实现目前描述的技术的系统可以用可控的经典计算成本来确定对系统保真度的准确估计。具体地，目前描述的技术提供了计算成本上的指数级下降。因此，实现目前描述的技术的系统可以快速获得逐日基础上对大规模系统性能的估计，包括对于系统尺寸太大而不能用经典算法模拟的情况。
此外，与传统技术相比，目前描述的技术确定了对大规模系统性能的更准确的估计，因为目前描述的技术使用了类似于不能被模拟的其他实例的电路实例来估计保真度。目前描述的技术也是可扩展的，并且可以被扩展到任意数量的量子比特，同时保持分析时间与量子比特的数量最大程度上是线性的(或者在一些情况下是恒定的)。
目前描述的技术可以被应用于改进量子计算硬件和量子控制—这是高保真度量子计算的关键特征。例如，可以基于由量子计算硬件产生的量子状态的估计的保真度来确定能够提高量子计算硬件执行量子操作的准确度的对控制模型的调整。
在附图和以下描述中阐述了本说明书的主题的一种或多种实现方式的细节。根据说明书、附图和权利要求，本主题的其他特征、方面和优点将更加清楚。
附图说明
图1描绘了用于对量子计算硬件的性能进行基准测试的示例系统。
图2是用于估计量子处理器性能的第一示例过程的流程图。
图3是用于估计量子处理器性能的第二示例过程的流程图。
图4示出了划分基准测试量子电路的示例图示。
具体实施方式
概述
量子电路是用于量子计算的模型，在量子计算中，量子逻辑门以特定序列被应用于量子比特的寄存器以对量子信息进行编码。理论上，任何量子算法都可以通过应用正确选择的量子逻辑门序列来以高精度实现。然而，实际上，量子逻辑门易于出错—不是实现表示理想量子逻辑门的酉(unitary)量子操作，而是实现相应的有噪量子操作。
量子操作的保真度是有噪量子操作ε与理想酉量子操作
的接近程度的度量。对于给定的量子状态ρ，ε与
之间的量子逻辑门保真度可以由下式给出：
估计量子逻辑门保真度是用于调整或校正物理上实现量子逻辑门的量子硬件的重要过程，并且进而是用于执行成功的量子计算的重要过程。
传统的基准测试技术(例如交叉熵基准测试(cross-entropy benchmarking，XEB)方法或统计方法)可以用来表征量子机器产生的量子态离理想量子操作的所期望的状态有多远，从而表征误差量。基准测试技术通常包括在量子处理器上执行随机量子电路以确定表示测量结果的比特串的概率，使用经典算法来模拟随机量子电路的执行以获得表示测量结果的比特串的相应理想概率，以及使用根据不同方法的等式的概率来估计保真度。
实现经典算法来模拟随机量子电路的执行的成本呈指数级增长，因此对于增加量子比特的数量或电路深度来说会变得非常昂贵。传统的基准测试技术通过估计增加量子比特数量的量子电路的系统保真度来克服这个问题，只要经典模拟是可负担的。也可以针对具有相同数量量子比特和深度增加的电路估计系统保真度。然后，所获得的保真度可以被外推至量子比特的数量和电路深度，这是无法以可承受的成本来模拟的。
因此，传统的基准测试技术依赖于外推法，并且不能总是提供对保真度的准确估计。此外，随着量子计算的复杂性呈指数级增长，实验进入以前没有被探索过的复杂性领域。在物理学和工程学中，当首次探索新的领域(诸如那些复杂性、量子比特数量和电路深度增加的领域)时，能够依赖尽可能精确的度量(例如保真度)是至关重要的。
本说明书描述了用于简化估计完整实验的保真度所需的经典模拟的技术。这些技术可以以可控的经典计算成本提供对系统保真度的准确估计。
一种技术—在本文被被称为“区块(patch)XEB”—包括通过移除双量子比特门的分片(slice)来在空间上将量子电路分割为两个隔离的区块。可以容易地模拟剩余的区块。例如，对于50个量子比特的电路，我们可以大约沿着中间移除双量子比特门的分片。剩下的两个隔离的区块是具有25个量子比特的电路，易于模拟。
另一种技术——在本文被称为“省略(elided)XEB”—建立在区块XEB的基础上，并且重新引入了一些已移除的双量子比特门，以更接近地模拟整个实验，同时仍然保持模拟的可行性。所得到的电路可以用现有的算法(例如
算法(也被称为
混合算法))来模拟。这些算法的成本与跨越划分其中移除了双量子比特门的电路的线的双量子比特门的数量呈指数关系。
示例硬件
图1描绘了用于对量子计算硬件的性能进行基准测试的示例系统。该示例系统100是在一个或多个位置的一个或多个经典和量子计算机上被实现为经典和量子计算机程序的系统的示例，其中可以实现以下描述的系统、组件和技术。
系统100包括与量子计算硬件104进行数据通信的经典处理器102。为了方便，经典处理器102和量子计算硬件104被示出为分离的实体，然而，在一些实现方式中，经典处理器102可以被包括在量子计算硬件104中，例如，量子计算硬件104可以包括用于执行经典计算操作的一个或多个组件。
量子计算硬件104包括用于使用量子电路来执行量子计算的组件。例如，量子计算硬件104包括量子系统120和控制设备122。量子系统120包括用于执行算法操作或量子计算的一个或多个多级量子子系统，例如量子比特。量子计算硬件104包括的多级量子子系统的具体实现方式以及多级量子子系统如何彼此交互取决于多个因素，包括量子计算硬件正在执行的量子计算的类型。例如，多级量子子系统可以包括经由原子、分子或固态量子系统实现的量子比特。在其他示例中，量子比特可以包括但不限于超导量子比特或半导量子比特。
多级量子子系统可以是频率可调谐的。例如，每个量子比特可以具有相关联的操作频率，例如，该操作频率可以通过经由耦合到量子比特的一个或多个传动系(driveline)施加电压脉冲、使用一个或多个控制设备122来调整。示例操作频率包括量子比特空闲(idling)频率、量子比特相互作用频率以及量子比特读出频率。不同的频率对应于量子比特可以执行的不同操作。例如，将操作频率设置为相应的空闲频率可以将量子比特置于一种状态，在该状态下量子比特不会与其他量子比特强烈地相互作用，并且在该状态下量子比特可以用于执行单量子比特门。作为另一个示例，在量子比特经由耦合器以固定的耦合相互作用的情况下，量子比特可以被配置为通过将其相应的操作频率设置为与其公共的相互作用频率失谐的一些依赖于门的(gate-dependent)频率来彼此相互作用。在其他情况下，例如当量子比特经由可调谐的耦合器相互作用时，量子比特可以被配置为通过设置其相应的耦合器的参数使能量子比特之间的相互作用，然后通过将量子比特的相应操作频率设置为与其公共的相互作用频率失谐的一些依赖于门的频率来彼此相互作用。可以执行这样的相互作用，以便执行多量子比特(many-qubit)门。
控制设备122还可以包括测量设备，例如读出谐振器。经由测量设备获得的测量结果(测量数据)可以被提供给包括在量子计算硬件104中的经典处理器或者被提供给经典处理器102，以用于处理和分析。
经典处理器102接收表示将被基准测试的量子硬件的输入数据106。例如，输入数据106可以包括表示量子计算硬件104被配置为实现的量子逻辑门或量子电路的数据。
经典处理器102处理接收到的输入数据106来生成表示基准测试结果(例如，量子逻辑门或量子电路的实现方式的属性)的输出数据108。例如，输出数据108可以包括表示在量子硬件104实现量子逻辑门或量子电路的期间输出的量子状态的估计的保真度的数据。
经典处理器102包括用于处理接收到的输入数据的多个组件。例如，经典处理器102可以包括随机量子电路生成器110、经典模拟器112和数据处理模块114。
随机量子电路生成器110可以被配置为基于量子计算硬件104和接收到的输入数据106来定义随机量子电路。随机量子电路是包括从量子门的预定集合中随机采样出的一个或多个量子门的量子电路。由随机量子电路生成器110定义的随机量子电路的类型取决于系统100正在执行的基准测试实验。
例如，随机量子电路生成器110可以定义多个随机量子电路，其中每个随机量子电路包括一个或多个相应随机采样出的单量子比特门。例如，随机量子电路生成器110可以被配置为从单量子比特门的预定义集合(例如，包括
和T个量子门的集合)中随机采样出单量子比特门，其中
表示围绕X轴的π/2旋转，
表示围绕y轴的π/2旋转，并且T表示非Clifford对角矩阵{0,eiπ/4}。在单量子比特基准测试实验中，包括在由随机量子电路生成器110定义的随机量子电路中的单量子比特门可以具有近似相等的误差率，例如，随机量子电路生成器110从中采样出的单量子比特门的集合中的每个单量子比特门的误差率具有预定范围的误差率。
随机量子电路生成器110还可以定义多个随机量子电路，其中每个随机量子电路包括一个或多个相应随机采样出的单量子比特门和相同的多量子比特量子门。同样，在多量子比特基准测试实验中，包括在由随机量子电路生成器110定义的随机量子电路中的单量子比特门可以具有近似相等的误差率。
由随机量子电路生成器110定义的随机量子电路可以具有不同的深度。随机量子电路生成器110可以通过应用多个门时钟周期来定义不同深度的电路。也就是说，随机量子电路生成器110可以将深度为d的随机量子电路定义为等于d个周期的相同门序列。在一些实现方式中，随机量子电路生成器110可以定义门序列，例如，包括多个随机采样出的单量子比特门及其后的多个多量子比特门，并且使用所定义的门序列来定义多个随机量子电路，其中，每个所定义的随机量子电路对应于相应数量周期的所定义的门序列。例如，随机量子电路生成器可以定义与1-500个周期的门序列相对应的500个随机量子电路。
量子电路130是由随机量子电路生成器110生成的随机量子电路的示例。示例量子电路130示出了被配置为对两个量子比特q1、q2进行操作的基准测试量子电路。示例量子电路130包括四个周期，其中每个周期包括分别对量子比特q1、q2进行操作的两个随机采样出的单量子比特门R1、R2，以及双量子比特量子门的副本，例如，在该示例中为CZ门。
经典处理器102被配置为划分或修正由随机量子电路生成器110定义的随机量子电路。例如，经典处理器102可以被配置为执行下面参考图2和图3的示例过程200和300所描述的操作。
经典处理器102被配置为向量子计算硬件104发送表示经划分的或经修正的随机量子电路的数据116。量子计算硬件104被配置为使用量子系统120和控制设备122来实现经划分的或经修正的随机量子电路。
量子计算硬件104可以提供表示电路实现方式结果的输出数据，例如实验基准测试数据124，并将该数据发送到经典处理器102。
经典处理器102还被配置为向电路模拟器模块112提供表示经划分的或经修正的基准测试量子电路的数据116。电路模拟器模块112被配置为执行经典计算以模拟由数据116定义的基准测试量子电路的实现方式，例如，以计算所构建的基准测试电路的理想实现方式的输出概率。如下文参考图2和图3所述的，电路模拟器112可以被配置为执行单独的模拟以实现经划分的基准测试量子电路中的子电路，并且可以被配置为执行
算法或混合量子模拟算法以模拟经修正的基准测试量子电路的实现方式。
电路模拟器112可以向包括在经典处理器102中的处理模块114提供表示电路模拟结果的输出数据，例如经典基准测试数据126。
数据处理模块114被配置为处理从量子计算硬件104接收到的实验基准测试数据124和从电路模拟器112接收到的经典基准测试数据126。
处理实验和经典基准测试数据可以包括应用交叉熵基准测试技术，在该技术中，交叉熵被用作实验基准测试数据和表示理想电路的输出分布的经典基准测试数据之间的对应性的度量。例如，数据处理模块114可以被配置为确定实验基准测试数据124(或其相应部分)的交叉熵(或平均交叉熵)和经典基准测试数据126的交叉熵(或平均交叉熵)。(平均)交叉熵差可以用作对被模拟的电路的保真度的估计—这一属性适用于非相干误差和相干误差两者，不同之处在于，在相干误差的情况下围绕均值的波动大于在非相干误差的情况下围绕均值的波动。
如下面参考图2和图3更详细描述的，数据处理模块可以被配置为确定实验基准测试数据124和与经划分的基准测试量子电路的子电路的实现方式经典模拟的相对应的经典基准测试数据126的的相关部分的交叉熵(或平均交叉熵)。平均交叉熵差可以用作对子电路保真度的估计。数据处理模块114可以将所确定的子电路保真度的估计相乘，以获得对由随机量子电路生成器110定义的相应基准测试量子电路的估计。
通过估计作为电路深度的函数的电路保真度，数据处理模块114可以通过将作为电路深度的函数的保真度拟合为指数的来进一步确定每周期误差的度量。
在一些实现方式中，数据处理模块114可以被配置为处理或分析估计的保真度值，以确定量子计算硬件104的属性(例如其性能)、或者对量子计算硬件104进行校准、验证或基准测试。此外，数据处理模块114还可以生成表示可以用于调整和改进量子计算硬件104的一个或多个调整126的输出数据。例如，数据处理模块114可以使用估计的保真度值来确定在实现特定量子电路或特定类型的量子电路时如何控制对量子计算硬件的调整，例如，确定对控制设备122的编程的修正以实现更高保真度的量子门。参数化控制模型可以用于确定修正，其中参数化控制模型将量子门的参数(例如相位、量子比特旋转角度等)与用于实现/控制量子门的系统的物理参数(例如电压、脉冲形状、频率等)相关联。然后可以执行外循环来找到最佳实验控制，以提高量子计算硬件104的性能。例如，可以迭代该方法，直到满足某个阈值条件为止。阈值条件可以例如将控制模型优化到阈值和/或阈值迭代次数内。
对硬件进行编程
图2是用于估计量子处理器性能的第一示例过程200的流程图。为了方便，过程200将被描述为由位于一个或多个位置的一个或多个经典和量子计算设备的系统来执行。例如，根据本说明书而被适当编程的图1的系统100可以执行过程200。
系统定义被配置为对n个量子比特的阵列进行操作的基准测试量子电路(步骤202)。如上所述，量子比特阵列可以包括大量量子比特，例如50个或更多个量子比特。所定义的基准测试量子电路包括一个或多个量子门周期，其中每个周期包括随机采样出的单量子比特门的相应层和相同的多量子比特门的多个实例的层。
为了定义基准测试量子电路，系统从单量子比特量子门的预定集合中随机采样出多个单量子比特量子门。例如，系统可以从包括
和T个量子门中的量子门集合中随机采样出单量子比特量子门。每个随机采样出的单量子比特量子门对应于量子比特阵列中的相应周期和相应量子比特。例如，在一些实现方式中，在每个周期将相应随机采样出的单量子比特量子门分配给量子比特阵列中的每个量子比特，即，随机采样出的单量子比特量子门的总数可以等于阵列中的量子比特数量n乘以周期数量(电路深度)d。
系统将多个随机采样出的单量子比特门分配给随机采样出的单量子比特门的相应层。在一些实现方式中，系统可以实现用于将随机采样出的单量子比特量子门分配给层的一个或多个规则。例如，系统可以实现规则：根据此规则，针对当前层被分配给阵列中的量子比特q的任何单量子比特量子门应该不同于针对前一层被分配给阵列中的量子比特q的单量子比特量子门。
系统还将多量子比特量子门的实例分配给相同的多量子比特门的多个实例的层。例如，多量子比特量子门的多个实例的每个层可以包括双量子比特门的多个副本，其中双量子比特门的每个副本对量子比特阵列中的相应最近相邻量子比特对进行操作。在一些实现方式中，双量子比特门的多个副本对量子比特阵列中的所有相邻量子比特对进行操作，如下图4所示的。
系统将所定义的基准测试量子电路划分为两个或更多个子电路或“区块”(步骤204)。系统通过在量子比特阵列中定义一个或多个边界并在多量子比特门的多个实例的每个层中沿着一个或多个边界移除多量子比特量子门的所有实例，来将所定义的基准测试量子电路划分为两个或更多个区块。也就是说，在每个周期中，在量子比特阵列中定义相同的(多个)边界，并且移除位于边界上或跨越边界的所有多量子比特量子门。图4示出了示例边界，并且示出了对双量子比特量子门的实例的移除。
可以基于实现上述经典算法的经典处理器的计算能力来选择一个或多个边界，以用于模拟随机量子电路的执行。可以由经典处理器高效模拟的量子比特的数量可以用于确定用于将量子比特阵列分为区块的区块尺寸。例如，如果经典处理器可以高效地模拟对25个量子比特进行操作的随机量子电路的执行，则系统可以将被配置为对50个量子比特的阵列进行操作的所定义的基准测试量子电路划分为两个25个量子比特的区块。作为另一个示例，如果经典处理器可以高效地模拟对25个量子比特进行操作的随机量子电路的执行，则系统可以将被配置为对100个量子比特的阵列进行操作的所定义的基准测试量子电路划分为4个25个量子比特的区块。
在系统将所定义的基准测试电路划分为两个或更多个区块之后，所定义的基准测试量子电路包括对量子比特阵列中的相应量子比特子集进行操作的两个或更多个子电路。每个子电路包括一个或多个量子门周期，其中每个周期包括对量子比特的量子比特子集进行操作的随机采样出的单量子比特门的相应层和多量子比特门的多个实例的相应层。
系统使用经划分的基准测试量子电路来执行基准测试过程，以确定两个或更多个子电路中的每一个的电路保真度(步骤206)。执行基准测试过程包括实现经划分的基准测试电路以获得实验基准测试数据。实现经划分的基准测试电路可以包括以初始状态
初始化量子比特阵列中的每个量子比特将经划分的基准测试电路应用于量子比特阵列中初始化的量子比特，以及测量量子比特阵列中的每个量子比特以获得每个量子比特的测量数据。在一些实现方式中，在以初始状态初始化量子比特阵列中的量子比特之后、且在应用经划分的基准测试电路之前，系统还可以向每个量子比特应用Hadamard门。经划分的基准测试电路可以被应用于相同实验中初始化的量子比特，即，子电路(与量子比特的分离的子系统相对应)可以在相同实验中近似同时(例如，在执行实验实现方式的量子计算硬件的限制内)运行。这使得能够在实现方式中捕获诸如门和区块之间的测量串扰的影响。
执行基准测试过程还包括经典地模拟经划分的基准测试电路的理想实现方式。经典地模拟经划分的基准测试电路包括单独地模拟经划分的基准测试电路的子电路。也就是说，系统执行两次或更多次模拟，其中每次模拟对应于相应的子电路。每次经典模拟产生表示子电路的理想实现方式的输出分布的经典基准测试数据。
然后，系统可以将表示每个子电路的理想实现方式的输出分布的经典基准测试数据与实验基准测试数据的相应部分(例如，从每个子电路操作的量子比特获取的实验基准测试数据)进行比较，以确定两个或更多个子电路中的每一个的电路保真度的估计。例如，系统可以应用交叉熵基准测试技术来估计子电路的实现方式的保真度。
系统将两个或更多个区块保真度中的每一个的所确定的电路保真度相乘，以获得对所定义的基准测试电路的保真度的估计(208)。
与完整基准测试过程(例如传统的XEB)相比，在步骤208获得的保真度和使用传统技术获得的保真度之间的主要不同在于两个或更多个区块之间不存在纠缠。然而，对于足够大的系统(诸如具有50或更多个量子比特)，在步骤204移除的多量子比特门(以及相应的不存在纠缠)表示在步骤202定义的整个基准测试量子电路的小部分。因此，可以准确地将完整基准测试电路的保真度估计为两个子系统保真度的乘积。
在一些实现方式中，可以针对相同电路深度的多个基准测试量子电路以及不同深度的多个基准测试电路重复示例过程200。例如，系统可以针对不同深度的多个电路重复示例过程200，作为正常基准测试过程的部分来估计作为电路深度的函数的保真度，并通过将作为电路深度的函数的保真度拟合为指数的来确定每周期误差的度量。
在一些实现方式中，系统可以使用一个或多个估计的保真度来确定对量子计算硬件的一个或多个调整，例如，对量子计算硬件用来实现量子操作的控制模型的控制参数的调整。系统可以在执行未来计算时实现所确定的调整，以改善量子计算硬件的操作和/或性能。
图3是用于估计量子处理器性能的第二示例过程300的流程图。为了方便，过程300将被描述为由位于一个或多个位置的一个或多个经典和量子计算设备的系统来执行。例如，根据本说明书而被适当编程的图1的系统100可以执行过程300。
系统定义被配置为对n个量子比特的阵列进行操作的基准测试量子电路(步骤302)。所定义的基准测试量子电路可以采取与图2的步骤202中描述的相同的形式。
系统修正所定义的基准测试量子电路(步骤304)。系统通过在量子比特阵列中定义一个或多个边界并在多量子比特门的多个实例的一个或多个层中沿着一个或多个边界移除多量子比特量子门的实例的适当子集，来修正所定义的基准测试量子电路。例如，系统可以在量子比特阵列中定义一个或多个边界，并且在预定数量的周期中(例如在前x＜d个周期中)，沿着一个或多个边界移除多量子比特量子门的实例的小部分(fraction)。图4示出了示例边界，并且示出了对双量子比特量子门的实例的小部分的移除。
系统使用经修正的基准测试量子电路来执行基准测试过程，以获得对所定义的基准测试电路的保真度的估计(步骤306)。
执行基准测试过程包括实现经修正的基准测试电路以获得实验基准测试数据，如图2的步骤206中所述的。
执行基准测试过程还包括经典地模拟经修正的基准测试电路以获得经典基准测试数据。然而，与图2的步骤206和208不同，通过构建，在步骤304生成的经修正的基准测试量子电路不包括多个不相交的区块。因此，经修正的基准测试量子电路不能被单独经典地模拟，并且单独的保真度不能相乘。相反，为了模拟经修正的基准测试电路，系统应用
算法或量子模拟混合算法来执行经典模拟。
模拟量子电路的传统方法是全状态向量模拟器或
算法。全量子状态(即复向量)被保存在内存中，并且量子门(复矩阵或酉矩阵)被依次应用于状态向量。对于n个量子比特，这种算法的主要成本是2n，即内存中状态向量的尺寸。在
算法中，系统将格(lattice)分割为多个(例如两个)区块，并对边界上的多量子比特门使用Schmidt分解。如果每个门的Schmidt秩是r且边界上的门的数量是g，则存在rg条路径。系统模拟所有rg条路径并对结果求和。总运行时间与
成比例，其中n1和n2是第一个区块和第二个区块中的量子比特数。每个区块都由
算法来模拟。路径模拟彼此独立并且可以被并行化，以在超级计算机或数据中心中运行。
注意，在示例过程200(“区块XEB”)中，跨越边界移除了所有多量子比特门，因此g＝0，并且模拟成本是
在示例过程300(“省略XEB”)中，跨越边界移除了多量子比特门中的一些。例如，在步骤302定义的基准测试量子电路中，可能存在g＝35个跨越边界的门，并且在步骤304可以移除20个门，以定义具有g＝15个跨越边界的门的经修正的基准测试量子电路。例如，跨越边界的门可以是控制-Z量子门，其Schmidt秩r＝2。因此，模拟省略电路的成本是
初始电路的成本是
然后，系统可以将经典基准测试数据与实验基准测试数据进行比较，以估计基准测试量子电路的保真度。例如，系统可以应用交叉熵基准测试技术来估计基准测试量子电路的保真度。
如上参考图2所述的，在一些实现方式中，可以针对相同电路深度的多个基准测试量子电路以及针对不同深度的多个基准测试电路重复示例过程300。例如，系统可以针对不同深度的多个电路重复示例过程300，作为正常基准测试过程的部分来估计作为电路深度的函数的保真度，并通过将作为电路深度的函数的保真度拟合为指数的来确定每周期误差的度量。
在一些实现方式中，系统可以使用一个或多个估计的保真度来确定对量子计算硬件的一个或多个调整，例如，对量子计算硬件用来实现量子操作的控制模型的控制参数的调整。系统可以在执行未来计算时实现所确定的调整，以改善量子计算硬件的操作和/或性能。
与区块XEB相比，省略XEB更接近对完整XEB电路下的完整系统性能的描述–除了捕获诸如控制和读出串扰等问题外，省略XEB还允许两个弱连接的子系统之间形成纠缠。它基本上涵盖了在完整XEB测量中发生的所有可能的过程，因此可以用来以显著降低的计算成本(尽管仍高于区块XEB的成本)来预测系统性能。
图4是划分或修正基准测试量子电路的示例图示。如上参考步骤202和302所述的，由系统定义的基准测试量子电路包括一个或多个量子门周期，其中每个周期包括随机采样出的单量子比特门的相应层和相同的多量子比特门的多个实例的层。图4示出了双量子比特门的多个实例的示例层400。在层400，圆圈表示基准测试量子电路操作的量子比特阵列中的量子比特。量子比特之间的实线表示双量子比特门的实例。在示例层400中，双量子比特门对每个相邻量子比特对进行操作。
如上参考步骤204和304所述的，系统通过在量子比特阵列中定义一个或多个边界来将所定义的基准测试量子电路划分或修正为两个或更多个区块。示例层400示出了一个所定义的边界406。边界406位于量子比特阵列的中心，然而，如上参考图2所述的，系统可以定义多个边界，并且所定义的边界的位置可以变化。
如上参考步骤204和304所述的，系统可以在多量子比特门的多个实例的层中的一个或多个中沿着一个或多个边界来移除多量子比特量子门的实例中的所有或小部分。示例层410示出了可以被移除的候选双量子比特门，例如双量子比特门408。示例层420示出了根据示例过程200生成的、其中已经移除了边界406上或跨越边界406的所有双量子比特门的两个子电路。如图4所示，得到的两个子电路是不相交的，因此可以分别被经典地模拟。示例层430示出了在已经移除了边界406上或跨越边界406的双量子比特门的小部分之后得到的基准测试量子电路。如图4所示，在步骤304生成的得到的区块不是不相交的，因此不能被单独经典地模拟。
在本说明书中描述的数字和/或量子主题以及数字功能操作和量子操作的实现方式可以在数字电子电路、适合的量子电路或更一般地在量子计算系统中实现，在有形地实施的数字和/或量子计算机软件或固件中实现，在数字和/或量子计算机硬件(包括在本说明书中公开的结构以及其结构等效物)中实现、或者在它们中的一个或多个的组合中实现。术语“量子计算系统”可以包括但不限于：量子计算机、量子信息处理系统、量子密码系统或量子模拟器。
本说明书中所描述的数字和/或量子主题的实现方式可以被实现为一个或多个数字和/或量子计算机程序(即，在有形的非暂时性存储介质上编码的数字和/或量子计算机程序指令的一个或多个模块)，用于由数据处理装置执行或控制数据处理装置的操作。数字和/或量子计算机存储介质可以是计算机可读存储设备、计算机可读存储基底、随机或串行访问存储器设备、一个或多个量子比特、或它们中的一个或多个的组合。可替代地或附加地，程序指令可以被编码在人工生成的传播信号(例如机器生成的电信号、光信号或电磁信号上)上，其能够对数字和/或量子信息进行编码，生成该传播信号来对数字和/或量子信息进行编码，用于到合适的接收器装置的传输，以由数据处理装置执行。
术语量子信息和量子数据指代由量子系统承载、保存或存储在其中的信息或数据，其中最小的非平凡(non-trivial)系统是量子比特，即，定义量子信息单元的系统。应当理解，术语“量子比特”涵盖在相应的上下文下可以被适当地近似为两级系统的所有量子系统。这样的量子系统可以包括例如具有两个或更多个级的多级系统。例如，这样的系统可以包括原子、电子、光子、离子或超导量子比特。在多种实现方式中，计算基础状态用基态和第一激发态来标识，但是应当理解，其中计算状态用更高级的激发态来标识的其他设置是可能的。
术语“数据处理装置”指代数字和/或量子数据处理硬件，并且涵盖用于处理数字和/或量子数据的所有类型的装置、设备和机器，包括例如可编程数字处理器、可编程量子处理器、数字计算机、量子计算机、多个数字和量子处理器或计算机及其组合。装置还可以是或者还包括专用逻辑电路，例如FPGA(现场可编程门阵列)、ASIC(专用集成电路)或量子模拟器，即被设计为模拟或产生关于特定量子系统的信息的量子数据处理装置。具体地，量子模拟器是不具备执行通用量子计算的能力的专用量子计算机。除了硬件之外，装置可以可选地包括为数字和/或量子计算机程序创建执行环境的代码，例如构成处理器固件、协议栈、数据库管理系统、操作系统、或它们中的一个或多个的组合的代码。
数字计算机程序(也可以被称为或被描述为程序、软件、软件应用、模块、软件模块、脚本或代码)可以以任何形式的编程语言(包括编译语言或解释语言或者声明性语言或过程性语言)来编写，并且可以以任何形式(包括作为独立程序或作为模块、组件、子例程或适用于数字计算环境的其他单元)来部署。量子计算机程序(也可以被称为或被描述为程序、软件、软件应用、模块、软件模块、脚本或代码)可以用任何形式的编程语言(包括编译语言或解释语言或者声明性语言或过程性语言)来编写，并且被翻译为合适的量子编程语言、或者可以用量子编程语言(例如，QCL或Quipper)来编写。
数字和/或量子计算机程序可以但不需要对应于文件系统中的文件。程序可以存储在保存其他程序或数据的文件的部分中，例如存储在标记语言文档中、在专用于所讨论的程序的单个文件中、或在多个协调文件(例如，存储一个或多个模块、子程序或代码部分的文件)中的一个或多个脚本。数字和/或量子计算机程序可以被部署为在一个数字或一个量子计算机上或者在多个数字和/或量子计算机上执行，这些多个数字和/或量子计算机位于一个地点或跨多个地点分布并且通过数字和/或量子数据通信网络相互连接。量子数据通信网络被理解为可以使用量子系统(例如，量子比特)来传输量子数据的网络。一般地，数字数据通信网络不能传输量子数据，但是量子数据通信网络可以传输量子数据和数字数据两者。
在本说明书中描述的过程和逻辑流程可以由一个或多个可编程数字和/或量子计算机来执行，一个或多个可编程数字和/或量子计算机根据需要与一个或多个数字和/或量子处理器一起操作，执行一个或多个数字和/或量子计算机程序以通过对输入数字和量子数据进行操作并且生成输出来执行功能。过程和逻辑流程也可以由专用逻辑电路(例如，FPGA或ASIC)或量子模拟器或者由专用逻辑电路或量子模拟器与一个或多个编程的数字和/或量子计算机的组合来执行，并且装置也可以被实现为专用逻辑电路(例如，FPGA或ASIC)或量子模拟器或者专用逻辑电路或量子模拟器与一个或多个编程的数字和/或量子计算机的组合。
对于一个或多个数字和/或量子计算机的系统“被配置为”执行特定操作或动作表示系统已经在其上安装了在操作时会使得系统执行操作或动作的软件、固件、硬件或其组合。对于一个或多个数字和/或量子计算机程序被配置为执行特定操作或动作表示一个或多个程序包括在由数字和/或量子数据处理装置执行时会使得装置执行操作或行动的指令。量子计算机可以从数字计算机接收在由量子计算装置执行时会使得装置执行操作或动作的指令。
适合于执行数字和/或量子计算机程序的数字和/或量子计算机可以基于通用或专用数字和/或量子处理器或两者、或者基于任何其他种类的中央数字和/或量子处理单元。一般地，中央数字和/或量子处理单元将从只读存储器、随机访问存储器或适于传输量子数据的量子系统(例如，光子)或其组合接收指令和数字和/或量子数据。
数字和/或量子计算机的基本元件是用于执行或运行指令的中央处理单元以及用于存储指令和数字和/或量子数据的一个或多个存储器设备。中央处理单元和存储器可以由专用逻辑电路或量子模拟器补充或者并入其中。一般地，数字和/或量子计算机还将包括用于存储数字和/或量子数据的一个或多个大容量存储设备(例如磁盘、磁光盘，光盘或适于存储量子信息的量子系统)、或者可操作地耦合一个或多个大容量存储设备以从其接收数字和/或量子数据、或者向其发送数字和/或量子数据，或者两者。然而，数字和/或量子计算机不需要具有这样的设备。
适合于存储数字和/或量子计算机程序指令和数字和/或量子数据的数字和/或量子计算机可读介质包括所有形式的非易失性数字和/或量子存储器、介质和存储器设备，包括例如半导体存储器设备，例如EPROM、EEPROM和闪存存储器设备；磁盘，例如内部硬盘或可移除盘；磁光盘；CD-ROM和DVD-ROM盘；以及量子系统，例如俘获的原子或电子。可以理解，量子存储器是能够以高保真度和高效率长时间存储量子数据的设备，例如其中光用于传输且物质用于存储和保存量子数据的量子特征(诸如叠加或量子相干性)的光-物质接口。
对本说明书中描述的各种系统或其部分的控制可以在包括存储在一个或多个非暂时性机器可读存储介质上并且可在一个或多个数字和/或量子处理设备上执行的指令的数字和/或量子计算机程序产品中实现。本说明书中描述的系统或其部分每个可以被实现为可以包括用于存储执行本说明书中描述的操作的可执行指令的一个或多个数字和/或量子处理设备和存储器的装置、方法或系统。
尽管本说明书包括多个具体实现方式细节，但是这些细节不应当被解释为对可以要求保护的范围的限制，而应当被解释为可以特定于特定实现方式的特征的描述。本说明书中在分离的实现方式的上下文中描述的某些特征也可以在单个实现方式中组合实现。相反地，在单个实现方式的上下文中描述的各种特征也可以在多个实现方式中分离地或以任何合适的子组合来实现。此外，尽管上文将特征描述为以某些组合起作用并且甚至最初是如此要求保护的，但是来自所要求保护的组合的一个或多个特征在一些情况下可以从组合中被删除，并且所要求保护的组合可以针对子组合或子组合的变化。
类似地，尽管在附图中以特定顺序描绘了操作，但是这不应当被理解为要求这样的操作以所示出的特定顺序或依次执行，也不要求要执行所有示出的操作以实现期望的结果。在某些情况下，多任务和并行处理可能是有利的。此外，上述实现方式中的各种系统模块和组件的分离不应当被理解为在所有实现方式中都要求这种分离，并且应当理解，所描述的程序组件和系统一般可以一起集成在单个软件产品中、或者封装成多个软件产品。
已经描述了主题的特定实现方式。其他实现方式在所附权利要求的范围内。例如，权利要求中陈述的动作可以以不同的顺序执行并且仍然实现期望的结果。作为一个示例，附图中描绘的过程不一定要求所示出的特定次序或顺序次序来实现期望的结果。在一些情况下，多任务和并行处理可能是有利的。
Claims (23)
1.一种用于估计量子处理器性能的方法，所述方法包括：
定义被配置为对量子比特阵列进行操作的基准测试量子电路，其中，所述基准测试量子电路包括一个或多个量子门周期，每个量子门周期包括随机采样出的单量子比特门的相应层和相同的多量子比特门的多个实例的层；
将所定义的基准测试量子电路划分为两个或更多个子电路，包括：
定义量子比特阵列中的量子比特之间的一个或多个边界，
移除跨越所定义的一个或多个边界的多量子比特门的实例以创建两个或更多个子电路，每个子电路是不跨越所定义的一个或多个边界中的任何一个的电路；
使用经划分的基准测试量子电路来执行基准测试过程，以估计所述两个或更多个子电路中的每一个的相应电路保真度；以及
将所述两个或更多个子电路中的每一个的估计的电路保真度相乘，以获得对所定义的基准测试量子电路的保真度的估计。
2.根据权利要求1所述的方法，其中，定义基准测试量子电路包括：
从单量子比特量子门的预定集合中随机采样出多个单量子比特量子门，其中，每个随机采样出的单量子比特量子门对应于量子比特阵列中的相应量子比特并且对应于所述一个或多个周期中的相应周期；
将随机采样出的多个单量子比特量子门分配给所定义的基准测试量子电路中的随机采样出的单量子比特门的相应层；以及
将多量子比特门的实例分配给相同的多量子比特门的多个实例的层。
3.根据权利要求1或权利要求2所述的方法，其中，所述多量子比特量子门的多个实例的每个层包括双量子比特门的多个副本，其中，所述双量子比特门的每个副本对量子比特阵列中的相应最近相邻量子比特对进行操作。
4.根据权利要求3所述的方法，其中，所述双量子比特门的多个副本对量子比特阵列中的所有相邻量子比特对进行操作。
5.根据权利要求1所述的方法，其中，所述两个或更多个子电路包括不相交的子电路，所述不相交的子电路分别对量子比特阵列中的不相交的量子比特子集进行操作。
6.根据权利要求1所述的方法，其中，使用经划分的基准测试量子电路来执行基准测试过程以确定所述两个或更多个子电路中的每一个的相应电路保真度包括：
使用量子计算硬件来实现经划分的基准测试量子电路，以获得实验基准测试数据；
经典地模拟经划分的基准测试量子电路的理想实现方式，包括对所述两个或更多个子电路中的每一个的理想实现方式执行单独的模拟，以获得经典基准测试数据的相应集合，每个集合表示相应子电路的理想实现方式的输出分布；
对于每个子电路，将子电路的经典基准测试数据与所获得的实验数据的相应部分进行比较，以确定子电路的估计的保真度。
7.根据权利要求1所述的方法，其中，使用量子计算硬件来实现经划分的基准测试量子电路以获得实验基准测试数据包括：
以初始状态初始化量子比特阵列中的每个量子比特；
将经划分的基准测试量子电路应用于初始化的量子比特；以及
测量量子比特阵列中的每个量子比特，以获得每个量子比特的测量数据。
8.根据权利要求7所述的方法，还包括：在以初始状态初始化量子比特阵列中的每个量子比特之后、且在应用经划分的基准测试量子电路之前，向每个量子比特应用Hadamard门。
9.根据权利要求7所述的方法，其中，将经划分的基准测试量子电路应用于初始化的量子比特包括执行单次实验，在所述单次实验中，所述两个或更多个子电路中的每一个近似同时实现。
10.根据权利要求1所述的方法，还包括：
定义被配置为对量子比特阵列进行操作的多个基准测试量子电路，其中，所定义的多个基准测试量子电路包括具有来自预定电路深度范围中的不同电路深度的量子电路；以及
通过执行根据权利要求1至9中任一项所述的方法的操作来估计每个所定义的基准测试量子电路的保真度。
11.根据权利要求1至10中任一项所述的方法，还包括：
基于所获得的对所定义的基准测试量子电路的保真度的估计，来确定对量子硬件控制参数的一个或多个调整；以及
实现所确定的一个或多个调整以使用量子计算硬件来执行量子计算。
12.一种装置，包括存储指令的一个或多个经典和/或量子存储设备，当所述指令被一个或多个计算机执行时，可操作以使所述一个或多个计算设备执行包括权利要求1至11中任一项所述的方法的操作。
13.一种用于估计量子处理器性能的方法，所述方法包括：
定义被配置为对量子比特阵列进行操作的基准测试量子电路，其中，所述基准测试量子电路包括一个或多个量子门周期，每个量子门周期包括随机采样出的单量子比特门的相应层和相同的多量子比特门的多个实例的层；
修正所定义的基准测试量子电路，包括：
定义量子比特阵列中的量子比特之间的一个或多个边界，
移除跨越所定义的一个或多个边界的多量子比特门的实例的适当子集；以及
使用经修正的基准测试量子电路来执行基准测试过程，以估计所定义的基准测试量子电路的保真度。
14.根据权利要求13所述的方法，其中，移除跨越所定义的一个或多个边界的多量子比特门的实例的适当子集包括：移除在预定数量的量子门周期中跨越所述一个或多个边界的多量子比特量子门的实例的适当子集。
15.根据权利要求13所述的方法，其中，定义基准测试量子电路包括：
从单量子比特量子门的预定集合中随机采样出多个单量子比特量子门，其中，每个随机采样出的单量子比特量子门对应于量子比特阵列中的相应量子比特并且对应于一个或多个周期中的相应周期；
将随机采样出的多个单量子比特量子门分配给所定义的基准测试量子电路中的随机采样出的单量子比特门的相应层；以及
将多量子比特门的实例分配给相同的多量子比特门的多个实例的层。
16.根据权利要求13或权利要求15所述的方法，其中，所述多量子比特量子门的多个实例的每个层包括双量子比特门的多个副本，其中，所述双量子比特门的每个副本对量子比特阵列中的相应最近相邻量子比特对进行操作。
17.根据权利要求16所述的方法，其中，所述双量子比特门的多个副本对量子比特阵列中的所有相邻量子比特对进行操作。
18.根据权利要求13所述的方法，其中，使用经修正的基准测试量子电路来执行基准测试过程以估计所定义的基准测试量子电路的保真度包括：
使用量子计算硬件来实现经修正的基准测试量子电路，以获得实验基准测试数据；
经典地模拟经修正的基准测试量子电路的理想实现方式，包括执行
算法以获得经典基准测试数据；
将经典基准测试数据与实验数据进行比较，以确定所定义的基准测试量子电路的估计的保真度。
19.根据权利要求13所述的方法，其中，使用量子计算硬件来实现经修正的基准测试量子电路以获得实验基准测试数据包括：
以初始状态初始化量子比特阵列中的每个量子比特；
将经修正的基准测试量子电路应用于初始化的量子比特；以及
测量量子比特阵列中的每个量子比特，以获得每个量子比特的测量数据。
20.根据权利要求19所述的方法，还包括：在以初始状态初始化量子比特阵列中的每个量子比特之后、且在应用经修正的基准测试量子电路之前，向每个量子比特应用Hadamard门。
21.根据权利要求13所述的方法，还包括：
定义被配置为对量子比特阵列进行操作的多个基准测试量子电路，其中，所定义的多个基准测试量子电路包括具有来自预定电路深度范围中的不同电路深度的量子电路；以及
通过执行根据权利要求13至20中任一项所述的方法的操作来估计每个所定义的基准测试量子电路的保真度。
22.根据权利要求13至21中任一项所述的方法，还包括：
基于所获得的对所定义的基准测试量子电路的保真度的估计，确定对量子硬件控制参数的一个或多个调整；以及
实现所确定的一个或多个调整以使用量子计算硬件来执行量子计算。
23.一种装置，包括存储指令的一个或多个经典和/或量子存储设备，所述指令在被一个或多个计算机执行时，可操作以使所述一个或多个计算设备执行包括权利要求13至22中任一项所述的方法的操作。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962868545P | 2019-06-28 | 2019-06-28 | |
| US62/868,545 | 2019-06-28 | ||
| PCT/US2019/057668 WO2020263299A1 (en) | 2019-06-28 | 2019-10-23 | Patch and elided fidelity estimation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114026576A true CN114026576A (zh) | 2022-02-08 |
Family
ID=68536909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980097996.3A Pending CN114026576A (zh) | 2019-06-28 | 2019-10-23 | 区块和省略保真度估计 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20220383180A1 (zh) |
| EP (1) | EP3970078A1 (zh) |
| CN (1) | CN114026576A (zh) |
| AU (1) | AU2019454277B2 (zh) |
| CA (1) | CA3144696A1 (zh) |
| WO (1) | WO2020263299A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115759275A (zh) * | 2022-10-14 | 2023-03-07 | 北京量子信息科学研究院 | 评估量子处理器性能的方法及评估量子处理器性能的装置 |
| WO2024051637A1 (zh) * | 2022-09-08 | 2024-03-14 | 华为技术有限公司 | 用于确定多个量子比特的工作频率的方法以及系统 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2023067727A1 (zh) * | 2021-10-20 | 2023-04-27 | ||
| CN116776993B (zh) * | 2023-08-24 | 2023-11-07 | 山东海量信息技术研究院 | 一种量子比特调度方法、装置、设备及存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106164942A (zh) * | 2014-04-09 | 2016-11-23 | 微软技术许可有限责任公司 | 在Clifford+T基础上的“重复直到成功”电路的有效合成 |
| CN109643398A (zh) * | 2016-05-17 | 2019-04-16 | 谷歌有限责任公司 | 量子计算系统的保真度估计 |
-
2019
- 2019-10-23 CA CA3144696A patent/CA3144696A1/en active Pending
- 2019-10-23 WO PCT/US2019/057668 patent/WO2020263299A1/en unknown
- 2019-10-23 CN CN201980097996.3A patent/CN114026576A/zh active Pending
- 2019-10-23 EP EP19802010.9A patent/EP3970078A1/en active Pending
- 2019-10-23 US US17/623,399 patent/US20220383180A1/en active Pending
- 2019-10-23 AU AU2019454277A patent/AU2019454277B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106164942A (zh) * | 2014-04-09 | 2016-11-23 | 微软技术许可有限责任公司 | 在Clifford+T基础上的“重复直到成功”电路的有效合成 |
| CN109643398A (zh) * | 2016-05-17 | 2019-04-16 | 谷歌有限责任公司 | 量子计算系统的保真度估计 |
Non-Patent Citations (1)
| Title |
|---|
| SERGIO BOIXO等: "Characterizing Quantum Supremacy in Near-Term Devices", 《ARXIV》, 31 July 2016 (2016-07-31), pages 1 - 23 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024051637A1 (zh) * | 2022-09-08 | 2024-03-14 | 华为技术有限公司 | 用于确定多个量子比特的工作频率的方法以及系统 |
| CN115759275A (zh) * | 2022-10-14 | 2023-03-07 | 北京量子信息科学研究院 | 评估量子处理器性能的方法及评估量子处理器性能的装置 |
| CN115759275B (zh) * | 2022-10-14 | 2024-08-06 | 北京量子信息科学研究院 | 评估量子处理器性能的方法及评估量子处理器性能的装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2019454277A1 (en) | 2022-01-20 |
| CA3144696A1 (en) | 2020-12-30 |
| EP3970078A1 (en) | 2022-03-23 |
| WO2020263299A1 (en) | 2020-12-30 |
| AU2019454277B2 (en) | 2023-01-19 |
| US20220383180A1 (en) | 2022-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2019454278B2 (en) | Estimating the fidelity of quantum logic gates and quantum circuits | |
| CA3091246C (en) | Variational quantum state preparation | |
| JP6663042B2 (ja) | 量子コンピューティングシステムのための忠実度推定 | |
| CN114026576A (zh) | 区块和省略保真度估计 | |
| AU2019455705B2 (en) | Parallel cross entropy benchmarking | |
| CN114072818A (zh) | 贝叶斯量子电路保真度估计 | |
| CN114096970A (zh) | 测量量子态纯度 | |
| JP7502560B2 (ja) | 機械学習のためのカーネル法を用いた量子コンピューティング | |
| JP2023550324A (ja) | 量子誤差軽減ための仮想抽出 | |
| US20240265284A1 (en) | Error corrected variational algorithms | |
| CN114223036A (zh) | 高效且抗噪的量子化学测量 | |
| JP2020080173A (ja) | 量子コンピューティングシステムのための忠実度推定 | |
| WO2024063810A9 (en) | Iterative supervised learning of quantum processor error models |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |