CN111279368B - 用于执行相位运算的方法和装置 - Google Patents

用于执行相位运算的方法和装置 Download PDF

Info

Publication number
CN111279368B
CN111279368B CN201980005351.2A CN201980005351A CN111279368B CN 111279368 B CN111279368 B CN 111279368B CN 201980005351 A CN201980005351 A CN 201980005351A CN 111279368 B CN111279368 B CN 111279368B
Authority
CN
China
Prior art keywords
qubit
phase
qubits
state
quantum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980005351.2A
Other languages
English (en)
Other versions
CN111279368A (zh
Inventor
C.吉德尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Google LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Google LLC filed Critical Google LLC
Priority to CN202311785451.6A priority Critical patent/CN117910585A/zh
Publication of CN111279368A publication Critical patent/CN111279368A/zh
Application granted granted Critical
Publication of CN111279368B publication Critical patent/CN111279368B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Circuits Of Receivers In General (AREA)
  • Networks Using Active Elements (AREA)

Abstract

用于执行相位运算的方法、系统和设备。在一个方面，一种用于使用以相位加状态准备的第三量子位对第一量子位和第二量子位执行相同相位运算的方法包括：对第三量子位执行第一NOT运算；计算对第一量子位、第二量子位和第三量子位的受控加法器运算，包括在第四量子位中对受控加法器运算的结果进行编码；对第四量子位执行相位运算的平方；取消计算对第一量子位、第二量子位和第三量子位的受控加法器运算；在第一量子位和第三量子位之间执行CNOT运算，其中第一量子位充当控制；在第二量子位和第三量子位之间执行CNOT运算，其中第二量子位充当控制；以及对第三量子位执行第二NOT运算。

Description

用于执行相位运算的方法和装置
技术领域
本说明书涉及量子计算。
背景技术
量子计算的一个示例模型是量子电路模型。在量子电路模型中，计算是量子门序列——对n位寄存器的量子力学模拟的可逆转换。这种模拟的结构被称为n量子位(qubit)寄存器。示例量子门包括诸如Hadamard门、Pauli X门、Pauli Y门和Pauli Z门的单量子位门，以及诸如SWAP门或受控X、Y或Z门的多量子位门。
发明内容
本说明书描述了在量子电路中执行相位运算的技术。
本说明书中描述的主题的一个创新方面可以以一种方法和构造来实施，该方法和构造用于使用以相位加状态准备的第三量子位对第一量子位和第二量子位执行相同相位运算，该方法包括：对第三量子位执行第一NOT运算；计算对第一量子位、第二量子位和第三量子位的受控加法器运算，包括在第四量子位中对受控加法器运算的结果进行编码；对第四量子位执行相位运算的平方；取消计算对第一量子位、第二量子位和第三量子位的受控加法器运算；在第一量子位和第三量子位之间执行CNOT运算，其中第一量子位充当控制；在第二量子位和第三量子位之间执行CNOT运算，其中第二量子位充当控制；以及对第三量子位执行第二NOT运算。该方法可以由包括第一量子位、第二量子位、第三量子位和第四量子位的量子计算设备来执行。
该方面的其他实施方式包括记录在一个或多个计算机存储设备上的对应的经典和/或量子计算机系统、装置和计算机程序，各自被配置成执行方法的动作。一个或多个经典或量子计算机的系统可以被配置成通过在系统上安装软件、固件、硬件或其组合来执行特定的操作或动作，这些操作或动作在运行时使得系统执行动作。一个或多个计算机程序可以被配置成通过包括指令来执行特定的操作或动作，当指令被数据处理装置执行时，使得该装置执行动作。
前述和其他实施方式可以各自可选地单独或组合地包括一个或多个以下特征。在一些实施方式中，计算受控加法器运算包括：对第一量子位、第二量子位和第三量子位执行多目标CNOT，其中第一量子位充当控制；计算第二量子位和第三量子位之间的逻辑AND运算；在第四量子位中对逻辑AND计算的结果进行编码；以及在第一量子位和第四量子位之间执行CNOT运算，其中第一量子位充当控制。
在一些实施方式中，取消计算受控加法器运算包括：对第一量子位和第四量子位执行CNOT运算，其中第一量子位充当控制；取消计算第二量子位和第三量子位之间的逻辑AND运算；以及对第一量子位、第二量子位和第三量子位执行多目标CNOT运算，其中第一量子位充当控制。
在一些实施方式中，取消计算对第一量子位、第二量子位和第三量子位的受控加法器运算；在第一量子位和第三量子位之间执行CNOT运算，其中第一量子位充当控制；在第二量子位和第三量子位之间执行CNOT运算，其中第二量子位充当控制，包括：对第一量子位和第四量子位执行CNOT运算，其中第一量子位充当控制；取消计算第二量子位和第三量子位之间的逻辑AND运算；以及对第二量子位和第三量子位执行CNOT运算，其中第二量子位充当控制；以及对第一量子位、第二量子位和第三量子位执行多目标CNOT运算，其中第一量子位充当控制。
在一些实施方式中，对第三量子位执行第二NOT运算使第三量子位返回到相位加状态。
在一些实施方式中，最初以任意初始状态准备第一量子位和第二量子位。
本说明书中描述的主题的另一个创新方面可以以一种方法和构造来实施，该方法和构造用于当对第一量子位执行相位运算时，以与第三量子位相同的状态准备第二量子位，其中以任意初始状态准备第一量子位，以加状态准备第二量子位，并且以相位加状态准备第三量子位，该方法包括：对第三量子位执行第一NOT运算；计算对第一量子位、第二量子位和第三量子位的受控加法器运算，包括在第四量子位中对受控加法器运算的结果进行编码；对第四量子位执行相位运算的平方；取消计算对第一量子位、第二量子位和第三量子位的受控加法器运算；在第一量子位和第三量子位之间执行CNOT运算，其中第一量子位充当控制；在第二量子位和第三量子位之间执行CNOT运算，其中第二量子位充当控制；以及对第三量子位执行第二NOT运算。
该方面的其他实施方式包括记录在一个或多个计算机存储设备上的对应的经典或量子计算机系统、装置和计算机程序，各自被配置成执行方法的动作。一个或多个经典或量子计算机的系统可以被配置成通过在系统上安装软件、固件、硬件或其组合来执行特定的操作或动作，这些操作或动作在运行时使得系统执行动作。一个或多个计算机程序可以被配置成通过包括指令来执行特定的操作或动作，当指令被数据处理装置执行时，使得该装置执行动作。
前述和其他实施方式可以各自可选地单独或组合地包括一个或多个以下特征。在一些实施方式中，计算受控加法器运算包括：对第一量子位、第二量子位和第三量子位执行多目标CNOT，其中第一量子位充当控制；计算第二量子位和第三量子位之间的逻辑AND运算；在第四量子位中对逻辑AND计算的结果进行编码；以及在第一量子位和第四量子位之间执行CNOT运算，其中第一量子位充当控制。
在一些实施方式中，取消计算受控加法器运算包括：对第一量子位和第四量子位执行CNOT运算，其中第一量子位充当控制；取消计算第二量子位和第三量子位之间的逻辑AND运算；在第二量子位和第三量子位之间执行CNOT运算，其中第二量子位充当控制；以及对第一量子位、第二量子位和第三量子位执行多目标CNOT运算，其中第一量子位充当控制。
在一些实施方式中，取消计算对第一量子位、第二量子位和第三量子位的受控加法器运算；在第一量子位和第三量子位之间执行CNOT运算，其中第一量子位充当控制；在第二量子位和第三量子位之间执行CNOT运算，其中第二量子位充当控制，包括：对第一量子位和第四量子位执行CNOT运算，其中第一量子位充当控制；取消计算第二量子位和第三量子位之间的逻辑AND运算；以及对第二量子位和第三量子位执行CNOT运算，其中第二量子位充当控制；以及对第一量子位、第二量子位和第三量子位执行多目标CNOT运算，其中第一量子位充当控制。
在一些实施方式中，取消计算对第一量子位、第二量子位和第三量子位的受控加法器运算；在第一量子位和第三量子位之间执行CNOT运算，其中第一量子位充当控制；在第二量子位和第三量子位之间执行CNOT运算，其中第二量子位充当控制；以及对第三量子位执行第二NOT运算使第三量子位返回到相位加状态，并以相位加状态准备第二量子位。
在一些实施方式中，该方法还包括提供以相位加状态准备的第二量子位，以用于门隐形传输操作。
在一些实施方式中，门隐形传输操作包括：对第五量子位和第六量子位的相同相位运算；当对第五量子位执行相位运算时，以与第七量子位相同的状态准备第六量子位；或者对第五量子位执行相位运算。
在一些实施方式中，对第五量子位执行相位运算包括：在以相位加状态准备的第二量子位和以任意状态准备的第五量子位之间应用CNOT运算，其中第五量子位充当控制；测量第二量子位；以及如果根据测量第二量子位而生成的测量结果指示第二量子位为ON，则对第五量子位应用平方相位运算。
在一些实施方式中，对第五量子位执行相位运算的平方包括当对第五量子位执行相位运算的平方时，执行方法以准备处于与第七量子位相同状态的第六量子位。
在一些实施方式中，该方法还包括迭代地执行相位运算的平方，以在第n次迭代中执行相位运算，在运算的组上摊销成本，确定产生的状态的汉明权重。
在一些实施方式中，该方法还包括，对于要求对多个相应量子位执行N个相位运算的系统：将要求相同相位运算的量子位分组为大小为O(sqrt(N))的O(sqrt(N))个组；准备大小为O(log(N))的全总量子位寄存器；对于每个组：计算组中的量子位的汉明权重；将计算的组合计加到全总寄存器中；取消计算组中的量子位的汉明权重；对全总寄存器执行相位运算；对于每个组：计算组中的量子位的汉明权重；从全总寄存器中减去计算的组合计；以及取消计算组中的量子位的汉明权重。在一些实施方式中，可以清除并丢弃全总寄存器。
相同相位运算可以包括形式为的单量子位运算，其中θ指定相位运算，并且其中相位运算的平方由Z2θ给出。相位加状态可以包括被应用于加状态的期望相位运算。相位运算可以是/> 运算。
本说明书的主题的一个或多个实施的细节在附图和下面的描述中阐述。本主题的其他特征、方面和优点将从说明书、附图和权利要求中变得显而易见。
附图说明
图1示出了用于执行相位运算的示例系统。
图2是用于使用以相位加状态准备的第三量子位对第一量子位和第二量子位执行目标相位运算的示例过程的流程图。
图3A是用于使用以相位加状态准备的第三量子位对第一量子位和第二量子位执行目标相位运算的示例量子电路的电路图。
图3B是用于使用以相位加状态准备的第三量子位对第一量子位和第二量子位执行目标相位运算的替代量子电路的电路图。
图4是用于使用以状态准备的第三量子位对第一量子位和第二量子位执行/>门的示例量子电路的电路图。
图5是用于在执行目标相位运算的同时复制量子状态的示例量子电路的电路图。
图6是用于执行单独的门的示例量子电路的电路图。
图7是用于执行门的示例量子电路的电路图。
图8是用于执行目标相位运算的示例迭代构造的电路图。
图9示出了用于在成对的运算上摊销门成本的示例量子电路构造的第一电路图。
图10示出了用于在四个运算的组上摊销门成本的示例量子电路构造的第二电路图。
图11示出了如何通过汉明权重相位调整来避免保持额外状态。
具体实施方式
概览
相位运算Zθ是保持基本状态|0>不被改变并且将基本状态|1>映射到eiπθ|1>的单量子位门，其中θ表示相移：
在应用相位运算之后测量|0>或|1>的概率不改变，但是量子状态的相位被移动。
相位运算是量子电路中常见的运算。相位调整(phasing)180度(Z门)或90度(S门)相对易于实施，并且成本较低。相位调整45度(T门)增加了成本。此外，相位调整不是45度的倍数的角度甚至成本较高，因为这种相位运算通常要求用T门来近似目标运算，并且随着目标精度变得更精确，获得目标相位角的良好近似所要求的T门的数量增加。例如，在某些情况下，执行非45度的相位调整运算可能需要多达50个T门。
本说明书描述了用于减少执行相位运算Zθ所要求的T门数量的各种技术。该技术包括使用加法运算来合并相位调整运算，例如，使用五个T门来执行两个门，在执行相位运算时复制状态，以及使用减少的T计数来执行单独的/>或更一般的/>门。
示例硬件
图1描绘了用于执行相位运算的示例性系统100。系统100是在一个或多个位置的一个或多个量子计算设备和/或经典计算机上被实施为量子和/或经典计算机程序的系统的示例，其中可以实施下面描述的系统、组件和技术。
系统100包括与一个或多个经典处理器104进行数据通信的量子计算设备102。为了方便，量子计算设备102和经典处理器104被示为分离的实体，然而在一些实施方式中，一个或多个经典处理器可以被包括在量子计算设备102中。
量子计算设备102包括用于执行量子计算的组件。例如，量子计算设备102至少包括量子电路系统106和控制设备108。
量子电路系统106包括用于执行量子计算的组件，例如，用于实施下面参考图2-图11描述的各种量子电路和运算的组件。例如，量子电路系统可以包括量子系统，该量子系统包括一个或多个多级量子子系统，例如，量子位的寄存器114。系统100使用的多级量子子系统的类型可以变化。例如，在一些实施方式中，多级量子子系统可以是超导量子位，例如Gmon或Xmon量子位。在一些情况下，包括附接到一个或多个超导量子位的一个或多个谐振器可能是方便的。在其他情况下，可以使用离子阱、光子器件或超导腔(可以用它们来准备状态，而不需要量子位)。多级量子子系统的实现的其他示例包括磁通门量子位、硅量子点或磷杂质量子位。
可以使用量子电路系统106来构造量子电路，该量子电路包括不同的量子逻辑运算，例如单量子位门、两量子位门和三量子位门，诸如NOT门、CNOT门、多目标CNOT门以及下面参考图2-图11描述的逻辑AND运算。构造的量子电路可以使用控制设备108来操作/实施。被包括在量子系统中的控制设备108的类型取决于被包括在量子计算设备中的量子位的类型。例如，在一些情况下，控制设备108可以包括控制被包括在量子电路系统106中的量子位的频率的设备、激励脉冲发生器、和将量子位耦合到该激励脉冲发生器的控制线。然后，控制装置可以使每个量子位的频率被调整为接近或远离对应的控制驱动线(driveline)上的激励脉冲的量子门频率。控制设备108还可以包括测量设备，例如读出谐振器。经由测量设备获得的测量结果可以被提供给经典处理器104以用于处理和分析。
量子计算设备102可以包括一个或多个量子状态工厂(factory)，例如，T工厂112，以用于产生在执行量子计算时可以被量子电路系统消耗的量子状态。例如，如下文参考图2和图4所述，T工厂112可以产生T状态或状态，并将产生的状态提供给量子电路系统106。
操作硬件：使用加法合并两个目标相位运算的示例方法
图2是示例过程200的流程图，该过程200用于使用以相位加状态(phased plusstate)Zθ|+>准备的第三量子位对以第一输入状态准备的第一量子位和以第二输入状态准备的第二量子位执行目标相位运算Zθ。专用于目标相位运算的目标角度的相位加状态可以使用多种现有技术中的任何一种来创建。为了方便，过程200将被描述为由位于一个或多个位置的一个或多个经典或量子计算设备的系统执行。例如，根据本说明书适当编程的量子计算系统，例如图1的系统100，可以执行过程200。
系统对第三量子位执行第一NOT运算(步骤202)。
系统对第一量子位、第二量子位和第三量子位执行受控加法器运算，包括在第四量子位中对该受控加法器运算的结果进行编码(步骤204)。如下面参考图3A描述的示例量子电路300中所示，计算对第一量子位、第二量子位和第三量子位的受控加法器运算可以包括对第一量子位、第二量子位和第三量子位执行多目标CNOT运算，其中第一量子位充当对多目标CNOT运算的控制，计算第二量子位和第三量子位之间的逻辑AND运算并且在第四量子位中对该逻辑AND计算的结果进行编码，以及在第一量子位和第四量子位之间执行CNOT运算，其中第一量子位充当对CNOT运算的控制。在WO 2019/050555“Quantum circuitswith reduced T gate count”中详细描述了用于计算和取消计算(uncompute)逻辑AND运算的示例方法。
系统对第四量子位执行目标相位运算的平方(Zθ)2＝Z2θ(步骤206)。可以以几种可能的方式来实施这种内部相位调整(inner phasing)运算，该内部相位调整运算以目标角度的两倍来进行相位调整。示例实施方式包括应用诸如重复直到成功(repeat-until-success)技术的现有技术、使用T门(如果两倍的角度是45度的倍数的话)、或者递归地通过用于执行期望角度(达到某最大深度)的相位调整运算的相同过程。
系统取消计算对第一量子位、第二量子位和第三量子位的受控加法器运算(步骤208)。取消计算受控加法器运算可以包括：对第一量子位和第四量子位执行其中第一量子位充当对CNOT运算的控制的CNOT运算，取消计算上面参考步骤204描述的逻辑AND运算，以及对第一量子位、第二量子位和第三量子位执行其中第一量子位充当对多目标CNOT运算的控制的多目标CNOT运算。
系统在第一量子位和第三量子位之间执行CNOT运算，其中第一量子位充当该CNOT运算的控制(步骤210)。
系统在第二量子位和第三量子位之间执行CNOT运算，其中第二量子位充当该CNOT运算的控制(步骤212)。
系统对第三量子位执行第二NOT运算(步骤214)。
在一些实施方式中，步骤208-212可以由以下步骤代替：对第一量子位和第四量子位执行其中第一量子位充当对CNOT运算的控制的CNOT运算，取消计算第二量子位和第三量子位之间的逻辑AND运算，对第二量子位和第三量子位执行其中第二量子位充当对CNOT运算的控制的CNOT运算，以及对第一量子位、第二量子位和第三量子位执行其中第一量子位充当对多目标CNOT运算的控制的多目标CNOT运算，如下面参考图3A描述的示例量子电路300所示。
一旦已经对第三量子位执行第二NOT运算，目标相位运算就已经被应用于第一输入状态和第二输入状态。第三量子位回到它的初始状态——相位加状态。然后，如下面更详细描述的，可以提供这些输出状态中的一个或多个输出状态，以用于后续的计算。
在一些实施方式中，量子电路可以包括对不同量子位多次应用相位运算，例如，对不同量子位三次或更多次应用相同相位运算。在这些实施方式中，可以应用汉明加权相位调整来将相同相位运算合并成较少数量的不同相位运算。
例如，考虑其中相同的相位调整运算Zθ被同时应用于三个不同的量子位的量子电路。对三个量子位的逻辑状态的作用是不同的相位，这仅取决于该逻辑状态的汉明权重。也就是说，全零状态000取(pick up)相位-3θ/2，汉明权重一001、010和100的三个状态各自取相位-θ/2，汉明权重二011、101和110的三个状态都被相位调整θ/2，以及全一状态111取相位3θ/2。
可以计算输入状态的汉明权重，而不是以相同的角度θ应用三次旋转，并且可以将2个不同的旋转应用于汉明权重：θ应用于1s位并且2θ应用于2s位。在这种情况下，相位被应用于全零状态000(汉明权重0)，/>被应用于001、010和100(汉明权重1＝二进制的01b)，/>被应用于011、101和110(汉明权重2＝10b)，以及/>被应用于全一状态111(汉明权重3＝11b)。对于这两个过程，每个逻辑状态上的相位是相同的。然而，因为任意旋转必须使用成本较高的T门来合成，所以减少电路中任意旋转门的数量降低了其容错成本。
这个概念可以扩展到电路中并行出现n个重复的等角旋转的情况：可以计算相关量子位的汉明权重，而不是应用n个原始的任意旋转，并且可以改为将个任意旋转(θ,2θ,4θ,…)应用于汉明权重。这种技术被称为汉明权重相位调整。
汉明权重相位调整似乎可以“免费”提供改进。然而，有两个主要的成本来源——附加数量的T门和辅助(ancilla)量子位要求，这两者都是由于在计算汉明权重时使用加法器电路(包括上述逻辑AND计算和取消计算的电路)而产生的。然而，通过一次计算大小为的量子位子集的汉明权重并将这些子集汉明权重相加，而不是直接计算全部汉明权重，所要求的辅助量子位的数量可以从n-1减少到/>或者甚至减少到2log2n。
例如，系统可以将n个相位运算(或者等效地，将对其执行n个相位运算的n个量子位)分成大小为的多个组，并且准备大小为/>的全总(full-total)量子位寄存器。对于每个组，系统使用/>个辅助量子位计算组中的量子位的汉明权重，并将计算的组合计(group-total)加到准备的全总量子位寄存器中。然后，系统取消计算该组中的量子位的汉明权重。相同的/>个辅助量子位可以用来计算每个组的汉明权重。在所有/>个组的汉明权重已经被计算并被加到合计之后，相位运算可以被应用于如上所述的全总寄存器中的总汉明权重。然后，对于每个组，系统重新计算该组中的量子位的汉明权重，并从全总寄存器中减去计算的组合计，以取消计算全总汉明权重寄存器。这将所要求的辅助量子位的数量从n-1减少到/> 以要求更多T门为代价来减少辅助量子位的数量，然而，将原始的n个相位运算减少到/>个相位运算所要求的T门的数量大约上限为/>这仅略多于要求4n-4个T门但显著更多(即，n)个辅助量子位的汉明加权相位调整方法的现有应用。
通过将n个相位运算分成各自大小为log2n的n/log2n个组也可以实现进一步的减少。对于这些组中的每一个组，系统可以计算该组中的量子位的汉明权重，将该权重加到累加器寄存器(全总量子位寄存器)中，然后取消计算该组中的量子位的汉明权重。然后，累加器寄存器包含整个量子位集合的汉明权重。如上所述，相位运算可以被应用于累加器寄存器中的总汉明权重。然后，对于每个组，系统执行相反的计算过程，例如，系统重新计算该组中的量子位的汉明权重，并从累加器寄存器中减去计算的组合计，以取消计算全总汉明权重寄存器。这将必须执行的加法运算的数量增加了一倍，但是将空间要求减少到2log2n。
图3-10示出了示例过程200和汉明权重相位调整的各种应用。例如，图3A是用于使用以相位加状态Zθ|+＞准备的第三量子位对第一量子位和第二量子位执行目标相位运算Zθ的示例量子电路的电路图300。
在电路图300所示的示例量子电路中，第一量子位、第二量子位和第三量子位由水平线302a-c表示。在示例量子电路300中，量子位302a和302b表示将对其执行目标相位运算Zθ的第一量子位和第二量子位。量子位302a和302b分别以输入状态|ψ0>和|ψ1>被提供给示例量子电路300。输入状态|ψ0>和|ψ1>可以是量子位302a或302b中任一个的初始状态，即量子位302a或302b可能已经以任意初始状态准备，或者可以是表示先前计算的输出的状态。量子位302c表示以相位加状态Zθ|+>准备的第三量子位。量子位302c可以使用现有技术中的任何一种以相位加状态来准备。
示例量子电路300包括被应用于量子位302a-302c的门序列。门序列包括被应用于第三量子位302c的第一NOT运算304。第一运算集合306然后被应用于量子位302a-302c，以计算对量子位302a-302c的受控加法器运算。第一运算集合306包括被应用于三个量子位302a-302c的多目标CNOT门306a，其中第一量子位充当对该多目标CNOT门的控制。第一运算集合306还包括在第二量子位和第三量子位之间执行的逻辑AND运算306b。逻辑AND运算的结果被编码在第四量子位302d中。第一运算集合306还包括被应用于第一量子位302a和第四量子位302d的CNOT门306c，其中第一量子位302a充当对该CNOT门的控制。
门序列还包括被应用于第四量子位302d的目标相位运算的平方308。然后，第二运算集合310被应用于量子位302a-302d，以取消计算由第一运算集合306执行的受控加法器运算。第二运算集合310包括被应用于第一量子位302a和第四量子位302d的CNOT运算310a，其中第一量子位302a充当对该CNOT运算310a的控制。第二运算集合310还包括对第二量子位302b和第三量子位302c之间的逻辑AND运算310b的取消计算。
门序列还包括被应用于第二量子位302b和第三量子位302c的CNOT运算312，其中第二量子位302b充当对该CNOT运算312的控制。门序列还包括被应用于第一量子位302a、第二量子位302b和第三量子位302c的多目标CNOT运算314，其中第一量子位302a充当对该多目标CNOT运算314的控制。门序列包括被应用于第三量子位302c的NOT运算316。NOT运算316使量子位返回到原始的相位加状态Zθ|+>。
在示例量子电路已经被应用于三个量子位302a-c(和第四量子位302d)之后，目标相位运算Zθ已经被应用于第一量子位302a和第二量子位302b。也就是说，示例量子电路300对资源状态(已经以与目标相位运算的角度相等的角度进行相位调整的|+＞状态)和将要以该角度进行相位调整的两个输入状态进行运算，以目标方式对两个输入状态进行相位调整，以及返回资源状态。
图3B是用于使用以相位加状态准备的第三量子位对第一量子位和第二量子位执行目标相位运算的替代量子电路的电路图350。图3B所示的替代量子电路产生与图3A所示的量子电路产生的输出状态相同的输出状态，但是不要求辅助(第四)量子位。也就是说，替代量子电路包括被应用于三个量子位302a-c的门序列。门序列包括被应用于第三量子位的NOT运算、被应用于所有三个量子位的其中第三量子位充当控制的多目标CNOT门、被应用于所有三个量子位的其中第一量子位和第二量子位充当控制的CNOT门、被应用于第三量子位的平方相位运算、被应用于所有三个量子位的其中第一量子位和第二量子位充当控制的CNOT运算、被应用于所有三个量子位的其中第三量子位充当控制的多目标CNOT门、被应用于第一量子位和第三量子位的其中第一量子位充当控制的CNOT门、被应用于第二量子位和第三量子位的其中第二量子位充当控制的CNOT门、以及对第三量子位执行的NOT运算。
示例过程200可以用于使用以状态准备的第三量子位对以第一输入状态准备的第一量子位和以第二输入状态准备的第二量子位两者执行/> 门。图4是用于使用以/>状态准备的第三量子位对以第一输入状态准备的第一量子位和以第二输入状态准备的第二量子位执行/>门的示例量子电路的电路图400。图4示出了如何以5个T门(四个用于加法器计算和取消计算，一个用于电路的内部部分，例如运算308)的总成本来执行两个/>门，或者每个/>运算2.5个T门。由于使用现有方法(即，与本说明书中描述的方法不同的方法)准备/>状态可能要求50个T门的初始成本，因此就成本而言，当前描述的技术比现有技术好一个数量级。
操作硬件：应用相位运算时复制量子状态的示例方法
上面参考图2-图4描述的示例过程200被用于使用以相位加状态准备的第三量子位对以第一输入状态准备的第一量子位和以第二输入状态准备的第二量子位两者执行任意目标相位运算，其中第一输入状态和第二输入状态可以包括任意初始状态或表示先前计算的输出的状态。参考图2-图4描述的技术也可以用于在应用目标相位运算的同时复制量子状态。
例如，在要对以任意第一输入状态准备的第一量子位执行单个相位运算Zθ的设置中，第二量子位可以以加状态准备(即，第二输入状态是加状态)，并且第三量子位可以以相位加状态准备。示例过程200的应用然后维持第三量子位的状态，并通过以相位加状态输出第二量子位来复制第三量子位的状态。然后，该复制的状态可被提供用于后续量子计算，例如，作为示例过程200的用于对第五量子位和第六量子位执行相同目标相位运算的后续应用中的资源状态、作为示例过程200的用于在应用目标相位运算的同时复制量子状态的后续应用中的资源状态、或者作为如下面参考图6所述的用于执行另一相位运算的资源状态。
图5是用于在执行目标相位运算Zθ的同时复制量子状态的示例量子电路的电路图500。在电路图500所示的示例量子电路中，第一量子位、第二量子位和第三量子位由水平线502a-c表示。量子位502a表示将对其执行目标相位运算的第一量子位。量子位502c表示其状态Zθ|+>将使用量子位502b来复制的第三量子位。
如上参考图3A所述，量子位502a以任意输入状态|ψ>被提供给示例量子电路。例如，输入状态|ψ>可以是量子位502a的初始准备状态，或者可以是表示先前计算的输出的状态。量子位502c以相位加状态Zθ|+＞被提供给示例量子电路。与图3A中所示的示例电路不同，量子位502b以|+＞加状态504来准备。也就是说，上面参考图3和图4描述的第二输入状态是加状态。
由图5中所示的示例量子电路执行的运算包括类似于上面参考图3A示出和描述的门序列。为了方便，不再重复对这种门序列的描述。
在图5中所示的示例量子电路已经被应用于三个量子位502a-c(和第四量子位502d)之后，目标相位运算Zθ已经被应用于第一量子位502a。目标相位运算Zθ也已经被应用于第二量子位502b，这得到相位加状态Zθ|+>506。第三量子位502c的量子状态没有被消耗，并且也处于相位加态Zθ|+>。也就是说，资源状态Zθ|+>的第二副本506已经被创建并被传递到电路中，而不是浪费用于应用第二相位运算且仅应用第一相位运算的机会。
操作硬件：使用2.75个T门执行单独的 门的示例方法
参考图2-图5描述的技术也可以用于执行单独的(Zθ)1/2相位运算，例如门。使用上述技术执行/>门可以包括以/>将上述参考图5描述的电路应用于三个量子位——以任意第一输入状态|ψ>准备的第一量子位、以加状态准备的第二量子位和以相位加状态准备的第三量子位——以将第一量子位置于/>状态，将第二量子位置于相位加状态/>以及将第三量子位置于相同的相位加状态/>
处于的第三量子位是资源状态，并且可以被重新使用以执行后续的门隐形传输(gate teleportation)操作，例如，基于示例过程200的操作。处于/>状态的第二量子位可以用于通过应用后续电路生成/>后续电路的应用可以包括在现在处于相位加状态的第二量子位和以任意输入状态准备的第五量子位之间应用CNOT运算，其中第五量子位充当对该CNOT运算的控制。然后可以测量第二量子位，并且如果根据测量第二量子位而生成的测量结果指示第二量子为ON，则可以对第五量子位执行平方相位运算(T运算/门)。
图6是用于执行单独的门的示例量子电路的电路图600。图6所示的示例量子电路包括两个子电路602和604。子电路602与/>的图5所示的示例量子电路相同，因此为了方便起见不再描述。子电路604对两个量子位——以任意输入状态|ψ>准备的第五量子位606和以相位加状态/>提供给子电路604的、来自子电路602的第二量子位——进行运算。
子电路604包括可以提供相位输入状态614的门序列。该门序列包括第五量子位606和处于相位加状态的第二量子位之间的CNOT运算608、应用于第二量子位并生成相应测量结果的测量运算610、以及受控相位运算612，如果从运算610生成的测量结果指示第二量子位为ON，则该受控相位运算612对第五量子位应用相位运算(修复运算)。由于量子叠加，将有50％的机会执行修复运算。因此，当消耗/>状态时执行/>运算的成本平均为0.5。通过在产生额外状态/>和消耗额外状态/>之间交替，可以以(5+0.5)/2＝2.75个T门的平均成本执行任意数量的不成对/>运算。
需要注意的是，用于执行运算的成本并未按所期望的精度量增加。只有产生初始/>状态的成本才能达到期望的精度。但是这些设置成本只支付一次，因此可以在执行的每个/>运算的成本上摊销。
操作硬件：使用4.07个T门执行单独的 门的示例方法
上面参考图2-图6描述的技术可以被组合以提供用于执行单独的(Zθ)1/4相位运算(例如，门)的示例方法。
图7是用于执行运算的示例量子电路的电路图700。在这种情况下，/>状态702和/>状态704两者作为来自示例量子电路的输出被提供。当单独执行/>运算时，状态被交替地产生和消耗，并且在这种情况下，执行/>内部相位调整运算。因此，图7所示/>构造的T计数为/> 一般而言，执行T运算的2^k次方根的成本满足递归关系R(k)＝1，R(k)＝2+3/4*R(k)，并且受到上限8的限制，无论角度或期望精度有多精细。
四分之三的时间，上述相位调整构造要求利用将要执行的目标相位调整运算的角度的两倍而进行的第二相位调整运算。可以使用相同的技术来执行第二相位调整运算。然而，然后第二相位调整运算也可以产生以原始相位调整运算角度的四倍进行的第三相位调整运算。只要准备好必要的状态，这种递归就可以根据期望持续下去。(尽管在实践中，它可能会在由空间与时间的权衡所确定的多次迭代之后终止——更多的迭代节省更多的T门，但是更多的迭代需要更多的空间。)
操作硬件：执行T门的示例迭代方法
上面参考图7描述的技术可以被迭代，以提供使用相位运算的阶梯来执行目标相位运算的示例方法。例如，图8是用于迭代执行门直到执行Zθ门的示例量子电路阶梯构造800的电路图。示例性阶梯构造800被示为执行T门，但是这仅仅是为了方便，并且可以执行其他相位运算。
如图2-图8所示，将执行的相位调整运算代表内部相位调整运算，例如，图3A的运算308和图8的运算802a-c，其相位调整达两倍。当起点是一个角度，它经过一定数量的2的乘法运算后变成45度的倍数时，这个过程可以用T门终止。对于具有奇数周期的角度(具有诸如120度)、45度的无理数倍数的角度(诸如1弧度)、或者太小以至于准备从目标角度一直到达T门的所有必要的资源状态将会不必要地成本较高的角度，需要不同的方案。在这些情况下，可以为期望角度、两倍的期望角度、四倍的期望角度等直到某有限长度准备资源状态。为了实现恒定数量的T门，该长度应该渐进地缩放为lg(lg(1/epsilon))。在一些情况下，例如，出于实用目的，这条链可以具有小于25的长度。然后，除了当“通过链的顶端”时用现有技术“艰难地”应用运算之外，就像对终止于T门的角度一样，执行相位调整运算。这将描述成本的递归关系从R(k)＝1，R(k)＝2+3/4*R(k)改变为R(k)＝1.15*lg(1/epsilon),R(k)＝2+3/4*R(k)。求解此递归关系，并求解长度k，对于该长度k，R(k)<＝10显示了lg(lg(1/epsilon))缩放。
一旦已经为给定角度准备好一连串状态，就可以在丢弃之前尽可能多地使用该给定角度。一个特别有利的情况是在需要同时执行2或4个运算时。例如，当有两个运算要执行时，不需要产生额外状态或消耗额外状态。示例过程200可以被直接应用。这将导致角度2θ的相位调整运算发生，但是这种基础运算(和加法器)的成本将在两个期望的运算而不是一个运算上摊销。因此，不是P[n]如R[n]一样花费2+3/4R[n-1]，而是花费(4+R[n-1])/2＝2+1/2R[n-1]。实现了1/4R[n-1]的节省。因为对于不太大的k，R[k]收敛到8，这意味着节省了接近约2个T门。此外，如果恰好是45度的倍数，则可以通过应用单个T门在第k级立即终止该过程。图9示出了用于在运算对上摊销门成本的示例量子电路构造的第一电路图900。图10示出了用于在4个运算的组上摊销门成本的示例量子电路构造的第二电路图1000。以这种方式摊销爬梯成本将最大平均T计数从大约8分别减少到大约6或大约5，因为应用两个相位调整而不消耗资源状态的电路可以被充分利用，而不必将其与消耗状态的电路交替。
如图11所示，通过计算汉明权重可以避免保持额外状态。图11示出了从门的迭代应用进一步内插并且进一步内插到更接近门的并行应用如何导致预期成本降低。这是因为原始汉明权重相位调整技术甚至比基于迭代阶梯的技术更有效。
在本说明书中描述的数字和/或量子主题以及数字功能运算和量子运算的实施方式可以在数字电子电路系统、合适的量子电路系统中实施，或更一般地，在量子计算系统中、在有形体现的数字和/或量子计算机软件或固件中、在数字和/或量子计算机硬件中实施，包括在本说明书中公开的结构及其结构等价物中实施，或者在它们中的一个或多个的组合中实施。术语“量子计算系统”可以包括但不限于量子计算机、量子信息处理系统、量子密码系统或量子模拟器。
本说明书中描述的数字和/或量子主题的实施可以被实施为一个或多个数字和/或量子计算机程序，即编码在有形非暂时性存储介质上的数字和/或量子计算机程序指令的一个或多个模块，以用于由数据处理装置执行或控制数据处理装置的操作。数字和/或量子计算机存储介质可以是机器可读存储设备、机器可读存储衬底、随机或串行存取存储器设备、一个或多个量子位、或者它们中的一个或多个的组合。可替换地或附加地，程序指令可以被编码在能够对数字和/或量子信息进行编码的人工生成的传播信号上，例如，机器生成的电、光或电磁信号，其被生成来对数字和/或量子信息进行编码，以用于传输到合适的接收器装置以供数据处理装置执行。
术语量子信息和量子数据是指由量子系统携带、保存或存储在量子系统中的信息或数据，其中最小的非平凡(non-trivial)系统是量子位，即定义量子信息单位的系统。应当理解，术语“量子位”涵盖在对应的上下文中可以适当地近似为两级系统的所有量子系统。这种量子系统可以包括多级系统，例如具有两级或更多级的系统。举例来说，这样的系统可以包括原子、电子、光子、离子或超导量子位。在许多实施方式中，计算基础状态用基态和第一激发态来标识，然而，应当理解，计算状态用更高级别的激发态来标识的其他设置也是可能的。
术语“数据处理装置”是指数字和/或量子数据处理硬件，并且涵盖用于处理数字和/或量子数据的所有种类的装置、设备和机器，例如包括可编程数字处理器、可编程量子处理器、数字计算机、量子计算机、多数字和量子处理器或计算机及其组合。该装置还可以是或还包括专用逻辑电路系统，例如，FPGA(field programmable gate array，现场可编程门阵列)、ASIC(application-specific integrated circuit，专用集成电路)、或量子模拟器，即，被设计成模拟或产生关于特定量子系统的信息的量子数据处理装置。特别地，量子模拟器是不具备执行通用量子计算的能力的特殊用途的量子计算机。除了硬件之外，该装置可以可选地包括为数字和/或量子计算机程序创建执行环境的代码，例如，构成处理器固件、协议栈、数据库管理系统、操作系统或它们中的一个或多个的组合的代码。
数字计算机程序也可以被称为或描述为程序、软件、软件应用、模块、软件模块、脚本或代码，其可以以任何形式的编程语言编写，包括编译或解释语言、或声明性或过程性语言，并且其可以以任何形式部署，包括作为独立程序或作为模块、组件、子例程或适用于在数字计算环境中使用的其他单元。量子计算机程序，也可以被称为或描述为程序、软件、软件应用、模块、软件模块、脚本或代码，其可以以任何形式的编程语言编写，包括编译或解释语言、或声明性或程序性语言，并被翻译成合适的量子编程语言，或者可以用量子编程语言编写，例如QCL或Quipper。
数字和/或量子计算机程序可以但不需要对应于文件系统中的文件。程序可以存储在保存其他程序或数据的文件的一部分(例如存储在标记语言文档中的一个或多个脚本)中，存储在专用于所讨论的程序的单个文件中，或者存储在多个协调文件(例如存储一个或多个模块、子程序或部分代码的文件)中。数字和/或量子计算机程序可以被部署为在一个数字或一个量子计算机上或者在位于一个站点或者跨多个站点分布并且通过数字和/或量子数据通信网络互连的多个数字和/或量子计算机上执行。量子数据通信网络被理解为可以使用量子系统(例如量子位)传输量子数据的网络。通常，数字数据通信网络不能传输量子数据，但是量子数据通信网络可以传输量子数据和数字数据。
本说明书中描述的过程和逻辑流程可以由一个或多个可编程数字和/或量子计算机执行，在适当的情况下与一个或多个数字和/或量子处理器一起操作，执行一个或多个数字和/或量子计算机程序以通过对输入数字和量子数据进行操作并产生输出来执行功能。过程和逻辑流程也可以由专用逻辑电路系统(例如，FPGA或ASIC)或量子模拟器来执行，或者由专用逻辑电路系统或量子模拟器和一个或多个编程的数字和/或量子计算机的组合来执行，并且装置也可以被实施为专用逻辑电路系统(例如，FPGA或ASIC)或量子模拟器。
对于一个或多个数字和/或量子计算机的系统来说，“被配置成”执行特定的操作或动作意味着该系统已经在其上安装了软件、固件、硬件或它们的组合，这些软件、固件、硬件或它们的组合在操作中使得系统执行操作或动作。对于被配置为执行特定操作或动作的一个或多个数字和/或量子计算机程序来说，意味着一个或多个程序包括当由数字和/或量子数据处理装置执行时使该装置执行操作或动作的指令。量子计算机可以从数字计算机接收指令，当该指令被量子计算装置执行时，使该装置执行操作或动作。
适于执行数字和/或量子计算机程序的数字和/或量子计算机可以基于通用或专用数字和/或量子处理器或两者，或任何其他类型的中央数字和/或量子处理单元。通常，中央数字和/或量子处理单元将从只读存储器、随机存取存储器或适于传输量子数据(例如光子)的量子系统、或其组合接收指令和数字和/或量子数据。
数字和/或量子计算机的基本元件是用于执行或运行指令的中央处理单元和用于存储指令和数字和/或量子数据的一个或多个存储器设备。中央处理单元和存储器可以由专用逻辑电路或量子模拟器补充或并入其中。通常，数字和/或量子计算机还将包括或可操作地耦合以从用于存储数字和/或量子数据的一个或多个大容量存储设备(例如适于存储量子信息的磁、磁光盘、光盘或量子系统)接收数字和/或量子数据，或将数字和/或量子数据传送到一个或多个大容量存储设备，或两者兼有。然而，数字和/或量子计算机不需要这样的设备。
适用于存储数字和/或量子计算机程序指令和数字和/或量子数据的数字和/或量子计算机可读介质包括所有形式的非易失性数字和/或量子存储器、介质和存储设备，例如包括半导体存储设备，例如EPROM、EEPROM和闪存设备；磁盘，例如内部硬盘或可移动磁盘；磁光盘；CD-ROM盘和DVD-ROM光盘；和量子系统，例如俘获的原子或电子。应当理解，量子存储器是能够以高保真度和高效率长时间存储量子数据的设备，例如光-物质界面，其中光用于传输，并且物质用于存储和保存量子数据的量子特征，诸如叠加或量子相干。
本说明书中描述的各种系统或其部分的控制可以在数字和/或量子计算机程序产品中实施，该产品包括存储在一个或多个非暂时性机器可读存储介质上的指令，并且可以在一个或多个数字和/或量子处理设备上执行。本说明书中描述的系统或它们的部分可以各自实施为装置、方法或系统，其可以包括一个或多个数字和/或量子处理设备和存储可执行指令以执行本说明书中描述的操作的存储器。
尽管本说明书包含许多具体的实施细节，但这些细节不应被解释为对所要求保护的范围的限制，而是对特定实施的特征的描述。本说明书中在分离实施的上下文中描述的某些特征也可以在单个实施方式中组合实施。相反，在单个实施方式的上下文中描述的各种特征也可以分离地或以任何合适的子组合在多个实施方式中实施。此外，尽管特征可以在上面被描述为在某些组合中起作用，甚至最初也是这样要求保护的，但是在某些情况下，来自所要求保护的组合的一个或多个特征可以从该组合中删除，并且所要求保护的组合可以指向子组合或子组合的变体。
类似地，尽管在附图中以特定的次序描述了操作，但是这不应该被理解为要求以所示的特定次序或顺序地执行这些操作，或者执行所有示出的操作，以实现期望的结果。在某些情况下，多任务和并行处理可以是有利的。此外，上述实施方式中的各种系统模块和组件的分离不应该被理解为在所有实施方式中需要这样的分离，并且应该理解，所描述的程序组件和系统通常可以一起集成在单个软件产品中或者封装到多个软件产品中。
已经描述了主题的特定实施。其他实施方式在以下权利要求的范围内。例如，权利要求中列举的动作可以以不同的次序执行，并且仍然实现期望的结果。作为示例，附图中描述的过程不一定需要所示的特定次序或顺序来实现期望的结果。在某些情况下，多任务和并行处理可以是有利的。

Claims (20)

1.一种用于通过使用以相位加状态准备的第三量子位对第一量子位和第二量子位执行相位运算来对第一量子位和第二量子位应用目标相位的方法，其中，所述相位加状态包括已经以与目标相位相等的角度进行相位调整的加状态其中，|0>和|1>是基本状态，
其中，对第一量子位和第二量子位应用目标相位包括：对第三量子位执行第一NOT运算；
计算对第一量子位、第二量子位和第三量子位的受控加法器运算，包括在第四量子位中对受控加法器运算的结果进行编码；
对第四量子位执行相位运算的平方；
取消计算对第一量子位、第二量子位和第三量子位的受控加法器运算；
在第一量子位和第三量子位之间执行CNOT运算，其中第一量子位充当控制；
在第二量子位和第三量子位之间执行CNOT运算，其中第二量子位充当控制；以及
对第三量子位执行第二NOT运算。
2.根据权利要求1所述的方法，其中，计算所述受控加法器运算包括：
对第一量子位、第二量子位和第三量子位执行多目标CNOT，其中第一量子位充当控制；
计算第二量子位和第三量子位之间的逻辑AND运算；
在第四量子位中对逻辑AND计算的结果进行编码；以及
在第一量子位和第四量子位之间执行CNOT运算，其中第一量子位充当控制。
3.根据权利要求1或2所述的方法，其中，取消计算所述受控加法器运算包括：
对第一量子位和第四量子位执行CNOT运算，其中第一量子位充当控制；
取消计算第二量子位和第三量子位之间的逻辑AND运算；以及
对第一量子位、第二量子位和第三量子位执行多目标CNOT运算，其中第一量子位充当控制。
4.根据权利要求1或2所述的方法，其中：
取消计算对第一量子位、第二量子位和第三量子位的受控加法器运算；
在第一量子位和第三量子位之间执行CNOT运算，其中第一量子位充当控制；
在第二量子位和第三量子位之间执行CNOT运算，其中第二量子位充当控制，包括：
对第一量子位和第四量子位执行CNOT运算，其中第一量子位充当控制；
取消计算第二量子位和第三量子位之间的逻辑AND运算；以及
对第二量子位和第三量子位执行CNOT运算，其中第二量子位充当控制；以及
对第一量子位、第二量子位和第三量子位执行多目标CNOT运算，其中第一量子位充当控制。
5.根据权利要求1或2所述的方法，其中，对第三量子位执行第二NOT运算使第三量子位返回到相位加状态。
6.根据权利要求1或2所述的方法，其中，最初以任意初始状态准备第一量子位和第二量子位。
7.根据权利要求1或2所述的方法，其中：
以任意初始状态准备第一量子位，以加状态准备第二量子位，并且以相位加状态准备第三量子位；并且
在对第三量子位执行第二NOT运算之后，第二量子位处于相位加状态，第三量子位处于相位加状态，并且已经对第一量子位执行相位运算。
8.根据权利要求7所述的方法，还包括以相位加状态提供第二量子位，以用于门隐形传输操作。
9.根据权利要求8所述的方法，其中，所述门隐形传输操作包括以下中的一个：
以与对第一量子位和第二量子位执行相位运算相同的方式，对第五量子位和第六量子位执行第二相位运算；
当以与对第一量子位执行相位运算相同的方式对第五量子位执行相位运算时，以与第七量子位相同的状态准备第六量子位；或者
对第五量子位执行相位运算。
10.根据权利要求9所述的方法，其中，对第五量子位执行相位运算包括：
在以相位加状态准备的第二量子位和以任意状态准备的第五量子位之间应用CNOT运算，其中第五量子位充当控制；
测量第二量子位；以及
如果根据测量第二量子位而生成的测量结果指示第二量子位为ON，则对第五量子位应用平方相位运算。
11.根据权利要求10所述的方法，其中，对第五量子位执行相位运算的平方包括：当对第五量子位执行相位运算的平方时，以与第七量子位相同的状态准备第六量子位。
12.根据权利要求11所述的方法，还包括迭代地执行相位运算的平方。
13.根据权利要求1所述的方法，还包括确定第一量子位、第二量子位和第三量子位中的一个或多个的产生的状态的汉明权重。
14.根据权利要求1或2所述的方法，其中，所述相位运算包括形式为的单量子位运算，其中θ指定相位运算，并且其中相位运算的平方由Z2θ给出，其中，Z指示由Z门执行的相位运算。
15.根据权利要求1或2所述的方法，其中，相位加状态包括被应用于加状态的期望相位运算。
16.根据权利要求1或2所述的方法，其中，所述相位运算包括 运算，其中，Z指示由Z门执行的相位运算，/>指示由/>门执行的相位运算。
17.根据权利要求1或2所述的方法，还包括，对于要求对多个相应量子位执行N个相位运算的系统：
将要求相位运算的量子位分组为大小为O(sqrt(N))的O(sqrt(N))个组；
准备大小为O(log(N))的全总量子位寄存器；
对于每个组：
计算组中的量子位的汉明权重；
将计算的组合计加到全总寄存器中；
取消计算组中的量子位的汉明权重；
对全总寄存器执行相位运算；
对于每个组：
计算组中的量子位的汉明权重；
从全总寄存器中减去计算的组合计；以及
取消计算组中的量子位的汉明权重。
18.根据权利要求17所述的方法，还包括清除和丢弃全总寄存器。
19.一种用于执行相位运算的装置，包括与一个或多个经典处理器进行数据通信的量子硬件，其中，所述装置被配置为执行根据权利要求1至18中任一项所述的方法。
20.根据权利要求19所述的装置，其中，所述装置包括：
量子位的寄存器；
多条控制线，被耦合到量子位的寄存器；
多个控制电路，被耦合到多条控制线，所述多个控制电路被配置为执行根据权利要求1至18中任一项所述的方法。
CN201980005351.2A 2018-04-17 2019-04-16 用于执行相位运算的方法和装置 Active CN111279368B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311785451.6A CN117910585A (zh) 2018-04-17 2019-04-16 用于执行相位运算的方法和装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862658993P 2018-04-17 2018-04-17
US62/658,993 2018-04-17
PCT/US2019/027640 WO2019204282A1 (en) 2018-04-17 2019-04-16 Methods and apparatus for performing phase operations

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311785451.6A Division CN117910585A (zh) 2018-04-17 2019-04-16 用于执行相位运算的方法和装置

Publications (2)

Publication Number Publication Date
CN111279368A CN111279368A (zh) 2020-06-12
CN111279368B true CN111279368B (zh) 2024-01-09

Family

ID=66380182

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980005351.2A Active CN111279368B (zh) 2018-04-17 2019-04-16 用于执行相位运算的方法和装置
CN202311785451.6A Pending CN117910585A (zh) 2018-04-17 2019-04-16 用于执行相位运算的方法和装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311785451.6A Pending CN117910585A (zh) 2018-04-17 2019-04-16 用于执行相位运算的方法和装置

Country Status (7)

Country Link
US (2) US11625637B2 (zh)
EP (1) EP3586278A1 (zh)
JP (2) JP6930032B2 (zh)
CN (2) CN111279368B (zh)
AU (4) AU2019255217B2 (zh)
CA (2) CA3219315A1 (zh)
WO (1) WO2019204282A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11681939B2 (en) 2020-04-08 2023-06-20 QC Ware Corp. Quantum data loader

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118608A (zh) * 2007-08-23 2008-02-06 清华大学 任意量子比特门的分解方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030164490A1 (en) * 2001-02-13 2003-09-04 Alexandre Blais Optimization method for quantum computing process
US7791780B2 (en) 2004-07-26 2010-09-07 Hewlett-Packard Development Company, L.P. Quantum coherent systems and operations
US8957699B2 (en) 2012-10-26 2015-02-17 Northrop Grumman Systems Corporation Efficient Toffoli state generation from low-fidelity single qubit magic states
US9692419B2 (en) * 2014-11-15 2017-06-27 Wave Computing, Inc. Compact logic evaluation gates using null convention
US10275717B2 (en) 2016-06-02 2019-04-30 Google Llc Training quantum evolutions using sublogical controls
US10311370B2 (en) * 2016-08-17 2019-06-04 International Business Machines Corporation Efficient reduction of resources for the simulation of Fermionic Hamiltonians on quantum hardware
EP3926552A1 (en) 2017-09-08 2021-12-22 Google LLC Quantum circuits with reduced t gate count
CN113646778A (zh) * 2019-03-29 2021-11-12 谷歌有限责任公司 用于执行分段相加的不经意进位轨道寄存器
CA3191400A1 (en) * 2020-09-01 2022-03-10 Google Llc Verified quantum phase estimation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118608A (zh) * 2007-08-23 2008-02-06 清华大学 任意量子比特门的分解方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Halving the cost of quantum addition;Craig Gidney;arXiv;第1-5页 *

Also Published As

Publication number Publication date
US11625637B2 (en) 2023-04-11
AU2019255217A1 (en) 2020-04-16
US20210027187A1 (en) 2021-01-28
JP2021193570A (ja) 2021-12-23
JP6930032B2 (ja) 2021-09-01
AU2021201027A1 (en) 2021-03-11
CA3080180A1 (en) 2019-10-24
AU2019255217B2 (en) 2021-01-14
AU2022201377A1 (en) 2022-03-24
AU2022201377B2 (en) 2023-10-05
JP7227322B2 (ja) 2023-02-21
AU2021201027B2 (en) 2021-12-02
WO2019204282A1 (en) 2019-10-24
US11941488B2 (en) 2024-03-26
CN117910585A (zh) 2024-04-19
JP2021505982A (ja) 2021-02-18
EP3586278A1 (en) 2020-01-01
AU2024200037A1 (en) 2024-01-25
US20230297864A1 (en) 2023-09-21
CA3219315A1 (en) 2019-10-24
CN111279368A (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
US11531923B2 (en) Measurement based uncomputation for quantum circuit optimization
CN110023966B (zh) 使用量子计算仿真材料
CN114503461A (zh) 量子模数互转换器中的量子中继器
JP2020520026A (ja) 量子コンピューティングシステム内の演算子平均化
AU2019454277B2 (en) Patch and elided fidelity estimation
WO2021067957A1 (en) Preparing and converting gottesman-kitaev-preskill states
CN111279368B (zh) 用于执行相位运算的方法和装置
AU2019455705A1 (en) Parallel cross entropy benchmarking
US20240232673A1 (en) Methods and apparatus for performing phase operations
CA3114094A1 (en) Efficient fault-tolerant trotter simulation of molecular hamiltonians
WO2015042660A1 (en) Quantum simulation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant