CN114018264A - 导航用芯片 - Google Patents

导航用芯片 Download PDF

Info

Publication number
CN114018264A
CN114018264A CN202111265026.5A CN202111265026A CN114018264A CN 114018264 A CN114018264 A CN 114018264A CN 202111265026 A CN202111265026 A CN 202111265026A CN 114018264 A CN114018264 A CN 114018264A
Authority
CN
China
Prior art keywords
control
module
sensor
data
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111265026.5A
Other languages
English (en)
Other versions
CN114018264B (zh
Inventor
刘宁
苏中
袁超杰
李羚
冯群倬
刘福朝
陈达
赵辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Information Science and Technology University
Original Assignee
Beijing Information Science and Technology University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Information Science and Technology University filed Critical Beijing Information Science and Technology University
Priority to CN202111265026.5A priority Critical patent/CN114018264B/zh
Publication of CN114018264A publication Critical patent/CN114018264A/zh
Application granted granted Critical
Publication of CN114018264B publication Critical patent/CN114018264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C21/00—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00
    • G01C21/20—Instruments for performing navigational calculations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C21/00—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00
    • G01C21/005—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00 with correlation of navigation data from several sources, e.g. map or contour matching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种导航用芯片，涉及导航制导与控制技术领域。所述芯片包括：传感器接入模块、控制输出模块、先进外围(APB)总线、高级可扩展接口(AXI)总线、可变存储控制器(FMC)总线、先入先出存储器、数据预处理模块、捷联解算模块、组合导航模块、控制解算模块、双口RAM模块、RISC‑V内核模块。本发明的导航用IP核，具有接口丰富、扩展性强、实时性强、资源利用率低、可裁剪能力强的特点，可广泛应用于无人平台、高动态载体、人员状态检测和强冲击机电设备等领域。

Description

导航用芯片
技术领域
本发明涉及导航制导与控制技术领域，具体而言，涉及一种导航用芯片。
背景技术
导航技术可实现载体姿态、位置、速度等信息的测量与解算，是载体运动信息的核心信息源。随着卫星导航、无线通信、电子技术、计算机技术、芯片制造技术等领域的迅猛发展，使得导航技术得到了迅猛的发展。但随着产品形态的多样性、能耗的低效性、设备的通用性、接口的丰富性、计算的实时性等要求的逐渐涌现，现有的借助ARM、DSP和FPGA等组合架构的导航算法承载模式受到一定的限制，如何制作接口丰富、扩展性强、实时性强、资源利用率低、可裁剪能力强等特点的导航专属芯片，一直是国内为导航与位置服务的难题。
针对上述的问题，目前尚未提出有效的解决方案。
发明内容
本发明所要解决的技术问题是如何提供一种接口丰富、扩展性强、实时性强、资源利用率低以及可裁剪能力强的导航用芯片。
为解决上述技术问题，本发明所采取的技术方案是：一种导航用芯片，其特征在于包括：
传感器接入模块，用于实现传感器数据的输入以及输入数据的控制，受控于RISC-V内核模块，通过总线与先入先出存储器双向连接；
控制输出模块，用于实现对外部所加执行机构及输出控制设备进行控制，受控于RISC-V内核模块，通过总线与先入先出存储器双向连接；
数据预处理器模块、捷联解算模块、组合导航模块以及控制解算模块，用于读取先入先出存储器存储的数据，进行对应并行计算，并将计算的中间过程以及结果存储于DPRAM模块中；
DPRAM模块，用于存储预处理器模块、捷联解算模块、组合导航模块以及控制解算模块处理后的数据，通过总线与所述RISC-V内核模块连接；
RISC-V内核模块，用于通过自身总线接口与连接DPRAM模块的总线进行通信，通过与连接DPRAM模块的总线完成与总线交互逻辑器的连接，并通过总线交互逻辑器完成与先入先出存储器连接的总线的连接以及与可变存储控制器总线的连接；
总线交互逻辑器，用于完成可变存储控制器总线、与DPRAM模块连接的总线以及与先入先出存储器连接的总线之间的协议的转换；
所述可变存储控制器总线用于与外部设备进行连接，外部设备过设备自身接口与可变存储控制器总线连接，完成与所述导航芯片的互联。
在一个示例性实施方式中，所述传感器接入模块与所述先入先出存储器之间通过APB总线进行数据交互。
在一个示例性实施方式中，所述控制输出模块与所述先入先出存储器之间通过APB总线进行数据交互。
在一个示例性实施方式中，所述DPRAM模块与所述RISC-V内核模块之间通过AXI总线进行数据交互。
在一个示例性实施方式中，所述传感器接入模块包括传感器串口控制口、传感器SPI控制口、传感器CAN控制口、传感器GPIO控制口、传感器IIC控制口、传感器预留控制口以及传感器输入控制器，所述传感器接入模块通过传感器输入控制器实现与APB总线进行数据交互，通过APB总线完成对传感器串口控制口、传感器SPI控制口、传感器CAN控制口、传感器GPIO控制口、传感器IIC控制口以及传感器预留控制口的配置。
在一个示例性实施方式中，所述控制输出模块包括控制器UART控制口、控制器SPI控制口、控制器CAN控制口、控制器GPIO控制口、控制器IIC控制口、控制器预留控制口以及控制输出控制器，所述控制输出模块通过控制输出控制器与APB总线进行数据交互，通过APB总线完成对控制器UART控制口、控制器SPI控制口、控制器CAN控制口、控制器GPIO控制口、控制器IIC控制口、控制器预留控制口的配置。
在一个示例性实施方式中，所述先入先出存储器包括两个部分：传感器数据缓冲区和控制输出缓冲区；其中传感器数据缓冲区包括若干个传感器UART数据缓冲区、若干个传感器SPI数据缓冲区、若干个传感器CAN数据缓冲区、若干个传感器GPIO口数据缓冲区、若干个传感器USB数据缓冲区、若干个传感器IIC数据缓冲区和若干个保留传感器数据存储缓冲区；
控制输出缓冲包括若干个控制输出UART数据缓冲区、若干个控制输出SPI数据缓冲区、若干个控制输出CAN数据缓冲区、若干个控制输出GPIO数据缓冲区、若干个控制输出IIC数据缓冲区和若干个保留控制数据缓冲区。
在一个示例性实施方式中，在所述传感器数据缓冲区中，所述传感器UART数据缓冲区的总缓冲容量为4KB，所述传感器SPI数据缓冲区的总缓冲容量为3KB，所述传感器CAN数据缓冲区的总缓冲容量为1KB，所述传感器GPIO口数据缓冲区的总缓冲容量为512B，所述传感器CAN数据缓冲区的总缓冲容量为16KB，所述传感器IIC数据缓冲区的总缓冲容量为512B，所述保留传感器数据存储缓冲区的总缓冲容量为32KB；
在控制输出缓冲区中，所传感器UART数据缓冲区的总缓冲容量为2KB，所述控制输出SPI数据缓冲区的总缓冲容量为4KB，所述控制输出CAN数据缓冲区的总缓冲容量为1KB，所述控制输出GPIO数据缓冲区的总缓冲容量为512B，所述控制输出IIC数据缓冲区的容量为1KB，所述保留控制数据缓冲区的总缓冲容量为16KB。
在一个示例性实施方式中，所述APB总线上所挂载资源包括串口控制模块、SPI控制模块、CAN控制模块、GPIO控制模块、IIC控制模块、USB控制模块以及预留控制模块；其中串口控制模块包括UART1控制模块、UART2控制模块、UART3控制模块、UART4控制模块、UART5控制模块、UART6控制模块、UART7控制模块、UART8控制模块、UART9控制模块；SPI控制模块包括SPI1控制模块、SPI2控制模块、SPI3控制模块、SPI4控制模块、SPI5控制模块；CAN控制模块包括CAN1控制模块、CAN2控制模块、CAN3控制模块；GPIO控制模块包括GPIO1控制模块；IIC控制模块包括IIC1控制模块、IIC2控制模块；USB控制模块包括USB1控制模块；通过APB总线可统一调度总线上外部资源，进行集中控制。
在一个示例性实施方式中，所述AXI总线挂载有RISC-V接口、DPRAM接口、导航解算接口、FIFO控制接口、APB接口、FMC接口；其中RISC-V接口用于作为AXI总线输出，完成内核到总线的配置；DPRAM接口包括数据预处理数据存储区、捷联解算数据存储区、组合导航数据存储区和控制解算数据存储区；导航解算接口包括数据预处理算法参数配置模块、捷联解算参数配置模块、组合导航参数配置模块和控制解算参数配置模块；FIFO控制接口用于进行对FIFO存储器的数据交互；APB接口用于进行对APB总线的数据交互；FMC接口用于进行对FMC总线的数据交互。
采用上述技术方案所产生的有益效果在于：本发明所述芯片包括传感器接入模块、控制输出模块、APB(先进外围)总线、AXI(高级可扩展接口)总线、可变存储控制器(FMC)总线、先入先出存储器、数据预处理模块、捷联解算模块、组合导航模块、控制解算模块、双口RAM模块、RISC-V内核模块的IP核，弥补传统以ARM、DSP和FPGA等组合架构为基础的导航设备接口单一、扩展性差、实时性差、资源利用率高、可裁剪能力差的缺点。具有接口丰富、扩展性强、实时性强、资源利用率低、可裁剪能力强的特点，可广泛应用于无人平台、高动态载体、人员状态检测和强冲击机电设备等领域。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本发明实施例的导航芯片的原理框图；
图2是根据本发明实施例的导航芯片的地址组织分配图；
图3是根据本发明实施例的导航芯片中传感器接入模块的原理框图；
图4是根据本发明实施例的导航芯片中控制输出模块的原理框图；
图5是根据本发明实施例的导航芯片中先入先出存储器的原理框图；
图6是根据本发明实施例的导航芯片中先进外围总线(APB)的分配原理框图；
图7是根据本发明实施例的导航芯片中高级可扩展接口总线(AXI)的分配原理框图；
图8是根据本发明实施例的IP核算法工作流程；
图9是根据本发明实施例的IP核启动流程；
图10是根据本发明实施例的自适应电压平衡电源系统的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
如图1所示，本发明实施例公开了一种导航用芯片，所述芯片主要包括：传感器接入模块1-1、控制输出模块1-2、先进外围总线1-3(简称APB)、高级可扩展接口总线1-4(简称AXI总线)、可变存储控制器总线1-6(简称FMC总线)、先入先出存储器1-15(简称FIFO存储器)、数据预处理模块1-10、捷联解算模块1-12、组合导航模块1-13、控制解算模块1-14、双口RAM模块(1-8)(简称DPRAM)和RISC-V内核模块1-9。
其中APB(Advanced Peripheral Bus)，是指外围总线的意思。该总线协议是ARM公司提出的AMBA总线结构之一，APB主要用于低带宽的周边外设之间的连接，例如UART、1284等，在APB里面唯一的主模块就是APB桥，其特性包括：两个时钟周期传输；无需等待周期和回应信号；控制逻辑简单，只有四个控制信号。
AXI(Advanced eXtensible Interface)是一种总线协议，该协议是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、并支持Outstanding传输访问和乱序访问，并更加容易进行时序收敛。AXI是AMBA中一个新的高性能协议。AXI技术丰富了现有的AMBA标准内容，满足超高性能和复杂的片上系统(SoC)设计的需求。
FIFO(First Input First Output)简单说就是指先进先出。由于微电子技术的飞速发展，新一代FIFO芯片容量越来越大，体积越来越小，价格越来越便宜。作为一种新型大规模集成电路，FIFO芯片以其灵活、方便、高效的特性，逐渐在高速数据采集、高速数据处理、高速数据传输以及多机处理系统中得到越来越广泛的应用。
FIFO存储器是系统的缓冲环节，如果没有FIFO存储器，整个系统就不可能正常工作，它主要有几方面的功能：1)对连续的数据流进行缓存，防止在进机和存储操作时丢失数据；2)数据集中起来进行进机和存储，可避免频繁的总线操作，减轻CPU的负担；3)允许系统进行DMA操作，提高数据的传输速度。这是至关重要的一点，如果不采用DMA操作，数据传输将达不到传输要求，而且大大增加CPU的负担，无法同时完成数据的存储工作。
进一步的，传感器接入模块1-1用于负责传感器控制与数据接入，控制输出模块1-2用于负责对外部所加执行机构及输出控制设备的控制，这两个模块通过先进外围总线1-3(简称APB)由RISC-V内核模块1-9进行控制。传感器输入模块1-1采集传感器数据，数据在先进外围总线1-3(简称APB)的集中调度分配下，放进先入先出存储器1-15中。数据预处理模块1-10、捷联解算模块1-12、组合导航模块1-13、控制解算模块1-14用于读取先入先出存储器1-15数据，进行对应并行计算，并将计算的中间过程以及结果存储于双口RAM模块1-8(简称DPRAM)内。RISC-V内核模块1-9经过自身总线接口1-11与高级可扩展接口总线1-4(简称AXI)连接，通过高级可扩展接口总线1-4(简称AXI)，完成对先进外围总线1-3(简称APB)、可变存储控制器总线1-6(简称FMC)、先入先出存储器1-15(简称FIFO)、数据预处理模块1-10、捷联解算模块1-12、组合导航模块1-13、控制解算模块1-14进行参数配置与逻辑调用。可变存储控制器总线1-6(简称FMC)主要用于实现对外输出，总线交互逻辑器1-5完成可变存储控制器总线1-6(简称FMC)、完成对先进外围总线1-3(简称APB)、高级可扩展接口总线1-4(简称AXI)的协议转换；外部设备，可通过设备自身接口1-7与可变存储控制器总线1-6(简称FMC)连接，完成外部设置与IP核的深度互联。
进一步的，本发明实施例所提供的导航用芯片的地址分配如图2所示。系统地址共分为4部分，分别为512-Mbyte块0启动区2-4、512-Mbyte块1启动区2-3、512-Mbyte块2启动区2-2、512-Mbyte块3启动区2-1。512-Mbyte块0启动区2-4的地址为0x00000000至0x1FFFFFFF，包括指令传输总线RAM2-21、保留资源一2-20、系统内存2-19、保留资源二2-18、Flash存储器2-17、可选字节2-16、程序引导区2-15、保留资源三2-14；512-Mbyte块1DPRAM2-3的地址为0x20000000至0x3FFF FFFF，包括数据传输总线2-13、SRAM一2-12、SRAM二2-11以及保留资源四2-10；512-Mbyte块2AXI总线2-2的地址为0x40000000至0x5FFF FFFF，包括APB总线2-9、保留资源五2-8以及保留资源六2-7；512-Mbyte块3FMC总线2-1的地址为0x60000000至0x7FFF FFFF，包括寄存器配置2-6和数据传输2-5。
进一步的，如图3所示，所述传感器接入模块1-1包括传感器串口控制口4-1、传感器SPI控制口4-2、传感器CAN控制口4-3、传感器GPIO控制口4-4、传感器USB控制口4-5、传感器预IIC控制口4-6、传感器预留控制口4-7以及传感器输入控制器4-8。所述传感器接入模块通过传感器输入控制器4-8实现与APB总线1-3进行数据交互4-9，通过APB总线1-3完成对传感器串口控制口4-1、传感器SPI控制口4-2、传感器CAN控制口4-3、传感器GPIO控制口4-4、传感器IIC控制口4-5以及传感器预留控制口4-6的配置。需要说明的是，所述传感器接入模块1-1还可以根据需要设置其他类型的控制口，在此不一一列举。图3中的4-7是预留的其他类型的控制口。
如图4所示，所述控制输出模块1-2包括控制器UART控制口(UART)3-1、控制器SPI控制口(SPI)3-2、控制器CAN控制口(CAN)3-3、控制器GPIO控制口(SPIO)3-4、控制器IIC控制口(IIC)3-5、控制器预留控制口3-6以及控制输出控制器3-7，所述控制输出模块通过控制输出控制器3-7与APB总线1-3进行数据交互，通过APB总线1-3完成对控制器UART控制口3-1、控制器SPI控制口3-2、控制器CAN控制口3-3、控制器GPIO控制口3-4、控制器IIC控制口3-5、控制器预留控制口3-6的配置。需要说明的是，所述控制输出模块1-2还可以根据需要设置其他类型的控制口，在此不一一列举。
SPI是串行外设接口(Serial Peripheral Interface)的简称，SPI是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，如今越来越多的芯片集成了这种通信协议。
CAN是控制器局域网络(Controller Area Network，CAN)的简称，是由以研发和生产汽车电子产品著称的德国BOSCH公司开发的，并最终成为国际标准(ISO 11898)，是国际上应用最广泛的现场总线之一。CAN属于现场总线的范畴，它是一种有效支持分布式控制或实时控制的串行通信网络。较之许多RS-485基于R线构建的分布式控制系统而言，基于CAN总线的分布式控制系统在以下方面具有明显的优越性：网络各节点之间的数据通信实时性强、开发周期短。
GPIO(General-purpose input/output)，通用型输入输出的简称，功能类似8051的P0--P3，其接脚可以供使用者由程控自由使用，PIN脚依现实考量可作为通用输入(GPI)或通用输出(GPO)或通用输入与输出(GPIO)，如当clk generator，chip select等。GPIO的优点：低功耗：GPIO具有更低的功率损耗(大约1μA，μC的工作电流则为100μA)。集成IIC从机接口：GPIO内置IIC从机接口，即使在待机模式下也能够全速工作。小封装：GPIO器件提供最小的封装尺寸；低成本：不用为没有使用的功能买单。快速上市：不需要编写额外的代码、文档，不需要任何维护工作。灵活的灯光控制：内置多路高分辨率的PWM输出。可预先确定响应时间：缩短或确定外部事件与中断之间的响应时间。更好的灯光效果：匹配的电流输出确保均匀的显示亮度。布线简单：仅需使用2条就可以组成IIC总线或3条组成SPI总线。与ARM的几组GPIO引脚，功能相似，GPxCON控制引脚功能，GPxDAT用于读写引脚数据。另外，GPxUP用于确定是否使用上拉电阻。x为A，B，，H/J，GPAUP没有上拉电阻。
II C(Inter-Integrated Circuit)是I2C Bus简称，即集成电路总线，它是一种串行通信总线，使用多主从架构，II C串行总线一般有两根信号线，一根是双向的数据线SDA，另一根是时钟线SCL。所有接到II C总线设备上的串行数据SDA都接到总线的SDA上，各设备的时钟线SCL接到总线的SCL上。
UART通用异步收发传输器(Universal Asynchronous Receiver/Transmitter)，它将要传输的资料在串行通信与并行通信之间加以转换。作为把并行输入信号转成串行输出信号的芯片，UART通常被集成于其他通讯接口的连结上。具体实物表现为独立的模块化芯片，或作为集成于微处理器中的周边设备。UART是一种通用串行数据总线，用于异步通信。该总线双向通信，可以实现全双工传输和接收。在嵌入式设计中，UART用于主机与辅助设备通信，如汽车音响与外接AP之间的通信，与PC机通信包括与监控调试器和其它器件，如EEPROM通信。
进一步的，如图5所示，所述先入先出存储器1-15主要包括两个部分：传感器数据缓冲区5-14和控制输出缓冲区5-15。其中传感器数据缓冲区5-14包括5路UART数据缓冲区5-1、3路SPI数据缓冲区5-2、2路CAN数据缓冲区5-3、8个GPIO口数据缓冲区5-4、1个USB数据缓冲区5-5、1路IIC数据缓冲区5-6和保留传感器数据存储区域5-7。控制输出缓冲区5-15包括4路UART数据缓冲区5-8、2个SPI数据缓冲区5-9、1个CAN数据缓冲区5-10、8个GPIO数据缓冲区5-11、1路IIC数据缓冲区和保留控制数据存储区域5-13。
在传感器数据缓冲区5-14中，5个UART数据缓冲区5-1总缓冲容量为4KB，3个SPI数据缓冲区5-2的总缓冲容量为3KB、2个CAN数据缓冲区5-3的总缓冲容量为1KB、8个GPIO口数据缓冲区5-4的总缓冲容量为512B、1个USB数据缓冲区5-5的总缓冲容量为16KB、1个IIC数据缓冲区5-6的总缓冲容量为512B和保留传感器数据存储区域5-7的总缓冲容量为32KB。
在控制输出缓冲5-15中，4个UART数据缓冲区5-8总缓冲容量为2KB、2个SPI数据缓冲区5-9的总缓冲容量为4KB、1个CAN数据缓冲区5-10的总缓冲容量为1KB、8个GPIO数据缓冲区5-11的总缓冲容量为512B、1个IIC数据缓冲区的总缓冲容量为1KB，保留控制数据存储区域5-13的总缓冲容量为16KB。需要说明的是，上述缓冲区的总容量还可以为其它数量，本领域技术人员可以根据需要进行详细的设置，在此不做赘述。
进一步的，如图6所示，所述先进外围总线1-3(APB)上所挂载资源包括串口控制模块6-1、SPI控制模块6-2、CAN控制模块6-3、GPIO控制模块6-4、IIC控制模块6-5、USB控制模块6-6以及预留控制模块6-7；其中串口控制模块6-1包括UART1控制模块6-8、UART2控制模块6-9、UART3控制模块6-10、UART4控制模块6-11、UART5控制模块6-12、UART6控制模块6-13、UART7控制模块6-14、UART8控制模块6-15、UART9控制模块6-16；SPI控制模块6-2包括SPI1控制模块6-17、SPI2控制模块6-18、SPI3控制模块6-19、SPI4控制模块6-20、SPI5控制模块6-21；CAN控制模块6-3包括CAN1控制模块6-22、CAN2控制模块6-23、CAN3控制模块6-24；GPIO控制模块6-4包括GPIO1控制模块6-25；IIC控制模块6-5包括IIC1控制模块6-26、IIC2控制模块6-27；USB控制模块6-6包括USB1控制模块6-28；通过APB总线1-3可统一调度总线上外部资源，进行集中控制。需要说明的是，所述先进外围总线中个类型的控制模块的具体数量本领域技术人员可以根据实际需要进行设置，在此不一一列举。
进一步的，如图7所示，所述AXI总线1-4挂载有RISC-V接口7-1、DPRAM接口7-2、导航解算接口7-3、FIFO控制接口7-4、APB接口7-5、FMC接口7-6；其中RISC-V接口7-1用于作为AXI总线输出7-7，完成内核到总线的配置；DPRAM接口7-2包括数据预处理数据存储区7-8、捷联解算数据存储区7-9、组合导航数据存储区7-10和控制解算数据存储区7-11；导航解算接口7-3包括数据预处理算法参数配置模块7-12、捷联解算参数配置模块7-13、组合导航参数配置模块7-14和控制解算参数配置模块7-15；FIFO控制接口7-4用于进行对FIFO存储器1-15的数据交互；APB接口7-5用于进行对APB总线1-3的数据交互；FMC接口7-6用于进行对FMC总线1-6的数据交互。需要说明的是，所述AXI总线中挂载的接口类型，本领域技术人员可以根据实际需要进行设置，在此不一一列举。
具体操作实例：
将导航用IP核可部署于商用FPGA芯片中，如Xilinx的Artix-7芯片、Intel公司的Cyclon-IV等中高级芯片上。通过设置合理的外部管脚，完成全部导航任务。以Xilinx的Artix-7系列的XC7A35T-2CSG324I为例，可将本发明的导航用IP核该芯片中。同时对外引出相应引脚，即可实现导航功能。
本申请一个示例性实施例的导航芯片的IP核算法工作流程如图8所示，包括以下步骤：
步骤8-1，系统初始化。
步骤8-2，设备自检。
如果设备自检的过程中，检测出导航设备损坏，则跳转到步骤8-3，否则，执行步骤8-4。
步骤8-3，异常输出。
输出异常警报，并结束流程。
步骤8-4，传感器数据读取。
步骤8-5，数据预处理。
步骤8-6，初始对准。
如果未完成对准，则跳回到步骤8-6，否则，执行步骤8-7。
步骤8-7，捷联解算。
步骤8-8，接收修正信息。
如果修正信息无效，执行步骤8-10，否则，执行步骤8-9。
步骤8-9，组合导航解算。
步骤8-10，控制指令分解。
步骤8-11，执行输出。
步骤8-12，结束。
本申请一个示例性实施例的导航芯片的IP核启动流程如图9所示，包括以下步骤：
步骤9-1，RISC-V内核启动。
步骤9-2，检测程序启动载体。
如果是NorFlash启动，执行步骤9-3，；如果是仿真有效，执行步骤9-4，如果是NandFlash启动，执行步骤9-5。
步骤9-3，NorFlash启动。
步骤9-4，仿真模式。
步骤9-5，NandFlash启动。
步骤9-6，指令搬运。
步骤9-7，系统总线初始化。
步骤9-8，运行参数初始化。
步骤9-9，外部设备接口初始化。
步骤9-10，程序运行。
综上，1)本发明所述导航用芯片中传感器接入模块包括UART、SPI、CAN、GPIO等接口；控制输出模块包括UART、SPI、CAN、GPIO等接口；对外可通过FMC总线与外部进行互联，具有接口丰富、扩展性强的特点。
2)本发明所述导航用芯片中将导航算法进行并行分割，包括：数据预处理、捷联解算、组合导航、控制解算，采用分布式并行处理架构，分别连接至FIFO(先入先出存储器)和DPRAM(双口RAM模块)，提高了系统的整体实时性，具有实时性强的特点。
3)本发明所述导航用芯片中利用先进外围总线(APB)、高级可扩展接口总线(AXI)和可变存储控制器(FMC)总线，提高了整体系统的可塑性，同时利用RISC-V作为核心任务调度与配置，具有资源利用率低、可裁剪能力强的特点。
本发明实施例还提供了另一种导航用芯片，该装置与上述任一实施例不同之处在于还包括自适应电压平衡电源系统，该自适应电压平衡电源系统能够有效降低芯片在正常工作状态下的功耗。
图10是根据本发明实施例的自适应电压平衡电源系统的电路原理框图，如图10所示，所述自适应电压平衡电源系统包括：核心电源8-1、输出拟合单元8-2、调整单元8-3、时钟输出单元8-4、脉冲发生模块8-5、延迟单元一8-6、延迟单元二8-7、编码单元8-8，其中，脉冲发生模块8-5可以包括第一脉冲发生模块、第二脉冲发生模块...第n脉冲发生模块。
如图10所示，所述核心电源8-1可以选用TLV62130RGTR电源管理芯片，所述电源管理芯片引脚1、引脚2、引脚3连接到内部MOSFET开关，与输出电容器之间连接例如大小为1.5μH的电感器L1。所述电源管理芯片引脚4与大小为10kΩ的上拉电阻R14相连，用于电压状态指示。所述电源管理芯片引脚5与电阻分压器相连，所述电阻分压器由例如大小为4.99kΩ的电阻R16与例如大小为20kΩ的电阻R17串联而成，所述引脚5用于进行电压反馈。所述电源管理芯片引脚6为模拟接地引脚，需要直接与GND相连。所述电源管理芯片引脚7用于进行开关频率选择，所述开关频率的典型高工作频率约为2.5Mhz，典型低工作频率约为1.25Mhz。所述电源管理芯片引脚8用于输出电压缩放。所述电源管理芯片引脚9与例如大小为3.3nF的外部电容器C12相连，用于设置内部电压基准上升时间。所述电源管理芯片引脚10需接入控制电路的电源电压，引脚11、引脚12需接入电源级的电源电压，所述引脚10、引脚11、引脚12需连接相同电压源。所述电源管理芯片引脚13用于进行输入使能，当输入高电平时启用，输入低电平时禁用。所述电源管理芯片引脚14用于控制回路电路的输出电压检测。所述电源管理芯片引脚15、16为电源接地引脚，需要直接与GND相连。
在另外的一个示例中，还可以是如下的结构：电容C7和C8并联连接，电阻R16和电阻R17串联连接之后形成输入电阻，该输出电阻和电容C7、C8并联连接。电源管理芯片的引脚1、2、3经电容L1与并联后的C7、C8以及输出电阻(串联的R16和R17)的一端连接。电源管理芯片的引脚4与R16的远离R17的一端连接。电源管理芯片的引脚5与电阻R16和电阻R17的连接点相连。电源管理芯片的引脚7、6、15、16、17与并联后的C7、C8以及输出电阻(串联的R16和R17)的另一端连接，并接地。电容C14一端接地，另一端与电源电压VCC5相连。引脚10、11、12连接在电容C14与电源电压VCC5的连接点上，用于接入电源电压。引脚13也连接在电容C14与电源电压VCC5的连接点上，用于进行输入使能，当输入高电平时启用，输入低电平时禁用。引脚9与电容12的一端相连，用于设置内部电压基准上升时间，电容12的另一端与地相连。引脚8与电容12的另一端相连，用于输出电压缩放。
如图10所示，所述脉冲发生模块8-5、延迟单元一8-6及延迟单元二8-7用于监测芯片关键路径随电压、温度发生的变化，所述时钟输出单元8-4向至少一个的脉冲发生单元8-5输出时钟信号，所述脉冲发生单元8-5根据输入信号向所述延迟单元一8-6及所述延迟单元二8-7发送脉冲信号。所述延迟单元一8-6，即对脉冲信号产生与芯片中随温度发生变化最快的第一类型电压相关的第一延时。所述延迟单元二8-7，即对脉冲信号产生与芯片中随温度发生变化最慢的第二类型电压相关的第二延时。将延时后得到的第一、第二类型实际输出值经所述编码单元8-8编码后输入至所述输出拟合单元8-2，所述输出拟合单元8-2依据第一类型实际输出值及第二类型实际输出值的权重进行拟合，得到能够反映芯片关键路径变化的拟合输出值。所示调整单元8-3，即将芯片在任意温度下以正常工作时的最小工作电压所得到的拟合输出值与当前拟合输出值进行比较，以此来调整芯片的工作电压，降低不必要的功耗浪费。
在本实施例中，脉冲发生模块8-5、延迟单元一8-6及延迟单元二8-7设置在芯片中的关键路径附近，使得脉冲发生模块8-5、延迟单元一8-6及延迟单元二8-7与该关键路径处于相同的温度环境，从而保证脉冲发生模块8-5、延迟单元一8-6及延迟单元二8-7能够体现关键路径的主要状态。脉冲发生模块8-5根据时钟信号产生相应的脉冲信号，并将所产生的脉冲信号输入至延迟单元一8-6及延迟单元二8-7，延迟单元一8-6及延迟单元二8-7对脉冲信号进行延时，从而产生能够反映芯片当前性能的信息。因此，基于此来调整芯片的工作电压会降低芯片的功耗。
在一个示例中，所述输出拟合单元8-2依据第一类型实际输出值及第二类型实际输出值的权重进行拟合时，所采用的权重可以基于以下方式来计算。
所述第一、第二类型实际输出值的权重分别采用α及β进行表示，所述权重可以通过最小二乘法求出。所述最小二乘法的公式如下：
Figure BDA0003326541840000161
Figure BDA0003326541840000162
上式中，(xi，yi)为样本变量，n为样本变量的个数，
Figure BDA0003326541840000163
为n个样本变量的平均值，a、b为所求拟合方程y＝a+bx内的待定系数。
所述输出拟合单元8-2依据拟合公式及所得权重对第一类型实际输出值及第二类型实际输出值进行拟合，所述拟合公式如下：
V＝r1×α+r2×β
上式中，V为计算所得的拟合输出值，r1为当前时刻延迟单元一8-6输出的第一类型实际输出值，r2为当前时刻延迟单元二8-7输出的第二类型实际输出值。
所述调整单元8-3通过比较基准电压值Vmin与当前拟合输出值V的大小来调整芯片的工作电压，降低不必要的功耗浪费。所述基准电压Vmin为芯片在任意温度下以正常工作时的最小工作电压所得到的拟合输出值，其计算公式如下所示：
Vmin＝r1min×α+r2min×β
上式中，r1min、r2min分别为所述芯片在某一温度下处于最小工作电压时延迟单元一8-6输出的第一实际输出值和延迟单元二8-7输出的第二实际输出值。
在另外一个实施例中，第一、第二实际输出值的权重分别采用α及β还可以通过以下公式得到：
Figure BDA0003326541840000171
Figure BDA0003326541840000172
其中，η为校正因子，Hj为j阶逆向旋转矩阵，(xi，yi)为样本变量，ek为学习率。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
上述实施例中的集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在上述计算机可读取的存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在存储介质中，包括若干指令用以使得一台或多台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的客户端，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种导航用芯片，其特征在于，包括：
传感器接入模块(1-1)，用于实现传感器数据的输入以及输入数据的控制，受控于RISC-V内核模块(1-9)，通过总线与先入先出存储器(1-15)双向连接；
控制输出模块(1-2)，用于实现对外部所加执行机构及输出控制设备进行控制，受控于RISC-V内核模块(1-9)，通过总线与先入先出存储器(1-15)双向连接；
数据预处理器模块(1-10)、捷联解算模块(1-12)、组合导航模块(1-13)以及控制解算模块(1-14)，用于读取先入先出存储器(1-15)存储的数据，进行对应并行计算，并将计算的中间过程以及结果存储于DPRAM模块(1-8)中；
DPRAM模块(1-8)，用于存储预处理器模块(1-10)、捷联解算模块(1-12)、组合导航模块(1-13)以及控制解算模块(1-14)处理后的数据，通过总线与所述RISC-V内核模块(1-9)连接；
RISC-V内核模块(1-9)，用于通过自身总线接口(1-11)与连接
DPRAM模块(1-8)的总线进行通信，通过与连接DPRAM模块(1-8)的总线完成与总线交互逻辑器(1-5)的连接，并通过总线交互逻辑器(1-5)完成与先入先出存储器(1-12)连接的总线的连接以及与可变存储控制器总线(1-6)的连接；
总线交互逻辑器(1-5)，用于完成可变存储控制器总线(1-6)、与DPRAM模块(1-8)连接的总线以及与先入先出存储器(1-15)连接的总线之间的协议的转换；
所述可变存储控制器总线(1-6)用于与外部设备进行连接，外部设备过设备自身接口与可变存储控制器总线(1-6)连接，完成与所述导航芯片的互联。
2.根据权利要求1所述的导航用芯片，其特征在于：所述导航用芯片还包括自适应电压平衡电源系统，所述自适应电压平衡电源系统包括：
时钟输出单元，被配置为向脉冲发生单元输出时钟信号，
所述脉冲发生单元，被配置为根据输入的时钟信号向延迟单元一及延迟单元二发送脉冲信号；
所述延迟单元一，被配置为对所述脉冲信号产生与芯片中随温度发生变化最快的第一类型电压相关的第一延时；
所述延迟单元二，被配置为对所述脉冲信号产生与芯片中随温度发生变化最慢的第二类型电压相关的第二延时；
编码单元，被配置为对延时后得到的第一类型电压、第二类型电压的实际输出值进行编码，并将编码后的第一类型实际输出值和第二类型实际输出值输入至输出拟合单元；
所述输出拟合单元根据所述第一类型实际输出值及所述第二类型实际输出值的权重进行拟合，得到能够反映芯片关键路径变化的当前拟合输出值；
所述调整单元被配置为将芯片在一定温度下以正常工作时的最小工作电压所得到的拟合输出值与所述当前拟合输出值进行比较，以此来调整芯片的工作电压。
3.根据权利要求2所述的导航用芯片，其特征在于，所述输出拟合单元根据所述第一类型实际输出值及所述第二类型实际输出值的权重进行拟合包括：
基于最小二乘法计算所述第一类型实际输出值和所述第二类型实际输出值的权重；
基于拟合公式及所计算的所述第一类型实际输出值和所述第二类型实际输出值的权重进行拟合。
4.根据权利要求1所述的导航用芯片，其特征在于：所述DPRAM模块(1-8)与所述RISC-V内核模块(1-9)之间通过AXI总线(1-4)进行数据交互。
5.根据权利要求1所述的导航用芯片，其特征在于：所述传感器接入模块(1-1)包括传感器串口控制口(4-1)、传感器SPI控制口(4-2)、传感器CAN控制口(4-3)、传感器GPIO控制口(4-4)、传感器IIC控制口(4-5)、传感器预留控制口(4-6)以及传感器输入控制器(4-8)，所述传感器接入模块通过传感器输入控制器(4-8)实现与APB总线(1-3)进行数据交互(4-9)，通过APB总线(1-3)完成对传感器串口控制口(4-1)、传感器SPI控制口(4-2)、传感器CAN控制口(4-3)、传感器GPIO控制口(4-4)、传感器IIC控制口(4-5)以及传感器预留控制口(4-6)的配置。
6.根据权利要求1所述的导航用芯片，其特征在于：所述控制输出模块(1-2)包括控制器UART控制口(3-1)、控制器SPI控制口(3-2)、控制器CAN控制口(3-3)、控制器GPIO控制口(3-4)、控制器IIC控制口(3-5)、控制器预留控制口(3-6)以及控制输出控制器(3-7)，所述控制输出模块通过控制输出控制器(3-7)与APB总线(1-3)进行数据交互，通过APB总线(1-3)完成对控制器UART控制口(3-1)、控制器SPI控制口(3-2)、控制器CAN控制口(3-3)、控制器GPIO控制口(3-4)、控制器IIC控制口(3-5)、控制器预留控制口(3-6)的配置。
7.根据权利要求1所述的导航用芯片，其特征在于：所述先入先出存储器(1-15)包括两个部分：
传感器数据缓冲区(5-14)和控制输出缓冲区(5-15)；其中传感器数据缓冲区(5-14)包括若干个传感器UART数据缓冲区(5-1)、若干个传感器SPI数据缓冲区(5-2)、若干个传感器CAN数据缓冲区(5-3)、若干个传感器GPIO口数据缓冲区(5-4)、若干个传感器USB数据缓冲区(5-5)、若干个传感器IIC数据缓冲区(5-6)和若干个保留传感器数据存储缓冲区(5-7)；
控制输出缓冲(5-15)包括若干个控制输出UART数据缓冲区(5-8)、若干个控制输出SPI数据缓冲区(5-9)、若干个控制输出CAN数据缓冲区(5-10)、若干个控制输出GPIO数据缓冲区(5-11)、若干个控制输出IIC数据缓冲区和若干个保留控制数据缓冲区(5-13)。
8.根据权利要求7所述的导航用芯片，其特征在于：
在所述传感器数据缓冲区(5-14)中，所述传感器UART数据缓冲区的总缓冲容量为4KB，所述传感器SPI数据缓冲区(5-2)的总缓冲容量为3KB，所述传感器CAN数据缓冲区(5-3)的总缓冲容量为1KB，所述传感器GPIO口数据缓冲区(5-4)的总缓冲容量为512B，所述传感器CAN数据缓冲区(5-5)的总缓冲容量为16KB，所述传感器IIC数据缓冲区(5-6)的总缓冲容量为512B，所述保留传感器数据存储缓冲区(5-7)的总缓冲容量为32KB；
在控制输出缓冲区(5-15)中，所传感器UART数据缓冲区(5-8)的总缓冲容量为2KB，所述控制输出SPI数据缓冲区(5-9)的总缓冲容量为4KB，所述控制输出CAN数据缓冲区(5-10)的总缓冲容量为1KB，所述控制输出GPIO数据缓冲区(5-11)的总缓冲容量为512B，所述控制输出IIC数据缓冲区的容量为1KB，所述保留控制数据缓冲区(5-13)的总缓冲容量为16KB。
9.根据权利要求2或3所述的导航用芯片，其特征在于：所述APB总线上所挂载资源包括串口控制模块(6-1)、SPI控制模块(6-2)、CAN控制模块(6-3)、GPIO控制模块(6-4)、IIC控制模块(6-5)、USB控制模块(6-6)以及预留控制模块(6-7)；其中串口控制模块(6-1)包括UART1控制模块(6-8)、UART2控制模块(6-9)、UART3控制模块(6-10)、UART4控制模块(6-11)、UART5控制模块(6-12)、UART6控制模块(6-13)、UART7控制模块(6-14)、UART8控制模块(6-15)、UART9控制模块(6-16)；SPI控制模块(6-2)包括SPI1控制模块(6-17)、SPI2控制模块(6-18)、SPI3控制模块(6-19)、SPI4控制模块(6-20)、SPI5控制模块(6-21)；CAN控制模块(6-3)包括CAN1控制模块(6-22)、CAN2控制模块(6-23)、CAN3控制模块(6-24)；GPIO控制模块(6-4)包括GPIO1控制模块(6-25)；IIC控制模块(6-5)包括IIC1控制模块(6-26)、IIC2控制模块(6-27)；USB控制模块(6-6)包括USB1控制模块(6-28)；通过APB总线(1-3)可统一调度总线上外部资源，进行集中控制。
10.根据权利要求4所述的导航用芯片，其特征在于：所述AXI总线(1-4)挂载有RISC-V接口(7-1)、DPRAM接口(7-2)、导航解算接口(7-3)、FIFO控制接口(7-4)、APB接口(7-5)、FMC接口(7-6)；其中RISC-V接口(7-1)用于作为AXI总线输出(7-7)，完成内核到总线的配置；DPRAM接口(7-2)包括数据预处理数据存储区(7-8)、捷联解算数据存储区(7-9)、组合导航数据存储区(7-10)和控制解算数据存储区(7-11)；导航解算接口(7-3)包括数据预处理算法参数配置模块(7-12)、捷联解算参数配置模块(7-13)、组合导航参数配置模块(7-14)和控制解算参数配置模块(7-15)；FIFO控制接口(7-4)用于进行对FIFO存储器(1-15)的数据交互；APB接口(7-5)用于进行对APB总线(1-3)的数据交互；FMC接口(7-6)用于进行对FMC总线(1-6)的数据交互。
CN202111265026.5A 2021-10-28 2021-10-28 导航用芯片 Active CN114018264B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111265026.5A CN114018264B (zh) 2021-10-28 2021-10-28 导航用芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111265026.5A CN114018264B (zh) 2021-10-28 2021-10-28 导航用芯片

Publications (2)

Publication Number Publication Date
CN114018264A true CN114018264A (zh) 2022-02-08
CN114018264B CN114018264B (zh) 2023-05-23

Family

ID=80058563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111265026.5A Active CN114018264B (zh) 2021-10-28 2021-10-28 导航用芯片

Country Status (1)

Country Link
CN (1) CN114018264B (zh)

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1651863A (zh) * 2004-11-24 2005-08-10 吉林大学 自动引导车辆无线定位、导航与控制系统
US20100204916A1 (en) * 2007-06-08 2010-08-12 Garin Lionel J Gnss positioning using pressure sensors
CN102929836A (zh) * 2012-08-17 2013-02-13 中国科学院空间科学与应用研究中心 一种航天专用asic芯片系统
CN103278162A (zh) * 2013-04-24 2013-09-04 哈尔滨工程大学 基于cpci总线的旋转式捷联系统硬件平台及其导航解算方法
CN103308932A (zh) * 2013-05-28 2013-09-18 中国电子科技集团公司第三十八研究所 基于宽带射频直接技术的单片多模导航芯片
CN103323006A (zh) * 2013-05-29 2013-09-25 哈尔滨工程大学 基于omap的光纤陀螺捷联系统的导航计算机
CN104816635A (zh) * 2015-04-20 2015-08-05 上海电机学院 汽车仪表盘及其实现方法
CN107505833A (zh) * 2017-08-01 2017-12-22 南京理工大学 一种基于嵌入式操作系统的飞行控制系统及方法
CN107884801A (zh) * 2017-10-17 2018-04-06 昆明理工大学 一种可显示obd信息的北斗导航系统
CN108303081A (zh) * 2017-12-29 2018-07-20 郭晓宇 一种仿生偏振/惯性/大气数据组合导航系统
US20180245930A1 (en) * 2017-02-28 2018-08-30 International Business Machines Corporation Power consumption during navigation via smart sleep and wake
CN109443362A (zh) * 2018-10-30 2019-03-08 中国船舶重工集团公司第七〇九研究所 基于dsp和fpga的导航计算机
CN209014009U (zh) * 2018-12-27 2019-06-21 陕西航天时代导航设备有限公司 一种基于双口ram的导航系统
CN109933561A (zh) * 2017-12-15 2019-06-25 湖南中部芯谷科技有限公司 一种基于SoC的通用组合导航集成处理器架构
CN111366143A (zh) * 2018-12-26 2020-07-03 北京信息科技大学 一种组合式自主定位定向的极地罗经装置
CN111885804A (zh) * 2020-08-24 2020-11-03 广州七喜电子科技有限公司 一种机箱灯光无线遥控方法、装置及可储存介质
CN111966123A (zh) * 2020-08-28 2020-11-20 北京信息科技大学 导航设备及飞行器
CN112597724A (zh) * 2021-03-04 2021-04-02 长沙海格北斗信息技术有限公司 基于risc-v的芯片设计方法、导航芯片及接收机
CN112711213A (zh) * 2021-01-11 2021-04-27 中国船舶重工集团公司第七0七研究所 一种基于RiscV内核的导航采集解算Soc处理系统及其方法
CN113483756A (zh) * 2021-07-13 2021-10-08 北京信息科技大学 数据的处理方法和系统、存储介质及电子设备
WO2021208190A1 (zh) * 2020-04-14 2021-10-21 上海华测导航技术股份有限公司 导航板卡、用于导航板卡的多源数据融合方法以及运载体

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1651863A (zh) * 2004-11-24 2005-08-10 吉林大学 自动引导车辆无线定位、导航与控制系统
US20100204916A1 (en) * 2007-06-08 2010-08-12 Garin Lionel J Gnss positioning using pressure sensors
CN102929836A (zh) * 2012-08-17 2013-02-13 中国科学院空间科学与应用研究中心 一种航天专用asic芯片系统
CN103278162A (zh) * 2013-04-24 2013-09-04 哈尔滨工程大学 基于cpci总线的旋转式捷联系统硬件平台及其导航解算方法
CN103308932A (zh) * 2013-05-28 2013-09-18 中国电子科技集团公司第三十八研究所 基于宽带射频直接技术的单片多模导航芯片
CN103323006A (zh) * 2013-05-29 2013-09-25 哈尔滨工程大学 基于omap的光纤陀螺捷联系统的导航计算机
CN104816635A (zh) * 2015-04-20 2015-08-05 上海电机学院 汽车仪表盘及其实现方法
US20180245930A1 (en) * 2017-02-28 2018-08-30 International Business Machines Corporation Power consumption during navigation via smart sleep and wake
CN107505833A (zh) * 2017-08-01 2017-12-22 南京理工大学 一种基于嵌入式操作系统的飞行控制系统及方法
CN107884801A (zh) * 2017-10-17 2018-04-06 昆明理工大学 一种可显示obd信息的北斗导航系统
CN109933561A (zh) * 2017-12-15 2019-06-25 湖南中部芯谷科技有限公司 一种基于SoC的通用组合导航集成处理器架构
CN108303081A (zh) * 2017-12-29 2018-07-20 郭晓宇 一种仿生偏振/惯性/大气数据组合导航系统
CN109443362A (zh) * 2018-10-30 2019-03-08 中国船舶重工集团公司第七〇九研究所 基于dsp和fpga的导航计算机
CN111366143A (zh) * 2018-12-26 2020-07-03 北京信息科技大学 一种组合式自主定位定向的极地罗经装置
CN209014009U (zh) * 2018-12-27 2019-06-21 陕西航天时代导航设备有限公司 一种基于双口ram的导航系统
WO2021208190A1 (zh) * 2020-04-14 2021-10-21 上海华测导航技术股份有限公司 导航板卡、用于导航板卡的多源数据融合方法以及运载体
CN111885804A (zh) * 2020-08-24 2020-11-03 广州七喜电子科技有限公司 一种机箱灯光无线遥控方法、装置及可储存介质
CN111966123A (zh) * 2020-08-28 2020-11-20 北京信息科技大学 导航设备及飞行器
CN112711213A (zh) * 2021-01-11 2021-04-27 中国船舶重工集团公司第七0七研究所 一种基于RiscV内核的导航采集解算Soc处理系统及其方法
CN112597724A (zh) * 2021-03-04 2021-04-02 长沙海格北斗信息技术有限公司 基于risc-v的芯片设计方法、导航芯片及接收机
CN113483756A (zh) * 2021-07-13 2021-10-08 北京信息科技大学 数据的处理方法和系统、存储介质及电子设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
王国栋: "微型定位导航授时系统集成设计", 《导航定位与授时》 *
王建中: "基于捷联惯性导航系统姿态实时性的研究", 《电子技术应用》 *

Also Published As

Publication number Publication date
CN114018264B (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
US9195610B2 (en) Transaction info bypass for nodes coupled to an interconnect fabric
CN104915303B (zh) 基于PXIe总线的高速数字I/O系统
CN112540951A (zh) 一种适用于电力系统控制保护装置的专用主控芯片
CN104636301B (zh) 一种基于pci‑e接口的大规模plc高速背板总线系统
CN104156333A (zh) 一种基于fpga的uart多接口扩展系统和方法
CN113489594B (zh) 基于fpga模块的pcie实时网卡
CN112256615B (zh) Usb转换接口装置
CN201583943U (zh) 音频soc芯片的高效低功耗dma的ip结构
CN107704407A (zh) 一种用于spi和uart之间数据处理的系统和方法
CN109241641B (zh) 一种双核ARM型SoC应用验证实现方法及应用验证板
CN206684533U (zh) 微信远程控制芯片
CN114018264B (zh) 导航用芯片
CN202406141U (zh) 一种防火墙
CN103984663A (zh) 一种并行体制的多样性星载电子设备
CN219574799U (zh) 一种基于amba总线的多总线桥接器及其片上系统
CN106787970A (zh) 一种基于WiFi无线局域网的有刷直流电机网络化调速平台
CN114018266B (zh) 基于fpga和dsp的多串口通信导航计算装置
CN114328370A (zh) 一种基于RISC-V的视觉控制异构soc芯片架构
CN101894093B (zh) 混合模式多cpu并行计算系统及控制方法
Wingard Socket-based design using decoupled interconnects
CN210572737U (zh) 一种二次雷达信号处理装置
RU158939U1 (ru) Контроллер периферийных интерфейсов (кпи-2)
Yin et al. Design and implementation of a inter-chip bridge in a multi-core SoC
CN213069799U (zh) 数据处理控制板卡
CN107562673A (zh) 一种应用于嵌入处理器总线协议转换桥接装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant