CN113992485B - 一种判决反馈均衡电路和高速信号信道传输系统 - Google Patents

Abstract

本发明公开了一种判决反馈均衡电路和高速信号信道传输结构，判决反馈均衡电路通过对比判决反馈均衡正向最大补偿后幅值与反向最大补偿后幅值，获得后标分量在两种情况下均衡滤波器对输入信号的补偿情况，并实时调整滤波器控制系数，优化判决反馈均衡电路的均衡方案，使均衡后信号达到最佳状态。均衡算法简单，控制环路明确，电路结构实现容易。当判决反馈均衡正向最大补偿后幅值绝对值小于反向最大补偿后幅值绝对值时，需要增加均衡滤波器系数的绝对值；当判决反馈均衡正向最大补偿后幅值绝对值大于反向最大补偿后幅值绝对值时，需要减小均衡滤波器系数的绝对值。

Description

一种判决反馈均衡电路和高速信号信道传输系统

技术领域

本发明属于半导体集成电路领域，具体属于一种判决反馈均衡电路和高速信号信道传输系统。

背景技术

在应用市场对电子系统性能、成本、功耗、体积要求持续提升的情况下，集成电路在摩尔定律的推动下发生着日新月异的变化，商用工艺线的批产加工能力已经进入纳米时代，单片SoC集成度超过百亿个晶体管，CPU、GPU、NPU等各种处理器架构层出不穷，芯片工作频率已经提升到3GHz或以上。为进一步提高芯片输入输出接口吞吐率的数据带宽，实现芯片之间的高速信息交互，高速高性能串行接口IP核的设计成为高性能超大规模集成电路设计的关键技术，目前集成电路单通道端口速度可以达到几十吉赫兹。

高速信号信道传输的均衡设计技术是高速串行接口IP核设计的核心技术，主要包括前向反馈均衡技术、连续时间线性均衡技术和判决反馈均衡技术等，通过采用信号均衡技术实现对高速信号在信道传输过程高频信号损失的补偿，抑制信号之间的码间干扰，进一步提升高速串行接口接收端的信号质量，降低信号传输的误码率。传统的判决反馈均衡技术算法复杂、技术难度大、实现繁琐，其需要较大的面积和功耗。

发明内容

为了解决现有技术中存在的问题，本发明提供一种判决反馈均衡电路和高速信号信道传输系统，其目的是提升高速信道接收端信号的质量，减小信号传输误码率，简化自适应判决反馈均衡电路设计结构。

为实现上述目的，本发明提供如下技术方案：

一种判决反馈均衡电路，包括两抽头滤波器、第一比较器、第二比较器、第三比较器、阈值跟踪调整模块、第一延迟单元、第二延迟单元、幅值均衡判决电路、滤波器系数调整、缓冲器和共模电平产生模块；

所述两抽头滤波器用于接收连续时间线性均衡电路的输出信号A3，所述两抽头滤波器的输出端分别连接第一比较器的正输入端、第二比较器的正输入端和第三比较器的正输入端；

所述第一比较器的输出端、第二比较器的输出端和第三比较器的输出端均分别连接阈值跟踪调整模块的输入端和幅值均衡判决电路的输入端，所述阈值跟踪调整模块的输出端分别连接第一比较器的负输入端和第二比较器的负输入端；所述共模电平产生模块的输出端与第三比较器的负输入端相连，共模电平产生模块的输入端接地；

所述第三比较器的输出端分别连接第一延迟单元的输入端和缓冲器的输入端，第一延迟单元的输出端分别连接幅值均衡判决电路的输入端和第二延迟单元的输入端，第二延迟单元的输出端连接幅值均衡判决电路的输入端，所述幅值均衡判决电路的输出端连接滤波器系数调整的输入端，滤波器系数调整的输出端连接两抽头滤波器的输入端；

所述幅值均衡判决电路依据输入信号ep、en、dn、dn-1和dn-2的不同输入情况，识别出判决反馈均衡正向最大补偿后幅值与反向最大补偿后幅值的比较结果，当判决反馈均衡正向最大补偿后幅值小于反向最大补偿后幅值相差较大时，系数调整信号con为低电平；当判决反馈均衡正向最大补偿后幅值大于反向最大补偿后幅值时，系数调整信号con为高电平。

优选的，所述第一比较器用于对输入信号B1和vp的比较，当输入信号B1幅值大于输入信号vp时，第一比较器输出高电平；当输入信号B1幅值小于输入信号vp时，第一比较器输出低电平；

所述第二比较器用于对输入信号B1和vn的比较，当输入信号B1幅值大于输入信号vn时，第二比较器输出高电平；当输入信号B1幅值小于输入信号vn时，第二比较器输出低电平；

所述第三比较器用于对输入信号B1和共模电平vcm的比较，当输入信号B1幅值大于输入信号vcm时，第三比较器输出高电平；当输入信号B1幅值小于输入信号vcm时，第三比较器输出低电平。

优选的，所述第一延迟单元将输入信号延迟一个时钟周期。

优选的，所述第二延迟单元将输入信号延迟一个时钟周期。

优选的，所述滤波器系数调整依据输出信号con的取值调整滤波器系数c1和c2，当系数调整信号con为低电平时，滤波器系数c1和c2逐渐增大；当系数调整信号con为高电平时，滤波器系数c1和c2逐渐减小。

优选的，所述幅值均衡判决电路包括12个反相器、14个二输入与门、4个二输入或非门、1个二输入或门和4个SR锁存器；

第三比较器的输出信号dn分别和反相器inv1、反相器inv2、二输入与门and3的输入端a、二输入与门and4的输入端a相连；

第一延迟单元的输出信号dn-1分别和二输入与门and1的输入端a、反相器inv3的输入端、二输入与门and3的输入端a、反相器inv4的输入端相连；

第二延迟单元的输出信号dn-2分别和二输入与门and5的输入端b、反相器inv5的输入端、二输入与门and7的输入端b、反相器inv6的输入端相连；

第一比较器的输出信号en分别和二输入与门and9的输入端b、二输入与门and10的输入端b相连；

第二比较器的输出信号ep分别和二输入与门and11的输入端b、二输入与门12的输入端b相连；

反相器inv1的输出单元y和二输入与门and1的输入端a相连，二输入与门and1的输出端与二输入与门and5的输入端a相连，二输入与门and5的输出端y分别和反向inv7的输入端a、二输入与门and9的输入端a相连，反相器7的输出端y和二输入或非门nor1的输入端a相连，二输入或非门nor1的输出端y和SR锁存器latch1的输入端R相连，二输入与门and9的输出端y和SR锁存器latch1的输入端S相连，SR锁存器latch1的输出端Q和反相器inv11的输入端a相连，反相器inv11的输出端y和二输入与门and13的输入端a相连，二输入与门and13的输出端y和二输入或门or1的输入端a相连，二输入或门or1的输出端y与滤波器调整控制信号con相连；

反相器inv2的输出端y和二输入与门and2的输入端a相连，反相器inv3的输出端y和二输入与门and2的输入端b相连，二输入与门and2的输出端y和二输入与门and6的输入端a相连，反相器inv5的输出端和二输入与门and6的输入端b相连，二输入与门and6的输出端y分别和反相器inv8的输入端a、二输入与门and10的输入端a相连，反相器inv8的输出端y和二输入或非门nor2的输入端a相连，二输入与门and10的输出端y分别和二输入或非门nor2的输入端b、SR锁存器latch2的输入端S相连，二输入或非门nor2输出端y和SR锁存器latch2的输入端R相连，SR锁存器latch2的输出端Q和二输入与门and13的输入端b相连；

二输入与门and3的输出端与二输入与门and7的输入端a相连，二输入与门and7的输出端y分别和反向inv9的输入端a、二输入与门and11的输入端a相连，反相器9的输出端y和二输入或非门nor3的输入端a相连，二输入或非门nor3的输出端y和SR锁存器latch3的输入端R相连，二输入与门and11的输出端y和SR锁存器latch3的输入端S相连，SR锁存器latch3的输出端Q和反相器inv12的输入端a相连，反相器inv12的输出端y和二输入与门and14的输入端a相连，二输入与门and14的输出端y和二输入或门or1的输入端b相连；

反相器inv4的输出端y和二输入与门and4的输入端b相连，二输入与门and4的输出端y和二输入与门and8的输入端a相连，反相器inv6的输出端和二输入与门and8的输入端b相连，二输入与门输and8的输出端y分别和反相器inv10的输入端a、二输入与门and12的输入端a相连，反相器inv10的输出端y和二输入或非门nor4的输入端a相连，二输入与门and12的输出端y分别和二输入或非门nor4的输入端b、SR锁存器latch4的输入端S相连，二输入或非门nor4输出端y和SR锁存器latch4的输入端R相连，SR锁存器latch4的输出端Q和二输入与门and14的输入端b相连。

一种高速信号信道传输系统，包括发射器、信道、连续时间线性均衡电路和上述任意一项所述的判决反馈均衡电路；

发射信号XN与所述发射器输入端相连，所述发射器的输出端与信道的输入端相连，信道的输出端与连续时间线性均衡电路的输入端相连，连续时间线性均衡电路的输出端与判决反馈均衡电路的输入端相连，判决反馈均衡电路输出信号YN。

与现有技术相比，本发明具有以下有益的技术效果：

本发明提供一种判决反馈均衡电路，通过对比判决反馈均衡正向最大补偿后幅值与反向最大补偿后幅值，获得后标分量在两种情况下均衡滤波器对输入信号的补偿情况：当判决反馈均衡正向最大补偿后幅值绝对值小于反向最大补偿后幅值绝对值时，需要增加均衡滤波器系数的绝对值；当判决反馈均衡正向最大补偿后幅值绝对值大于反向最大补偿后幅值绝对值时，需要减小均衡滤波器系数的绝对值。最终确保正向最大补偿后幅值绝对值与反向最大补偿后幅值绝对值近似相等，实现判决反馈滤波器系数达到最优。本发明的一种判决反馈均衡电路，通过对比判决反馈均衡正向最大补偿后幅值与反向最大补偿后幅值，获得后标分量在两种情况下均衡滤波器对输入信号的补偿情况，并实时调整滤波器控制系数，优化判决反馈均衡电路的均衡方案，使均衡后信号达到最佳状态。均衡算法简单，控制环路明确，电路结构实现容易。

附图说明

图1为一种高速信号信道传输系统示意图；

图2是判决反馈均衡电路814的方框图；

图3是幅值均衡判决电路828的波形示意图；

图4是幅值均衡判决电路828的结构图。

图中：发射器811；信道812；连续时间线性均衡电路813；判决反馈均衡电路814；两抽头滤波器821；第一比较器822；第二比较器823；第三比较器824；阈值跟踪调整模块825；第一延迟单元826；第二延迟单元827；幅值均衡判决电路828；滤波器系数调整829；缓冲器830；共模电平产生模块831。

具体实施方式

下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。

本发明公开了一种判决反馈均衡电路，基于判决反馈阈值跟踪电路，通过对比判决反馈均衡正向最大补偿后幅值与反向最大补偿后幅值，实现判决反馈均衡电路中滤波器系数的调整。该电路包括两抽头滤波器821、第一比较器822、第二比较器823、第三比较器824、阈值跟踪调整模块825、第一延迟单元826、第二延迟单元827、幅值均衡判决电路828、滤波器系数调整829、缓冲器830和共模电平产生模块831。

连续时间线性均衡电路813输出信号A3、滤波器系数调整829输出信号C1、C2分别与两抽头滤波器模块821的输入端相连，两抽头滤波器821的输出信号分别与第一比较器822的正输入端、第二比较器823的正输入端和第三比较器824的正输入端相连，阈值跟踪调整模块825的输出信号vn与第一比较器822的负输入端相连，阈值跟踪调整模块825的输出信号vp与第二比较器823的负输入端相连，共模电平产生模块831的输出端vcm与第三比较器824的负输入端相连，第一比较器822的输出信号en、第二比较器823的输出信号ep和比较824的输出信号dn分别与阈值跟踪调整模块的输入端相连，第一比较器822的输出信号en、第二比较器823的输出信号ep、比较824的输出信号dn、第一延迟单元826的输出信号dn-1和第二延迟单元827的输出信号dn-2分别与幅值均衡判决电路828的输入端相连，第三比较器824的输出信号dn分别与第一延迟单元826的输入端、缓冲器830的输入端相连，第一延迟单元826的输出信号dn-1与第二延迟单元827的输入端相连，幅值均衡判决电路828的输出信号con与滤波器系数调整829的输入端相连，缓冲器830输出信号YN。

本发明针对高速信号信道传输过程中高频信号损失、码间干扰问题，提出一种判决反馈均衡电路，通过对比判决反馈均衡正向最大补偿后幅值与反向最大补偿后幅值，获得后标分量在两种情况下均衡滤波器对输入信号的补偿情况，并实时调整滤波器控制系数，优化判决反馈均衡电路的均衡方案，使均衡后信号达到最佳状态。均衡算法简单，控制环路明确，电路结构实现容易。

实施例

如图1所示，一种高速信号信道传输系统，包括发射器811，信道812，连续时间线性均衡电路813，判决反馈均衡电路814。

发射信号XN与发射器811输入端相连，发射器811输出信号A1与信道812的输入端相连，信道输出信号A2与连续时间线性均衡电路的输入端相连，连续时间线性均衡电路A3与判决反馈均衡电路的输入端相连，判决反馈均衡电路输出信号YN。

如图2所示，本发明一种判决反馈均衡电路814，包括两抽头滤波器812，第一比较器822，第二比较器823，比较824，阈值跟踪调整模块825，第一延迟单元826，第二延迟单元827，幅值均衡判决电路828，滤波器系数调整829，缓冲器830，共模电平产生模块831。

连续时间线性均衡电路813输出信号A3、滤波器系数调整829输出信号C1、C2分别与两抽头滤波器模块821的输入端相连，两抽头滤波器829的输出信号分别与第一比较器822的正输入端、第二比较器823的正输入端和第三比较器824的正输入端相连，阈值跟踪调整模块825的输出信号vn与第一比较器822的负输入端相连，阈值跟踪调整模块825的输出信号vp与第二比较器823的负输入端相连，共模电平产生模块831的输出端vcm与第三比较器824的负输入端相连，第一比较器822的输出信号en、第二比较器823的输出信号ep和比较824的输出信号dn分别与阈值跟踪调整模块的输入端相连，第一比较器822的输出信号en、第二比较器823的输出信号ep、比较824的输出信号dn、第一延迟单元826的输出信号dn-1和第二延迟单元827的输出信号dn-2分别与幅值均衡判决电路828的输入端相连，第三比较器824的输出信号dn分别与第一延迟单元826的输入端、缓冲器830的输入端相连，第一延迟单元826的输出信号dn-1与第二延迟单元827的输入端相连，幅值均衡判决电路828的输出信号con与滤波器系数调整829的输入端相连，缓冲器830输出信号YN。第一比较器822、第二比较器823和阈值跟踪调整模块825实现阈值比较电平vn和vp的动态调整，幅值均衡判决电路实现判决反馈均衡正向最大补偿后幅值与反向最大补偿后幅值的比较，并利用滤波器系数调整模块实现滤波器系数C1和C2的动态调整，实现对高速信号传输的最优均衡。

两抽头滤波器821对连续时间线性均衡电路输出信号A3进行高通滤波处理，实现对输入信号A3的均衡处理。第一比较器822实现对输入信号B1和vp的比较，当输入信号B1幅值大于输入信号vp时，第一比较器822输出高电平；当输入信号B1幅值小于输入信号vp时，第一比较器822输出低电平。第二比较器823实现对输入信号B1和vn的比较，当输入信号B1幅值大于输入信号vn时，第二比较器823输出高电平；当输入信号B1幅值小于输入信号vn时，第二比较器823输出低电平。第三比较器824实现输入信号B1和共模电平vcm的比较，当输入信号B1幅值大于输入信号vcm时，第三比较器824输出高电平；当输入信号B1幅值小于输入信号vcm时，第三比较器824输出低电平。阈值跟踪调整模块根据输入信号en、ep和dn的不同状态，对阈值比较电平vn和vp进行调整，使比较阈值低电平vn不断逼近均衡后信号B1的低电平，比较阈值高电平vp不断逼近均衡后信号B1的高电平。第一延迟单元826将输入信号dn延迟一个时钟周期，第二延迟单元827将输入信号dn-1延迟一个时钟周期。幅值均衡判决电路828根据输入信号ep、en、dn、dn-1和dn-2的不同输入情况，识别出判决反馈均衡正向最大补偿后幅值与反向最大补偿后幅值的比较结果，当判决反馈均衡正向最大补偿后幅值与反向最大补偿后幅值相差较大时，系数调整信号con为低电平；当判决反馈均衡正向最大补偿后幅值与反向最大补偿后幅值相近时，系数调整信号con为高电平。滤波器系数调整829根据输出信号con的取值不断调整滤波器系数c1和c2，当系数调整信号con为低电平时，滤波器系数c1和c2不断变大；当系数调整信号con为高电平时，滤波器系数c1和c2不断减小。缓冲器830对第三比较器824输出信号dn进行进一步驱动，并输出信号YN。共模电平产生模块831为第三比较器824提供比较电平vcm。

如图4所示，幅值均衡判决电路包括12个反相器、14个二输入与门、4个二输入或非门、1个二输入或门和4个SR锁存器。第三比较器824输出信号dn分别和反相器inv1、反相器inv2、二输入与门and3的输入端a、二输入与门and4的输入端a相连；第一延迟单元826输出信号dn-1分别和二输入与门and1的输入端a、反相器inv3的输入端、二输入与门and3的输入端a、反相器inv4的输入端相连；第二延迟单元827的输出信号dn-2分别和二输入与门and5的输入端b、反相器inv5的输入端、二输入与门and7的输入端b、反相器inv6的输入端相连；第一比较器822输出信号en分别和二输入与门and9的输入端b、二输入与门and10的输入端b相连；第二比较器823的输出信号ep分别和二输入与门and11的输入端b、二输入与门12的输入端b相连。反相器inv1的输出单元y和二输入与门and1的输入端a相连，二输入与门and1的输出端与二输入与门and5的输入端a相连，二输入与门and5的输出端y分别和反向inv7的输入端a、二输入与门and9的输入端a相连，反相器7的输出端y和二输入或非门nor1的输入端a相连，二输入或非门nor1的输出端y和SR锁存器latch1的输入端R相连，二输入与门and9的输出端y和SR锁存器latch1的输入端S相连，SR锁存器latch1的输出端Q和反相器inv11的输入端a相连，反相器inv11的输出端y和二输入与门and13的输入端a相连，二输入与门and13的输出端y和二输入或门or1的输入端a相连，二输入或门or1的输出端y与滤波器调整控制信号con相连；反相器inv2的输出端y和二输入与门and2的输入端a相连，反相器inv3的输出端y和二输入与门and2的输入端b相连，二输入与门and2的输出端y和二输入与门and6的输入端a相连，反相器inv5的输出端和二输入与门and6的输入端b相连，二输入与门and6的输出端y分别和反相器inv8的输入端a、二输入与门and10的输入端a相连，反相器inv8的输出端y和二输入或非门nor2的输入端a相连，二输入与门and10的输出端y分别和二输入或非门nor2的输入端b、SR锁存器latch2的输入端S相连，二输入或非门nor2输出端y和SR锁存器latch2的输入端R相连，SR锁存器latch2的输出端Q和二输入与门and13的输入端b相连；二输入与门and3的输出端与二输入与门and7的输入端a相连，二输入与门and7的输出端y分别和反向inv9的输入端a、二输入与门and11的输入端a相连，反相器9的输出端y和二输入或非门nor3的输入端a相连，二输入或非门nor3的输出端y和SR锁存器latch3的输入端R相连，二输入与门and11的输出端y和SR锁存器latch3的输入端S相连，SR锁存器latch3的输出端Q和反相器inv12的输入端a相连，反相器inv12的输出端y和二输入与门and14的输入端a相连，二输入与门and14的输出端y和二输入或门or1的输入端b相连；反相器inv4的输出端y和二输入与门and4的输入端b相连，二输入与门and4的输出端y和二输入与门and8的输入端a相连，反相器inv6的输出端和二输入与门and8的输入端b相连，二输入与门输and8的输出端y分别和反相器inv10的输入端a、二输入与门and12的输入端a相连，反相器inv10的输出端y和二输入或非门nor4的输入端a相连，二输入与门and12的输出端y分别和二输入或非门nor4的输入端b、SR锁存器latch4的输入端S相连，二输入或非门nor4输出端y和SR锁存器latch4的输入端R相连，SR锁存器latch4的输出端Q和二输入与门and14的输入端b相连。该电路结构试用于滤波器系数C和C2为负数的情况，当输入信号dn是高电平时，幅值均衡判决电路对比输入信号序列dn、dn-1、dn-2是111和输入信号序列dn、dn-1、dn-2是100两种情况的均衡后幅值；当输入信号dn是低电平时，幅值均衡判决电路对比输入信号序列dn、dn-1、dn-2是000和输入信号序列dn、dn-1、dn-2是011两种情况的均衡后幅值。

本发明的阈值跟踪协同后标分量极值对比判决反馈均衡电路工作原理如下：

1）两抽头滤波器821工作原理：针对输入信号A3进行高通滤波处理，实现对高速信号A3高频分量幅值的增强和低频分连幅值的抑制；

2）第一比较器822工作原理：当输入信号B1幅值大于输入信号vp时，第一比较器822输出高电平；当输入信号B1幅值小于输入信号vp时，第一比较器822输出低电平；

3）第二比较器823工作原理：当输入信号B1幅值大于输入信号vn时，第二比较器823输出高电平；当输入信号B1幅值小于输入信号vn时，第二比较器823输出低电平；

4）第三比较器824工作原理：当输入信号B1幅值大于输入信号vcm时，第三比较器824输出高电平；当输入信号B1幅值小于输入信号vcm时，第三比较器824输出低电平；

5）阈值跟踪调整模块825工作原理：根据输入信号en、ep和en的不同情况，对输出比较阈值电平vn和vp进行调整；

6）第一延迟单元826工作原理：将输入信号dn延迟一个时钟周期；

7）第二延迟单元827工作原理：将输入信号dn-1延迟一个时钟周期；

8）幅值均衡判决电路828工作原理：根据输入信号ep、en、dn、dn-1和dn-2的不同输入情况，识别出判决反馈均衡正向最大补偿后幅值与反向最大补偿后幅值的比较结果，并输出控制信号con；

9）滤波器系数调整829工作原理：当con为低电平时，滤波器系数调整829增加滤波器系数C1和C；当con为高电平时，滤波器系数调整829减小滤波器系数C1和C；

10）缓冲器830工作原理：对第三比较器824输出信号dn进行进一步驱动，并输出信号YN；

11）共模电平产生模块831工作原理：为第三比较器824提供比较电平vcm；

12）动态调整模式：判决反馈均衡正向最大补偿后幅值与反向最大补偿后幅值相差比较大，此时阈值跟踪调整模块输出信号vn和vp变化幅度较大，且滤波器系数C1和C2变化幅度也较大；

13）稳态工作模式：判决反馈均衡正向最大补偿后幅值与反向最大补偿后幅值相近，此时阈值跟踪调整模块输出信号vn和vp在某一固定电平附近波动，且滤波器系数C1和C2也分别在某一固定电平附近波动。

Claims (7)

1.一种判决反馈均衡电路，其特征在于，包括两抽头滤波器（812）、第一比较器（822）、第二比较器（823）、第三比较器（824）、阈值跟踪调整模块（825）、第一延迟单元（826）、第二延迟单元（827）、幅值均衡判决电路（828）、滤波器系数调整（829）、缓冲器（830）和共模电平产生模块（831）；

所述两抽头滤波器（812）用于接收连续时间线性均衡电路（813）的输出信号A3，所述两抽头滤波器（812）的输出端分别连接第一比较器（822）的正输入端、第二比较器（823）的正输入端和第三比较器（824）的正输入端；

所述第一比较器（822）的输出端、第二比较器（823）的输出端和第三比较器（824）的输出端均分别连接阈值跟踪调整模块（825）的输入端和幅值均衡判决电路（828）的输入端，所述阈值跟踪调整模块（825）的输出端分别连接第一比较器（822）的负输入端和第二比较器（823）的负输入端；所述共模电平产生模块（831）的输出端与第三比较器（824）的负输入端相连，共模电平产生模块（831）的输入端接地；

所述第三比较器（824）的输出端分别连接第一延迟单元（826）的输入端和缓冲器（830）的输入端，第一延迟单元（826）的输出端分别连接幅值均衡判决电路（828）的输入端和第二延迟单元（827）的输入端，第二延迟单元（827）的输出端连接幅值均衡判决电路（828）的输入端，所述幅值均衡判决电路（828）的输出端连接滤波器系数调整（829）的输入端，滤波器系数调整（829）的输出端连接两抽头滤波器（812）的输入端；

所述幅值均衡判决电路（828）依据输入信号ep、en、dn、dn-1和dn-2的不同输入情况，识别出判决反馈均衡正向最大补偿后幅值与反向最大补偿后幅值的比较结果，当判决反馈均衡正向最大补偿后幅值小于反向最大补偿后幅值相差较大时，系数调整信号con为低电平；当判决反馈均衡正向最大补偿后幅值大于反向最大补偿后幅值时，系数调整信号con为高电平。

2.根据权利要求1所述的一种判决反馈均衡电路，其特征在于，所述第一比较器（822）用于对输入信号B1和vp的比较，当输入信号B1幅值大于输入信号vp时，第一比较器（822）输出高电平；当输入信号B1幅值小于输入信号vp时，第一比较器（822）输出低电平；

所述第二比较器（823）用于对输入信号B1和vn的比较，当输入信号B1幅值大于输入信号vn时，第二比较器（823）输出高电平；当输入信号B1幅值小于输入信号vn时，第二比较器（823）输出低电平；

所述第三比较器（824）用于对输入信号B1和共模电平vcm的比较，当输入信号B1幅值大于输入信号vcm时，第三比较器（824）输出高电平；当输入信号B1幅值小于输入信号vcm时，第三比较器（824）输出低电平。

3.根据权利要求1所述的一种判决反馈均衡电路，其特征在于，所述第一延迟单元（826）将输入信号延迟一个时钟周期。

4.根据权利要求1所述的一种判决反馈均衡电路，其特征在于，所述第二延迟单元（827）将输入信号延迟一个时钟周期。

5.根据权利要求1所述的一种判决反馈均衡电路，其特征在于，所述滤波器系数调整（829）依据输出信号con的取值调整滤波器系数c1和c2，当系数调整信号con为低电平时，滤波器系数c1和c2逐渐增大；当系数调整信号con为高电平时，滤波器系数c1和c2逐渐减小。

6.根据权利要求1所述的一种判决反馈均衡电路，其特征在于，所述幅值均衡判决电路（828）包括12个反相器、14个二输入与门、4个二输入或非门、1个二输入或门和4个SR锁存器；

第三比较器（824）的输出信号dn分别和反相器inv1、反相器inv2、二输入与门and3的输入端a、二输入与门and4的输入端a相连；

第一延迟单元（826）的输出信号dn-1分别和二输入与门and1的输入端a、反相器inv3的输入端、二输入与门and3的输入端a、反相器inv4的输入端相连；

第二延迟单元（827）的输出信号dn-2分别和二输入与门and5的输入端b、反相器inv5的输入端、二输入与门and7的输入端b、反相器inv6的输入端相连；

第一比较器（822）的输出信号en分别和二输入与门and9的输入端b、二输入与门and10的输入端b相连；

第二比较器（823）的输出信号ep分别和二输入与门and11的输入端b、二输入与门12的输入端b相连；

反相器inv1的输出单元y和二输入与门and1的输入端a相连，二输入与门and1的输出端与二输入与门and5的输入端a相连，二输入与门and5的输出端y分别和反向inv7的输入端a、二输入与门and9的输入端a相连，反相器7的输出端y和二输入或非门nor1的输入端a相连，二输入或非门nor1的输出端y和SR锁存器latch1的输入端R相连，二输入与门and9的输出端y和SR锁存器latch1的输入端S相连，SR锁存器latch1的输出端Q和反相器inv11的输入端a相连，反相器inv11的输出端y和二输入与门and13的输入端a相连，二输入与门and13的输出端y和二输入或门or1的输入端a相连，二输入或门or1的输出端y与滤波器调整控制信号con相连；

反相器inv2的输出端y和二输入与门and2的输入端a相连，反相器inv3的输出端y和二输入与门and2的输入端b相连，二输入与门and2的输出端y和二输入与门and6的输入端a相连，反相器inv5的输出端和二输入与门and6的输入端b相连，二输入与门and6的输出端y分别和反相器inv8的输入端a、二输入与门and10的输入端a相连，反相器inv8的输出端y和二输入或非门nor2的输入端a相连，二输入与门and10的输出端y分别和二输入或非门nor2的输入端b、SR锁存器latch2的输入端S相连，二输入或非门nor2输出端y和SR锁存器latch2的输入端R相连，SR锁存器latch2的输出端Q和二输入与门and13的输入端b相连；

二输入与门and3的输出端与二输入与门and7的输入端a相连，二输入与门and7的输出端y分别和反向inv9的输入端a、二输入与门and11的输入端a相连，反相器9的输出端y和二输入或非门nor3的输入端a相连，二输入或非门nor3的输出端y和SR锁存器latch3的输入端R相连，二输入与门and11的输出端y和SR锁存器latch3的输入端S相连，SR锁存器latch3的输出端Q和反相器inv12的输入端a相连，反相器inv12的输出端y和二输入与门and14的输入端a相连，二输入与门and14的输出端y和二输入或门or1的输入端b相连；

反相器inv4的输出端y和二输入与门and4的输入端b相连，二输入与门and4的输出端y和二输入与门and8的输入端a相连，反相器inv6的输出端和二输入与门and8的输入端b相连，二输入与门输and8的输出端y分别和反相器inv10的输入端a、二输入与门and12的输入端a相连，反相器inv10的输出端y和二输入或非门nor4的输入端a相连，二输入与门and12的输出端y分别和二输入或非门nor4的输入端b、SR锁存器latch4的输入端S相连，二输入或非门nor4输出端y和SR锁存器latch4的输入端R相连，SR锁存器latch4的输出端Q和二输入与门and14的输入端b相连。

7.一种高速信号信道传输系统，其特征在于，包括发射器（811）、信道（812）、连续时间线性均衡电路（813）和权利要求1至6任意一项所述的判决反馈均衡电路（814）；

发射信号XN与所述发射器（811）输入端相连，所述发射器（811）的输出端与信道（812）的输入端相连，信道（812）的输出端与连续时间线性均衡电路（813）的输入端相连，连续时间线性均衡电路（813）的输出端与判决反馈均衡电路（814）的输入端相连，判决反馈均衡电路（814）输出信号YN。

Images