CN113972272A - Mosfet器件 - Google Patents
Mosfet器件 Download PDFInfo
- Publication number
- CN113972272A CN113972272A CN202010708112.8A CN202010708112A CN113972272A CN 113972272 A CN113972272 A CN 113972272A CN 202010708112 A CN202010708112 A CN 202010708112A CN 113972272 A CN113972272 A CN 113972272A
- Authority
- CN
- China
- Prior art keywords
- region
- sub
- cell
- polysilicon gate
- mosfet device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 216
- 229920005591 polysilicon Polymers 0.000 claims abstract description 216
- 210000000746 body region Anatomy 0.000 claims abstract description 136
- 230000000737 periodic effect Effects 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 25
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 239000000592 Artificial Cell Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 33
- 230000006872 improvement Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 10
- 239000007943 implant Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000002513 implantation Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种MOSFET器件，版图结构中，多晶硅栅和体区都呈条形结构且平行交替排列；两个相邻的体区的中心线之间的区域组成一个周期单元结构分成第一和第二个半周期单元结构；第一个半周期单元结构中包括多个并联的第一原胞，第一原胞包括含沟道区的第一子原胞和不含沟道区的第二子原胞，第一子原胞和第二子原胞沿Y方向排列；源区呈沿X方向上的条形结构且源区仅设置在第一子原胞中，在第二子原胞中未设置所述源区。本发明能降低栅极电容，特别是能降低栅源电容，从而能降低器件的开关损耗。
Description
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种MOSFET器件。
背景技术
MOSFET器件因为其栅极是绝缘的，跟传统的BJT相比，其驱动更简单，被广泛的用于电源转换电路中。
如图1所示，是现有MOSFET器件的剖面结构图；这里以N型MOSFET器件为例进行说明，对于P型MOSFET也有类似的结构，现有MOSFET器件包括：
栅极导电材料层1，栅极导电材料层1通常采用多晶硅组成，故也通常称为多晶硅栅1。所述多晶硅栅1的厚度通常在
之间。
多晶硅栅1和底部的半导体衬底之间隔离由栅介质层2，栅介质层2通常采用氧化层组成，栅介质层2的厚度决定了栅极的耐压，其耐压正比于栅介质层2的厚度。栅介质层2的厚度也决定了阈值电压，栅介质层2的厚度越厚，阈值电压越高。
由N+区组成的源区3和所述多晶硅栅1的侧面自对准。
源区3形成在P型体区5中，被所述多晶硅栅1所覆盖的所述体区5作为沟道区，故体区5也通常称为沟道区5，所述体区5的掺杂剂量决定了器件的阈值电压，掺杂剂量越高，器件的阈值电压越高。在现有MOSFET中，所述体区5通常不需要采用光刻板进行定义，而是采用普注形成的。
P型重掺杂的体引出区4用于作为空穴的收集区，因为体引出区4的掺杂浓度很高，也可以很好的跟源接触孔9实现很好的欧姆接触。
N型掺杂的外延层6组成漂移区，漂移区通常是一层也可以是双层甚至是渐变的结构。通常器件的击穿电压越高，漂移区的掺杂浓度越低，漂移区的厚度也越厚。
抗JFET区8的作用是增加所述体区5之间多晶硅栅1底部的漂移区表面的掺杂浓度，其漂移区的掺杂浓度通常会增加10倍以上。
外延层6通常形成在高掺杂的半导体衬底7上，半导体衬底7的电阻率通常为1mΩ*cm附近。半导体衬底7的电阻率越低越好，半导体衬底7的厚度越薄越好，以降低衬底电阻。
正面金属层10会形成源极和栅极。
如图2所示，是现有MOSFET器件的俯视面上的版图结构；在版图设计上，通常是采用条形的版图的设计，条件版图设计，结构简单，电容小，非常适合做小步进(Pitch)和沟道密度高的场合，其中步进通常为多晶硅栅1的宽度和间距和。由图2可以看出，多晶硅栅1是一个长条，其左右两边是源接触孔9。源区3的左右两边跟源接触孔9有一定的重叠，这是为了保证即使工艺波动，源区3依然可以跟源接触孔9有很好的接触。源接触孔9在上下两个方向相对于源区3有一定的延伸。
发明内容
本发明所要解决的技术问题是提供一种MOSFET器件，能降低栅极电容，特别是能降低栅源电容，从而能降低器件的开关损耗。
为解决上述技术问题，本发明提供的MOSFET器件包括：第二导电类型掺杂的体区、第一导电类型重掺杂的源区和平面栅，所述体区形成于半导体衬底的选定区域中，所述源区形成于所述体区的选定区域中，所述平面栅由形成于所述半导体衬底上的选定区域表面上方的栅介质层和多晶硅栅叠加而成。
MOSFET器件的版图结构中，所述多晶硅栅和所述体区都呈条形结构，所述多晶硅栅和所述体区的条形结构平行且交替排列；令所述多晶硅栅的条形结构的长度方向为Y方向，X方向为和Y方向垂直的方向。
在沿X方向上，两个相邻的所述体区的条形结构的中心线之间的区域组成一个周期单元结构，在一个所述周期单元结构中，所述多晶硅栅的条形结构的中心线和所述多晶硅栅第一侧的所述体区的条形结构的中心线之间的区域组成第一个半周期单元结构，所述多晶硅栅的条形结构的中心线和所述多晶硅栅第二侧的所述体区的条形结构的中心线之间的区域组成第二个半周期单元结构；所述第一个半周期单元结构中包括多个并联的第一原胞，所述第二个半周期单元结构中包括多个并联的第二原胞。
所述第一原胞包括含沟道区的第一子原胞和不含沟道区的第二子原胞，所述第一子原胞和所述第二子原胞沿Y方向排列。
所述第一子原胞中，所述多晶硅栅和所述体区相交叠，所述沟道区由对应的被所述多晶硅栅表面覆盖的所述体区组成。
所述第二子原胞中，所述多晶硅栅和所述体区具有长度小于所述沟道区的长度的交叠区或不交叠，以减少所述MOSFET器件的栅源电容。
所述源区呈沿X方向上的条形结构。
在Y方向上，各呈条形结构的所述源区设置在所述第一子原胞中，在所述第二子原胞中未设置所述源区。
在所述第一子原胞中，所述源区和所述沟道区顶部对应的所述多晶硅栅的侧面自对准，在Y方向上所述源区位于所述沟道区的宽度边的范围内，以避免所述源区延伸到所述第二子原胞中。
进一步的改进是，所述第二原胞包括含沟道区的第三子原胞和不含沟道区的第四子原胞，所述第三子原胞和所述第四子原胞沿Y方向排列。
所述第三子原胞中，所述多晶硅栅和所述体区相交叠，所述沟道区由对应的被所述多晶硅栅表面覆盖的所述体区组成。
所述第四子原胞中，所述多晶硅栅和所述体区具有长度小于所述沟道区的长度的交叠区或不交叠，以减少所述MOSFET器件的栅源电容。
进一步的改进是，沿所述多晶硅栅的条形结构的中心线，所述第一子原胞和所述第三子原胞呈对称结构，所述第二子原胞和所述第四子原胞呈对称结构。
进一步的改进是，在所述第一个半周期单元结构中，各所述第一子原胞和所述第二子原胞沿Y方向交替排列。
进一步的改进是，所述多晶硅栅的条形结构中，所述第一子原胞处的所述多晶硅栅的边缘到中心线的间距大于所述第二子原胞处的所述多晶硅栅的边缘到中心线的间距。
进一步的改进是，所述体区的条形结构中，所述第一子原胞处的所述体区的边缘到中心线的间距等于所述第二子原胞处的所述体区的边缘到中心线的间距。
进一步的改进是，所述体区的条形结构中，所述第一子原胞处的所述体区的边缘到中心线的间距大于所述第二子原胞处的所述体区的边缘到中心线的间距。
进一步的改进是，所述体区的条形结构中，所述第一子原胞处的所述体区的边缘到中心线的间距大于所述第二子原胞处的所述体区的边缘到中心线的间距。
进一步的改进是，所述多晶硅栅的条形结构中，所述第一子原胞处的所述多晶硅栅的边缘到中心线的间距等于所述第二子原胞处的所述多晶硅栅的边缘到中心线的间距。
进一步的改进是，所述第二原胞都不含沟道区。
进一步的改进是，在所述第二个半周期单元结构中，各所述第二原胞处的所述多晶硅栅和所述体区具有长度小于所述沟道区的长度的交叠区或不交叠。
进一步的改进是，在所述第二个半周期单元结构中，与和所述第一子原胞相邻接的所述第二原胞相比，和所述第二子原胞相邻的所述第二原胞的交叠区的宽度更小或者不交叠的间隔区的宽度更大。
进一步的改进是，在所述第二个半周期单元结构中，各所述第二原胞处的所述多晶硅栅和所述体区不交叠且在所述多晶硅栅和所述体区之间形成有源多晶硅，所述源多晶硅底部也形成有所述栅介质层，在所述版图结构中，所述源多晶硅也呈条形结构。
进一步的改进是，在各所述体区的顶部还形成有源接触孔，所述源接触孔相邻的所述多晶硅栅之间具有间距。在俯视面上，所述源接触孔呈条形结构。
在所述源接触孔的底部的所述体区中形成有第二导电类型重掺杂的体引出区。
漏区形成于减薄后的所述半导体衬底的背面。
漂移区由形成于所述体区和所述漏区之间的第一导电类型掺杂区组成。
进一步的改进是，所述漂移区直接由形成于所述半导体衬底上第一导电类型的外延层组成。
进一步的改进是，在所述漂移区的形成区域中还形成有超结结构，所述超结结构由第一导电类型的外延层和第二导电类型的外延层交替排列组成。
进一步的改进是，所述半导体衬底为Si衬底或者为SiC衬底。
进一步的改进是，MOSFET器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，MOSFET器件为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明MOSFET器件的版图结构做了特别的设置，能同时设置含沟道区的子原胞和不含沟道区的子原胞，如至少在两个相邻的体区的条形结构的中心线之间的周期单元结构的第一个半周期单元结构中设置含沟道区的第一子原胞和不含沟道区的第二子原胞，其中不含沟道区的子原胞能减少多晶硅栅和体区的交叠面积，从而能降低栅源电容，并从而能将栅极电容即输入电容，从而能降低器件的开关损耗。
本发明还能根据需要通过版图结构的设置调节栅漏电容，能使栅漏电容增加或减少；当使栅漏电容增加时，能降低开关过程中漏极电压随时间的变化速率，从而能降低器件在开关过程中电压尖峰(spike)；当使栅漏电容降低时，能进一步降低器件的输入电容，从而降低器件的开关损耗。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有MOSFET器件的剖面结构图；
图2是现有MOSFET器件的俯视面上的版图结构；
图3A是本发明第一实施例MOSFET器件的俯视面上的版图结构；
图3B是图3A的AA线处的剖面结构图；
图3C是图3A的BB线处的剖面结构图；
图4A是本发明第二实施例MOSFET器件的俯视面上的版图结构；
图4B是图4A的BB线处的剖面结构图；
图5A是本发明第三实施例MOSFET器件的俯视面上的版图结构；
图5B是图5A的AA线处的剖面结构图；
图5C是图5A的BB线处的剖面结构图；
图6A是本发明第四实施例MOSFET器件的俯视面上的版图结构；
图6B是图6A的AA线处的剖面结构图；
图6C是图6A的BB线处的剖面结构图。
具体实施方式
本发明第一实施例MOSFET器件：
如图3A所示，是本发明第一实施例MOSFET器件的俯视面上的版图结构；如图3B所示，是图3A的AA线处的剖面结构图；如图3C所示，是图3A的BB线处的剖面结构图；本发明第一实施例MOSFET器件包括：第二导电类型掺杂的体区5、第一导电类型重掺杂的源区3和平面栅，所述体区5形成于半导体衬底的选定区域中，所述源区3形成于所述体区5的选定区域中，所述平面栅由形成于所述半导体衬底上的选定区域表面上方的栅介质层2和多晶硅栅1叠加而成。
MOSFET器件的版图结构中，所述多晶硅栅1和所述体区5都呈条形结构，所述多晶硅栅1和所述体区5的条形结构平行且交替排列；令所述多晶硅栅1的条形结构的长度方向为Y方向，X方向为和Y方向垂直的方向。
在沿X方向上，两个相邻的所述体区5的条形结构的中心线即线OO和QQ之间的区域组成一个周期单元结构，在一个所述周期单元结构中，所述多晶硅栅1的条形结构的中心线PP和所述多晶硅栅1第一侧的所述体区5的条形结构的中心线OO之间的区域组成第一个半周期单元结构201，所述多晶硅栅1的条形结构的中心线PP和所述多晶硅栅1第二侧的所述体区5的条形结构的中心线QQ之间的区域组成第二个半周期单元结构202；所述第一个半周期单元结构201中包括多个并联的第一原胞，所述第二个半周期单元结构202中包括多个并联的第二原胞。
所述第一原胞包括含沟道区的第一子原胞和不含沟道区的第二子原胞，所述第一子原胞和所述第二子原胞沿Y方向排列。图3A中，所述第一子原胞的形成区域如虚线框101所示即位于线OO和线PP之间且位于虚线框101中的区域为所述第一子原胞的形成区域；所述第二子原胞的形成区域如虚线框102所示。
所述第一子原胞中，所述多晶硅栅1和所述体区5相交叠，所述沟道区由对应的被所述多晶硅栅1表面覆盖的所述体区5组成。
所述第二子原胞中，所述多晶硅栅1和所述体区5具有长度小于所述沟道区的长度的交叠区或不交叠，以减少所述MOSFET器件的栅源电容Cgs。
所述源区3呈沿X方向上的条形结构。
在Y方向上，各呈条形结构的所述源区3设置在所述第一子原胞中，在所述第二子原胞中未设置所述源区3。
在所述第一子原胞中，所述源区3和所述沟道区顶部对应的所述多晶硅栅1的侧面自对准，在Y方向上所述源区3位于所述沟道区的宽度边的范围内，以避免所述源区3延伸到所述第二子原胞中。
本发明第一实施例中，所述第二原胞包括含沟道区的第三子原胞和不含沟道区的第四子原胞，所述第三子原胞和所述第四子原胞沿Y方向排列。图3A中，所述第三子原胞的形成区域如虚线框101所示；所述第四子原胞的形成区域如虚线框102所示。
所述第三子原胞中，所述多晶硅栅1和所述体区5相交叠，所述沟道区由对应的被所述多晶硅栅1表面覆盖的所述体区5组成。
所述第四子原胞中，所述多晶硅栅1和所述体区5具有长度小于所述沟道区的长度的交叠区或不交叠，以减少所述MOSFET器件的栅源电容。
本发明第一实施例中，沿所述多晶硅栅1的条形结构的中心线，所述第一子原胞和所述第三子原胞呈对称结构，所述第二子原胞和所述第四子原胞呈对称结构。在所述第一个半周期单元结构201中，各所述第一子原胞和所述第二子原胞沿Y方向交替排列。在所述第二个半周期单元结构202中，各所述第三子原胞和所述第四子原胞沿Y方向交替排列。
在其他实施例中，也能为：在所述第一个半周期单元结构201中，各所述第一子原胞和所述第二子原胞沿Y方向按其他方式排列，例如，两个所述第一子原胞之间间隔多个所述第二子原胞，或者两个所述第二子原胞之间间隔多个所述第一子原胞。在所述第二个半周期单元结构202中，各所述第三子原胞和所述第四子原胞沿Y方向按其他方式排列，例如，两个所述第三子原胞之间间隔多个所述第四子原胞，或者两个所述第四子原胞之间间隔多个所述第三子原胞。也能为：沿所述多晶硅栅1的条形结构的中心线，所述第一子原胞和所述第三子原胞不呈对称结构，所述第二子原胞和所述第四子原胞不呈对称结构，例如：所述第一子原胞能和所述第四子原胞并排排列在一起；所述第二子原胞能和所述第三原胞并排排列在一起。
本发明第一实施例中，所述多晶硅栅1的条形结构中，所述第一子原胞处的所述多晶硅栅1的边缘到中心线的间距大于所述第二子原胞处的所述多晶硅栅1的边缘到中心线的间距。图3A中，所述第一子原胞处的所述多晶硅栅1的边缘如线EE所示，所述第二子原胞处的所述多晶硅栅1的边缘如线FF所示。
所述体区5的条形结构中，所述第一子原胞处的所述体区5的边缘到中心线的间距等于所述第二子原胞处的所述体区5的边缘到中心线的间距。也即图3A中，所述第一子原胞处的所述体区5的边缘和所述第二子原胞处的所述体区5的边缘是对齐的结构。在其他实施例中，也能为：所述第一子原胞处的所述体区5的边缘和所述第二子原胞处的所述体区5的边缘不对齐，而是所述第一子原胞处的所述体区5的边缘更靠近线PP一侧，这样能增加所述第一子原胞处的所述体区5和所述多晶硅栅1的交叠区的宽度即所述沟道区的长度；所述第二子原胞处的所述体区5的边缘更远离线PP一侧，这样能增加所述第二子原胞处的所述体区5和所述多晶硅栅1的间距。
本发明第一实施例中，在各所述体区5的顶部还形成有源接触孔9，所述源接触孔9相邻的所述多晶硅栅1之间具有间距。在俯视面上，所述源接触孔9呈条形结构。
在所述源接触孔9的底部的所述体区5中形成有第二导电类型重掺杂的体引出区4。所述源接触孔9穿过层间膜并将所述源区3和所述体区5连接到由正面金属层10组成的源极。
所述多晶硅栅1也会通过栅接触孔连接到由正面金属层10组成的栅极。
漏区7形成于减薄后的所述半导体衬底的背面。所述漏区7的背面还形成有背面金属层并由背面金属层组成漏极。
漂移区由形成于所述体区5和所述漏区7之间的第一导电类型掺杂区组成。在所述漂移区的形成区域中还形成有超结结构，所述超结结构形成在所述半导体衬底上第一导电类型的外延层6中，所述超结结构由第一导电类型的外延层6和第二导电类型的外延层6交替排列组成。在其他实施例中也能为：漂移区由形成于所述体区5和所述漏区7之间的第一导电类型掺杂区组成。所述漂移区直接由形成于所述半导体衬底上第一导电类型的外延层6组成。
所述半导体衬底为Si衬底或者为SiC衬底。
MOSFET器件为N型器件，第一导电类型为N型，第二导电类型为P型。在其他实施例中也能为：MOSFET器件为P型器件，第一导电类型为P型，第二导电类型为N型。
由图3B所示可知，图3B显示了所述第一原胞和所述第三原胞的剖面结构，在所述多晶硅栅1的两侧都形成有所述源区3。在所述体区5之间的区域表面还形成有抗JFEF注入区8，所述抗JFET注入区8处的掺杂浓度大于其他区域的漂移区的掺杂浓度，故能降低器件的导通电阻。
由图3C所示可知，图3C显示了所述第二原胞和所述第四原胞的剖面结构，在所述多晶硅栅1的两侧都未形成所述源区3。所述抗JFET注入区8的宽度和图3B中的一致。同时还可以看出，所述多晶硅栅1所覆盖的漂移区的宽度变窄，这样会降低栅漏电容Cgd。
本发明第一实施例MOSFET器件的版图结构做了特别的设置，能同时设置含沟道区的子原胞和不含沟道区的子原胞，如至少在两个相邻的体区5的条形结构的中心线之间的周期单元结构的第一个半周期单元结构201中设置含沟道区的第一子原胞和不含沟道区的第二子原胞，其中不含沟道区的子原胞能减少多晶硅栅1和体区5的交叠面积，从而能降低栅源电容，并从而能将栅极电容即输入电容，从而能降低器件的开关损耗。
本发明第一实施例还能使栅漏电容减少；能进一步降低器件的输入电容，从而降低器件的开关损耗。
本发明第一实施例器件的结构的特点如下：
所述体区(body)5不再是现有传统结构即不带光刻板，是自对准的结构即在有源区被多晶硅阻挡，而是带光刻板的结构即本发明第一实施例中的所述体区5是带光刻板的结构，光刻板跟多晶硅即所述多晶硅栅1有一定的交叠(Overlap)。
所述多晶硅栅1在Y方向的宽度是变化的；是交替排列。在所述多晶硅栅1比较宽的位置，有源注入即会注入形成所述源区3，在所述多晶硅栅1比较窄的位置是没有源注入。
在AA线的位置，所述多晶硅栅1比较宽，剖面结构和现有结构相同。
但是在BB线的位置，所述多晶硅栅1比较窄，其发生了比较大的变化：
所述多晶硅栅1变窄了，降低了所述多晶硅栅1跟所述体区5的交叠，MOSFET的输入电容得到了减小。在这里不管是所述多晶硅栅1宽的还是窄的地方，抗JFET(Anti-JFET)注入即形成抗JFET区8的注入都是保持不变的。因为Anti-JFET注入对降低比导通电阻有比较大的帮助，因此保持不变。
下面结合具体参数具体说明本发明第一实施例：
在所述MOSFET器件为超级结MOSFET，步进(Pitch)是11μm。
源接触孔9的长度是3μm；源接触孔9到所述多晶硅栅1采用工艺容许的最小距离是0.5μm；所述体区5跟所述多晶硅栅1的Overlap是0.5μm；所述多晶硅栅1的宽度是7μm。所述多晶硅栅1的宽度7μm为宽的所述多晶硅栅1；所述多晶硅栅1的宽度3μm为窄的所述多晶硅栅1，所述多晶硅栅1的宽度每边减小2μm，即使考虑到沟道注入即所述体区5注入的后续扩散，所述体区5和所述多晶硅栅1都没有交叠，输入电容(Ciss)得到了降低。在版图设计上，采用条形的设计，宽度为7μm的所述多晶硅栅1，其长度为5μm，长度为沿Y方向的尺寸，即虚线框101处的所述多晶硅栅1的宽度为7微米，长度为5微米；注意，源注入仅存在于虚线框101中，注意这个源注入不能注入到短所述多晶硅栅1的位置即虚线框102处，因为这里面没有沟道，一旦有注入，会导致MOSFET的穿通，增加漏电，这里面需要留有一定的工艺窗口(Margin)能够覆盖足够的工艺波动。宽度为3μm的所述多晶硅栅1，长度为5μm；在Y方向1:1交替排列。也可以宽度为7μm的所述多晶硅栅1，其长度为10μm，宽度为3μm的所述多晶硅栅1，长度为5μm，在Y方向2:1排列；也可以是宽度为7μm的所述多晶硅栅1，其长度为5μm，宽度为3μm的所述多晶硅栅1，长度为10μm，在Y方向按照1:2排列。
采用本发明第一实施例的版图结构，极大的降低了Ciss。它降低了沟道的密度，增加了沟道电阻。但是对于高压MOSFET而言，沟道电阻占总的导通电阻比例不超过10％，因此该结构对比导通电阻的增加通常在5％以内。该结构沟道密度降低，跨导也得到了降低，这对MOSFET在线性区的稳定性也有一定的帮助。
本发明第二实施例MOSFET器件：
如图4A所示，是本发明第二实施例MOSFET器件的俯视面上的版图结构；如图4B所示，是图4A的BB线处的剖面结构图；图4A的AA线处的剖面结构图同样参考图3B所示。和本发明第一实施例MOSFET器件，本发明第二实施例MOSFET器件具有如下区别之处：
所述体区5的条形结构中，所述第一子原胞处的所述体区5的边缘到中心线的间距大于所述第二子原胞处的所述体区5的边缘到中心线的间距。所述多晶硅栅1的条形结构中，所述第一子原胞处的所述多晶硅栅1的边缘到中心线的间距等于所述第二子原胞处的所述多晶硅栅1的边缘到中心线的间距。由图4A所示可知，所述第一子原胞处的所述多晶硅栅1的边缘和所述第二子原胞处的所述多晶硅栅1的边缘是对齐的；所述第一子原胞处的所述体区5的边缘如线HH所示，所述第二子原胞处的所述体区5的边缘如线GG所示。也即本发明第二实施例中是在保持所述多晶硅栅1的各位置的宽度不变的条件下，通过调节各位置处的所述体区5的宽度来调节所述多晶硅栅1和所述体区5之间的交叠区域或间距大小。由图4B所示可知，和图3C所示的本发明第一实施例器件相比，在虚线框102对应的区域处，本发明第二实施例器件中的所述多晶硅栅1和漂移区即外延层6之间的交叠区域面积会增加，所以器件的栅漏电容即Cgd会增加，这样能降低开关过程中漏极电压随时间的变化速率，从而能降低器件在开关过程中电压尖峰。
本发明第二实施例中，所述多晶硅栅1的宽度是保持不变的，但是所述体区5的光罩(Mask)的宽度有两种宽度。
一种是所述体区5跟所述多晶硅栅1的Overlap比较大，正常的情况，而且有源注入的Mask。另外一种是所述体区5跟所述多晶硅栅1的Overlap比较小，这个Overlap小，是通过减小所述体区5的宽度来实现的，Overlap小意味着阈值低，这个时候也不能够有源注入的Mask，如果有，则会形成源区3，这会使这个器件的阈值很低，甚至会导致MOSFET的穿通，漏电增加。所述体区5跟所述多晶硅栅1的Overlap小，意味着器件的输入电容小。
在BB线对应的位置处的结构中，所述多晶硅栅1的宽度不变，因为所述体区5跟所述多晶硅栅1的Overlap减小；Cgs电容降低，但是所述多晶硅栅1跟漂移区的Overlap增加，Cgd电容增加，Qgd增加。通常Cgd越大，MOSFET在开关过程中的dv/dt也会相应的降低，这有助于降低MOSFET在开关过程中的Spike，dv/dt为漏极电压随时间的变化速率。
现以具体参数说明本发明第二实施例：
同样本发明第二实施例MOSFET为超级结MOSFET中，Pitch是11μm；
源接触孔9的长度是3μm；源接触孔9到所述多晶硅栅1采用工艺容许的最小距离是0.5μm；所述体区5跟所述多晶硅栅1的Overlap是0.5μm；所述多晶硅栅1的宽度是7μm。
在AA线的位置，所述体区5跟所述多晶硅栅1的Overlap选择是0.5μm，这个时候MOSFET有正常的阈值电压。而在BB线位置，所述体区5跟所述多晶硅栅1没有Overlap，反而所述体区5跟所述多晶硅栅1有一定的间距(Space)，这个Space可以是0.25μm，所述体区5包围源接触孔9的边缘是0.25μm；或者Space是0.5μm，所述体区5跟源接触孔9的边缘重合；甚至Space可以是0.75μm，这时所述体区5在源接触孔9里面0.25μm等等。在BB线位置，因为所述体区5跟所述多晶硅栅1的Overlap减小，阈值降低，甚至是一个常开的器件，所以这个位置一定不能注入NP，否则会带来比较大的漏电。
在版图的具体实施过程中，在版图的Y方向，是由AA线位置和BB线位置的原胞交替排列而成的，即虚线框101和102区域对应的原胞交替排列而成。AA位置原胞的长度即对应的所述多晶硅栅1的长度可以是5μm，BB位置的原胞长度即对应的所述多晶硅栅1的长度可以是5μm、10μm等等。
本发明第三实施例MOSFET器件：
如图5A所示，是本发明第三实施例MOSFET器件的俯视面上的版图结构；如图5B所示，是图5A的AA线处的剖面结构图；如图5C所示，是图5A的BB线处的剖面结构图；和本发明第一实施例MOSFET器件，本发明第三实施例MOSFET器件具有如下区别之处：
所述第二原胞都不含沟道区。和图3A相比可知，图5A中对应的所述第一个半周期单元结构201和图3A中的所述第一个半周期单元结构201相同；图5A中的所述第二个半周期单元结构202则将所述第二原胞都设置为不含沟道区的结构。
在所述第二个半周期单元结构202中，各所述第二原胞处的所述多晶硅栅1和所述体区5具有长度小于所述沟道区的长度的交叠区或不交叠。在所述第二个半周期单元结构202中，与和所述第一子原胞相邻接的所述第二原胞相比，和所述第二子原胞相邻的所述第二原胞的交叠区的宽度更小或者不交叠的间隔区的宽度更大，也即图5A中，所述多晶硅栅1具有沿中心线PP的对称结构，而所述第二原胞对应的所述体区5的边缘则为对齐的结构。在其他实施例中，也能为：在所述第二个半周期单元结构202中，所述多晶硅栅1的边缘具有对齐的结构，所述第二原胞对应的所述体区5的边缘为对齐的结构或者非对齐的结构。
由图5B所示可知，所述源区3仅位于所述多晶硅栅1的一侧。在所述多晶硅栅1的另一侧中未形成所述源区故不会形成对应的沟道区，且所述多晶硅栅1的另一侧即所述第二原胞侧不会和所述体区5交叠或在交叠区域很小，故所述第二原胞处不存在Cgs或Cgs很小，Cgs仅存在具有所述源区3的所述第一原胞侧，故最后能降低器件总的Cgs。但是，所述多晶硅栅1的另一侧会和漂移区交叠，故会增加Cgd。
而由图5C所示可知，在所述多晶硅栅1的两层都不存在Cgs或Cgs很小，但是所述多晶硅栅1两侧的Cgd会增加，这会对降低器件在开关过程中的Spike有利，但是会增加器件的开关损耗。
在现有MOSFET器件结构中以及本发明第一和第二实施例MOSFET器件结构中，多晶硅栅1的左右两边都存在沟道区，而在本发明第三实施例MOSFET器件结构中，MOSFET只有单边存在沟道区。
在AA线位置对应的结构中，MOSFET只有单边的沟道区；在左边的所述体区5即所述第一个半周期单元结构201的所述体区5跟多晶硅栅1有一定的Overlap，而在右边的所述体区5即所述第二个半周期单元结构202的所述体区5跟多晶硅栅1的Overlap减小，甚至是有一定的Space，同时没有源区3的注入。这样只有器件的左边有Cgs电容，而器件的右边没有Cgs电容；这个结构减小了Cgs，但是增加了Cgd。对于希望Cgd电容比较高的场合，这个结构是比较合适的。
大的Cgd电容，虽然对降低MOSFET在开关过程中的Spike有利，但是其有可能会增加开关损耗。
本发明第四实施例MOSFET器件：
如图6A所示，是本发明第四实施例MOSFET器件的俯视面上的版图结构；如图6B所示，是图6A的AA线处的剖面结构图；如图6C所示，是图6A的BB线处的剖面结构图；和本发明第三实施例MOSFET器件，本发明第四实施例MOSFET器件具有如下区别之处：
在所述第二个半周期单元结构202中，各所述第二原胞处的所述多晶硅栅1和所述体区5不交叠且在所述多晶硅栅1和所述体区5之间形成有源多晶硅11，所述源多晶硅11底部也形成有所述栅介质层2，在所述版图结构中，所述源多晶硅11也呈条形结构。
和图5B比较可知，本发明第四实施例中将图5B中的所述多晶硅栅1一分为二，分成了所述多晶硅栅1和所述源多晶硅11，其中所述源多晶硅11会连接到由正面金属层10组成的源极；而所述多晶硅栅1会连接到由正面金属层10组成的栅极，故设置所述源多晶硅11后，能减少所述多晶硅栅11和漂移区之间的交叠区域面积，故能减少Cgd，从而能消除本发明第三实施例中出现的Cgd较大所带来的技术问题。图5B中，在所述第二原胞的所述体区5中也能设置和源区3相同的掺杂区，该掺杂区能作为由所述源多晶硅11作为寄生多晶硅栅的寄生MOSFET的源区，能降低该寄生MOSFET的阈值电压，这样能在器件反向偏置时即漏极接负电压时，寄生MOSFET会先于体内寄生二极管导通，体内寄生二极管为所述体区5和漂移区之间的寄生二极管，这样能降低MOSFET在体二极管导通时，体内所存贮的电荷，有助于优化MOFET器件的反向恢复特点。
图6C对应于所述第一原胞的第二子原胞处的剖面，可以看出，没有形成所述源区3。同时，在图5C对应的多晶硅栅1的基础上将多晶硅栅1一分为二，分成了图6C对应的多晶硅栅1和源多晶硅11。
本发明第四实施例MOSFET器件中，多晶硅栅被分成两部分，一部分是多晶硅栅1，多晶硅栅1是接栅极，另外一部分是源多晶硅11，源多晶硅11是接源极。
在AA线位置的结构中，多晶硅栅被分成两部分，一部分是多晶硅栅1，另外一部分是源多晶硅11。抗JFET区8的Mask还是保持不变的。因为源多晶硅11是连接源极，所以其阈值电压可以降低，也不会带来漏电的增加。这个时候源多晶硅11右侧的源注入即源区可以存在，在图6B中没有画，其实是可以存在的。更可以利用这个特点，在右侧形成一个寄生MOSFET，这个寄生MOSFET的特点是源多晶硅11形成的多晶硅栅跟源极相连，能降低其阈值电压到0.7V甚至更低，阈值电压降低能通过减小体区5跟源多晶硅11的Overlap或者是降低源多晶硅11的氧化层厚度等等来实现。这样在本发明第四实施例MOSFET器件发生反向导通的时候，这个寄生MOSFET在漏极加负压的时候，可以在体内寄生的二极管没有导通时先导通。这样可以降低MOSFET在体二极管导通时，体内所存贮的电荷，有助于优化MOSFET在反向恢复的特性。
现以具体参数说明本发明第四实施例的AA线位置的结构：
在超级结MOSFET中，Pitch是11μm；
源接触孔9的长度是3μm；源接触孔9到多晶硅栅1采用工艺容许的最小距离是0.5μm；体区5跟多晶硅栅1的Overlap是0.5μm；多晶硅栅1的宽度是3μm，多晶硅栅1和源多晶硅11之间的距离是1.5μm，源多晶硅11的宽度是2.5μm；或者是多晶硅栅1的宽度是2μm；多晶硅栅1和源多晶硅11之间的距离是1.5μm，源多晶硅11的宽度是3.5μm；多晶硅栅1的宽度越宽，Cgd就越大。
在BB线位置的结构中，体区5的Mask的宽度即位置不变，通过降低多晶硅栅1的宽度，来减小输入电容。
现以具体参数说明本发明第四实施例的BB线位置的结构：
在超级结MOSFET中，Pitch是11μm。
其中源接触孔9的宽度是3μm，在BB线位置，源接触孔9到多晶硅栅1的间距从AA线位置的0.5μm增加到1.5μm；多晶硅栅1的宽度为2μm，对应之前AA线位置多晶硅栅1的宽度是3μm，多晶硅栅1和源多晶硅11的间距为1.5μm；源多晶硅11的宽度是2.5μm；源接触孔9到源多晶硅11的距离是0.5μm。因为多晶硅栅1和体区5的Overlap减小，这里的阈值电压是降低的，所以源区3是不能存在的，否则会造成漏电的增加。
也可以把多晶硅栅1的宽度继续降低到1μm，来降低Cgs。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (18)
1.一种MOSFET器件，其特征在于，包括：第二导电类型掺杂的体区、第一导电类型重掺杂的源区和平面栅，所述体区形成于半导体衬底的选定区域中，所述源区形成于所述体区的选定区域中，所述平面栅由形成于所述半导体衬底上的选定区域表面上方的栅介质层和多晶硅栅叠加而成；
MOSFET器件的版图结构中，所述多晶硅栅和所述体区都呈条形结构，所述多晶硅栅和所述体区的条形结构平行且交替排列；令所述多晶硅栅的条形结构的长度方向为Y方向，X方向为和Y方向垂直的方向；
在沿X方向上，两个相邻的所述体区的条形结构的中心线之间的区域组成一个周期单元结构，在一个所述周期单元结构中，所述多晶硅栅的条形结构的中心线和所述多晶硅栅第一侧的所述体区的条形结构的中心线之间的区域组成第一个半周期单元结构，所述多晶硅栅的条形结构的中心线和所述多晶硅栅第二侧的所述体区的条形结构的中心线之间的区域组成第二个半周期单元结构；所述第一个半周期单元结构中包括多个并联的第一原胞，所述第二个半周期单元结构中包括多个并联的第二原胞；
所述第一原胞包括含沟道区的第一子原胞和不含沟道区的第二子原胞，所述第一子原胞和所述第二子原胞沿Y方向排列；
所述第一子原胞中，所述多晶硅栅和所述体区相交叠，所述沟道区由对应的被所述多晶硅栅表面覆盖的所述体区组成；
所述第二子原胞中，所述多晶硅栅和所述体区具有长度小于所述沟道区的长度的交叠区或不交叠，以减少所述MOSFET器件的栅源电容；
所述源区呈沿X方向上的条形结构；
在Y方向上，各呈条形结构的所述源区设置在所述第一子原胞中，在所述第二子原胞中未设置所述源区；
在所述第一子原胞中，所述源区和所述沟道区顶部对应的所述多晶硅栅的侧面自对准，在Y方向上所述源区位于所述沟道区的宽度边的范围内，以避免所述源区延伸到所述第二子原胞中。
2.如权利要求1所述的MOSFET器件，其特征在于：所述第二原胞包括含沟道区的第三子原胞和不含沟道区的第四子原胞，所述第三子原胞和所述第四子原胞沿Y方向排列；
所述第三子原胞中，所述多晶硅栅和所述体区相交叠，所述沟道区由对应的被所述多晶硅栅表面覆盖的所述体区组成；
所述第四子原胞中，所述多晶硅栅和所述体区具有长度小于所述沟道区的长度的交叠区或不交叠，以减少所述MOSFET器件的栅源电容。
3.如权利要求2所述的MOSFET器件，其特征在于：沿所述多晶硅栅的条形结构的中心线，所述第一子原胞和所述第三子原胞呈对称结构，所述第二子原胞和所述第四子原胞呈对称结构。
4.如权利要求3所述的MOSFET器件，其特征在于：在所述第一个半周期单元结构中，各所述第一子原胞和所述第二子原胞沿Y方向交替排列。
5.如权利要求1所述的MOSFET器件，其特征在于：所述多晶硅栅的条形结构中，所述第一子原胞处的所述多晶硅栅的边缘到中心线的间距大于所述第二子原胞处的所述多晶硅栅的边缘到中心线的间距。
6.如权利要求5所述的MOSFET器件，其特征在于：所述体区的条形结构中，所述第一子原胞处的所述体区的边缘到中心线的间距等于所述第二子原胞处的所述体区的边缘到中心线的间距。
7.如权利要求5所述的MOSFET器件，其特征在于：所述体区的条形结构中，所述第一子原胞处的所述体区的边缘到中心线的间距大于所述第二子原胞处的所述体区的边缘到中心线的间距。
8.如权利要求1所述的MOSFET器件，其特征在于：所述体区的条形结构中，所述第一子原胞处的所述体区的边缘到中心线的间距大于所述第二子原胞处的所述体区的边缘到中心线的间距。
9.如权利要求8所述的MOSFET器件，其特征在于：所述多晶硅栅的条形结构中，所述第一子原胞处的所述多晶硅栅的边缘到中心线的间距等于所述第二子原胞处的所述多晶硅栅的边缘到中心线的间距。
10.如权利要求1所述的MOSFET器件，其特征在于：所述第二原胞都不含沟道区。
11.如权利要求10所述的MOSFET器件，其特征在于：在所述第二个半周期单元结构中，各所述第二原胞处的所述多晶硅栅和所述体区具有长度小于所述沟道区的长度的交叠区或不交叠。
12.如权利要求11所述的MOSFET器件，其特征在于：在所述第二个半周期单元结构中，与和所述第一子原胞相邻接的所述第二原胞相比，和所述第二子原胞相邻的所述第二原胞的交叠区的宽度更小或者不交叠的间隔区的宽度更大。
13.如权利要求11所述的MOSFET器件，其特征在于：在所述第二个半周期单元结构中，各所述第二原胞处的所述多晶硅栅和所述体区不交叠且在所述多晶硅栅和所述体区之间形成有源多晶硅，所述源多晶硅底部也形成有所述栅介质层，在所述版图结构中，所述源多晶硅也呈条形结构。
14.如权利要求1所述的MOSFET器件，其特征在于：在各所述体区的顶部还形成有源接触孔，所述源接触孔相邻的所述多晶硅栅之间具有间距，在俯视面上，所述源接触孔呈条形结构；
在所述源接触孔的底部的所述体区中形成有第二导电类型重掺杂的体引出区；
漏区形成于减薄后的所述半导体衬底的背面；
漂移区由形成于所述体区和所述漏区之间的第一导电类型掺杂区组成。
15.如权利要求14所述的MOSFET器件，其特征在于：所述漂移区直接由形成于所述半导体衬底上第一导电类型的外延层组成。
16.如权利要求14所述的MOSFET器件，其特征在于：在所述漂移区的形成区域中还形成有超结结构，所述超结结构由第一导电类型的外延层和第二导电类型的外延层交替排列组成。
17.如权利要求1至16中任一权项所述的MOSFET器件，其特征在于：所述半导体衬底为Si衬底或者为SiC衬底。
18.如权利要求1至16中任一权项所述的MOSFET器件，其特征在于：MOSFET器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，MOSFET器件为P型器件，第一导电类型为P型，第二导电类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010708112.8A CN113972272B (zh) | 2020-07-22 | 2020-07-22 | Mosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010708112.8A CN113972272B (zh) | 2020-07-22 | 2020-07-22 | Mosfet器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113972272A true CN113972272A (zh) | 2022-01-25 |
| CN113972272B CN113972272B (zh) | 2023-11-10 |
Family
ID=79584683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010708112.8A Active CN113972272B (zh) | 2020-07-22 | 2020-07-22 | Mosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113972272B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017211105A1 (zh) * | 2016-06-08 | 2017-12-14 | 深圳尚阳通科技有限公司 | 一种超结器件、芯片及其制造方法 |
| US20190035903A1 (en) * | 2017-07-28 | 2019-01-31 | Shanghai Huahong Grace Semiconductor Manufacturing Corporation | Trench gate power mosfet and manufacturing method thereof |
| CN109585445A (zh) * | 2017-09-29 | 2019-04-05 | 深圳尚阳通科技有限公司 | 功率mosfet |
| CN110190112A (zh) * | 2019-05-07 | 2019-08-30 | 上海华虹宏力半导体制造有限公司 | 沟槽栅半导体器件及其制造方法 |
| CN111223931A (zh) * | 2018-11-26 | 2020-06-02 | 深圳尚阳通科技有限公司 | 沟槽mosfet及其制造方法 |
-
2020
- 2020-07-22 CN CN202010708112.8A patent/CN113972272B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017211105A1 (zh) * | 2016-06-08 | 2017-12-14 | 深圳尚阳通科技有限公司 | 一种超结器件、芯片及其制造方法 |
| US20190035903A1 (en) * | 2017-07-28 | 2019-01-31 | Shanghai Huahong Grace Semiconductor Manufacturing Corporation | Trench gate power mosfet and manufacturing method thereof |
| CN109585445A (zh) * | 2017-09-29 | 2019-04-05 | 深圳尚阳通科技有限公司 | 功率mosfet |
| CN111223931A (zh) * | 2018-11-26 | 2020-06-02 | 深圳尚阳通科技有限公司 | 沟槽mosfet及其制造方法 |
| CN110190112A (zh) * | 2019-05-07 | 2019-08-30 | 上海华虹宏力半导体制造有限公司 | 沟槽栅半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113972272B (zh) | 2023-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5688725A (en) | Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance | |
| US9023692B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US6008520A (en) | Trench MOSFET with heavily doped delta layer to provide low on- resistance | |
| US7663186B2 (en) | Semiconductor device | |
| US7795638B2 (en) | Semiconductor device with a U-shape drift region | |
| WO2017211105A1 (zh) | 一种超结器件、芯片及其制造方法 | |
| US20200020798A1 (en) | Power mosfet with an integrated pseudo-schottky diode in source contact trench | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| US10692999B2 (en) | High voltage MOSFET devices and methods of making the devices | |
| US10872823B2 (en) | Device integrated with junction field effect transistor and method for manufacturing the same | |
| US9184278B2 (en) | Planar vertical DMOS transistor with a conductive spacer structure as gate | |
| JP2012089824A (ja) | 半導体素子およびその製造方法 | |
| US9178054B2 (en) | Planar vertical DMOS transistor with reduced gate charge | |
| US11894458B2 (en) | Lateral double-diffused metal oxide semiconductor field effect transistor | |
| JP2006261562A (ja) | 半導体装置 | |
| CN111223931B (zh) | 沟槽mosfet及其制造方法 | |
| CN108305893B (zh) | 半导体装置 | |
| CN116741828A (zh) | 沟渠式栅极晶体管组件 | |
| US10319851B2 (en) | Semiconductor device and method for manufacturing same | |
| CN113972272B (zh) | Mosfet器件 | |
| US6147382A (en) | Semiconductor switching device with segmented sources | |
| CN107527906B (zh) | 半导体器件 | |
| CN112635559A (zh) | 平面栅超结mosfet | |
| CN204651326U (zh) | 高压半导体器件 | |
| WO2024070021A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province Applicant after: Shenzhen Shangyangtong Technology Co.,Ltd. Address before: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN SANRISE-TECH Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |