CN113972238A - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN113972238A CN113972238A CN202110504804.5A CN202110504804A CN113972238A CN 113972238 A CN113972238 A CN 113972238A CN 202110504804 A CN202110504804 A CN 202110504804A CN 113972238 A CN113972238 A CN 113972238A
- Authority
- CN
- China
- Prior art keywords
- pad
- terminals
- driving
- terminal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/88—Dummy elements, i.e. elements having non-functional features
Abstract
提供了显示装置。显示装置包括显示面板、焊盘部、驱动电路部和防移位部,显示面板包括显示区域和焊盘区域,焊盘部位于焊盘区域中并且包括多个焊盘端子,在驱动电路部中多个驱动端子分别电连接到多个焊盘端子,并且防移位部包括位于多个焊盘端子之间的第一防移位部以及位于多个驱动端子之间并且与第一防移位部联接的第二防移位部。
Description
相关申请的交叉引用
本申请要求于2020年7月24日提交到韩国知识产权局的第10-2020-0092550号韩国专利申请的优先权及权益,该韩国专利申请的公开内容通过引用以其整体地并入本文中。
技术领域
一个或多个实施方式的各方面涉及显示装置。
背景技术
显示装置可用于诸如智能电话、膝上型计算机、数码相机、便携式摄像机、便携式信息终端、笔记本电脑或平板个人电脑的移动装置以及诸如台式电脑、电视机、室外广告牌、用于展览的显示装置、汽车仪表板和抬头显示器(Head-Up Display,HUD)的电子装置。
为了向显示装置施加外部电力,在显示面板的一侧处可图案化有多个焊盘端子,并且驱动电路部的多个驱动端子可电连接到多个焊盘端子。焊盘端子和驱动端子可在定点位置处彼此连接而没有位置误差。
在本背景技术部分中所公开的以上信息仅用于增强背景的理解,并且因此本背景技术部分中讨论的信息不必须构成现有技术。
发明内容
一个或多个实施方式的各方面包括显示装置,而在该显示装置中,焊盘端子与驱动端子之间的连接为顺利的。
附加的方面将在下面的详细描述中部分地阐述,并且部分地将通过本描述而更加显而易见,或者可通过实践本公开的呈现的实施方式而习得。
根据本公开的一些实施方式,显示装置包括显示面板、焊盘部、驱动电路部和防移位部,其中,显示面板包括显示区域和焊盘区域,焊盘部位于焊盘区域中并且包括多个焊盘端子,驱动电路部中多个驱动端子分别电连接到多个焊盘端子,并且防移位部包括位于多个焊盘端子之间的第一防移位部以及位于多个驱动端子之间并且与第一防移位部联接的第二防移位部。
根据一些实施方式,第一防移位部和第二防移位部可彼此啮合并且联接。
根据一些实施方式,第一防移位部可包括位于多个焊盘端子之间的多个绝缘坝,并且第二防移位部可包括位于多个驱动端子之间并且插入到多个绝缘坝之间的第一距离中的虚设驱动端子。
根据一些实施方式,多个焊盘端子可在显示面板上彼此间隔开,多个焊盘端子中的每个的边缘可被绝缘层覆盖,并且多个绝缘坝可在绝缘层上具有在多个绝缘坝之间的第一距离。
根据一些实施方式,第一防移位部可包括位于多个焊盘端子之间的绝缘坝,并且第二防移位部可包括位于多个驱动端子之间的第二距离,并且绝缘坝插入到第二距离中。
根据一些实施方式,多个焊盘端子可在显示面板上彼此间隔开,多个焊盘端子中的每个的边缘可被绝缘层覆盖,并且在与多个驱动端子之间的第二距离对应的位置处,绝缘坝可位于绝缘层上。
根据一些实施方式,第一防移位部可包括位于多个焊盘端子之间的虚设焊盘端子,第二防移位部可包括位于多个驱动端子之间的虚设驱动端子,并且当焊盘部和驱动电路部彼此重叠时,虚设焊盘端子和虚设驱动端子可定位在相同的线上。
根据一些实施方式,多个焊盘端子中的每个可相对于虚设焊盘端子倾斜,多个驱动端子中的每个可相对于虚设驱动端子倾斜,并且每个焊盘端子和每个驱动端子可彼此电连接。
根据一些实施方式,第一对齐标记可位于焊盘部外部,第二对齐标记可位于驱动电路部外部,并且第一对齐标记和第二对齐标记可彼此重叠。
根据一些实施方式,在焊盘端子与驱动端子之间还可设置有用于将焊盘端子和驱动端子电连接的导电颗粒以及具有围绕导电颗粒的绝缘树脂的导电膜。
附图说明
通过结合附图的下面的描述中,本公开的某些实施方式的以上和其它的方面、特征和特性将更加显而易见,在附图中:
图1是根据一些实施方式的显示装置的透视图;
图2a和图2b是根据一些实施方式的显示装置的示意性剖面视图;
图3a和图3b是根据一些实施方式的显示装置的示意性平面视图;
图4a和图4b是图3a和图3b的显示装置的像素的等效电路图;
图5是根据一些实施方式的显示装置的一部分的剖面视图;
图6a是定位有根据一些实施方式的焊盘部和驱动端子部的一部分的放大平面视图;
图6b是根据一些实施方式的彼此连接的图6a的焊盘部和驱动端子部的放大平面视图;
图7a是根据一些实施方式的图6a的部分的剖面视图;
图7b是图6b的焊盘部和驱动端子部的剖面视图;
图8a是定位有根据一些实施方式的焊盘部和驱动端子部的一部分的放大平面视图;
图8b是根据一些实施方式的彼此连接的图8a的焊盘部和驱动端子部的放大平面视图;
图9a是图8a的部分的剖面视图;
图9b是根据一些实施方式的图8b的焊盘部和驱动端子部的剖面视图;
图10a是定位有根据一些实施方式的焊盘部和驱动端子部的一部分的放大平面视图;以及
图10b是根据一些实施方式的彼此连接的图10a的焊盘部和驱动端子部的放大平面视图。
具体实施方式
现在将更详细地参照一些实施方式的各方面,而这些实施方式被示出在附图中,在附图中相似的附图标记始终是指相似的元件。在这方面,本实施方式可具有不同的形式,并且不应被解释为限于本文中所阐述的描述。相应地,以下仅通过参照附图来对实施方式进行描述,以解释本说明书的各方面。如本文中所使用的,措辞“和/或”可包括相关所列项目中的一个或多个的任何和所有组合。在整个公开中,表述“a、b和c中的至少一个”表示仅a、仅b、仅c、a和b这两者、a和c这两者、b和c这两者、a、b和c的全部或者其变体。
因为本公开可具有多样的修改实施方式,所以在附图中示出了特定实施方式,并且在详细描述中对其进行了描述。当参考参照附图描述的实施方式时,本公开的效果和特性以及实现这些的方法将是显而易见的。然而,本公开可以许多不同的形式实施,并且不应被解释为限于本文中所阐述的实施方式。
在以下描述的实施方式中,将理解的是,当诸如层、膜、区或板的部件被称为在另一部件“上”时,该部件能直接在另一部件上,或者其上可存在中间部件。为了解释的便利,附图中的部件的大小可被夸大。换言之,因为附图中的部件的大小和厚度为了解释的便利而被任意地示出,因此下面的实施方式不限于此。
X轴、Y轴和Z轴不限于直角坐标系的三个轴,并且可在更广泛的意义上进行解释。例如,X轴、Y轴和Z轴可彼此垂直,或者可表示彼此不垂直的不同方向。
虽然这种措辞如“第一”、“第二”等可用于描述各种元件,但是这种元件并不必须限于以上的措辞。以上的措辞仅用于将一个部件与另一部件区分开。
在下面的实施方式中,除非在上下文中具有清楚不同的含义,否则以单数使用的表述涵盖复数的表述。
在下面的实施方式中,将理解的是,诸如“包括(including)”和“具有(having)”的措辞旨在指示本公开中所描述的特征或元件的存在,并且不旨在排除一个或多个其它特征或元件可存在或可被添加的可能性。
当某一实施方式可以不同方式实现时,可以与所描述的顺序不同地执行具体工艺顺序。例如,两个连续描述的工艺可基本上同时执行或者以与所描述的顺序相反的顺序执行。
在下文中,现在将参照附图对本公开的一些实施方式的各方面进行更加全面的描述。附图中相似的附图标记表示相似的元件,并且因此将省略其描述。
将理解的是,当层、区或部件被称为连接到另一层、区或部件时,它能直接或间接地连接到另一层、区或部件。也就是说,例如,可存在中间层、区或部件。例如,将理解的是,当层、区或部件被称为电连接到另一层、区或部件时,它能直接或间接地电连接到另一层、区或部件。也就是说,例如,可存在中间层、区或部件。
图1是根据一些实施方式的显示装置100的示意性透视图。
参照附图,显示装置100可包括显示区域DA和在显示区域DA周围(例如,在其外围周围或在其覆盖区外部)延伸的非显示区域NDA。显示装置100可在显示区域DA处显示图像(例如,静态图像或视频图像)。尽管以有机发光显示器作为实例描述了显示装置100,但是本公开的显示装置不限于此。根据一些实施方式,显示装置100可包括无机发光显示器或量子点发光显示器。显示装置100中的显示器件的发射层可包括有机材料、无机材料、量子点、有机材料和量子点、或者无机材料和量子点。
图2a和图2b是根据一些实施方式的显示装置200a和显示装置200b的示意性剖面视图。
参照图2a,显示装置200a可包括衬底210a、位于衬底210a上的显示元件层220a以及覆盖显示元件层220a的封装构件230a。
衬底210a可包括聚合物树脂。衬底210a可具有单层或多层结构,并且对于多层结构,还可包括无机层。衬底210a可具有柔性特性、可卷曲特性或可弯折特性。
显示元件层220a可包括多个像素,并且每个像素可包括有机发光二极管和与有机发光二极管电连接的像素电路。像素电路可包括薄膜晶体管、存储电容器、与薄膜晶体管和存储电容器连接的导线以及绝缘层。
封装构件230a可保护显示元件层220a免受诸如湿气的异物的影响。封装构件230a可为包括第一无机封装层240a和第二无机封装层260a中的至少一个以及至少一个有机封装层250a的薄膜封装层。
尽管图2a的封装构件230a可包括第一无机封装层240a和第二无机封装层260a以及介于其间的有机封装层250a,但是根据本公开的实施方式不限于此。第一无机封装层240a和第二无机封装层260a以及有机封装层250a的堆叠顺序可进行各种改变。尽管图2a的封装构件230a被示出为薄膜封装层,但是根据本公开的实施方式不限于此。
参照图2b,显示装置200b可包括衬底210b、位于衬底210b上的显示元件层220b以及包括密封部240b和封装板250b的封装构件230b。图2b的衬底210b可包括玻璃或聚合物树脂。
封装板250b可排列成面对衬底210b,并且密封部240b可定位在衬底210b与封装板250b之间。密封部240b可围绕显示区域DA。由衬底210b、封装板250b和密封部240b限定的内部空间在空间上与外部分离,并且可防止湿气或杂质的侵入。封装板250b可包括玻璃、聚合物树脂或类似物,并且密封部240b可使用诸如熔料、环氧树脂或类似物的材料。
图3a和图3b是根据一些实施方式的显示装置300的示意性平面视图。
参照图3a,显示装置300可为用于显示图像的装置。显示装置300可包括第一衬底301和第二衬底302。第一衬底301与第二衬底302之间可定位有密封部303。密封部303可围绕第一衬底301和第二衬底302的外围,从而接合第一衬底301和第二衬底302。
显示装置300可包括显示区域DA和在显示区域DA周围延伸的非显示区域NDA。显示装置300可通过使用从定位在显示区域DA中的多个像素P发射的光来提供或显示图像。
显示区域DA可包括与在Y方向上延伸的数据线DL和在与Y方向交叉的X方向上延伸的扫描线SL连接的多个像素P。多个像素P可分别与在Y方向上延伸的多个驱动电压线PL连接。
多个像素P各自可包括显示器件,诸如有机发光二极管(Organic Light-EmittingDiode,OLED)。包括在多个像素P中的所有OLED可发射相同的颜色,并且每个像素P的颜色可通过定位在OLED上方的滤色器或类似物来实现。根据一些实施方式,每个像素P可通过OLED来发射红色光、绿色光、蓝色光或白色光。
每个像素P可与定位在非显示区域NDA中的多个内置电路电连接。例如,非显示区域NDA中可定位有第一电源布线304、第二电源布线305和焊盘部306。
第一电源布线304可排列在显示区域DA的一侧处,例如,在显示装置300的下端中。第一电源布线304可连接到用于将驱动电压传输到像素P的驱动电压线PL。
具有带一侧开口的环形形状的第二电源布线305可部分地围绕显示区域DA。第二电源布线305可向每个像素P的相对电极供给公共电压。
焊盘部306可包括多个焊盘端子307,并且可定位在第一衬底301中的焊盘区域PA处。多个焊盘端子307中的每个可连接到与第一电源布线304连接的第一连接布线308或者连接到向显示区域DA延伸的连接布线CW。多个焊盘端子307中的每个可电连接到驱动电路部310。驱动电路部310的驱动端子部311可电连接到焊盘部306。
驱动电路部310可将控制部的信号或电力传输到焊盘部306。控制部可经由第一连接布线308和第二连接布线309分别向第一电源布线304和第二电源布线305提供驱动电压和公共电压。
数据驱动电路312可电连接到数据线DL。数据驱动电路312的数据信号可经由连接到焊盘部306的连接布线CW和连接到连接布线CW的数据线DL而提供给每个像素P。尽管图3a示出了数据驱动电路312根据一些实施方式定位在驱动电路部310中,但是数据驱动电路312可定位在第一衬底301上。例如,数据驱动电路312可定位在焊盘部306与第一电源布线304之间。
非显示区域NDA中可定位有坝部313。当形成薄膜封装层的有机封装层时,坝部313可防止或减少有机材料在朝向第一衬底301的边缘的方向上流动的情况,从而防止或减少有机封装层的边缘尾部的形成。坝部313可围绕显示区域DA的至少一部分。坝部313可包括多个坝。当坝部313可包括多个坝时,多个坝可彼此间隔开。坝部313可排列成比密封部303靠近显示区域DA。
尽管图3a示出了一个驱动电路部310附接到焊盘部306,但是如图3b中所示,多个驱动电路部310可附接到焊盘部306。焊盘部306可沿第一衬底301的两侧形成。焊盘部306可包括多个子焊盘部306S,并且多个驱动电路部310中的每个可附接到多个子焊盘部306S中的每个。
图4a和图4b是待设置在图3a和图3b的显示装置300中的根据一些实施方式的像素P的等效电路图。
参照图4a,每个像素P可包括与扫描线SL和数据线DL连接的像素电路PC以及与像素电路PC连接的OLED。
像素电路PC可包括驱动薄膜晶体管T1、开关薄膜晶体管T2和存储电容器Cst。开关薄膜晶体管T2连接到扫描线SL和数据线DL,并且响应于通过扫描线SL输入的扫描信号Sn而将通过数据线DL输入的数据电压Dm传输到驱动薄膜晶体管T1。
存储电容器Cst连接到开关薄膜晶体管T2和驱动电压线PL,并且存储电容器Cst构造为存储与从开关薄膜晶体管T2接收到的电压和供给到驱动电压线PL的第一电力电压或驱动电压ELVDD之间的差异对应的电压。
驱动薄膜晶体管T1连接到驱动电压线PL和存储电容器Cst,并且可响应于存储在存储电容器Cst中的电压的值来控制从驱动电压线PL向OLED流动的驱动电流。OLED可根据驱动电流发射具有某一亮度的光。
尽管图4a示出了像素电路PC可包括两个薄膜晶体管和一个存储电容器的情况,但是根据本公开的实施方式不限于此。
参照图4b,每个像素P可包括OLED以及用于控制OLED的包括多个薄膜晶体管的像素电路PC。像素电路PC可包括驱动薄膜晶体管T1、开关薄膜晶体管T2、感测薄膜晶体管T3和存储电容器Cst。
扫描线SL可连接到开关薄膜晶体管T2的栅电极G2,数据线DL可连接到源电极S2,并且存储电容器Cst的第一电极CE1可连接到漏电极D2。相应地,响应于来自每个像素P的扫描线SL的扫描信号Sn,开关薄膜晶体管T2将数据线DL的数据电压Dm供给到第一节点N。
驱动薄膜晶体管T1的栅电极G1可连接到第一节点N,源电极S1可连接到用于传输驱动电压ELVDD的驱动电压线PL,并且漏电极D1可连接到OLED的阳电极。相应地,驱动薄膜晶体管T1可根据源-栅电压(即,施加在驱动电压ELVDD与第一节点N之间的电压)来调节在OLED中流动的电流量。
感测控制线SSL可连接到感测薄膜晶体管T3的栅电极G3,源电极S3可连接到第二节点S,并且漏电极D3可连接到基准电压线RL。根据一些实施方式,感测薄膜晶体管T3可由扫描线SL控制,而不是由感测控制线SSL控制。
感测薄膜晶体管T3可感测OLED的像素电极(例如,阳电极)的电势。响应于来自感测控制线SSL的感测信号SSn,感测薄膜晶体管T3可将来自基准电压线RL的预充电电压供给到第二节点S,或者在感测周期期间将OLED的像素电极(例如,阳电极)的电压供给到基准电压线RL。
存储电容器Cst的第一电极CE1可连接到第一节点N,并且第二电极CE2可连接到第二节点S。存储电容器Cst充电有分别供给到第一节点N和第二节点S的电压之间的差电压并且将该差电压供给为驱动薄膜晶体管T1的驱动电压。例如,存储电容器Cst可充电有分别供给到第一节点N和第二节点S的数据电压Dm和预充电电压之间的差电压。
偏置电极BSM可与驱动薄膜晶体管T1对应地形成,并且连接到感测薄膜晶体管T3的源电极S3。偏置电极BSM可接收与感测薄膜晶体管T3的源电极S3的电势相关联的电压,并且因此可使驱动薄膜晶体管T1稳定。在一些实施方式中,偏置电极BSM可连接到单独的偏置布线,而不连接到感测薄膜晶体管T3的源电极S3。
OLED的相对电极(例如,阴电极)可接收公共电压ELVSS。OLED通过接收来自驱动薄膜晶体管T1的驱动电流来发射光。
尽管图4b示出了针对每个像素P设置多个信号线(例如,扫描线SL、感测控制线SSL和数据线DL)、基准电压线RL和驱动电压线PL的情况,但是本公开不限于此。例如,多个信号线(例如,扫描线SL、感测控制线SSL和数据线DL)中的至少一个或/和基准电压线RL和驱动电压线PL可由相邻的像素共享。
像素电路PC不限于参照图4a和图4b描述的薄膜晶体管和存储电容器的数量和电路设计,其数量和电路设计可进行各种改变。
图5是根据一些实施方式的显示面板500的一部分的剖面视图。
图5可为通过沿像图3a的线I-I'和线II-II'那样的线切割显示区域DA的一部分和焊盘区域PA的一部分而获得的显示面板500的剖面视图。在图5的显示区域DA中示出了上述的像素P的像素电路PC的驱动薄膜晶体管T1和存储电容器Cst。
参照附图,显示面板500可包括衬底501。衬底501可包括诸如玻璃、陶瓷、金属、聚合物或类似物的材料。衬底501上可排列有第一缓冲层502。第一缓冲层502可防止异物或湿气通过衬底501侵入。例如,第一缓冲层502可包括诸如氧化硅、氮化硅或氮氧化硅的无机材料,并且可形成为单层或多层。
第一缓冲层502上可排列有偏置电极503。偏置电极503可与驱动薄膜晶体管T1的半导体层A1重叠。电压可施加到偏置电极503。例如,图4b的感测薄膜晶体管T3的源电极S3可连接到偏置电极503,以使得源电极S3的电压可施加到偏置电极503。此外,偏置电极503可防止外部光到达半导体层A1。相应地,可使驱动薄膜晶体管T1的特性稳定。根据一些实施方式,偏置电极503可被省略。
第二缓冲层504可覆盖偏置电极503。第二缓冲层504可横跨衬底501的整个区域形成。第二缓冲层504可包括诸如氧化硅、氮化硅或氮氧化硅的无机材料,并且可为单层或多层。
半导体层A1可定位在第二缓冲层504上。半导体层A1可包括多晶硅、非晶硅、氧化物半导体、有机半导体材料或类似物。根据一些实施方式,半导体层A1可包括与栅电极G1重叠的沟道区以及定位在沟道区的两侧处并且包括具有比沟道区的浓度高的浓度的杂质的源区和漏区。杂质可包括N型杂质或P型杂质。
栅极绝缘层505可覆盖半导体层A1。栅极绝缘层505可为包括氮氧化硅、氧化硅或氮化硅的无机材料层,并且可为单层或多层。栅电极G1可定位在栅极绝缘层505上。栅电极G1可包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)或类似物。栅电极G1可为单层或多层。
存储电容器Cst的第一电极CE1可定位在与栅电极G1相同的层上。第一电极CE1可包括与栅电极G1相同的材料。
层间绝缘层506可覆盖栅电极G1和存储电容器Cst的第一电极CE1。层间绝缘层506可为包括氮氧化硅、氧化硅或氮化硅的无机材料层。层间绝缘层506可为单层或多层。
源电极S1、漏电极D1、存储电容器Cst的第二电极CE2和驱动电压线PL可排列在层间绝缘层506上。源电极S1、漏电极D1、存储电容器Cst的第二电极CE2和驱动电压线PL可包括Al、Cu、Ti或类似物,并且可为单层或多层。根据一些实施方式,源电极S1、漏电极D1、存储电容器Cst的第二电极CE2和驱动电压线PL可具有Ti/Al/Ti的多层结构。源电极S1和漏电极D1可经由接触孔分别连接到半导体层A1的源区和漏区。源电极S1可连接到驱动电压线PL。
存储电容器Cst的第二电极CE2可在层间绝缘层506介于其间的情况下与第一电极CE1重叠,从而形成电容。在这种情况下,层间绝缘层506可用作存储电容器Cst的介电层。层间绝缘层506的厚度可根据存储电容器Cst的电容的值来设计。
保护层507可覆盖源电极S1、漏电极D1、存储电容器Cst的第二电极CE2和驱动电压线PL。保护层507可为包括氮氧化硅、氧化硅或氮化硅的无机材料层。保护层507可保护定位在层间绝缘层506上的导电层或布线。
在显示区域DA中,保护层507上可排列有平坦化层508。平坦化层508可包括有机材料,并且有机材料可包括酰亚胺基聚合物、诸如聚甲基丙烯酸甲酯或聚苯乙烯的通用聚合物、具有酚基团的聚合物衍生物、丙烯酸基聚合物、芳醚基聚合物、酰胺基聚合物、氟基聚合物、对二甲苯基聚合物、乙烯醇基聚合物以及其共混物。根据一些实施方式,平坦化层508可包括聚酰亚胺。
当不存在具有无机材料的保护层507时,诸如驱动电压线PL的导电层或布线可通过与从平坦化层508侵入的氧反应而被氧化或腐蚀。然而,因为一些实施方式可包括保护层507,因此诸如驱动电压线PL的导电层或布线可不与平坦化层508直接接触。
OLED可排列在平坦化层508上。OLED可包括像素电极509、包括发射层的中间层510和相对电极511。
像素电极509可经由穿透平坦化层508的接触孔电连接到漏电极D1。像素电极509可经由导电保护层513连接到漏电极D1。导电保护层513可覆盖漏电极D1。导电保护层513可为用于防止或减少漏电极D1的损坏的金属层。
像素电极509可为(半)透射电极或反射电极。根据一些实施方式,像素电极509可包括包含Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr和其化合物的反射层以及形成在反射层上的透明或半透明电极层。透明或半透明电极层可包括选自由氧化铟锡(Indium Tin Oxide,ITO)、氧化铟锌(Indium Zinc Oxide,IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IndiumGallium Oxide,IGO)和氧化铝锌(Aluminum Zinc Oxide,AZO)构成的集群中的至少一种材料。根据一些实施方式,像素电极509可包括ITO/Ag/ITO。
平坦化层508上可定位有像素限定膜512。像素限定膜512可具有暴露像素电极509的一部分的开口OP,并且通过开口OP限定发光区域。像素限定膜512可包括有机材料,诸如聚酰亚胺或六甲基二硅氧烷。
中间层510可包括发射层。发射层下方和上方还可选择性地排列有诸如空穴传输层(Hole Transport Layer,HTL)、空穴注入层(Hole Injection Layer,HIL)、电子传输层(Electron Transport Layer,ETL)、电子注入层(EIL)或类似物的功能层。
发射层可包括低分子量有机材料或聚合物有机材料。
当发射层可包括低分子量有机材料时,中间层510可将空穴注入层、空穴传输层、发射层、电子传输层、电子注入层或类似物堆叠成单个或复合结构。低分子量有机材料可包括包含有铜酞菁(CuPc)、N,N'-二(萘-1-基)-N,N'-二苯基联苯胺、三-8-羟基喹啉铝(Alq3)或类似物的各种有机材料。这些层可以真空沉积方法形成。
当发射层可包括聚合物有机材料时,中间层510可具有包括空穴传输层和发射层的结构。发射层可包括基于聚对苯撑乙炔(Poly-Phenylene Vinylene,PPV)、聚芴或类似物的聚合物材料。发射层可通过丝网印刷方法、喷墨印刷方法、激光诱导热成像(LaserInduced Thermal Imaging,LITI)方法或类似方法形成。
相对电极511可为透射电极或反射电极。根据一些实施方式,相对电极511可为透明或半透明电极,并且可形成为具有低功函数并且包括Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg以及其化合物的金属薄膜。此外,金属薄膜上还可排列有诸如ITO、IZO、ZnO、In2O3或类似物的透明导电氧化物(Transparent Conductive Oxide,TCO)膜。相对电极511不仅可延伸到显示区域DA,而且可延伸到在图3a的显示区域DA外部的非显示区域NDA。相对电极511可定位在中间层510上。
在焊盘区域PA中,连接布线CW可定位在栅极绝缘层505上。连接布线CW可延伸到显示区域DA。连接布线CW可由与栅电极G1相同的材料形成。层间绝缘层506可覆盖连接布线CW。层间绝缘层506上可排列有焊盘端子514。焊盘端子514可经由接触孔电连接到连接布线CW。
焊盘端子514可包括Al、Cu、Ti或类似物,并且可为单层或多层。保护层507可覆盖焊盘端子514的边缘。导电保护层515可覆盖焊盘端子514的暴露的上表面。导电保护层515可包括具有比形成焊盘端子514的材料低的氧化程度的金属、或者具有优异的抗腐蚀性的金属。根据一些实施方式,焊盘端子514的顶层可包括Cu,并且导电保护层515可包括Ti。
图6a是定位有根据一些实施方式的焊盘部630和驱动端子部730的一部分的放大平面视图。图6b是图6a的焊盘部630与驱动端子部730彼此连接的放大平面视图。图7a是图6a的剖面视图。图7b是图6b的剖面视图。
参照附图,衬底610上可定位有第一绝缘层620。第一绝缘层620可包括至少一个无机绝缘层。焊盘部630可定位在第一绝缘层620上。焊盘部630可包括定位在图5的焊盘区域PA中的多个焊盘端子631。
焊盘端子631可包括至少一个导电层。焊盘端子631可具有单层或多层结构。多个焊盘端子631可在X方向上以某一距离彼此间隔开。焊盘端子631可电连接到排列在图5的显示区域DA中的器件。多个焊盘端子631中的每个可在Y方向上延伸。焊盘端子631的边缘可被第二绝缘层650覆盖。第二绝缘层650可包括无机材料。根据一些实施方式,第二绝缘层650可包括有机材料。焊盘端子631的暴露的上表面上还可定位有导电保护层632。
衬底610上可定位有驱动电路部700。驱动电路部700可包括上述的图3a的数据驱动电路312以及与数据驱动电路312连接的多个驱动端子部311。根据一些实施方式,驱动电路部700可为覆晶薄膜(Chip-On-Film,COF)。
驱动电路部700可包括柔性膜710。驱动端子部730可定位在柔性膜710的一个表面上。驱动端子部730可定位在面对焊盘部630的柔性膜710上。驱动端子部730可包括多个驱动端子731。驱动端子731可包括至少一个导电层,例如,铜材料。驱动端子731的外表面上还可形成有附加导电层732,例如,锡层。用于驱动端子731的材料不限于此,并且驱动端子731可采用具有相对优良或高导电性的任何材料。多个驱动端子731可在X方向上以某一距离彼此间隔开。多个驱动端子731中的每个可在Y方向上延伸。
多个驱动端子731中的每个可电连接到多个焊盘端子631中的每个。例如,多个焊盘端子631中的每个和多个驱动端子731中的每个可在Z方向上彼此连接。导电部790还可排列在焊盘端子631与驱动端子731之间以将焊盘端子631电连接到驱动端子731。根据一些实施方式,焊盘端子631和驱动端子731可彼此直接连接。
导电部790可为电流在厚度方向上流动并且在宽度方向或长度方向上绝缘的导电膜。根据一些实施方式,导电部790可为各向异性导电膜(Anisotropic Conductive Film,ACF)。导电部790可包括用于在焊盘端子631与驱动端子731之间形成电气路径的导电颗粒791(诸如导电球)以及用于通过将导电颗粒791固定在定点位置处来改善连接可靠性的绝缘树脂792。
在通过使用诸如热棒的压缩装置来压缩焊盘端子631和驱动端子731期间,焊盘端子631可经由导电颗粒791电连接到驱动端子731。绝缘树脂792分布到焊盘端子631与驱动端子731连接的区域的外部,以使得在Z方向上对应的一对焊盘端子631和驱动端子731与相邻于该对的另一对焊盘端子631和驱动端子731可彼此绝缘。
焊盘部630和驱动端子部730中可设置有对齐部,以使得焊盘部630在定点位置处连接到驱动端子部730。
在焊盘部630的外部处可定位有第一对齐标记640。根据一些实施方式,第一对齐标记640可在X方向上定位在焊盘部630的两个外侧处。第一对齐标记640可用与焊盘端子631相同的材料并且在与其相同的工艺中形成。
在驱动端子部730的外部处可定位有第二对齐标记740。根据一些实施方式,第二对齐标记740可在X方向上定位在驱动端子部730的两个外侧处。第二对齐标记740可用与驱动端子731相同的材料并且在与其相同的工艺中形成。
当焊盘部630在Z方向上连接到驱动端子部730时,第一对齐标记640和第二对齐标记740可至少部分地彼此重叠。第一对齐标记640与第二对齐标记740之间的重叠程度通过使用视觉装置来检查,并且因此可使焊盘端子631和驱动端子731彼此对齐。
当通过使用第一对齐标记640和第二对齐标记740来执行对齐处理时,可校正焊盘端子631和驱动端子731相对于X轴的竖直未对齐。
由于在热压缩工艺期间施加到彼此连接的焊盘部630和驱动端子部730的热量和压力,多个焊盘端子631和多个驱动端子731中的任何一个端子可因在X方向上向左或向右被推动而移位。
为了防止或减少移位,多个焊盘端子631之间可排列有第一防移位部660,并且多个驱动端子731之间可排列有第二防移位部760。
第一防移位部660可排列在焊盘端子631a和焊盘端子631b之间,焊盘端子631a和焊盘端子631b在X方向上定位在焊盘部630的中心处。根据一些实施方式,第一防移位部660不仅可定位在中心处,而且可位于定位在焊盘部630的左侧和右侧处的多个焊盘端子631之间。
第一防移位部660可包括分别排列在焊盘端子631a和焊盘端子631b之间的第一绝缘坝661和第二绝缘坝662。第一绝缘坝661和第二绝缘坝662可排列在彼此相邻地排列的第二绝缘层650a和第二绝缘层650b上。第一绝缘坝661与第二绝缘坝662之间可存在第一距离d1。第一距离d1可为未定位有焊盘端子631的空间。第一绝缘坝661和第二绝缘坝662可在焊盘端子631延伸的Y方向上延伸。第一距离d1可设置在第一绝缘坝661和第二绝缘坝662延伸的方向上。
第一绝缘坝661和第二绝缘坝662可包括有机材料。第一绝缘坝661和第二绝缘坝662可包括酰亚胺基聚合物、诸如聚甲基丙烯酸甲酯或聚苯乙烯的通用聚合物、具有酚基团的聚合物衍生物、丙烯酸基聚合物、芳醚基聚合物、酰胺基聚合物、氟基聚合物、对二甲苯基聚合物、乙烯醇基聚合物、聚酰亚胺以及其共混物。第一绝缘坝661和第二绝缘坝662可具有单层或多层结构。第一绝缘坝661和第二绝缘坝662可用与有机绝缘层(例如,定位在图5的显示区域DA中的平坦化层508)相同的材料和在与其相同的工艺中形成。根据一些实施方式,第一绝缘坝661和第二绝缘坝662可包括无机材料。
第二防移位部760可定位在驱动端子731a和驱动端子731b之间,驱动端子731a和驱动端子731b在X方向上定位在驱动端子部730的中心处。第二防移位部760可定位在与第一防移位部660对应的位置处。当焊盘部630连接到驱动端子部730时,第一防移位部660和第二防移位部760可彼此啮合并且联接。
第二防移位部760可包括定位在驱动端子731a和驱动端子731b之间的至少一个虚设驱动端子761。虚设驱动端子761可具有与多个驱动端子731中的每个相同的形状。虚设驱动端子761可在驱动端子731延伸的Y方向上延伸。
虚设驱动端子761可定位在与定位在第一绝缘坝661与第二绝缘坝662之间的第一距离d1对应的位置处。当焊盘部630连接到驱动端子部730时,虚设驱动端子761可插入到设置在第一绝缘坝661与第二绝缘坝662之间的第一距离d1中。虚设驱动端子761具有梯形剖面,并且第一距离d1周围的第一绝缘坝661和第二绝缘坝662的侧壁可具有与虚设驱动端子761对应的倾斜表面。
当焊盘部630连接到驱动端子部730时,第一对齐标记640和第二对齐标记740彼此重叠,以使得焊盘部630和驱动端子部730彼此对齐。
此外,定位在驱动端子部730的中心处的虚设驱动端子761可插入到设置在焊盘部630的中心处的第一距离d1中。由于虚设驱动端子761与形成第一距离d1的第一绝缘坝661和第二绝缘坝662以啮合方式彼此联接,因此在热压工艺期间,可防止焊盘端子631和驱动端子731在X方向上向左或向右被推动。
图8a是定位有根据一些实施方式的焊盘部830和驱动端子部930的一部分的放大平面视图。图8b是彼此连接的图8a的焊盘部830和驱动端子部930的放大平面视图。图9a是图8a的剖面视图。图9b是图8b的剖面视图。
参照附图,衬底810上可排列有第一绝缘层820。第一绝缘层820上可排列有焊盘部830。焊盘部830可包括多个焊盘端子831。
多个焊盘端子831可在X方向上以某一距离彼此间隔开。多个焊盘端子831中的每个可在Y方向上延伸。焊盘端子831的边缘可被第二绝缘层850覆盖。焊盘端子831的暴露的上表面上可排列有导电保护层832。
衬底810上可定位有驱动电路部900。驱动电路部900可包括柔性膜910。柔性膜910的一个表面上可排列有驱动端子部930。驱动端子部930可排列在面对焊盘部830的柔性膜910上。驱动端子部930可包括多个驱动端子931。驱动端子931的外表面上还可形成有附加导电层932。多个驱动端子931可在X方向上以某一距离彼此间隔开。多个驱动端子931中的每个可在Y方向上延伸。
多个驱动端子931中的每个可电连接到多个焊盘端子831中的每个。导电部990还可排列在焊盘端子831与驱动端子931之间以将焊盘端子831和驱动端子931电连接。根据一些实施方式,导电部990可为各向异性导电膜。导电部990可包括导电颗粒991以及围绕导电颗粒991的绝缘树脂992。
在焊盘部830的外部处可定位有第一对齐标记840。根据一些实施方式,第一对齐标记840可在X方向上排列在焊盘部830的两个外侧处。在驱动端子部930的外部处可排列有第二对齐标记940。根据一些实施方式,第二对齐标记940可在X方向上排列在驱动端子部930的两个外侧处。当焊盘部830连接到驱动端子部930时,第一对齐标记840和第二对齐标记940可彼此重叠。
多个焊盘端子831之间排列有第一防移位部860,并且多个驱动端子931之间可排列有第二防移位部960。
第一防移位部860可在X方向上在焊盘部830的中心处排列在焊盘端子831a和焊盘端子831b之间。根据一些实施方式,第一防移位部860不仅可定位在中心处,而且可定位在位于焊盘部830的左侧和右侧处的焊盘端子831之间。
第一防移位部860可包括定位在焊盘端子831a和焊盘端子831b之间的至少一个绝缘坝861。多个焊盘端子831中的每个的边缘可被第二绝缘层850覆盖。绝缘坝861可排列在排列于焊盘部830的中心处的第二绝缘层850a上。绝缘坝861可在焊盘端子831延伸的Y方向上延伸。绝缘坝861可包括有机材料。绝缘坝861可用与排列在图5的显示区域DA中的平坦化层508相同的材料和在与其相同的工艺中形成。
第二防移位部960可排列在驱动端子931a和驱动端子931b之间,驱动端子931a和驱动端子931b在X方向上排列在驱动端子部930的中心处。第二防移位部960可定位在与第一防移位部860对应的位置处。当焊盘部830连接到驱动端子部930时,第一防移位部860和第二防移位部960可彼此啮合并且联接。
第二防移位部960可具有设置在驱动端子931a和驱动端子931b之间的至少一个第二距离d2。第二距离d2可为未排列有驱动端子931的空间。设置在驱动端子931a和驱动端子931b之间的第二距离d2可在驱动端子931延伸的Y方向上延伸。
绝缘坝861可在与第二距离d2对应的位置处排列在第二绝缘层850a上。当焊盘部830在Z方向上连接到驱动端子部930时,绝缘坝861可插入到设置在驱动端子931a和驱动端子931b之间的第二距离d2中。绝缘坝861具有梯形剖面,并且形成第二距离d2的驱动端子931a和驱动端子931b的侧壁可具有与绝缘坝861对应的倾斜表面。
当焊盘部830连接到驱动端子部930时,第一对齐标记840和第二对齐标记940彼此重叠,以使得焊盘部830和驱动端子部930彼此对齐。
此外,排列在焊盘部830的中心处的绝缘坝861插入到排列在驱动端子部930的中心处的第二距离d2中。由于绝缘坝861与形成第二距离d2的驱动端子931a和驱动端子931b以啮合方式彼此联接,因此在热压工艺期间,可防止焊盘端子831和驱动端子931在X方向上向左或向右被推动。
图10a是定位有根据一些实施方式的焊盘部1030和驱动端子部1130的一部分的放大平面视图。图10b是彼此连接的图10a的焊盘部1030和驱动端子部1130的放大平面视图。
参照附图,焊盘部1030可排列在衬底1010上。焊盘部1030可包括多个焊盘端子1031。多个焊盘端子1031可在X方向上以某一距离彼此间隔开。多个焊盘端子1031中的每个可在Y方向上延伸。多个焊盘端子1031中的每个可形成为以某一程度倾斜。
衬底1010上可排列有驱动电路部1100。驱动电路部1100可包括柔性膜1110。驱动端子部1130可排列在柔性膜1110的一个表面上。驱动端子部1130可排列在面对焊盘部1030的柔性膜1110上。驱动端子部1130可包括多个驱动端子1131。多个驱动端子1131可在X方向上以某一距离彼此间隔开。多个驱动端子1131中的每个可在Y方向上延伸。多个驱动端子1131中的每个可以某一程度倾斜。
多个驱动端子1131中的每个和多个焊盘端子1031中的每个定位在彼此对应的位置处,并且可在相同的方向上倾斜。多个驱动端子1131中的每个可电连接到多个焊盘端子1031中的每个。上述的导电部(例如,790或990)可定位在焊盘端子1031与驱动端子1131之间。根据一些实施方式,多个驱动端子1131中的每个可直接连接到多个焊盘端子1031中的每个。
在焊盘部1030的外部处可排列有第一对齐标记1040。根据一些实施方式,第一对齐标记1040可在X方向上排列在焊盘部1030的两个外侧处。在驱动端子部1130的外部处可排列有第二对齐标记1140。根据一些实施方式,第二对齐标记1140可在X方向上排列在驱动端子部1130的两个外侧处。第一对齐标记1040和第二对齐标记1140可定位在彼此对应的位置处。
多个焊盘端子1031之间可排列有第一防移位部1060,并且多个驱动端子1131之间可排列有第二防移位部1160。
例如,第一防移位部1060可排列在焊盘端子1031a和焊盘端子1031b之间,焊盘端子1031a和焊盘端子1031b在X方向上排列在焊盘部1030的中心处。第一防移位部1060可包括排列在焊盘端子1031a和焊盘端子1031b之间的至少一个虚设焊盘端子1061。
虚设焊盘端子1061可在焊盘端子1031延伸的Y方向上延伸。虚设焊盘端子1061可排列成孤立型。虚设焊盘端子1061可具有各种形状。例如,虚设焊盘端子1061可具有矩形形状。具有某一深度的凹槽1062可在虚设焊盘端子1061中向内形成。虚设焊盘端子1061可用与焊盘端子1031相同的材料和在与其相同的工艺中形成。
第二防移位部1160可排列在驱动端子1131a和驱动端子1131b之间,驱动端子1131a和驱动端子1131b在X方向上排列在驱动端子部1130的中心处。第二防移位部1160可包括排列在驱动端子1131a和驱动端子1131b之间的至少一个虚设驱动端子1161。
虚设驱动端子1161可在驱动端子1131延伸的Y方向上延伸。虚设驱动端子1161可具有矩形形状。具有某一大小的突起1162可从虚设驱动端子1161突出。虚设驱动端子1161可用与驱动端子1131相同的材料和在与其相同的工艺中形成。
当焊盘部1030连接到驱动端子部1130时,第一防移位部1060和第二防移位部1160可在Y方向上定位在相同的线上。根据一些实施方式,第一防移位部1060和第二防移位部1160可至少部分地彼此重叠。在这种状态下,从虚设驱动端子1161突出的突起1162可定位在形成在虚设焊盘端子1061中的凹槽1062中。
当使用视觉装置来执行对齐时,第一对齐标记1040和第二对齐标记1140彼此重叠,并且可确定焊盘部1030和驱动端子部1130是否在X方向上竖直未对齐。
此外,由于第一防移位部1060和第二防移位部1160在焊盘部1030连接到驱动端子部1130的中心处在Y方向上定位在相同的线上,因此可确定在热压缩工艺期间焊盘端子1031和驱动端子1131在X方向上是否向左或向右被推动。
多个焊盘端子1031中的每个可以某一程度倾斜。例如,焊盘端子1031可从相对于虚设焊盘端子1061的两侧朝向虚设焊盘端子1061倾斜。多个驱动端子1131中的每个也可以某一程度倾斜。例如,驱动端子1131可从相对于虚设驱动端子1161的两侧朝向虚设驱动端子1161倾斜。多个焊盘端子1031中的每个和多个驱动端子1131中的每个可排列在彼此对应的位置处。
因为柔性膜1110由于在热压缩工艺期间施加的热量而被拉伸,因此驱动端子1131与焊盘端子1031的对齐可能是困难的。当焊盘端子1031和驱动端子1131排列成倾斜时,即使焊盘端子1031和驱动端子1131中的任何一个从定点位置偏离,因为焊盘端子1031和驱动端子1131与在一个方向上的连接相比以各种角度竖直地彼此连接,因此可进一步有利于焊盘端子1031与驱动端子1131之间的对齐。
在根据一些实施方式的显示装置中,由于焊盘端子和驱动端子在定点位置处彼此连接,而没有位置误差,因此可改善焊盘端子与驱动端子之间的电连接的可靠性。
应理解的是,本文中描述的实施方式应仅被视为描述性意义,而不是出于限制的目的。每个实施方式内的特征或方面的描述通常应被视为可用于其它实施方式中的其它相似特征或方面。虽然已参照附图对一个或多个实施方式进行了描述,但是本领域普通技术人员将理解的是,在不背离如随附权利要求书以及其等同物所限定的范围和精神的情况下其中可在形式和细节上进行各种改变。
Claims (10)
1.一种显示装置,包括:
显示面板,所述显示面板包括显示区域和焊盘区域;
焊盘部,所述焊盘部位于所述焊盘区域中,并且包括多个焊盘端子;
驱动电路部,所述驱动电路部具有分别电连接到所述多个焊盘端子的多个驱动端子;以及
防移位部,所述防移位部包括位于所述多个焊盘端子之间的第一防移位部以及位于所述多个驱动端子之间并且与所述第一防移位部联接的第二防移位部。
2.如权利要求1所述的显示装置,其中,所述第一防移位部和所述第二防移位部彼此啮合并且联接。
3.如权利要求2所述的显示装置,其中,所述第一防移位部包括位于所述多个焊盘端子之间的多个绝缘坝,并且
所述第二防移位部包括位于所述多个驱动端子之间并且插入到所述多个绝缘坝之间的第一距离中的虚设驱动端子。
4.如权利要求3所述的显示装置,其中,所述多个焊盘端子在所述显示面板上彼此间隔开,
所述多个焊盘端子中的每个的边缘被绝缘层覆盖,并且
所述多个绝缘坝在所述绝缘层上具有在所述多个绝缘坝之间的所述第一距离。
5.如权利要求2所述的显示装置,其中,所述第一防移位部包括位于所述多个焊盘端子之间的绝缘坝,并且
所述第二防移位部包括位于所述多个驱动端子之间的第二距离,并且所述绝缘坝插入到所述第二距离中。
6.如权利要求5所述的显示装置,其中,所述多个焊盘端子在所述显示面板上彼此间隔开,
所述多个焊盘端子中的每个的边缘被绝缘层覆盖,并且
在与所述多个驱动端子之间的所述第二距离对应的位置处,所述绝缘坝位于所述绝缘层上。
7.如权利要求1所述的显示装置,其中,所述第一防移位部包括位于所述多个焊盘端子之间的虚设焊盘端子,
所述第二防移位部包括位于所述多个驱动端子之间的虚设驱动端子,并且
当所述焊盘部和所述驱动电路部彼此重叠时,所述虚设焊盘端子和所述虚设驱动端子位于相同的线上。
8.如权利要求7所述的显示装置,其中,所述多个焊盘端子中的每个相对于所述虚设焊盘端子倾斜,
所述多个驱动端子中的每个相对于所述虚设驱动端子倾斜,并且
所述多个焊盘端子中的每个和所述多个驱动端子中的每个彼此电连接。
9.如权利要求1所述的显示装置,其中,第一对齐标记位于所述焊盘部外部,
第二对齐标记位于所述驱动电路部外部,并且
所述第一对齐标记和所述第二对齐标记彼此重叠。
10.如权利要求1所述的显示装置,其中,在所述多个焊盘端子与所述多个驱动端子之间还设置有用于将所述多个焊盘端子和所述多个驱动端子电连接的导电颗粒以及具有围绕所述导电颗粒的绝缘树脂的导电膜。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2020-0092550 | 2020-07-24 | ||
KR1020200092550A KR20220014405A (ko) | 2020-07-24 | 2020-07-24 | 디스플레이 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113972238A true CN113972238A (zh) | 2022-01-25 |
Family
ID=79586219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110504804.5A Pending CN113972238A (zh) | 2020-07-24 | 2021-05-10 | 显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11569336B2 (zh) |
KR (1) | KR20220014405A (zh) |
CN (1) | CN113972238A (zh) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101084877B1 (ko) | 2004-07-30 | 2011-11-21 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
US20070052344A1 (en) * | 2005-09-07 | 2007-03-08 | Yu-Liang Wen | Flat panel display device and method of correcting bonding misalignment of driver IC and flat panel display |
WO2011111264A1 (ja) * | 2010-03-12 | 2011-09-15 | シャープ株式会社 | 回路基板、基板モジュール、および表示装置 |
JP2016075896A (ja) | 2014-10-07 | 2016-05-12 | 凸版印刷株式会社 | 表示パネルおよびその製造方法 |
KR102637015B1 (ko) * | 2016-06-08 | 2024-02-16 | 삼성디스플레이 주식회사 | 표시 장치 및 그것의 제조 방법 |
KR102558922B1 (ko) | 2016-08-29 | 2023-07-25 | 삼성디스플레이 주식회사 | 플렉시블 전자 회로 및 표시 장치 |
KR20200000508A (ko) * | 2018-06-22 | 2020-01-03 | 삼성디스플레이 주식회사 | 표시 패널, 이를 포함하는 전자 장치, 및 이의 제조 방법 |
JP7123718B2 (ja) * | 2018-09-25 | 2022-08-23 | 株式会社ジャパンディスプレイ | 表示装置、及び、表示装置の製造方法 |
CN110632831A (zh) | 2019-11-14 | 2019-12-31 | 江苏上达电子有限公司 | 一种cof基板的新冲孔式样和曝光对位mark设计方法 |
-
2020
- 2020-07-24 KR KR1020200092550A patent/KR20220014405A/ko active Search and Examination
-
2021
- 2021-02-10 US US17/172,691 patent/US11569336B2/en active Active
- 2021-05-10 CN CN202110504804.5A patent/CN113972238A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20220014405A (ko) | 2022-02-07 |
US11569336B2 (en) | 2023-01-31 |
US20220028952A1 (en) | 2022-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11908854B2 (en) | Display device | |
US10553669B2 (en) | Display device | |
US11963415B2 (en) | Display device including a power supply line that overlaps a driving circuit | |
US11600797B2 (en) | Organic light-emitting display apparatus having peripheral dam containing metal-containing layer | |
KR102360094B1 (ko) | 표시 장치 | |
US10211277B2 (en) | Display device | |
KR102562901B1 (ko) | 디스플레이 장치 | |
KR20190004407A (ko) | 디스플레이 장치 | |
CN107342296A (zh) | 半导体装置和包括该半导体装置的显示装置 | |
KR102491881B1 (ko) | 디스플레이 장치 | |
US11903266B2 (en) | Display apparatus including a thin-film transistor including a silicon semiconductor and a thin-film transistor including an oxide semiconductor | |
KR20210034158A (ko) | 디스플레이 장치 | |
CN113745286A (zh) | 显示装置 | |
CN112713170A (zh) | 显示装置 | |
KR20210011561A (ko) | 표시 장치 | |
CN113644088A (zh) | 显示装置 | |
CN111799301A (zh) | 显示装置 | |
CN113972238A (zh) | 显示装置 | |
CN114497145A (zh) | 显示设备和制造其的方法 | |
CN220554267U (zh) | 显示装置 | |
US20210202652A1 (en) | Display device | |
KR20210080687A (ko) | 디스플레이 장치 | |
CN112490267A (zh) | 显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |