CN113948525A - 存储结构的制作方法、三维存储器及其制作方法 - Google Patents

存储结构的制作方法、三维存储器及其制作方法 Download PDF

Info

Publication number
CN113948525A
CN113948525A CN202111155780.3A CN202111155780A CN113948525A CN 113948525 A CN113948525 A CN 113948525A CN 202111155780 A CN202111155780 A CN 202111155780A CN 113948525 A CN113948525 A CN 113948525A
Authority
CN
China
Prior art keywords
layer
channel hole
substrate
etching
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111155780.3A
Other languages
English (en)
Inventor
杨永刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111155780.3A priority Critical patent/CN113948525A/zh
Publication of CN113948525A publication Critical patent/CN113948525A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种存储结构的制作方法、三维存储器及其制作方法。该方法包括：提供衬底，衬底上具有堆叠体，堆叠体中具有贯穿至衬底的沟道孔；在衬底上顺序形成功能层、第一牺牲层和刻蚀阻挡层，以使沟道孔侧壁和沟道孔底部层叠设置有功能层、第一牺牲层和刻蚀阻挡层；刻蚀刻蚀阻挡层，以使位于沟道孔底部的第一牺牲层裸露；去除裸露的第一牺牲层，以使位于沟道孔底部的功能层裸露；去除位于沟道孔底部的功能层、剩余的刻蚀阻挡层和剩余的第一牺牲层；在沟道孔中形成沟道层，沟道层位于功能层远离沟道孔侧壁的一侧。本发明通过增加刻蚀阻挡层降低甚至避免了现有技术中干法刻蚀中散射对沟道孔侧壁上功能层的损伤，保证了得到的存储结构的存储性能。

Description

存储结构的制作方法、三维存储器及其制作方法
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种存储结构的制作方法、三维存储器及其制作方法。
背景技术
现有技术中，闪存(Flash Memory)存储器的主要功能是在不加电的情况下能长期保持存储的信息，具有集成度高、存取速度快、易于擦除和重写等优点，因而在电子产品中得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，进一步提出了三维NAND闪存存储器。
存储结构是三维存储器的关键结构，常用的存储结构包括功能层和沟道层，功能层起到控制存储器电荷存储的功能。目前，三维NAND闪存存储器中存储结构的制作工艺通常是在堆叠结构中形成沟道孔，并形成覆盖沟道孔侧壁内表面的功能层，然后需要把沟道孔底部的功能层去除，再沟道孔中形成沟道层。
为了去除位于沟道孔底部的功能层，现有技术中通常形成覆盖功能层表面的牺牲层，然后干法刻蚀上述牺牲层，形成对应沟道孔底面的开口，从而使位于沟道孔底部并与上述开口对应的功能层裸露，再去除上述开口对应的功能层。然而，现有技术中上述去除位于沟道孔底部的功能层的工艺易对存储结构的性能造成影响。
发明内容
本发明的主要目的在于提供一种存储结构的制作方法、三维存储器及其制作方法，以解决现有技术中存储结构的制作工艺易对其存储性能造成影响的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种存储结构的制作方法，包括以下步骤：提供衬底，衬底上具有堆叠体，堆叠体中具有贯穿至衬底的沟道孔；在衬底上顺序形成功能层、第一牺牲层和刻蚀阻挡层，以使沟道孔侧壁和沟道孔底部层叠设置有功能层、第一牺牲层和刻蚀阻挡层；刻蚀刻蚀阻挡层，以使位于沟道孔底部的第一牺牲层裸露；去除裸露的第一牺牲层，以使位于沟道孔底部的功能层裸露；去除位于沟道孔底部的功能层、剩余的刻蚀阻挡层和剩余的第一牺牲层；在沟道孔中形成沟道层，沟道层位于功能层远离沟道孔侧壁的一侧。
进一步地，堆叠体远离衬底的一侧表面为第一表面，在衬底上顺序形成功能层、第一牺牲层和刻蚀阻挡层的步骤包括：在第一表面、沟道孔侧壁和沟道孔底部顺序形成功能层、第一牺牲层和刻蚀阻挡层，在刻蚀刻蚀阻挡层的步骤中，使位于沟道孔底部和位于第一表面上的第一牺牲层裸露。
进一步地，刻蚀刻蚀阻挡层的步骤包括：湿法刻蚀去除掺杂阻挡层，以使位于沟道孔底部的第一牺牲层裸露。
进一步地，刻蚀阻挡层为氧化铝层。
进一步地，采用湿法刻蚀工艺去除裸露的第一牺牲层。
进一步地，去除位于沟道孔底部的功能层、剩余的刻蚀阻挡层和剩余的第一牺牲层的步骤包括：湿法刻蚀去除位于沟道孔底部的功能层以及剩余的刻蚀阻挡层；去除剩余的第一牺牲层，以使位于沟道孔侧壁上的功能层裸露。
进一步地，在沟道孔中形成沟道层的步骤之后，制作方法还包括以下步骤：在沟道孔中形成介电填充层，介电填充层覆盖沟道层的内表面。
进一步地，功能层包括在孔壁表面上顺序形成层叠的电荷阻挡层、电子捕获层和隧穿层。
进一步地，功能层为ONO层。
根据本发明的另一方面，提供了一种三维存储器的制作方法，包括以下步骤：采用上述的存储结构的制作方法，在衬底上形成堆叠体，堆叠体包括沿远离衬底的方向交替层叠的第二牺牲层和隔离层，堆叠体中具有贯穿至衬底的存储结构；将第二牺牲层置换为控制栅结构，以形成栅极堆叠结构，在栅极堆叠结构中形成贯穿至衬底的多个共源极。
根据本发明的另一方面，还提供了一种三维存储器，包括：表面具有栅极堆叠结构的衬底，堆叠结构包括沿远离衬底的方向交替层叠的控制栅结构和隔离层；沟道孔，贯穿堆叠结构至衬底；存储结构，设置于沟道孔中，存储结构由上述的存储结构的制作方法制备得到。
应用本发明的技术方案，提供了一种存储结构的制作方法，该方法先使沟道孔的内表面上层叠设置有功能层、第一牺牲层和刻蚀阻挡层，内表面包括孔壁表面和孔底表面，然后刻蚀阻挡层，以使位于沟道孔底部的第一牺牲层裸露，再去除裸露的第一牺牲层，以使位于沟道孔底部的功能层裸露，本发明通过增加刻蚀阻挡层降低甚至避免了现有技术中干法刻蚀中散射对沟道孔侧壁上功能层的损伤，从而通过去除位于沟道孔底部的功能层、剩余的刻蚀阻挡层和剩余的第一牺牲层，并在沟道孔中形成沟道层，保证了得到的存储结构的存储性能。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了在本申请实施方式所提供的存储结构的制作方法的流程示意图；
图2示出了在本申请实施方式所提供的存储结构的制作方法中，提供衬底后的基体剖面结构示意图；
图3示出了在图2所示的衬底上顺序形成功能层、第一牺牲层和刻蚀阻挡层后的基体剖面结构示意图；
图4示出了对图3所示的位于除沟道孔侧壁之外的刻蚀阻挡层进行离子注入以得到掺杂阻挡层后的基体剖面结构示意图；
图5示出了使位于图4所示的沟道孔底部的第一牺牲层裸露后的基体剖面结构示意图；
图6示出了使位于图5所示的沟道孔底部的功能层裸露后的基体剖面结构示意图；
图7示出了去除图6所示的位于沟道孔底部的功能层后的基体剖面结构示意图；
图8示出了使位于图7所示的沟道孔侧壁上的功能层裸露后的基体剖面结构示意图；
图9示出了在图8所示的沟道孔中形成沟道层和介电填充层后的基体剖面结构示意图；
图10示出了在图9所示的堆叠体中形成栅极隔槽后的基体剖面结构示意图；
图11示出了去除图10所示的第二牺牲层后的基体剖面结构示意图；
图12示出了在图11所示的去除牺牲层的位置形成控制栅结构后的基体剖面结构示意图；
图13示出了在图12所示的栅极隔槽中形成共源极后的基体剖面结构示意图。
其中，上述附图包括以下附图标记：
10、衬底；20、堆叠体；210、第二牺牲层；220、隔离层；230、控制栅结构；30、外延层；40、存储结构；401、功能层；410、电荷阻挡层；420、电子捕获层；430、隧穿层；440、沟道层；450、介电填充层；50、第一牺牲层；60、刻蚀阻挡层；70、掺杂阻挡层；80、栅极隔槽；90、侧壁绝缘层；100、共源极；110、掺杂区；120、选择栅介质层。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所介绍的，现有技术中上述去除位于沟道孔底部的功能层的工艺易对存储结构的性能造成影响。具体地，现有技术中通常采用干法刻蚀去除位于沟道孔底部的牺牲层，然而在目前3D NAND存储器中，通常采用垂直堆叠多层数据存储单元的方式，随着垂直堆叠层数的逐渐增加，会导致沟道孔具有较大深度，从而导致位于沟道孔底部的牺牲层刻蚀困难，很难控制刻蚀停止在位于沟道孔底部的功能层表面；并且，干法刻蚀导致的溅射会损伤位于沟道孔侧壁上的功能层，从而对存储结构的性能造成影响。
本发明的发明人针对上述问题进行研究，提出了一种存储结构的制作方法，包括以下步骤：提供衬底，衬底上具有堆叠体，堆叠体中具有贯穿至衬底的沟道孔；在衬底上顺序形成功能层、第一牺牲层和刻蚀阻挡层，以使沟道孔侧壁和沟道孔底部层叠设置有功能层、第一牺牲层和刻蚀阻挡层；刻蚀刻蚀阻挡层，以使位于沟道孔底部的第一牺牲层裸露；去除裸露的第一牺牲层，以使位于沟道孔底部的功能层裸露；去除位于沟道孔底部的功能层、剩余的刻蚀阻挡层和剩余的第一牺牲层；在沟道孔中形成沟道层，沟道层位于功能层远离沟道孔侧壁的一侧。
本发明的上述方法中，先使沟道孔的内表面上层叠设置有功能层、第一牺牲层和刻蚀阻挡层，内表面包括孔壁表面和孔底表面，然后刻蚀上述刻蚀阻挡层，以使位于沟道孔底部的第一牺牲层裸露，再去除裸露的第一牺牲层，以使位于沟道孔底部的功能层裸露，本发明通过增加刻蚀阻挡层降低甚至避免了现有技术中干法刻蚀中散射对沟道孔侧壁上功能层的损伤，从而通过去除位于沟道孔底部的功能层、剩余的刻蚀阻挡层和剩余的第一牺牲层，并在沟道孔中形成沟道层，保证了得到的存储结构的存储性能。
下面将更详细地描述根据本发明提供的存储结构的制作方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先，提供衬底10，衬底10上具有堆叠体20，堆叠体20中具有贯穿至衬底10的沟道孔，如图2所示。
上述衬底10的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本实施例中，衬底10为P型Si衬底。
在一种实施方式中，本发明的上述制作方法包括在衬底10上形成具有沟道孔的堆叠体20的步骤：在衬底10上形成交替层叠的多层牺牲层和多层隔离层220，并在堆叠体20中形成贯穿至衬底10的沟道孔，如图2所示。
上述牺牲层和上述隔离层220可以采用现有技术的常规的沉积工艺制备形成，如化学气相沉积工艺。本领域技术人员可以根据实际需求合理设定上述牺牲层和上述隔离层220的层数，上述隔离层220可以为SiO2，上述牺牲层可以为SiN，但并不局限于上述种类，本领域技术人员还可以根据现有技术对上述牺牲层和上述隔离层220的种类进行合理选取。
在衬底10上顺序形成功能层401、第一牺牲层50和刻蚀阻挡层60的步骤之前，可以先在沟道孔的底部形成覆盖衬底10的外延层30，该外延层30的上表面超过最底层牺牲层的上表面。
在提供上述具有堆叠体20的衬底10的步骤之后，在衬底10上顺序形成功能层401、第一牺牲层50和刻蚀阻挡层60，以使沟道孔侧壁和沟道孔底部层叠设置有功能层401、第一牺牲层50和刻蚀阻挡层60，如图3所示。
上述堆叠体20远离衬底10的一侧表面为第一表面，在一种实施方式中，在衬底10上顺序形成功能层401、第一牺牲层50和刻蚀阻挡层60的步骤包括：在第一表面、沟道孔侧壁和沟道孔底部顺序形成功能层401、第一牺牲层50和刻蚀阻挡层60，如图3所示。在之后刻蚀上述刻蚀阻挡层60的步骤中，位于沟道孔底部和位于第一表面上的第一牺牲层50同时裸露。
在一种实施方式中，形成上述功能层401的步骤包括：在衬底10上顺序形成层叠的电荷阻挡层410、电子捕获层420和隧穿层430，以使电荷阻挡层410、电子捕获层420和隧穿层430顺序层叠设置在沟道孔侧壁上，如图3所示。
本领域技术人员可以根据现有技术对上述功能层401的材料进行合理选取，如电荷阻挡层410的材料可以为SiO2，电子捕获层420的材料可以为SiN，隧穿层430的材料可以为SiO2，此时上述功能层401为ONO层，能够有效起到控制存储器电荷存储功能。本领域技术人员可以采用现有技术中常规的沉积工艺形成上述功能层401，在此不再赘述。
示例性的，上述第一牺牲层50为多晶硅。上述材料的种类的第一牺牲层50通过氨水等刻蚀剂能够实现有效去除，但本发明中采用的第一牺牲层50并不局限于上述材料种类，本领域技术人员可以根据现有技术进行合理选取，本发明不作具体限定。
示例性的，上述刻蚀阻挡层60为氧化铝层。由于离子注入工艺具有很强的方向性，可以通过对刻蚀阻挡层60进行离子注入，有效地调整位于沟道孔底部以及侧壁上的刻蚀阻挡层60的湿法刻蚀速率，从而通过对所需要去除的部分氧化铝层离子注入，再通过湿法刻蚀，能够使位于沟道孔底部的第一牺牲层50裸露，且上述氧化铝层具有优异的刻蚀阻挡效果，能够有效地阻挡注入离子穿透进入第一牺牲层50。但需要注意的是，本发明中所采用的刻蚀阻挡层60并不局限于上述材料种类，也可以采用其它具有刻蚀阻挡效果的材料种类。
在使沟道孔侧壁和沟道孔底部层叠设置有功能层401、第一牺牲层50和刻蚀阻挡层60的步骤之后，刻蚀上述刻蚀阻挡层60，以使位于沟道孔底部的第一牺牲层50裸露，如图4和图5所示。
在一种实施方式中，刻蚀上述刻蚀阻挡层60的步骤包括：对位于除沟道孔侧壁之外的刻蚀阻挡层60进行离子注入，以得到掺杂阻挡层70，如图4所示，未掺杂的刻蚀阻挡层60与掺杂阻挡层70的刻蚀选择比小于1；湿法刻蚀去除掺杂阻挡层70，以使位于沟道孔底部的第一牺牲层50裸露，如图5所示。具体地，未掺杂的刻蚀阻挡层60与掺杂阻挡层70对于同一刻蚀剂分别具有第一刻蚀速率和第二刻蚀速率，且第二刻蚀速率大于第一刻蚀速率。
上述刻蚀阻挡层60可以为氧化铝层，在对位于除沟道孔侧壁之外的刻蚀阻挡层60进行离子注入的步骤中，可以采用现有技术中常规的P型掺杂剂或N型掺杂剂进行离子注入。由于离子注入工艺具有很强的方向性，从而通过对刻蚀阻挡层60进行离子注入，能够有效地调整位于沟道孔底部以及侧壁上的刻蚀阻挡层60的湿法刻蚀速率。
上述离子注入形成掺杂阻挡层70的工艺中，可以采用磷、砷、氮、锑等P型掺杂剂，也可以采用硼、铝、镓、铟等P型掺杂剂。
在上述湿法刻蚀去除掺杂阻挡层70的步骤中，可以根据刻蚀阻挡层60的具体种类，从现有技术中选取合适的刻蚀剂种类。示例性的，上述刻蚀阻挡层60为氧化铝层，湿法刻蚀工艺中采用的刻蚀剂为氢氟酸和/或磷酸。
在使位于沟道孔底部的第一牺牲层50裸露的步骤之后，对裸露的第一牺牲层50进行湿法刻蚀，以使位于沟道孔底部的功能层401裸露，如图6所示。通过对第一牺牲层50进行湿法刻蚀，能够避免现有技术中由于沟道孔深度较大而导致的干法刻蚀牺牲层困难，从而对沟道孔的深度不做限制，有利于堆叠体20中堆叠层数的增加，同时还能够避免现有技术中由于干法刻蚀而导致的对位于沟道孔侧壁上功能层造成的损伤。
在上述对裸露的第一牺牲层50进行湿法刻蚀的步骤中，可以根据第一牺牲层50具体材料种类选择合理的刻蚀剂，示例性的，上述第一牺牲层50为多晶硅，湿法刻蚀工艺中所采用的刻蚀剂可以为氨水。上述湿法刻蚀的工艺条件可以根据材料种类并结合现有技术进行合理设定，在此不再赘述。
在使位于沟道孔底部的功能层401裸露的步骤之后，去除位于沟道孔底部的功能层401、剩余的刻蚀阻挡层60和剩余的第一牺牲层50，如图7和图8所示。
在一种实施方式中，去除位于沟道孔底部的功能层401、剩余的刻蚀阻挡层60和剩余的第一牺牲层50的步骤包括：湿法刻蚀去除位于沟道孔底部的功能层401和剩余的刻蚀阻挡层60，如图7所示；去除剩余的第一牺牲层50，以使位于沟道孔侧壁上的功能层401裸露，如图8所示。
在上述湿法刻蚀去除位于沟道孔底部的功能层401和剩余的刻蚀阻挡层60的步骤中，可以根据功能层401的具体材料种类选择合理的刻蚀剂。示例性的，上述功能层401为ONO层，上述刻蚀阻挡层60为氧化铝层，湿法刻蚀工艺中所采用的刻蚀剂包括磷酸和氢氟酸。由于功能层401中的第一层通常为掺氮氧化硅层，从而采用磷酸可以将ONO层中的第一层氧化硅层和第二层氮化硅层一并去除，同时还可以将剩余的刻蚀阻挡层60去除，然后采用氢氟酸将第二层氧化硅层去除，至此完成沟道孔底部的功能层401以及剩余的刻蚀阻挡层60的湿法刻蚀。
在上述去除剩余的第一牺牲层50的步骤中，可以采用干法刻蚀或湿法刻蚀工艺，其中，湿法刻蚀工艺中的刻蚀剂种类，以及干法刻蚀工艺中的刻蚀气体种类，可以根据第一牺牲层50的具体材料种类进行合理选取。示例性的，上述第一牺牲层50为多晶硅层，采用氨水作为刻蚀剂对剩余的第一牺牲层50进行湿法刻蚀。
上述湿法刻蚀的工艺条件可以根据材料种类并结合现有技术进行合理设定，在此不再赘述。
在去除位于沟道孔底部的功能层401、剩余的刻蚀阻挡层60和剩余的第一牺牲层50的步骤之后，在沟道孔中形成沟道层440，沟道层440位于功能层401远离沟道孔侧壁的一侧，如图9所示。
在沟道孔中形成沟道层440的步骤之后，本发明的上述制作方法还可以包括以下步骤：在沟道孔中形成介电填充层450，介电填充层450覆盖沟道层440的内表面，如图9所示。
本领域技术人员可以根据现有技术对上述沟道层440和上述介电填充层450的材料进行合理选取，如介电填充层450的材料可以为SiO2，沟道层440的材料可以为多晶硅。本领域技术人员可以采用现有技术中常规的沉积工艺形成上述沟道层440和上述介电填充层450，在此不再赘述。
根据本发明的另一方面，还提供了一种三维存储器的制作方法，包括以下步骤：采用上述的存储结构40的制作方法，在衬底10上形成堆叠体20，堆叠体20包括沿远离衬底10的方向交替层叠的第二牺牲层210和隔离层220，堆叠体20中具有贯穿至衬底10的存储结构40，如图2至图9所示；将第二牺牲层210置换为控制栅结构230，以形成栅极堆叠结构，在栅极堆叠结构中形成贯穿至衬底10的共源极100，如图10至图13所示。
在一种实施方式中，形成上述控制栅结构230和上述共源极100的步骤包括的步骤包括：在堆叠体20中形成贯穿至衬底10的栅极隔槽80，以使第二牺牲层210能够具有裸露的端面，多个沟道孔位于相邻栅极隔槽80之间，如图10所示；然后从上述裸露端面开始采用刻蚀液对第二牺牲层210进行湿法刻蚀，以去除第二牺牲层210，并在对应第二牺牲层210的位置形成控制栅结构230，如图11和图12所示；在栅极隔槽80中形成共源极100，如图13所示。
在上述实施方式中，通过去除第二牺牲层210，能够在去除第二牺牲层210的位置形成由横向延伸的沟道，然后以上述沟道作为沉积通道沉积栅极材料，以得到栅极层，上述沉积工艺可以为原子层沉积(ALD)；形成上述栅极材料通常为金属，可以选自W、Al、Cu、Ti、Ag、Au、Pt和Ni中一种或多种。
并且，在形成上述形成栅极层的步骤中，还可以通过将形成栅极层的材料回刻(etch back)，以去除栅极隔槽80中多余的栅极材料，如图12所示。
上述控制栅结构230还可以包括高K介质层，在形成上述栅极层之前，可以先在沟道表面覆盖高K介质层。上述K介质层和上述栅极层共同构成控制栅结构230。形成上述高K介质层的材料可以选自HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3和BaSrTiO中一种或多种。
在上述形成控制栅结构230的步骤中，通过形成控制栅结构230，完成了第二牺牲层210与控制栅结构230的置换，从而形成控制栅结构230和隔离层220交替的层叠结构，最底层控制栅结构230用于源端选择栅，沟道孔中形成的外延层30作为源端选择栅的沟道层440。
上述形成栅极隔槽80的步骤之后，本发明的上述制作方法还可以包括将衬底10中与栅极隔槽80连通的区域形成掺杂区110，该掺杂区110与衬底10的掺杂类型相反；在形成上述掺杂区110的步骤之后，本发明的上述制作方法还可以包括在掺杂区110上形成选择栅介质层120的步骤，如图10所示。
在将第二牺牲层210置换为控制栅结构230的步骤之后，可以先在栅极隔槽80中沉积形成侧壁绝缘层90，然后在覆盖有侧壁绝缘层90的栅极隔槽80中形成共源极100，如图13所示。共源极100与控制栅结构230之间由侧壁绝缘层90隔离，存储结构40经由衬底10形成共源极连接。
根据本发明的另一方面，还提供了一种三维存储器，如图13所示，包括表面具有栅极堆叠结构的衬底10、沟道孔和存储结构40，堆叠结构包括沿远离衬底的方向交替层叠的控制栅结构230和隔离层220；沟道孔贯穿堆叠结构至衬底10；存储结构40设置于沟道孔中，且由上述的存储结构的制作方法制备得到。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
1、本发明通过增加刻蚀阻挡层降低甚至避免了现有技术中干法刻蚀中散射对沟道孔侧壁上功能层的损伤，从而通过去除位于沟道孔底部的功能层、剩余的刻蚀阻挡层和剩余的第一牺牲层，并在沟道孔中形成沟道层，保证了得到的存储结构的存储性能；
2、相比于现有技术中采用干法刻蚀去除沟道孔底部牺牲层的工艺，本发明采用湿法刻蚀避免了沟道孔深度较大带来的底部第一牺牲层干法刻蚀困难，同时也避免了干法刻蚀中散射对沟道孔侧壁上功能层的损伤。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种存储结构的制作方法，其特征在于，包括以下步骤：
提供衬底，所述衬底上具有堆叠体，所述堆叠体中具有贯穿至所述衬底的沟道孔；
在所述衬底上顺序形成功能层、第一牺牲层和刻蚀阻挡层，以使所述沟道孔侧壁和所述沟道孔底部层叠设置有所述功能层、所述第一牺牲层和所述刻蚀阻挡层；
刻蚀所述刻蚀阻挡层，以使位于所述沟道孔底部的所述第一牺牲层裸露；
去除裸露的所述第一牺牲层，以使位于所述沟道孔底部的所述功能层裸露；
去除位于所述沟道孔底部的所述功能层、剩余的所述刻蚀阻挡层和剩余的所述第一牺牲层；
在所述沟道孔中形成沟道层，所述沟道层位于所述功能层远离所述沟道孔侧壁的一侧。
2.根据权利要求1所述的制作方法，其特征在于，所述堆叠体远离所述衬底的一侧表面为第一表面，在所述衬底上顺序形成功能层、第一牺牲层和刻蚀阻挡层的步骤包括：
在所述第一表面、所述沟道孔侧壁和所述沟道孔底部顺序形成所述功能层、所述第一牺牲层和所述刻蚀阻挡层，
在刻蚀所述刻蚀阻挡层的步骤中，使位于所述沟道孔底部和位于所述第一表面上的所述第一牺牲层裸露。
3.根据权利要求1所述的制作方法，其特征在于，刻蚀所述刻蚀阻挡层的步骤包括：
对位于除所述沟道孔侧壁之外的所述刻蚀阻挡层进行离子注入，以得到掺杂阻挡层，未掺杂的所述刻蚀阻挡层与所述掺杂阻挡层的刻蚀选择比小于1；
湿法刻蚀去除所述掺杂阻挡层，以使位于所述沟道孔底部的所述第一牺牲层裸露。
4.根据权利要求3所述的制作方法，其特征在于，所述刻蚀阻挡层为氧化铝层。
5.根据权利要求4所述的制作方法，其特征在于，采用湿法刻蚀工艺去除裸露的所述第一牺牲层。
6.根据权利要求1所述的制作方法，其特征在于，去除位于所述沟道孔底部的所述功能层、剩余的所述刻蚀阻挡层和剩余的所述第一牺牲层的步骤包括：
湿法刻蚀去除位于所述沟道孔底部的所述功能层以及剩余的所述刻蚀阻挡层；
去除剩余的所述第一牺牲层，以使位于所述沟道孔侧壁上的所述功能层裸露。
7.根据权利要求1至6中任一项所述的制作方法，其特征在于，在所述沟道孔中形成所述沟道层的步骤之后，所述制作方法还包括以下步骤：
在所述沟道孔中形成介电填充层，所述介电填充层覆盖所述沟道层的内表面。
8.根据权利要求1至6中任一项所述的制作方法，其特征在于，所述功能层包括在所述孔壁表面上顺序形成层叠的电荷阻挡层、电子捕获层和隧穿层。
9.根据权利要求8所述的制作方法，其特征在于，所述功能层为ONO层。
10.一种三维存储器的制作方法，其特征在于，包括以下步骤：
采用权利要求1至9中任一项所述的存储结构的制作方法，在衬底上形成堆叠体，所述堆叠体包括沿远离所述衬底的方向交替层叠的第二牺牲层和隔离层，所述堆叠体中具有贯穿至所述衬底的存储结构；
将所述第二牺牲层置换为控制栅结构，以形成栅极堆叠结构，在所述栅极堆叠结构中形成贯穿至所述衬底的多个共源极。
11.一种三维存储器，其特征在于，包括：
表面具有栅极堆叠结构的衬底，所述堆叠结构包括沿远离所述衬底的方向交替层叠的控制栅结构和隔离层；
沟道孔，贯穿所述堆叠结构至所述衬底；
存储结构，设置于所述沟道孔中，所述存储结构由权利要求1至9中任一项所述的存储结构的制作方法制备得到。
CN202111155780.3A 2021-09-29 2021-09-29 存储结构的制作方法、三维存储器及其制作方法 Pending CN113948525A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111155780.3A CN113948525A (zh) 2021-09-29 2021-09-29 存储结构的制作方法、三维存储器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111155780.3A CN113948525A (zh) 2021-09-29 2021-09-29 存储结构的制作方法、三维存储器及其制作方法

Publications (1)

Publication Number Publication Date
CN113948525A true CN113948525A (zh) 2022-01-18

Family

ID=79329367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111155780.3A Pending CN113948525A (zh) 2021-09-29 2021-09-29 存储结构的制作方法、三维存储器及其制作方法

Country Status (1)

Country Link
CN (1) CN113948525A (zh)

Similar Documents

Publication Publication Date Title
US9786681B1 (en) Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure
US9023702B2 (en) Nonvolatile memory device and method for fabricating the same
CN113178454B (zh) 一种3d nand存储器及其制造方法
CN109003985B (zh) 存储器结构及其形成方法
US11751395B2 (en) Vertical semiconductor device and method for fabricating the vertical semiconductor device
CN111564442B (zh) 半导体结构及制备方法
CN112838097B (zh) 三维存储器及其制备方法
CN112071845B (zh) 存储器装置以及制造该存储器装置的方法
KR20140022204A (ko) 비휘발성 메모리 장치의 제조 방법
CN112530975B (zh) 三维存储器及其制备方法
CN112820736A (zh) 三维存储器及其制备方法
CN113270421B (zh) 三维存储器及其制备方法
CN111415943B (zh) 三维存储器的制作方法
CN111373538B (zh) 三维存储器件及其制造方法
CN110718501A (zh) 间隙填充方法以及使用该方法制造半导体器件的方法
CN111599819A (zh) 三维存储器及其制作方法
CN111863826B (zh) 图形化掩膜的制作方法及三维nand存储器的制作方法
CN114023760A (zh) 三维存储器及其制作方法
CN113948525A (zh) 存储结构的制作方法、三维存储器及其制作方法
CN113725228B (zh) 三维存储器及其制作方法
CN111463218A (zh) 一种3d nand存储器件及其制造方法
CN112864170B (zh) 三维存储器及其制备方法
CN113394228B (zh) 三维存储器及其制备方法
CN112310111B (zh) 三维存储器及其制作方法
US20240164090A1 (en) Semiconductor device and fabrication method thereof, and memory system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination