CN113948381A - 一种纳米栅的制备方法、纳米栅及应用 - Google Patents
一种纳米栅的制备方法、纳米栅及应用 Download PDFInfo
- Publication number
- CN113948381A CN113948381A CN202010692556.7A CN202010692556A CN113948381A CN 113948381 A CN113948381 A CN 113948381A CN 202010692556 A CN202010692556 A CN 202010692556A CN 113948381 A CN113948381 A CN 113948381A
- Authority
- CN
- China
- Prior art keywords
- isolation layer
- oxide
- wafer
- gate
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 98
- 239000010410 layer Substances 0.000 claims description 135
- 239000000463 material Substances 0.000 claims description 121
- 238000002955 isolation Methods 0.000 claims description 111
- 238000000151 deposition Methods 0.000 claims description 66
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 42
- 238000005516 engineering process Methods 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 37
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 27
- 238000007736 thin film deposition technique Methods 0.000 claims description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 17
- 125000006850 spacer group Chemical group 0.000 claims description 16
- 150000002500 ions Chemical class 0.000 claims description 15
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 claims description 10
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000010894 electron beam technology Methods 0.000 claims description 8
- 238000001900 extreme ultraviolet lithography Methods 0.000 claims description 7
- 238000001459 lithography Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 5
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 5
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052735 hafnium Inorganic materials 0.000 claims description 5
- -1 hafnium nitride Chemical class 0.000 claims description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 5
- 239000002346 layers by function Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910000480 nickel oxide Inorganic materials 0.000 claims description 5
- 229910000484 niobium oxide Inorganic materials 0.000 claims description 5
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 5
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 5
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 238000000671 immersion lithography Methods 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims description 3
- 238000000233 ultraviolet lithography Methods 0.000 claims description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000003672 processing method Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 26
- 230000008021 deposition Effects 0.000 description 20
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 15
- 238000005498 polishing Methods 0.000 description 15
- 238000000427 thin-film deposition Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 239000002243 precursor Substances 0.000 description 10
- 239000007789 gas Substances 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000005360 phosphosilicate glass Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000005566 electron beam evaporation Methods 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical compound [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000609 electron-beam lithography Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000276 deep-ultraviolet lithography Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种纳米栅的制备方法，还提供了通过该方法制备的纳米栅和应用。本发明的方法可以简化纳米尺度的栅的制备，精确控制栅长尺寸，并实现纳米栅器件的制备，进而提升电子器件的性能。
Description
技术领域
本发明属于半导体领域，具体涉及一种纳米栅的制备方法、纳米栅及应用。
背景技术
在集成电路领域，一直在朝着集成度更高的方向发展，不断的发展新的工艺和技术去实现更小线宽的芯片，并且在逐渐接近其物理极限。
栅极是晶体管的控制端，栅极尺寸对电子器件的性能具有重要影响。目前，器件的纳米级栅长尺寸加工变得愈加困难。利用现有的光刻技术制备电子器件时，其栅长尺寸不仅依赖于光刻设备的分辨率，还取决于光刻工艺中的光刻胶种类、烘烤温度、曝光剂量、显影温度和时间等多种影响因素。这导致器件的栅长尺寸不易被精确控制，尤其是纳米尺度的栅制备困难。目前制备纳米栅的方式主要是通过使用极紫外光刻机结合FIN-FET工艺进行制备，所需要花费的成本较高，对于设备的需求较大，不容易进行生产。
除了使用极紫外光刻机进行100nm及其以下尺寸的微细图形的制备，还可以利用电子束曝光技术(EBL)进行制备，电子的德布罗意波长很短，可以制备得到10nm以下的精细结构。但是对于EBL而言，其效率较低，而且具有很强的邻近效应，对于装置的稳定性要求很高，同时针对电子束曝光的显影和刻蚀工艺也存在很大的问题。
为了维持集成电路产业的不断发展，需要研制新的制备方法，以便于可以简化纳米尺度的栅的制备，精确控制栅长尺寸，并实现纳米栅器件的制备，进而提升电子器件的性能。
发明内容
本发明的目的在于针对目前手段的缺点，针对纳米栅的制备和获取，提出结合薄膜沉积技术制备纳米栅的方法，提高器件的制备工艺，减少器件的制备成本。
在阐述本发明内容之前，定义本文中所使用的术语如下：
术语“ALD”是指：Atomiclayer Deposition，原子层沉积。
术语“CMP”是指：Chemical Mechanical Polishing，化学机械抛光。
术语“RIE”是指：Reaction Ionetching，反应离子刻蚀。
术语“PECVD”是指：Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积。
术语“ICP-CVD”是指：Inductive Coupled Plasma Chemical Vapor Deposition，感应耦合等离子体-化学气相沉积。
术语“DUV光刻”是指：深紫外光刻。
术语“EUV光刻”是指：极紫外光刻。
术语“CMOS”是指：互补金属氧化物半导体。
术语“NAND”是指：Not AND，计算机闪存设备。
术语“PSG”是指：磷硅玻璃。
术语“ICP”是指：感应耦合等离子体。
术语“MESFET”是指：Metal-Semiconductor Field Effect Transistor，金属-半导体场效应晶体管。
术语“MOSFET”是指：Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管。
为实现上述目的，本发明的第一方面提供了一种纳米栅的制备方法，所述方法包括以下步骤：
(1)提供工艺制备所需的晶圆；
(2)在晶圆上沉积第一隔离层材料；
(3)将步骤(2)所得第一隔离层制备成图形结构；
(4)沉积第二隔离层材料，包覆所述图形结构；
(5)沉积第三隔离层材料，包覆图形结构；
(6)沉积第四隔离层材料，包覆图形结构；
(7)沉积第五隔离层材料，填充沟槽并覆盖晶圆表面；
(8)对所得材料表面进行平坦化，使得晶圆表面沉积层减薄至步骤(2)沉积的第一隔离层的高度，形成第一、第二、第三、第四、第五隔离层相间的表面图形结构；
(9)将相邻第一、第三隔离层之间的第二隔离层位置以及相邻第三、第五隔离层之间的第四隔离层位置作为栅极位置，对栅极位置的隔离层材料进行刻蚀，直至晶圆表面，得到纳米栅槽结构；
(10)沉积栅极材料，填充栅条沟槽并覆盖表面；
(11)对所得晶圆材料表面进行工艺处理，减薄晶圆表面的栅极材料至第一隔离层表面，得到所述纳米栅；
优选的，所述第一隔离层、第三隔离层、第五隔离层的材料一致；所述第二隔离层、第四隔离层的材料一致；
优选地，所述纳米栅的材料选自以下一种或多种：金、钴、铝、镍、钛，铂，钯、氮化钛、氮化钽、钨、多晶硅。
根据本发明第一方面的方法，其中，所述纳米栅的长度为步骤(4)中第二隔离层的厚度或步骤(6)中第四隔离层的厚度；
根据本发明第一方面的方法，其中，所述方法还包括以下步骤：
(12)采用常规工艺处理非纳米栅保留区域，得到所需的台面结构；
优选地，所述常规工艺选自以下一种或多种：光刻、湿法腐蚀、干法刻蚀。
优选地，所述晶圆材料选自以下一种或多种：硅、镓砷、碳化硅，镓氮，铟磷；
更优选地，所述晶圆为具有功能层的晶圆。
根据本发明第一方面的方法，其中，所述隔离层的材料选自以下一种或多种：氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆、光刻胶、聚酰亚胺；
优选地，所述第一隔离层和第二隔离层的材料的刻蚀选择比大于1:2。
根据本发明第一方面的方法，其中，步骤(2)、步骤(4)、步骤(5)、步骤(6)和步骤(7)中所述沉积方法为薄膜沉积技术，优选地，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射、旋涂；和/或
根据本发明第一方面的方法，其中，步骤(3)中所述图形制备技术选自以下一种或多种：光刻技术、电子束曝光技术、激光直写技术；
优选地，所述光刻技术选自以下一种或多种：紫外光刻、DUV光刻、EUV光刻、浸没式光刻。
根据本发明第一方面的方法，其中，步骤(8)中的平坦化方法选自以下一种或多种：CMP技术、PSG技术、离子选择性轰击；
根据本发明第一方面的方法，其中，步骤(11)中的工艺处理方法选自以下一种或多种：CMP技术、PSG技术、离子选择性轰击、刻蚀技术(包含氩离子刻蚀、RIE技术、ICP技术)；
优选为CMP技术。
本发明的第二方面提供了一种纳米栅，所述纳米栅按照第一方面所述的方法制备；
优选地，所述纳米栅的线宽为100nm以下，优选为28nm以下，更优选为14nm以下，再优选为7nm以下，进一步优选为5nm以下，最优选为3nm以下，且所述纳米栅线宽为1nm以上。
本发明的第三方面提供了一种半导体器件，所述半导体器件包括按照第一方面所述的制备方法而制得的纳米栅和/或第二方面的纳米栅；
优选地，所述半导体器件选自以下一种或多种：集成电路、MESFET、MOSFET、CMOS、NAND Flash、NOR Flash、DRAM。
本发明的目的在于针对目前手段的缺点，针对纳米栅的制备和获取，提出结合薄膜沉积技术制备纳米栅的方法，提高器件的制备工艺，减少器件的制备成本。
本发明提供了一种结合薄膜沉积技术制备纳米栅的结构从下至上依次为：
工艺所需的晶圆；
第一隔离层、纳米栅、第三隔离层、纳米栅、第五隔离层；
平坦化之后的材料表面；
优选的，所述晶圆包含但不仅限于硅衬底，镓砷衬底等；
优选的，所述晶圆是指具有功能层的晶圆；
优选的，第一、第三、第五隔离层的材料包含但不仅限于氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆、光刻胶、聚酰亚胺等材料；
优选的，所述第一、第三、第五隔离层的制备方式包含但不仅限于ALD、PECVD、ICP-CV、反应离子磁控溅射、旋涂等；
优选的，所述纳米栅的材料包含但不仅限于金、钴、铝、镍、钛，铂，钯、氮化钛、氮化钽、钨、多晶硅等材料。
优选的，所述纳米栅材料的制备方式包含但不仅限于电子束蒸发、溅射、化学沉积等方式。
一种利用薄膜沉积技术制备纳米栅的方法，包含以下步骤：
提供工艺所需的晶圆；
利用薄膜沉积技术在平坦表面上生长第一隔离层材料；
将第一隔离层制备得到相关图形结构；
利用薄膜沉积技术沉积第二隔离层材料，包覆图形结构；
利用薄膜沉积技术沉积第三隔离层材料，包覆图形结构；
利用薄膜沉积技术沉积第四隔离层材料，包覆图形结构；
利用薄膜沉积技术沉积第五隔离层材料，填充沟槽并覆盖表面；
利用平坦化技术，得到平坦的表面；
将相邻第一、第三隔离层之间的第二隔离层位置以及相邻第三、第五隔离层之间的第四隔离层位置作为栅极位置，对栅极位置的隔离层材料进行刻蚀，直至晶圆表面，得到纳米栅槽结构；
利用薄膜材料沉积技术，沉积栅极材料，填充栅条沟槽，并覆盖表面；
通过工艺处理，去除表面栅极材料，直至第一隔离层表面；
进行所需制备结构的后续工艺。
所述的晶圆不仅包含普通的衬底材料，如硅、镓砷、碳化硅等衬底，更包括具有功能层的晶圆；
利用薄膜沉积技术沉积隔离层材料，薄膜沉积技术包含但不仅限于ALD、PECVD、ICP-CVD、反应离子磁控溅射等技术；
利用薄膜沉积技术沉积隔离层材料，其隔离层材料包含但不仅限于氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆等材料；
所述利用光刻技术或者其他图形制备技术，制备得到相关图形结构，其中光刻技术包含普通的紫外光刻、DUV光刻、EUV光刻、浸没式光刻等可操控的光刻技术，其中其他制备图形制备技术包含但不仅限于电子束曝光技术、激光直写技术等可操控的图形制备技术；
所述第一隔离层、第三隔离层、第五隔离层的材料一致；
所述第二隔离层、第四隔离层的材料一致；
所述第一隔离层和第二隔离层的刻蚀选择比应大于1：2；
所述利用薄膜沉积技术，沉积栅极材料，填充栅条沟槽，并覆盖表面，其薄膜沉积技术包含但不仅限于电子束蒸发、溅射、化学沉积等技术；
所述利用薄膜沉积技术，沉积栅极材料，其材料包含但不仅限于金、钴、铝、镍、钛，铂，钯、氮化钛、氮化钽、钨、多晶硅等材料。
所述的制备过程，由第二、第四隔离层的厚度决定其最终线宽，其厚度不做具体规定，优选为100nm以下，可以覆盖目前的28nm，14nm，7nm工艺，甚至可以扩宽至5nm，3nm等工艺。
所述的工艺结果为纳米栅结构，该纳米栅后续的工艺应用包含但不仅限于CMOS、NAND等半导体器件。
本发明的方法可以具有但不限于以下有益效果：
本发明方法可以简化纳米尺度的栅的制备，精确控制栅长尺寸，并实现纳米栅器件的制备，进而提升电子器件的性能。
附图说明
以下，结合附图来详细说明本发明的实施方案，其中：
图1示出了本发明实施例的流程图。
图2示出了本发明实施例制备第一隔离层的示意图。
图3示出了本发明实施例将第一隔离层制备图形化结构的示意图。
图4示出了本发明实施例利用第二隔离层包覆图形化结构的示意图。
图5示出了本发明实施例生长第三隔离层包覆图形化结构的示意图。
图6示出了本发明实施例利用第四隔离层包覆图形化结构的示意图。
图7示出了本发明实施例生长第五隔离层填充沟槽的示意图。
图8示出了本发明实施例利用CMP进行表面平坦化之后的示意图。
图9示出了本发明实施例利用刻蚀技术将相邻第一、第三隔离层之间的第二隔离层以及第三、第五隔离层之间的第四隔离层作为栅极位置，对栅极位置的隔离层材料进行刻蚀，直至晶圆表面，得到纳米栅槽结构。
图10示出了本发明实施例利用薄膜沉积技术制备栅极的示意图。
图11示出了本发明实施例利用CMP技术去除表面纳米栅材料直至第一隔离层表面的示意图。
附图标记说明：
1、晶圆；2、第一隔离层材料；3A、3B、3C、第二隔离层材料；4A、4B、4C、第三隔离层材料；5A、5B、5C、第四隔离层材料；6、第五隔离层材料；7、栅极。
具体实施方式
下面通过具体的实施例进一步说明本发明，但是，应当理解为，这些实施例仅仅是用于更详细具体地说明之用，而不应理解为用于以任何形式限制本发明。
本部分对本发明试验中所使用到的材料以及试验方法进行一般性的描述。虽然为实现本发明目的所使用的许多材料和操作方法是本领域公知的，但是本发明仍然在此作尽可能详细描述。本领域技术人员清楚，在上下文中，如果未特别说明，本发明所用材料和操作方法是本领域公知的。
实施例1
本实施例用于说明本发明利用薄膜沉积技术制备纳米栅的方法。
具体流程如图1所示，其包含以下步骤：
S100：提供工艺制备所需的晶圆1；
S200：沉积第一隔离层材料2；
S300：将第一隔离层2制备成条状图形结构；
S400：沉积第二隔离层材料3A、3B、3C二氧化硅；
S500：沉积特定厚度的第三隔离层材料4A、4B、4C氧化铝；
S600：沉积第四隔离层材料5A、5B、5C二氧化硅；
S700：沉积第五隔离层6氧化铝填充沟槽；
S800：对材料表面进行平坦化；
S900：去除第二隔离层材料3B，第四隔离层材料5B以及部分第三隔离层材料4B；
S1000：沉积栅极材料7；
S1100：对材料表面进行平坦化，去除表面的栅极材料。
在本实施例中，S100中晶圆1的材料可以选自以下一种或多种：硅、镓砷、碳化硅、具有功能层的晶圆。
在一个优选方案中，晶圆1的材料选择(001)晶向的硅衬底。
S200中所述沉积方法为薄膜沉积技术，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射。
本实施例中隔离层的材料选自以下一种或多种：氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆；
所述第一隔离层和第二隔离层的材料的刻蚀选择比至少为1:2。
在一个优选方案中，利用CVD技术，沉积500nm的第一隔离层2氧化铝材料：采用的前驱体材料为三甲基铝和一氧化氮，沉积时间为10min，如图2所示。
S300中所述图形制备技术选自以下一种或多种：光刻技术、电子束曝光技术、激光直写技术；所述光刻技术选自以下一种或多种：紫外光刻、DUV光刻、EUV光刻、浸没式光刻。
在一个优选方案中，利用光刻技术制备得到，宽度为180nm，图形间距为620nm，周期为800nm的光刻胶图形结构。
在一个优选方案中，采用以下方法将条形结构转移到第一隔离层材料2氧化铝上：利用光刻胶做掩膜，结合RIE刻蚀技术，采用BCl3作为刻蚀气体，功率为150W，刻蚀时间为5min，，将光刻胶的图形转移到氧化铝上，其线条宽度为180nm，两条氧化铝结构之间的沟槽宽度为620nm，如图3所示。
S400中所述沉积方法为薄膜沉积技术，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射。
S400中所述第二隔离层3A、3B、3C材料的厚度为1nm以上。
在一个优选方案中，利用ALD技术，生长20nm的第二隔离层材料3A、3B、3C二氧化硅，包覆表面图形结构：沉积温度为300℃，采用的前驱体材料为氨基硅烷和水汽，沉积时间为0.8h，如图4所示。
S500中所述沉积方法为薄膜沉积技术，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射。
在一个优选方案中，利用ALD技术，沉积180nm厚的第三隔离层材料4A、4B、4C氧化铝材料；沉积温度为300℃，采用的前驱体材料为三甲基铝和水汽，沉积时间为7.2h，如图5所示。
S600中所述沉积方法为薄膜沉积技术，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射。
在一个优选方案中，利用ALD技术，生长20nm的第四隔离层材料5A、5B、5C二氧化硅，包覆表面图形结构：沉积温度为300℃，采用的前驱体材料为氨基硅烷和水汽，沉积时间为0.8h，如图6所示。
S700中所述沉积方法为薄膜沉积技术，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射。
在一个优选方案中，利用CVD技术，沉积400nm的第五隔离层材料6氧化铝材料，填充沟槽，采用的前驱体材料为三甲基铝和一氧化氮，沉积时间为10min，如图7所示。
S800中所述平坦化方法选自以下一种或多种：CMP技术、PSG技术、离子选择性轰击。
在一个优选方案中，利用CMP技术进行表面平坦化，利用抛光机结合氧化铝抛光液进行抛光处理，抛光速率为10nm/min，使其残留的隔离层的高度为初始沉积的氧化铝的高度，即500nm，使得表面露出氧化铝、氧化硅、氧化铝相间排列的图形，如图8所示。
S900中所述刻蚀方法选自以下一种或多种：RIE、ICP等。
在一个优选方案中，利用RIE刻蚀技术刻蚀去裸露的二氧化硅：采用CHF3和O2作为刻蚀气体，功率设置为150w，流量分别为CHF3:25sccm/O2:25sccm，刻蚀时间为8min，刻蚀深度为300nm，得到宽度为20nm的凹槽结构。
接着更换刻蚀气体，刻蚀氧化铝材料，利用RIE刻蚀技术，采用CHF2作为刻蚀气体，功率设置为150w，流量分别为CHF2:25sccm，刻蚀时间为10min，刻蚀厚度为180nm，即露出部分由氧化铝遮挡的氧化硅材料，，然后继续将残留的氧化硅材料刻蚀干净，如图9所示。
S1000中所述沉积方法选自以下一种或多种：电子束蒸发技术，溅射等。
S1000中所述栅极的材料选自以下一种或多种：金、钴、铝、镍、钛，铂，钯、氮化钛、氮化钽、钨、多晶硅等材料。
在一个优选方案中，利用电子束蒸发技术，沉积金属铝，速率为1A/s，将刻蚀产生的沟槽填满，并且实现表层全覆盖，如图10所示；
S1100中所述平坦化方法选自以下一种或多种：CMP技术、PSG技术、离子选择性轰击。
在一个优选方案中，利用CMP技术，将表面进行平坦化处理：利用抛光机结合金属铝抛光液进行抛光处理，抛光速率为10nm/min，去除表面的金属铝。最后便得到了以金属铝作为栅极的器件结构，如图11所示。
图2对应于本实施例中在硅表面生长氧化铝的示意图；图3对应于本实施例中在氧化铝上制备图形化结构的示意图；图4对应于本发明中生长氧化硅覆盖氧化铝结构的示意图；图5对应于本发明沉积特定厚度的氧化铝材料的示意图；图6对应于本发明中生长氧化硅覆盖氧化铝结构的示意图；图7对应于本发明沉积氧化铝填充沟槽的示意图；图8对应于本发明利用CMP进行表面平坦化之后的示意图；图9对应于将第一隔离层和第三隔离层之间的氧化硅以及第三隔离层和第五隔离层之间的氧化硅和部分氧化铝刻蚀去除之后的示意图；图10对应于利用电子束沉积金属铝之后的示意图；图11对应于本发明利用CMP进行表面平坦化，去除表面金属铝的示意图。
实施例2
本实施例用于说明本发明利用薄膜沉积技术制备纳米栅的一个优选实施例。
具体流程如图1所示，其包含以下步骤：
S100：提供工艺制备所需的晶圆1；
S200：沉积第一隔离层材料2；
S300：将第一隔离层2制备成条状图形结构；
S400：沉积第二隔离层材料3A、3B、3C二氧化硅；
S500：沉积特定厚度的第三隔离层材料4A、4B、4C氧化铝；
S600：沉积第四隔离层材料5A、5B、5C二氧化硅；
S700：沉积第五隔离层6氧化铝填充沟槽；
S800：对材料表面进行平坦化；
S900：去除第二隔离层材料3B，第四隔离层材料5B以及部分第一隔离层材料4B；
S1000：沉积栅极材料7；
S1100：对材料表面进行平坦化，去除表面的栅极材料。
在本实施例中，首先在提供的(001)晶向的硅衬底上利用CVD技术，沉积40nm的氧化硅材料：沉积温度为380℃，采用的前驱体材料为硅烷和一氧化氮，沉积时间为1min，如图2所示；
然后利用光刻技术制备得到，图形宽度为14nm，图形间距为54nm，周期为68nm的光刻胶图形结构；
然后将图形结构转移到氧化硅上：利用光刻胶做掩膜，结合RIE刻蚀技术，将光刻胶的图形转移到氧化硅上，其氧化硅条形结构的宽度为14nm，两条氧化硅结构之间的沟槽宽度为54nm，如图3所示；
然后利用ALD技术，生长3nm的氮化硅，包覆表面图形结构；沉积温度为200℃，采用的前驱体材料为氨基硅烷和氮气，沉积时间为0.2h，如图4所示；
接下来利用ALD技术，沉积14nm厚的氧化硅材料，沉积温度为300℃，采用的前驱体材料为氨基硅烷和水汽，沉积时间为0.6h，如图5所示；
然后利用ALD技术，生长3nm的氮化硅，包覆表面图形结构；沉积温度为200℃，采用的前驱体材料为氨基硅烷和氮气，沉积时间为0.2h，如图6所示；
接下来，利用CVD技术，沉积40nm的氮化硅材料，填充沟槽；沉积温度为380℃，采用的前驱体材料为硅烷和氮气，沉积时间为1min，如图7所示；
然后利用CMP技术进行表面平坦化：利用抛光机结合氧化铝抛光液进行抛光处理，抛光速率为1nm/min，使其残留的隔离层的高度为初始沉积的氧化硅的高度40nm，使得表面露出氧化硅、氮化硅、氧化硅相间排列的图形，如图8所示；
接下来利用RIE刻蚀技术，采用CHF2气体，流量为25sccm，功率为150w，刻蚀时间为0.5min，刻蚀去裸露的氮化硅，得到宽度为3nm的凹槽结构；
接着更换刻蚀气体，更换为CHF3，刻蚀氧化硅材料，采用CHF3和O2作为刻蚀气体，功率设置为150w，流量分别为CHF3:25sccm/O2:25sccm，刻蚀时间为0.5min，即露出部分由氧化硅遮挡的氮化硅材料，然后更换刻蚀气体为CHF2，继续将残留的氮化硅材料刻蚀干净，流量为25sccm，功率为150w，如图9所示；
然后利用电子束蒸发技术，沉积金属铝，速率为1A/s，将刻蚀产生的沟槽填满，并且实现表层全覆盖，如图10所示；
最后利用CMP技术，将表面进行平坦化处理：利用抛光机结合金属铝抛光液进行抛光处理，抛光速率为10nm/min，去除表面的金属铝。最后便得到了以金属铝作为栅极的器件结构，如图11所示。
图2对应于本实施例中在硅表面生长氧化硅的示意图；图3对应于本实施例中在氧化硅上制备图形化结构的示意图；图4对应于本发明中生长氮化硅覆盖氧化铝结构的示意图；图5对应于本发明沉积特定厚度的氧化硅材料的示意图；图6对应于本发明中生长氮化硅覆盖氧化硅结构的示意图；图7对应于本发明沉积氧化硅填充沟槽的示意图；图8对应于本发明利用CMP进行表面平坦化之后的示意图；图9对应于将第一隔离层和第三隔离层之间的氧化硅以及第三隔离层和第五隔离层之间的氧化硅和部分氧化铝刻蚀去除之后的示意图；图10对应于利用电子束沉积金属铝之后的示意图；图11对应于本发明利用CMP进行表面平坦化，去除表面金属铝的示意图。
尽管本发明已进行了一定程度的描述，明显地，在不脱离本发明的精神和范围的条件下，可进行各个条件的适当变化。可以理解，本发明不限于所述实施方案，而归于权利要求的范围，其包括所述每个因素的等同替换。
Claims (10)
1.一种纳米栅的制备方法，其特征在于，所述方法包括以下步骤：
(1)提供工艺制备所需的晶圆；
(2)在晶圆上沉积第一隔离层材料；
(3)将步骤(2)所得第一隔离层制备成图形结构；
(4)沉积第二隔离层材料，包覆所述图形结构；
(5)沉积第三隔离层材料，包覆图形结构；
(6)沉积第四隔离层材料，包覆图形结构；
(7)沉积第五隔离层材料，填充沟槽并覆盖晶圆表面；
(8)对所得材料表面进行平坦化，使得晶圆表面沉积层减薄至步骤(2)沉积的第一隔离层的高度，形成第一、第二、第三、第四、第五隔离层相间的表面图形结构；
(9)将相邻第一、第三隔离层之间的第二隔离层位置以及相邻第三、第五隔离层之间的第四隔离层位置作为栅极位置，对栅极位置的隔离层材料进行刻蚀，直至晶圆表面，得到纳米栅槽结构；
(10)沉积栅极材料，填充栅条沟槽并覆盖表面；
(11)对所得晶圆材料表面进行工艺处理，减薄晶圆表面的栅极材料至第一隔离层表面，得到所述纳米栅；
优选的，所述第一隔离层、第三隔离层、第五隔离层的材料一致；所述第二隔离层、第四隔离层的材料一致；
更优选地，所述纳米栅的材料选自以下一种或多种：金、钴、铝、镍、钛，铂，钯、氮化钛、氮化钽、钨、多晶硅。
2.根据权利要求1所述的方法，其特征在于，所述纳米栅的长度为步骤(4)中第二隔离层的厚度或步骤(6)中第四隔离层的厚度。
3.根据权利要求1或2所述的方法，其特征在于，所述方法还包括以下步骤：
(12)采用常规工艺处理非纳米栅保留区域，得到所需的台面结构；
优选地，所述常规工艺选自以下一种或多种：光刻、湿法腐蚀、干法刻蚀。
4.根据权利要求1至3中任一项所述的方法，其特征在于，步骤(1)中所述晶圆选自以下一种或多种：硅、镓砷、碳化硅，镓氮，铟磷；
更优选地，所述晶圆为具有功能层的晶圆。
5.根据权利要求1至4中任一项所述的方法，其特征在于，所述隔离层的材料选自以下一种或多种：氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆、光刻胶、聚酰亚胺；
优选地，所述第一隔离层和第二隔离层的材料的刻蚀选择比大于1:2。
6.根据权利要求1至5中任一项中所述的方法，其特征在于，步骤(2)、步骤(4)、步骤(5)、步骤(6)和步骤(7)中所述沉积方法为薄膜沉积技术；
优选地，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射、旋涂。
7.根据权利要求1至6中任一项所述的方法，其特征在于，步骤(3)中所述图形制备技术选自以下一种或多种：光刻技术、电子束曝光技术、激光直写技术；
优选地，所述光刻技术选自以下一种或多种：紫外光刻、DUV光刻、EUV光刻、浸没式光刻。
8.根据权利要求1至7中任一项所述的方法，其特征在于，步骤(8)中的平坦化方法选自以下一种或多种：CMP技术、PSG技术、离子选择性轰击；
步骤(11)中的工艺处理方法选自以下一种或多种：CMP技术、PSG技术、离子选择性轰击、氩离子刻蚀、RIE技术、ICP技术；
优选为CMP技术。
9.一种纳米栅，其特征在于，所述纳米栅按照权利要求1至8中任一项所述的方法制备；
优选地，所述纳米栅的线宽为100nm以下，优选为28nm以下，更优选为14nm以下，再优选为7nm以下，进一步优选为5nm以下，最优选为3nm以下，且所述纳米栅线宽为1nm以上。
10.一种半导体器件，其特征在于，所述半导体器件包括按照权利要求1至8中任一项所述制备方法而制得的纳米栅和/或如权利要求9所述的纳米栅；
优选地，所述半导体器件选自以下一种或多种：集成电路、MESFET、MOSFET、CMOS、NANDFlash、NOR Flash、DRAM。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010692556.7A CN113948381B (zh) | 2020-07-17 | 2020-07-17 | 一种纳米栅的制备方法、纳米栅及应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010692556.7A CN113948381B (zh) | 2020-07-17 | 2020-07-17 | 一种纳米栅的制备方法、纳米栅及应用 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113948381A true CN113948381A (zh) | 2022-01-18 |
| CN113948381B CN113948381B (zh) | 2024-05-28 |
Family
ID=79326734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010692556.7A Active CN113948381B (zh) | 2020-07-17 | 2020-07-17 | 一种纳米栅的制备方法、纳米栅及应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113948381B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016045377A1 (zh) * | 2014-09-26 | 2016-03-31 | 北京大学 | 一种制备纳米尺度场效应晶体管的方法 |
| CN110429030A (zh) * | 2019-07-30 | 2019-11-08 | 中国电子科技集团公司第十三研究所 | 纳米栅及纳米栅器件的制备方法 |
| CN110808208A (zh) * | 2019-11-13 | 2020-02-18 | 中国电子科技集团公司第十三研究所 | 一种t型纳米栅的制备方法 |
-
2020
- 2020-07-17 CN CN202010692556.7A patent/CN113948381B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016045377A1 (zh) * | 2014-09-26 | 2016-03-31 | 北京大学 | 一种制备纳米尺度场效应晶体管的方法 |
| CN110429030A (zh) * | 2019-07-30 | 2019-11-08 | 中国电子科技集团公司第十三研究所 | 纳米栅及纳米栅器件的制备方法 |
| CN110808208A (zh) * | 2019-11-13 | 2020-02-18 | 中国电子科技集团公司第十三研究所 | 一种t型纳米栅的制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 刘永俊;伍秋玉;张明新;王义;: "微纳米尺度离焦图像恢复方法", 常熟理工学院学报, no. 02, 20 March 2020 (2020-03-20) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113948381B (zh) | 2024-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060003182A1 (en) | Method for forming controlled geometry hardmasks including subresolution elements and resulting structures | |
| US9070630B2 (en) | Mechanisms for forming patterns | |
| US20190355625A1 (en) | Inverse tone direct print euv lithography enabled by selective material deposition | |
| CN106952874B (zh) | 多阈值电压鳍式晶体管的形成方法 | |
| US10971370B2 (en) | Hard mask removal method | |
| CN111640656B (zh) | 半导体器件及其形成方法 | |
| TW202109618A (zh) | 圖案化半導體裝置的方法 | |
| CN104078329B (zh) | 自对准多重图形的形成方法 | |
| US20110124178A1 (en) | Structure and method of fabricating a transistor having a trench gate | |
| CN104078330B (zh) | 自对准三重图形的形成方法 | |
| CN113948381B (zh) | 一种纳米栅的制备方法、纳米栅及应用 | |
| CN109494149B (zh) | 半导体结构的制作方法 | |
| CN113948379B (zh) | 一种纳米栅的制备方法、纳米栅及应用 | |
| US11948798B2 (en) | Semiconductor device and method | |
| CN114496752A (zh) | 一种纳米栅结构及其制备方法和应用 | |
| CN111009461B (zh) | 半导体器件的制造方法 | |
| CN113948378A (zh) | 一种纳米栅的制备方法及其应用 | |
| CN114743925A (zh) | 一种纳米图形的制备方法、结构及器件 | |
| CN114743877A (zh) | 一种纳米图形的制备方法和应用 | |
| CN107658290B (zh) | 形成光刻对准标记的方法 | |
| CN113948380A (zh) | 一种纳米栅的制备方法、纳米栅及应用 | |
| CN114743866A (zh) | 一种纳米图形的制备方法 | |
| CN108847393B (zh) | 鳍式场效应晶体管结构的形成方法 | |
| CN112670168B (zh) | 半导体结构的形成方法、晶体管 | |
| US20230245890A1 (en) | Pitch Scaling in Microfabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |